1、一种半导体器件的制造方法，包括：
在第一导电类型的半导体材料的源极/发射极层的上表面上设置 掩模，其中所述源极/发射极层位于所述第一导电类型的半导体材料的 沟道层上或者与所述第一导电类型不同的第二导电类型的半导体材料 的基极层上，其中所述沟道层或基极层位于所述第一导电类型的半导 体材料的漂移层上，并且其中所述漂移层位于半导体衬底层上；
通过所述掩模中的开口，选择性地蚀刻穿过所述源极/发射极层并 选择性地蚀刻到下层的所述沟道层或基极层中，从而形成具有底面和 侧壁的一个或多个蚀刻出的部位；
通过所述掩模中的开口，在所述蚀刻出的部位的所述底面和侧壁 上外延生长所述第二导电类型的半导体材料，从而形成栅极区/基极接 触区，其中所述掩模阻止了在所述源极/发射极层的掩蔽的上表面上的 生长；
随后用平坦化材料填充所述蚀刻出的部位；
蚀刻所述栅极区/基极接触区，直至所述栅极区/基极接触区不再与 所述源极/发射极层接触；以及
去除在蚀刻所述栅极区/基极接触区之后残留的掩模和平坦化材 料。
2、根据权利要求1所述的方法，其中，所述掩模包括在再生长掩 模层上设置的蚀刻掩模层，并且其中所述再生长掩模层位于所述源极/ 发射极层的上表面上，所述方法进一步包括：在通过所述掩模中的开 口、在所述蚀刻出的部位的所述底面和侧壁上外延生长所述第二导电 类型的半导体材料之前，去除所述蚀刻掩模层，同时保留在所述源极/ 发射极层的所述上表面上的所述再生长掩模层。
3、根据权利要求1所述的方法，在随后用平坦化材料填充所述蚀 刻出的部位之前，进一步包括：
在所述源极/发射极层的所述上表面上和所述蚀刻出的部位的底 面上，各向异性地沉积干法蚀刻掩模材料；
蚀刻所述干法蚀刻掩模材料，从而使在与所述源极/发射极层的所 述上表面邻近的、所述蚀刻出的部位的所述侧壁上的栅极层/基极接触 层暴露。
4、根据权利要求1所述的方法，其中在通过所述掩模中的开口、 在所述蚀刻出的部位的所述底面和侧壁上外延生长所述第二导电类型 的半导体材料包括：外延生长具有第一掺杂浓度的所述第二导电类型 的半导体材料，随后外延生长具有第二掺杂浓度的所述第二导电类型 的半导体材料。
5、根据权利要求4所述的方法，其中所述第一掺杂浓度低于所述 第二掺杂浓度。
6、根据权利要求1所述的方法，其中所述第一导电类型是n型， 并且其中所述第二导电类型是p型。
7、根据权利要求6所述的方法，其中所述衬底是n型衬底。
8、根据权利要求1所述的方法，其中所述衬底是半绝缘的。
9、根据权利要求1所述的方法，其中所述源极/发射极层位于所 述第一导电类型的半导体材料的沟道层上，并且其中所述沟道层和所 述漂移层是一个单层。
10、根据权利要求1所述的方法，其中所述源极/发射极层位于所 述第一导电类型的半导体材料的沟道层上，其中所述沟道层和所述漂 移层是不同的层，并且其中所述沟道层具有比所述漂移层更高的掺杂 浓度。
11、根据权利要求1所述的方法，其中所述半导体衬底层以及所 述源极/发射极层、所述沟道层或基极层、所述漂移层和所述栅极区/ 基极接触区的半导体材料均为SiC半导体材料。
12、根据权利要求1所述的方法，其中所述第一导电类型的半导 体材料的缓冲层位于所述衬底层和所述漂移层之间。
13、根据权利要求1所述的方法，其中所述漂移层具有1×1014 至1×1017个原子/cm3的掺杂浓度。
14、根据权利要求1所述的方法，其中所述沟道层或基极层具有 1×1015至1×1018个原子/cm3的掺杂浓度。
15、根据权利要求1所述的方法，其中所述源极/发射极层具有大 于1×1018个原子/cm3的掺杂浓度。
16、根据权利要求1所述的方法，其中所述栅极区/基极接触区具 有大于1×1018个原子/cm3的掺杂浓度。
17、根据权利要求2所述的方法，其中所述再生长掩模层包括TaC。
18、根据权利要求2所述的方法，其中所述蚀刻掩模层包括镍。
19、根据权利要求1所述的方法，其中设置掩模包括：在所述源 极/发射极层的所述上表面上沉积再生长掩模材料层，对在所述再生长 掩模材料层上的所述蚀刻掩模层进行构图，并通过所述蚀刻掩模层中 的开口蚀刻所述再生长掩模材料层。
20、根据权利要求1所述的方法，其中选择性地蚀刻穿过所述源 极/发射极层并选择性地蚀刻到下层的所述沟道层或基极层中包括：蚀 刻穿过所述沟道层或基极层，以暴露下层的漂移层。
21、根据权利要求20所述的方法，其中选择性地蚀刻穿过所述源 极/发射极层并选择性地蚀刻到下层的所述沟道层或基极层中进一步 包括：蚀刻穿过所述沟道层或基极层，并蚀刻到所述下层的漂移层中。
22、根据权利要求1所述的方法，其中将所述栅极区/基极接触区 生长为至少50nm的外延厚度。
23、根据权利要求1所述的方法，其中所述平坦化材料是光刻胶。
24、根据权利要求23所述的方法，其中用所述平坦化材料填充所 述蚀刻出的部位包括：
在所述器件的所述蚀刻出的表面上旋转涂覆所述光刻胶；
烘焙所述器件上的所述光刻胶；以及
选择性地蚀刻所述光刻胶。
25、根据权利要求1所述的方法，其中用平坦化材料填充所述蚀 刻出的部位包括：
在所述器件的所述蚀刻出的表面上涂覆所述平坦化材料；以及
选择性地蚀刻所涂覆的平坦化材料。
26、根据权利要求1所述的方法，其中在蚀刻所述栅极区/基极接 触区之后，平坦化材料残留在所述蚀刻出的部位的所述底面上。
27、根据权利要求1所述的方法，进一步包括：在去除再生长掩 模层和平坦化材料之后的某一时刻，在暴露出的源极/发射极层上形成 接触，在暴露出的栅极层/基极接触层上形成接触，并且在与所述漂移 层相对的所述衬底层上形成接触。
28、根据权利要求1所述的方法，其中所述蚀刻出的部位包括： 多个第一延伸区，所述多个第一延伸区在第一方向上取向，并从在第 二方向上取向的第二延伸区延伸。
29、根据权利要求28所述的方法，其中所述第二方向大致垂直于 所述第一方向。
30、一种通过权利要求1所述的方法制造的半导体器件。
31、根据权利要求30所述的半导体器件，其中所述器件包括所述 第一导电类型的半导体材料的沟道层。
32、根据权利要求30所述的半导体器件，其中所述器件包括所述 第二导电类型的半导体材料的基极层。
33、一种通过权利要求28所述的方法制造的半导体器件。
34、一种半导体器件的制造方法，包括：
在第一导电类型的半导体材料的源极/发射极层的上表面上设置 蚀刻掩模，其中所述源极/发射极层位于所述第一导电类型的半导体材 料的沟道层上或者与所述第一导电类型不同的第二导电类型的半导体 材料的基极层上，其中所述沟道层或基极层位于所述第一导电类型的 半导体材料的漂移层上，并且其中所述漂移层位于半导体衬底层上；
通过所述蚀刻掩模中的开口，选择性地蚀刻穿过所述源极/发射极 层并选择性地蚀刻到下层的所述沟道层或基极层中，从而形成具有底 面和侧壁的一个或多个蚀刻出的部位；
去除所述蚀刻掩模，从而暴露所述源极/发射极层的所述上表面；
在所述源极/发射极层的所述上表面上并在所述蚀刻出的部位的 所述底面和侧壁上，外延生长所述第二导电类型的半导体材料的栅极 层/基极接触层；
随后用第一平坦化材料填充所述蚀刻出的部位；
蚀刻穿过在所述源极/发射极层的所述上表面上的所述栅极层/基 极接触层，从而暴露下层的源极/发射极层；
去除在蚀刻穿过所述栅极层/基极接触层之后残留的第一平坦化 材料；
在所述源极/发射极层的所述上表面上并在所述蚀刻出的部位的 底面上，各向异性地沉积干法蚀刻掩模材料；
蚀刻所述干法蚀刻掩模材料，从而使在与所述源极/发射极层的所 述上表面邻近的、所述蚀刻出的部位的所述侧壁上的栅极层/基极接触 层暴露；
用第二平坦化材料填充所述蚀刻出的部位，从而使与所述蚀刻出 的部位的所述侧壁上的所述源极/发射极层邻近的所述栅极层/基极接 触层暴露；
蚀刻穿过与所述源极/发射极层邻近的、所述蚀刻出的部位的所述 侧壁上暴露出的栅极层/基极接触层，从而暴露下层的源极/发射极层， 直至在所述蚀刻出的部位中残留的所述栅极层/基极接触层不再接触 所述源极/发射极层；以及
去除在蚀刻穿过在所述蚀刻出的部位的所述侧壁上暴露出的栅极 层/基极接触层之后残留的第二平坦化材料。
35、根据权利要求34所述的方法，其中外延生长所述第二导电类 型的半导体材料的栅极层/基极接触层包括：外延生长具有第一掺杂浓 度的所述第二导电类型的半导体材料，随后外延生长具有第二掺杂浓 度的所述第二导电类型的半导体材料。
36、根据权利要求35所述的方法，其中所述第一掺杂浓度低于所 述第二掺杂浓度。
37、根据权利要求34所述的方法，其中所述第一导电类型是n型 并且其中所述第二导电类型是p型。
38、根据权利要求37所述的方法，其中所述衬底是n型衬底。
39、根据权利要求34所述的方法，其中所述衬底是半绝缘的。
40、根据权利要求34所述的方法，其中所述源极/发射极层位于 所述第一导电类型的半导体材料的沟道层上，并且其中所述沟道层和 所述漂移层是一个单层。
41、根据权利要求34所述的方法，其中所述源极/发射极层位于 所述第一导电类型的半导体材料的沟道层上，其中所述沟道层和所述 漂移层是不同的层，并且其中所述沟道层具有比所述漂移层更高的掺 杂浓度。
42、根据权利要求34所述的方法，其中所述半导体衬底层以及所 述源极/发射极层、所述沟道层或基极层、所述漂移层和所述栅极层/ 基极接触层的半导体材料均为SiC半导体材料。
43、根据权利要求34所述的方法，其中各向异性地沉积干法蚀刻 掩模材料包括通过电子束蒸发沉积所述干法蚀刻掩模材料。
44、根据权利要求34所述的方法，其中蚀刻所述干法蚀刻掩模材 料包括采用湿法或干法工艺各向同性地蚀刻所述干法蚀刻掩模材料。
45、根据权利要求34所述的方法，其中所述第一导电类型的半导 体材料的缓冲层位于位于所述衬底层和所述漂移层之间。
46、根据权利要求34所述的方法，其中所述漂移层具有1×1014 至1×1017个原子/cm3的掺杂浓度。
47、根据权利要求34所述的方法，其中所述沟道层或基极层具有 1×1015至1×1018个原子/cm3的掺杂浓度。
48、根据权利要求34所述的方法，其中所述源极/发射极层具有 大于1×1018个原子/cm3的掺杂浓度。
49、根据权利要求34所述的方法，其中所述栅极层/基极接触层 具有大于1×1018个原子/cm3的掺杂浓度。
50、根据权利要求34所述的方法，其中所述蚀刻掩模层包括镍。
51、根据权利要求34所述的方法，其中选择性地蚀刻穿过所述源 极/发射极层并选择性地蚀刻到所述下层的沟道层或基极层中包括：蚀 刻穿过所述沟道层或基极层，从而暴露下层的漂移层。
52、根据权利要求34所述的方法，其中选择性地蚀刻穿过所述源 极/发射极层并蚀刻到所述下层的沟道层或基极层中包括：蚀刻穿过所 述沟道层或基极层，并蚀刻到所述下层的漂移层中。
53、根据权利要求34所述的方法，其中将所述栅极层/基极接触 层生长为至少50nm的外延厚度。
54、根据权利要求34所述的方法，其中所述第一平坦化材料和所 述第二平坦化材料均为光刻胶。
55、根据权利要求54所述的方法，其中用第一平坦化材料填充所 述蚀刻出的部位以及用第二平坦化材料填充所述蚀刻出的部位中的每 一次填充均包括：
在所述器件的所述蚀刻出的表面上旋转涂覆所述光刻胶；
烘焙所述器件上的所述光刻胶；以及
选择性蚀刻所述光刻胶。
56、根据权利要求34所述的方法，其中用平坦化材料填充所述蚀 刻出的部位包括：
在所述器件的所述蚀刻出的表面上涂覆所述平坦化材料；以及
选择性地蚀刻所涂覆的平坦化材料。
57、根据权利要求34所述的方法，其中在蚀刻穿过在所述源极/ 发射极层的所述上表面上的所述栅极层/基极接触层之后，第一平坦化 材料残留在所述蚀刻出的部位的所述底面上。
58、根据权利要求34所述的方法，其中对在蚀刻出的部位的所述 侧壁上暴露的栅极层/基极接触层进行蚀刻之后，第二平坦化材料残留 在所述蚀刻出的部位的所述底面上。
59、根据权利要求34所述的方法，进一步包括：在暴露出的源极 /发射极层上形成源极/发射极接触，在蚀刻出的部位的底面上暴露的栅 极层/基极接触层之上形成栅极/基极接触，并且在与所述漂移层相对的 所述衬底层上形成接触。
60、根据权利要求34所述的方法，其中所述蚀刻出的部位包括： 多个第一延伸区，所述多个第一延伸区在第一方向上取向，并从在第 二方向上取向的第二延伸区延伸。
61、根据权利要求60所述的方法，其中所述第二方向大致垂直于 所述第一方向。
62、一种通过权利要求34所述的方法制造的半导体器件。
63、根据权利要求62所述的半导体器件，其中所述器件包括所述 第一导电类型的半导体材料的沟道层。
64、根据权利要求62所述的半导体器件，其中所述器件包括所述 第二导电类型的半导体材料的基极层。
65、一种通过权利要求60所述的方法制造的半导体器件。
66、一种半导体器件的制造方法，包括：
在第一导电类型的半导体材料的沟道层的上表面上，或者在与所 述第一导电类型不同的第二导电类型的半导体材料的基极层上设置蚀 刻掩模，其中所述沟道层或基极层位于所述第一导电类型的半导体材 料的漂移层上，并且其中所述漂移层位于半导体衬底层上；
通过所述蚀刻掩模中的开口，对所述沟道层或基极层进行选择性 地蚀刻，从而形成具有底面和侧壁的一个或多个蚀刻出的部位；
去除所述蚀刻掩模，从而暴露所述沟道层或基极层的所述上表面；
在所述沟道层或基极层的所述上表面上并在所述蚀刻出的部位的 所述底面和侧壁上，外延生长所述第二导电类型的半导体材料的栅极 层/基极接触层；
随后用第一平坦化材料填充所述蚀刻出的部位；
蚀刻穿过在所述沟道层或基极层的所述上表面上的所述栅极层/ 基极接触层，从而使栅极层/基极接触层保留在所述蚀刻出的部位的所 述底面和侧壁上；
去除在蚀刻穿过所述栅极层/基极接触层之后残留的第一平坦化 材料；
在所述沟道层或基极层的所述上表面上、并在所述蚀刻出的部位 的所述底面和侧壁上的所述栅极层/基极接触层上，沉积再生长掩模 层；
随后用第二平坦化材料填充所述蚀刻出的部位；
蚀刻穿过在所述沟道层或基极层的所述上表面上的所述再生长掩 模层，以暴露下层的沟道层或基极层，其中再生长掩模层保留在所述 蚀刻出的部位的所述底面和侧壁上的所述栅极层/基极接触层上；
去除在蚀刻穿过所述再生长掩模层之后残留的第二平坦化材料；
在所述沟道层或基极层的所述上表面上外延生长所述第一导电类 型的半导体材料的第一层，其中在所述蚀刻出的部位的所述底面和侧 壁上的所述栅极层/基极接触层上残留的所述再生长掩模层阻止了所 述第一导电类型的半导体材料的所述第一层的生长；
在所述第一导电类型的半导体材料的所述第一层上外延生长所述 第一导电类型的半导体材料的第二层，其中在所述蚀刻出的部位的所 述底面和侧壁上的所述栅极层/基极接触层上残留的所述再生长掩模 层阻止了所述第一导电类型的半导体材料的所述第二层的生长；以及
去除残留的再生长掩模层。
67、根据权利要求66所述的方法，其中外延生长所述第二导电类 型的半导体材料的栅极层/基极接触层包括：外延生长具有第一掺杂浓 度的所述第二导电类型的半导体材料，随后外延生长具有第二掺杂浓 度的所述第二导电类型的半导体材料。
68、根据权利要求67所述的方法，其中所述第一掺杂浓度低于所 述第二掺杂浓度。
69、根据权利要求66所述的方法，其中所述第一导电类型是n型 并且其中所述第二导电类型是p型。
70、根据权利要求69所述的方法，其中所述衬底是n型衬底。
71、根据权利要求66所述的方法，其中所述衬底是半绝缘的。
72、根据权利要求66所述的方法，其中所述源极/发射极层位于 所述第一导电类型的半导体材料的沟道层上，并且其中所述沟道层和 所述漂移层是一个单层。
73、根据权利要求66所述的方法，其中所述源极/发射极层位于 所述第一导电类型的半导体材料的沟道层上，其中所述沟道层和所述 漂移层是不同的层，并且其中所述沟道层具有比所述漂移层更高的掺 杂浓度。
74、根据权利要求66所述的方法，其中所述半导体衬底层以及所 述第一导电类型的半导体材料的所述第一层、所述第一导电类型的半 导体材料的所述第二层、所述沟道层或基极层、所述漂移层和所述栅 极层/基极接触层中的每一层的半导体材料均为SiC半导体材料。
75、根据权利要求66所述的方法，其中所述第一导电类型的半导 体材料的缓冲层位于所述衬底层和所述漂移层之间。
76、根据权利要求66所述的方法，其中所述漂移层具有1×1014 至1×1017个原子/cm3的掺杂浓度。
77、根据权利要求66所述的方法，其中所述沟道层或基极层具有 1×1015至1×1018个原子/cm3的掺杂浓度。
78、根据权利要求66所述的方法，其中所述第一导电类型的半导 体材料的所述第二层具有大于1×1018个原子/cm3的掺杂浓度。
79、根据权利要求66所述的方法，其中所述第一导电类型的半导 体材料的所述第一层具有1×1014至1×1017个原子/cm3的掺杂浓度。
80、根据权利要求66所述的方法，其中所述栅极层/基极接触层 具有大于1×1018个原子/cm3的掺杂浓度。
81、根据权利要求66所述的方法，其中所述再生长掩模层包括 TaC。
82、根据权利要求66所述的方法，其中所述蚀刻掩模包括镍。
83、根据权利要求66所述的方法，其中选择性地蚀刻所述沟道层 或基极层包括：蚀刻穿过所述沟道层或基极层，从而暴露下层的漂移 层。
84、根据权利要求66所述的方法，其中选择性地蚀刻所述沟道层 或基极层包括：蚀刻穿过所述沟道层或基极层并蚀刻到所述下层的漂 移层中。
85、根据权利要求66所述的方法，其中将所述栅极层/基极接触 层生长为至少50nm的外延厚度。
86、根据权利要求66所述的方法，其中所述第一平坦化材料和所 述第二平坦化材料中的每一种均为光刻胶。
87、根据权利要求86所述的方法，其中用第一平坦化材料填充所 述蚀刻出的部位，以及用第二平坦化材料填充所述蚀刻出的部位中的 每一次填充均包括：
在所述器件的所蚀刻出的表面上旋转涂覆所述光刻胶；
烘焙所述器件上的所述光刻胶；以及
选择性地蚀刻所述光刻胶。
88、根据权利要求66所述的方法，其中用第一平坦化材料填充所 述蚀刻出的部位，以及用第二平坦化材料填充所述蚀刻出的部位中的 每一次填充均包括：
在所述器件的所蚀刻出的表面上涂覆所述平坦化材料；以及
选择性地蚀刻所涂覆的平坦化材料。
89、根据权利要求66所述的方法，其中在蚀刻穿过所述栅极层/ 基极接触层之后，第一平坦化材料残留在所述蚀刻出的部位的所述底 面上。
90、根据权利要求66所述的方法，其中在蚀刻穿过所述再生长掩 模层之后，第二平坦化材料残留在所述蚀刻出的部位的所述底面上。
91、根据权利要求66所述的方法，进一步包括：在去除残留的再 生长掩模层之后的某一时刻，在所述第一导电类型的半导体材料的暴 露出的第二层上形成接触，在暴露出的栅极层/基极接触层上形成接 触，并且在与所述漂移层相对的所述衬底层上形成接触。
92、根据权利要求66所述的方法，其中所述蚀刻出的部位包括： 多个第一延伸区，所述多个第一延伸区在第一方向上取向，并从在第 二方向上取向的第二延伸区延伸。
93、根据权利要求92所述的方法，其中所述第二方向大致垂直于 所述第一方向。
94、根据权利要求66所述的方法，其中所述第一导电类型的半导 体材料的所述第一层和所述第二层突出于所述蚀刻出的部位之上。
95、根据权利要求94所述的方法，进一步包括：在蚀刻出的部位 中暴露的栅极层/基极接触层上沉积接触材料，其中突出于所述蚀刻出 的部位之上的所述第一导电类型的半导体材料的所述第一层和所述第 二层防止在所述蚀刻出的部位的所述侧壁上沉积接触材料。
96、根据权利要求94所述的方法，进一步包括：在暴露出的所述 第一导电类型的半导体材料的第二层上沉积接触。
97、根据权利要求96所述的方法，其中在暴露出的所述第一导电 类型的半导体材料的第二层上沉积接触包括：在所述蚀刻出的部位的 相对侧壁上沉积金属层，所述金属层桥接突出于所述蚀刻出的部位的 所述第一导电类型的半导体材料的所述第一层和所述第二层。
98、一种通过权利要求66所述的方法制造的半导体器件。
99、根据权利要求98所述的半导体器件，其中所述器件包括所述 第一导电类型的半导体材料的沟道层。
100、根据权利要求98所述的半导体器件，其中所述器件包括所 述第二导电类型的半导体材料的基极层。
101、一种通过权利要求92所述的方法制造的半导体器件。
102、一种半导体器件的制造方法，包括：
在第一导电类型的半导体材料的源极/发射极层的上表面上设置 蚀刻掩模，其中所述源极/发射极层位于所述第一导电类型的半导体材 料的沟道层上或者与所述第一导电类型不同的第二导电类型的半导体 材料的基极层上，其中所述沟道层或基极层位于所述第一导电类型的 半导体材料的漂移层上，并且其中所述漂移层位于半导体衬底层上；
通过所述蚀刻掩模中的开口，选择性地蚀刻穿过所述源极/发射极 层并选择性地蚀刻到下层的所述沟道层或基极层中，从而形成具有底 面和侧壁的一个或多个蚀刻出的部位；
去除所述蚀刻掩模，从而暴露所述源极/发射极层的所述上表面；
在所述源极/发射极层的所述上表面上并在所述蚀刻出的部位的 所述底面和侧壁上，外延生长所述第二导电类型的半导体材料的栅极 层/基极接触层；
随后用平坦化材料填充所述蚀刻出的部位；
在所述源极/发射极层的所述上表面上并在与所述源极/发射极层 接触的所述蚀刻出的部位的所述侧壁上，蚀刻穿过所述栅极层/基极接 触层，直至所述栅极层/基极接触层不再与所述源极/发射极层接触，其 中栅极层/基极接触层保留在所述蚀刻出的部位的所述底面上，并保留 在与所述沟道层或基极层接触的所述蚀刻出的部位的所述侧壁上；以 及
去除在蚀刻穿过所述栅极层/基极接触层之后残留的平坦化材料。
103、根据权利要求102所述的方法，其中外延生长所述第二导电 类型的半导体材料的栅极层/基极接触层包括：外延生长具有第一掺杂 浓度的所述第二导电类型的半导体材料，随后外延生长具有第二掺杂 浓度的所述第二导电类型的半导体材料。
104、根据权利要求103所述的方法，其中所述第一掺杂浓度低于 所述第二掺杂浓度。
105、根据权利要求102所述的方法，其中所述第一导电类型是n 型并且其中所述第二导电类型是p型。
106、根据权利要求105所述的方法，其中所述衬底是n型衬底。
107、根据权利要求102所述的方法，其中所述衬底是半绝缘的。
108、根据权利要求102所述的方法，其中所述源极/发射极层位 于所述第一导电类型的半导体材料的沟道层上，并且其中所述沟道层 和所述漂移层是一个单层。
109、根据权利要求102所述的方法，其中所述源极/发射极层位 于所述第一导电类型的半导体材料的沟道层上，其中所述沟道层和所 述漂移层是不同的层，并且其中所述沟道层具有比所述漂移层更高的 掺杂浓度。
110、根据权利要求102所述的方法，其中所述半导体衬底层以及 所述源极/发射极层、所述沟道层或基极层、所述漂移层和所述栅极层 /基极接触层的半导体材料均为SiC半导体材料。
111、根据权利要求102所述的方法，其中所述第一导电类型的半 导体材料的缓冲层位于所述衬底层和所述漂移层之间。
112、根据权利要求102所述的方法，其中所述漂移层具有1×1014 至1×1017个原子/cm3的掺杂浓度。
113、根据权利要求102所述的方法，其中所述沟道层或基极层具 有1×1015至1×1018个原子/cm3的掺杂浓度。
114、根据权利要求102所述的方法，其中所述源极/发射极层具 有大于1×1018个原子/cm3的掺杂浓度。
115、根据权利要求102所述的方法，其中所述栅极层/基极接触 层具有大于1×1018个原子/cm3的掺杂浓度。
116、根据权利要求102所述的方法，其中所述蚀刻掩模包括镍。
117、根据权利要求102所述的方法，其中选择性地蚀刻穿过所述 源极/发射极层并选择性地蚀刻到所述下层的沟道层或基极层中包括： 蚀刻穿过所述沟道层或基极层，从而暴露下层的漂移层。
118、根据权利要求117所述的方法，其中选择性地蚀刻穿过所述 源极/发射极层并选择性地蚀刻到所述下层的沟道层或基极层中包括： 蚀刻穿过所述沟道层或基极层，并蚀刻到所述下层的漂移层中。
119、根据权利要求102所述的方法，其中将所述栅极层/基极接 触层生长为至少50nm的外延厚度。
120、根据权利要求102所述的方法，其中所述平坦化材料是光刻 胶。
121、根据权利要求120所述的方法，其中用平坦化材料填充所述 蚀刻出的部位包括：
在所述器件的所蚀刻出的表面上旋转涂覆所述光刻胶；
烘焙所述器件上的所述光刻胶；以及
选择性地蚀刻所述光刻胶。
122、根据权利要求102所述的方法，其中用所述平坦化材料填充 所述蚀刻出的部位包括：
在所述器件的所蚀刻出的表面上涂覆所述平坦化材料；以及
选择性地蚀刻所涂覆的平坦化材料。
123、根据权利要求102所述的方法，其中在蚀刻穿过所述栅极层 /基极接触层之后，平坦化材料保留在所述蚀刻出的部位的所述底面 上。
124、根据权利要求102所述的方法，进一步包括：在去除平坦化 材料之后的某一时刻，在暴露出的源极/发射极层上形成接触，在暴露 出的栅极层/基极接触层上形成接触，并且在与所述漂移层相对的所述 衬底层上形成接触。
125、根据权利要求102所述的方法，其中所述蚀刻出的部位包括： 多个第一延伸区，所述多个第一延伸区在第一方向上取向，并从在第 二方向上取向的第二延伸区延伸。
126、根据权利要求125所述的方法，其中所述第二方向大致垂直 于所述第一方向。
127、一种通过权利要求102所述的方法制造的半导体器件。
128、根据权利要求127所述的半导体器件，其中所述器件包括所 述第一导电类型的半导体材料的沟道层。
129、根据权利要求127所述的半导体器件，其中所述器件包括所 述第二导电类型的半导体材料的基极层。
130、一种通过权利要求125所述的方法制造的半导体器件。
131、一种半导体器件的制造方法，包括：
在第一导电类型的半导体材料的源极/发射极层的上表面上设置 蚀刻/再生长掩模，其中所述源极/发射极层位于所述第一导电类型的半 导体材料的沟道层上或者与所述第一导电类型不同的第二导电类型的 半导体材料的基极层上，其中所述沟道层或基极层位于所述第一导电 类型的半导体材料的漂移层上，并且其中所述漂移层位于半导体衬底 层上；
通过所述蚀刻/再生长掩模中的开口，选择性地蚀刻穿过所述源极 /发射极层并选择性地蚀刻到下层的所述沟道层或基极层中，从而形成 具有底面和侧壁的一个或多个蚀刻出的部位；
通过所述蚀刻/再生长掩模中的开口，在所述蚀刻出的部位的所述 底面和侧壁上外延生长所述第二导电类型的半导体材料，从而形成栅 极区/基极接触区，其中所述蚀刻/再生长掩模阻止了所述源极/发射极 层的掩模上表面的生长；
选择性地去除所述蚀刻/再生长掩模，从而暴露所述源极/发射极层 的所述上表面；
在蚀刻出的部位的底面上、并在所述源极/发射极层的所述上表面 或所述蚀刻/再生长掩模中的任意一个之上，沉积干法蚀刻掩模材料；
蚀刻所述干法蚀刻掩模材料，从而暴露所述蚀刻出的部位的所述 侧壁上的所述栅极区/基极接触区的顶部部分；
用平坦化材料填充所述蚀刻出的部位，从而使在所述蚀刻出的部 位的所述侧壁上的所述栅极区/基极接触区的所述顶部部分保持暴露 状态；
蚀刻穿过与所述源极/发射极层相邻的所述蚀刻出的部位的所述 侧壁上暴露的栅极层/基极接触层，从而暴露下层的源极/发射极层，直 至在所述蚀刻出的部位中残留的所述栅极层/基极接触层不再接触所 述源极/发射极层；以及
去除在蚀刻穿过在所述蚀刻出的部位的所述侧壁上暴露的栅极层 /基极接触层之后残留的蚀刻/再生长掩模和平坦化材料。
132、根据权利要求131所述的方法，其中所述蚀刻/再生长掩模 包括在再生长掩模层上设置的蚀刻掩模层，并且其中所述再生长掩模 层位于所述源极/发射极层的所述上表面上，所述方法进一步包括：在 所述蚀刻出的部位的所述底面和侧壁上外延生长所述第二导电类型的 半导体材料之前，去除所述蚀刻掩模层，同时保留在所述源极/发射极 层的所述上表面上的所述再生长掩模层。
133、根据权利要求131所述的方法，其中所述蚀刻/再生长掩模 是一个单层。
134、根据权利要求131所述的方法，其中在所述蚀刻出的部位的 所述底面和侧壁上外延生长所述第二导电类型的半导体材料包括：外 延生长具有第一掺杂浓度的所述第二导电类型的半导体材料，随后外 延生长具有第二掺杂浓度的所述第二导电类型的半导体材料。
135、根据权利要求134所述的方法，其中所述第一掺杂浓度低于 所述第二掺杂浓度。
136、根据权利要求131所述的方法，其中所述第一导电类型是n 型并且其中所述第二导电类型是p型。
137、根据权利要求136所述的方法，其中所述衬底是n型衬底。
138、根据权利要求131所述的方法，其中所述衬底是半绝缘的底。
139、根据权利要求131所述的方法，其中所述源极/发射极层位 于所述第一导电类型的半导体材料的沟道层上，并且其中所述沟道层 和所述漂移层是一个单层。
140、根据权利要求131所述的方法，其中所述源极/发射极层位 于所述第一导电类型的半导体材料的沟道层上，其中所述沟道层和所 述漂移层是不同的层，并且其中所述沟道层具有比所述漂移层更高的 掺杂浓度。
141、根据权利要求131所述的方法，其中所述半导体衬底层以及 所述源极/发射极层、所述沟道层或基极层、所述漂移层和所述栅极层 /基极接触层的半导体材料均为SiC半导体材料。
142、根据权利要求131所述的方法，其中所述第一导电类型的半 导体材料的缓冲层位于所述衬底层和所述漂移层之间。
143、根据权利要求131所述的方法，其中所述缓冲层是碳化硅。
144、根据权利要求131所述的方法，其中所述漂移层具有1×1014 至1×1017个原子/cm3的掺杂浓度。
145、根据权利要求131所述的方法，其中所述沟道层或基极层具 有1×1015至1×1018个原子/cm3的掺杂浓度。
146、根据权利要求131所述的方法，其中所述源极/发射极层具 有大于1×1018个原子/cm3的掺杂浓度。
147、根据权利要求131所述的方法，其中所述栅极区/基极接触 区具有大于1×1018个原子/cm3的掺杂浓度。
148、根据权利要求131所述的方法，其中所述再生长掩模层包括 TaC。
149、根据权利要求131所述的方法，其中所述蚀刻掩模层包括镍。
150、根据权利要求131所述的方法，其中设置蚀刻/再生长掩模 包括：在所述源极/发射极层的所述上表面上沉积再生长掩模材料的 层，在所述再生长掩模材料的层上对蚀刻掩模层进行构图，并且通过 所述蚀刻掩模层中的开口蚀刻所述再生长掩模材料的层。
151、根据权利要求131所述的方法，其中选择性地蚀刻穿过所述 源极/发射极层并选择性地蚀刻到所述下层的沟道层或基极层中包括： 蚀刻穿过所述沟道层或基极层，从而暴露下层的漂移层。
152、根据权利要求151所述的方法，其中选择性地蚀刻穿过所述 源极/发射极层并选择性地蚀刻到所述下层的沟道层或基极层中进一 步包括：蚀刻穿过所述沟道层或基极层，并蚀刻到所述下层的漂移层 中。
153、根据权利要求131所述的方法，其中将所述栅极区/基极接 触区生长为至少50nm的外延厚度。
154、根据权利要求131所述的方法，其中所述平坦化材料是光刻 胶。
155、根据权利要求154所述的方法，其中用平坦化材料填充所述 蚀刻出的部位包括：
在所述器件的所蚀刻出的表面上旋转涂覆所述光刻胶；
烘焙所述器件上的所述光刻胶；以及
选择性地蚀刻所述光刻胶。
156、根据权利要求131所述的方法，其中用平坦化材料填充所述 蚀刻出的部位包括：
在所述器件的所蚀刻出的表面上涂覆所述平坦化材料；以及
选择性地蚀刻所涂覆的平坦化材料。
157、根据权利要求131所述的方法，其中在蚀刻所述栅极区/基 极接触区之后，平坦化材料残留在所述蚀刻出的部位的所述底面上。
158、根据权利要求131所述的方法，进一步包括：在暴露出的源 极/发射极层上形成源极/发射极接触，在所述蚀刻出的部位的底面上暴 露的栅极层/基极接触层之上形成栅极/基极接触，并且在与所述漂移层 相对的所述衬底层上形成接触。
159、根据权利要求158所述的方法，其中在去除蚀刻/再生长掩 模和平坦化材料之后，在某一时刻形成所述接触。
160、根据权利要求158所述的方法，其中在外延生长所述第二导 电类型的半导体材料之后，并在沉积干法蚀刻掩模材料之前，形成所 述栅极/基极接触，并且其中在所述蚀刻出的部位的底面上的所述栅极 /基极接触之上沉积干法蚀刻掩模材料。
161、根据权利要求131所述的方法，其中所述蚀刻出的部位包括： 多个第一延伸区，所述多个第一延伸区在第一方向上取向，并从在第 二方向上取向的第二延伸区延伸。
162、根据权利要求161所述的方法，其中所述第二方向大致垂直 于所述第一方向。
163、一种通过权利要求131所述的方法制造的半导体器件。
164、根据权利要求163所述的半导体器件，其中所述器件包括所 述第一导电类型的半导体材料的沟道层。
165、根据权利要求163所述的半导体器件，其中所述器件包括所 述第二导电类型的半导体材料的基极层。
166、一种通过权利要求161所述的方法制造的半导体器件。
167、根据权利要求59所述的方法，其中在去除所述第二平坦化 材料之后，在某一时刻形成所述接触。
168、根据权利要求59所述的方法，其中在外延生长所述第二导 电类型的半导体材料之后，并在沉积干法蚀刻掩模材料之前，形成所 述栅极/基极接触，并且其中在所述蚀刻出的部位的底面上的所述栅极 /基极接触之上沉积干法蚀刻掩模材料。