半导体元件及其制造方法
阅读：532发布：2023-01-28
专利汇可以提供半导体元件及其制造方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种 半导体 元件及其制造方法。半导体元件包括基底以及介电层。所述介电层位于所述基底上，所述介电层中具有多个开口，所述开口的 侧壁 具有凹 凸轮 廓。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所述第二层中形成多个开口；以及移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁。本发明提供的半导体元件及其制造方法，可以形成侧壁具有凹凸轮廓的 接触 窗开口，增加移动离子沿着移动的路径，并阻碍移动离子的扩散，从而有效地防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。，下面是半导体元件及其制造方法专利的具体信息内容。
1.一种半导体元件，包括：
基底；以及
介电层，位于所述基底上，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓。
2.根据权利要求1所述的半导体元件，其中所述介电层包括多个第一层以及至少一第二层，所述第二层夹于两个所述第一层之间，其中所述第一层的材料与所述第二层的材料不同。
3.根据权利要求2所述的半导体元件，其中所述介电层包括多个所述第二层，所述第二层与所述第一层相互交替，其中所述第二层相对于所述第一层凸出，而延伸至所述开口中。
4.根据权利要求2所述的半导体元件，其中所述第一层包括氧化物、低介电系数介电材料、旋涂材料或其组合，所述第二层包括氮化物、碳化物、氮碳化物、氮氧化物或其组合。
5.一种半导体元件的制造方法，包括：
于基底上交替形成多个第一层与至少一第二层；
于所述第一层与所述第二层中形成多个开口；以及
移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁。
6.根据权利要求5所述的半导体元件的制造方法，其中于所述第一层与所述第二层中形成所述开口的方法包括等离子体刻蚀法，使用的一射频功率为300瓦～5000瓦，使用的气体包括碳数为1～5的全氟烃、碳数为1～2的氟代烃、O2、Ar、N2的混合气体。
7.根据权利要求6所述的半导体元件的制造方法，其中移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁的步骤所使用的方法、气体与形成所述开口的步骤所使用的方法、气体相同，但降低所述射频功率，并将O2的流量增加为1.5倍～3倍。
8.根据权利要求5所述的半导体元件的制造方法，其中移除所述开口的侧壁上的部分所述第一层的方法包括等向性刻蚀，所述第一层对所述第二层的刻蚀选择比为1.5∶1～
100∶1。
9.根据权利要求8所述的半导体元件的制造方法，其中所述等向性刻蚀包括等离子体刻蚀法，所述等离子体刻蚀法包括使用远程等离子体，所述远程等离子体使用的气体包括NF3/NH3/H2或HF/H2/NH3气体。
10.根据权利要求8所述的半导体元件的制造方法，其中，所述等向性刻蚀包括湿法刻蚀法，所述湿法刻蚀法包括使用稀释氢氟酸或刻蚀缓冲液。
半导体元件及其制造方法
技术领域
[0001] 本发明是有关于一种半导体元件及其制造方法。
背景技术
[0002] 为了保护半导体元件不受移动离子(mobile ion)(例如是Fe、Cu、Al、In、Co)的干扰，会在基底上形成氮化硅层或氧化硅层等膜层。然而，这些保护半导体元件的膜层在形成接触窗等开口时容易受损，并沿着接触窗开口侧壁产生移动离子可以通过的通道，使移动离子扩散至掺杂区域(例如有源区、源极/漏极区等)，进而对半导体元件造成损害。因此，如何降低移动离子对半导体元件可靠度的影响，为目前亟需解决的问题。
发明内容
[0003] 本发明提供一种半导体元件及其制造方法，其通过使接触窗开口的侧壁具有凹凸轮廓来增加移动离子沿着移动的路径，阻碍移动离子的扩散，而能够有效地防止移动离子对半导体元件的损害，并进一步提升半导体元件的可靠度。
[0004] 本发明提供一种半导体元件，包括基底以及介电层。介电层位于基底上，介电层中具有多个开口，开口的侧壁具有凹凸轮廓。
[0005] 依照本发明一实施例所述，在上述半导体元件中，所述介电层包括多个第一层以及至少一第二层，所述第二层夹于两个所述第一层之间，其中所述第一层的材料与所述第二层的材料不同。
[0006] 依照本发明一实施例所述，在上述半导体元件中，所述介电层包括多个所述第二层，所述第二层与所述第一层相互交替，其中所述第二层相对于所述第一层凸出，而延伸至所述开口中。
[0007] 依照本发明一实施例所述，在上述半导体元件中，所述第一层包括氧化物、低介电系数介电材料、旋涂材料(spin on material，SOM)或其组合，所述第二层包括氮化物、碳化物、氮碳化物、氮氧化物或其组合。
[0008] 本发明还提供一种半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层。于所述第一层与所述第二层中形成多个开口。移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁。
[0009] 依照本发明一实施例所述，在上述半导体元件的制造方法中，于所述第一层与所述第二层中形成所述开口的方法包括等离子体刻蚀法，使用的一射频功率为300瓦～5000瓦，使用的气体包括碳数为1～5的全氟烃、碳数为1～2的氟代烃、O2、Ar、N2的混合气体。
[0010] 依照本发明一实施例所述，在上述半导体元件的制造方法中，移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁的步骤所使用的方法、气体与形成所述开口的步骤所使用的方法、气体相同，但降低所述射频功率，并将O2的流量增加为1.5倍～3倍。
[0011] 依照本发明一实施例所述，在上述半导体元件的制造方法中，移除所述开口的侧壁上的部分所述第一层的方法包括等向性刻蚀，所述第一层对所述第二层的刻蚀选择比为1.5∶1～100∶1。
[0012] 依照本发明一实施例所述，在上述半导体元件的制造方法中，所述等向性刻蚀包括等离子体刻蚀法，所述等离子体刻蚀法包括使用远程等离子体，所述远程等离子体使用的气体包括NF3/NH3/H2或HF/H2/NH3气体。
[0013] 依照本发明一实施例所述，在上述半导体元件的制造方法中，所述等向性刻蚀包括湿法刻蚀法，所述湿法刻蚀法包括使用稀释氢氟酸或刻蚀缓冲液。
[0014] 基于上述，本发明提供的半导体元件及其制造方法，可以形成侧壁具有凹凸轮廓的接触窗开口，增加移动离子沿着移动的路径，并阻碍移动离子的扩散，从而有效地防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。
附图说明
[0016] 图1A至图1F为依照本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图。
[0017] 【符号说明】
[0018] 110：基底
[0019] 112、112a、112b：第一层
[0020] 114、114a、114b：第二层
[0021] 116：图案化掩模层
[0022] 118、118a、118b：介电层
[0023] 120、120a、120b：开口
[0024] 122、122a：势垒层
[0025] 123a：势垒层的内表面
[0026] 123b：势垒层的外表面
[0027] 124：导体层
[0028] 124a：导体插塞
[0029] 126：连接结构
[0030] A：内凹部
[0031] B：凸出部
[0032] L：长度
具体实施方式
[0033] 图1A至图1F为依照本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图。
[0034] 请参照图1A，提供基底110，基底110例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor Over Insulator，SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。基底110可以具有掺杂，基底110的掺杂可以是P型或N型。P型的掺杂可以是IIIA族离子，例如是硼离子。N型掺杂可以是VA族离子，例如是砷或是磷。
[0035] 请继续参照图1A，于基底110上形成介电层118。在一实施例中，介电层118包括交替形成的第一层112与第二层114。在一示范实施例中，介电层118包括多个第一层112以及至少一第二层114，每一第二层114分别夹于两个第一层112之间。在本发明另一示范实施例中，介电层118包括多个第一层112与多个第二层114。在图1A中，以三层第一层112以及二层第二层114来表示，但本发明并不限于此。第一层112以及第二层114的材料不同。第一层112的材料包括氧化物、低介电系数介电材料、旋涂材料或其组合，例如是氧化硅、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、具有氟掺杂的氧化物(F-doped oxide)、具有碳掺杂的氧化物(C-doped oxide)、具有氢掺杂的氧化物(H-doped oxide)、多孔性氧化物(porous oxide)或其组合。第二层114的材料包括氮化物、碳化物、氮碳化物、氮氧化物或其组合，例如是氮化硅、碳化硅、氮碳化硅、氮氧化硅或其组合。第一层112以及第二层114形成的方法例如是化学气相沉积法或旋涂法。每一第一层112的厚度例如为10nm～600nm，每一第二层114的厚度例如为5nm～60nm，但不限于此。
[0036] 请参照图1A与图1B，在介电层118上形成图案化掩模层116，接着图案化第一层112与第二层114，以形成具有多个开口120的介电层118a。开口120可以是单镶嵌开口或是双镶嵌开口。单镶嵌开口例如是接触窗开口或介层窗开口。接触窗开口或介层窗开口是指与基底110的表面大致呈垂直，亦可呈一角度，并无特别限制。在一实施例中，开口120的侧壁与基底110的表面呈一角度θ，使开口120的剖面呈倒梯型。角度θ例如是75度～
90度。双镶嵌开口例如是包括沟道与接触窗开口、或包括沟道与介层窗开口。沟道在接触窗开口或介层窗开口上方，其延伸方向大致与基底110的表面方向平行；接触窗开口或介层窗开口是指与基底1100的表面大致呈垂直，亦可呈一角度，并无特别限制。在一实施例中，开口120为双镶嵌开口，其接触窗开口或介层窗开口的侧壁可与基底110的表面垂直，亦可呈一角度，并无特别限制。在一实施例中，接触窗开口或介层窗开口的侧壁与基底110的表面呈一角度θ，使开口120的剖面呈倒梯型。角度θ例如是75度～90度。
90度。双镶嵌开口例如是包括沟道与接触窗开口、或包括沟道与介层窗开口。沟道在接触窗开口或介层窗开口上方，其延伸方向大致与基底110的表面方向平行；接触窗开口或介层窗开口是指与基底1100的表面大致呈垂直，亦可呈一角度，并无特别限制。在一实施例中，开口120为双镶嵌开口，其接触窗开口或介层窗开口的侧壁可与基底110的表面垂直，亦可呈一角度，并无特别限制。在一实施例中，接触窗开口或介层窗开口的侧壁与基底110的表面呈一角度θ，使开口120的剖面呈倒梯型。角度θ例如是75度～90度。
[0037] 图案化第一层112与第二层114的方法包括等离子体刻蚀法。等离子体刻蚀法使用的射频功率例如是300瓦～5000瓦，可以使用的气体例如是CmFn、CxHyFz、O2、Ar、N2的混合气体。其中，m为1～5的整数，n为4～8的整数，x为1～2的整数，y为1～4的整数，z为2～3的整数。更具体地说，CmFn例如是碳数为1～5的全氟烃、CxHyFz例如是碳数为1～2的氟代烃。碳数为1～5的全氟烃例如是碳数为1～3的全氟烷、碳数为2～4的全氟烯、碳数为3～5的全氟炔或其组合。碳数为1～2的氟代烃例如是碳数为1～2的氟代烷、碳数为2的氟代烯或其组合。
[0038] 在一实施例中，图案化第一层112与第二层114的方法包括等离子体刻蚀法，且等离子体刻蚀法使用的射频功率例如是300瓦～5000瓦，碳数为1～5的全氟烃的流量例如是15sccm～50sccm、碳数为1～2的氟代烃的流量例如是35sccm～200sccm、O2的流量例如是5sccm～50sccm、Ar的流量例如是100sccm～600sccm、N2的流量例如是30sccm～300sccm。
[0039] 接着请参照图1C，选择合适的刻蚀剂以移除开口120的侧壁上的部分第一层112a，换言之，使第一层112a的侧壁退后(pull back)，以形成具有开口120a的介电层
118b。开口120a的侧壁具有凹凸轮廓，例如为阶梯状(ladderlike)。在一实例中，第一层
112a对所述第二层114b的刻蚀选择比为1.5∶1～100∶1。移除开口120的侧壁上的部分第一层112a的步骤与形成开口120的步骤可以以原位(in-situ)的方式进行，但，本发明并不以此为限。在其他的实施例中，也可以采用非原位(ex-situ)的方式进行。
118b。开口120a的侧壁具有凹凸轮廓，例如为阶梯状(ladderlike)。在一实例中，第一层
112a对所述第二层114b的刻蚀选择比为1.5∶1～100∶1。移除开口120的侧壁上的部分第一层112a的步骤与形成开口120的步骤可以以原位(in-situ)的方式进行，但，本发明并不以此为限。在其他的实施例中，也可以采用非原位(ex-situ)的方式进行。
[0040] 移除开口120的侧壁上的部分第一层112a的方法包括等向性刻蚀，所述等向性刻蚀包括等离子体刻蚀法或湿法刻蚀法。在本发明的实施例中，使用等离子体刻蚀法移除开口120的侧壁上的部分第一层112a。移除开口120的侧壁上的部分第一层112a所使用的等离子体工艺，可以与形成开口120所使用的等离子体工艺的参数、使用的气体种类或各气体的流量等相同或相异。移除开口120的侧壁上的部分第一层112a所使用的等离子体工艺可以使用的气体例如是CmFn、CxHyFz、O2、Ar、N2的混合气体。其中，m为1～5的整数，n为4～8的整数，x为1～2的整数，y为1～4的整数，z为2～3的整数。更具体地说，CmFn例如是碳数为1～5的全氟烃、CxHyFz例如是碳数为1～2的氟代烃。碳数为1～5的全氟烃例如是碳数为1～3的全氟烷、碳数为2～4的全氟烯、碳数为3～5的全氟炔或其组合。碳数为1～2的氟代烃例如是碳数为1～2的氟代烷、碳数为2的氟代烯或其组合。
[0041] 在一实施例中，在进行移除开口120的侧壁上的部分第一层112a的步骤时采用等离子体刻蚀工艺，且使用的气体与形成开口120步骤时所使用的气体相同，但增加O2的流量，(例如增加1.5倍～3倍)，并降低射频功率(例如是300瓦～1500瓦)。
[0042] 在本发明的另一实施例中，使用等离子体刻蚀法移除开口120的侧壁上的部分第一层112a的方法包括使用远程等离子体。所述远程等离子体使用的气体包括NF3/NH3/H2或HF/H2/NH3气体。各气体的比例例如为10∶20∶1，但无特别限制。在本发明的又一实施例中，使用湿法刻蚀法移除开口120的侧壁上的部分第一层112a。所述湿法刻蚀法包括使用稀释氢氟酸或刻蚀缓冲液。
[0043] 移除开口120的侧壁上的部分第一层112a后，第一层112b相对于第二层114b内凹；第二层114b相对于第一层112b凸出，而延伸至开口120b中。因此，第一层112b可称为内凹部A，而第二层114b为凸出部B。凸出部B凸出内凹部A的长度L例如为1nm～5nm，但不限于此。
[0044] 请参照图1D，在基底110上形成势垒层122，以覆盖介电层118b的表面以及开口120a的侧壁。势垒层122的材料包括钽、钛、氮化钽、氮化钛或其组合，形成方式例如是化学气相沉积法、溅射法或电镀法。在一实施例中，势垒层122为一共形层，因此开口120b的侧壁具有凹凸的轮廓，因此势垒层122也具有凹凸的轮廓，例如为阶梯状。
[0045] 接着请参照图1E与图1F，在基底110上形成导体层124，并使导体层124填入于开口120b中。导体层124的材料包括金属(例如是钨、铝)或合金(例如是铝铜合金)，形成方式例如是化学气相沉积法、溅射法或电镀法。接着移除介电层118b上的部分导体层124以及势垒层122，在开口120b中形成势垒层122a以及导体插塞124a。移除部分导体层
124以及势垒层122的方法例如是化学机械研磨法。势垒层122a与导体插塞124a共同做为连接结构126。在一实施例中，势垒层122a具有凹凸的轮廓，因此导体插塞124a也具有凹凸的轮廓，例如为阶梯状。连接结构126可以是单镶嵌结构或双镶嵌结构。单镶嵌结构例如是接触窗或介层窗，其具有凹凸的轮廓。双镶嵌结构例如是包括导线与接触窗，其二者均具有凹凸的轮廓。或者双镶嵌结构例如是包括导线与介层窗，其二者均具有凹凸的轮廓。
导线可以是位线或是字线。
124以及势垒层122的方法例如是化学机械研磨法。势垒层122a与导体插塞124a共同做为连接结构126。在一实施例中，势垒层122a具有凹凸的轮廓，因此导体插塞124a也具有凹凸的轮廓，例如为阶梯状。连接结构126可以是单镶嵌结构或双镶嵌结构。单镶嵌结构例如是接触窗或介层窗，其具有凹凸的轮廓。双镶嵌结构例如是包括导线与接触窗，其二者均具有凹凸的轮廓。或者双镶嵌结构例如是包括导线与介层窗，其二者均具有凹凸的轮廓。
导线可以是位线或是字线。
[0046] 请再次参照图1F，根据本发明一实施例的半导体元件包括基底110、介电层118b以及连接结构126。介电层118b位于基底110上。连接结构126位于介电层118b的开口120b中，其包括势垒层122a以及导体插塞124a。势垒层122a位于介电层118b的开口120b的侧壁上，导体插塞124a位于开口120b中，覆盖势垒层122a。在一实施例中，介电层118b中的开口120b的侧壁具有凹凸轮廓，势垒层122a的内表面123a与外表面123b具有凹凸轮廓，且导体插塞124a的侧壁也具有凹凸的轮廓。但本发明并不限于此，在其他的实施例中，也可以只有导体插塞124a的侧壁以及与其相邻的势垒层122a的侧壁具有凹凸的轮廓。
[0047] 综上所述，本发明实施例形成的连接结构具有凹凸轮廓，因此，可以增加移动离子(例如是Fe、Cu、Al、In、Co)沿着移动的路径，阻碍移动离子的扩散，从而有效地减少或防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。本发明可应用于动态随机存取存储器(Dynamic Random Access memory，DRAM)、与非门闪存(NAND Flash Memory)、或非门闪存(NOR Flash Memory)和微机电系统(Micro Electro Mechanical System，MEMS)等半导体元件的制造。并且，本发明的半导体元件的制造方法容易与现有工艺整合，成本低廉。
[0048] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 基于两步微波等离子体氧化的碳化硅氧化方法 | 2020-05-12 | 448 |
| 使用等离子体增强氧化钝化的硅蚀刻 | 2020-05-13 | 404 |
| Mg-Li合金的等离子体电解氧化方法 | 2020-05-13 | 203 |
| 透明导电氧化物的等离子体沉积方式 | 2020-05-13 | 193 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 475 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 232 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 546 |
| 等离子体氧化方法和等离子体氧化设备 | 2020-05-11 | 354 |
| 一种等离子体电解氧化电源 | 2020-05-11 | 387 |
| 电离过氧化氢综合等离子体灭菌设备 | 2020-05-11 | 179 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈