半导体发光元件
阅读：580发布：2023-03-04
专利汇可以提供半导体发光元件专利检索，专利查询，专利分析的服务。并且本 发明 提供一种 倒装芯片 安装型的 半导体 发光元件，该发光元件可以进行蓝色或紫外发光，功率高，效率高，并且光取出面的明 亮度 均一性高。该半导体发光元件在透明的 基板 (21)上具有 薄膜 结晶层、第二导电型侧 电极 (27)、第一导电型侧电极(28)，光取出方向为基板侧，电极(28)和电极(27)在空间上不重叠且形成在光取出方向的相反侧，薄膜结晶层的 侧壁 面与基板(21)端相比向后退，绝缘层从离开基 板面 端的 位置 开始 覆盖 内侧，将薄膜结晶层的全部侧面被覆，并与第一导电型侧电极的光取出方向侧的一部分相接，覆盖第二导电型侧电极的光取出方向的相反侧的一部分，用于提高射出的光的均一性的光均一化层设置在基板和第一导电型半导体层之间。，下面是半导体发光元件专利的具体信息内容。
1.一种化合物半导体发光元件，其在对发光波长透明的基板上具有 化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所 述化合物半导体薄膜结晶层具有第一导电型半导体层、活性层结构和第 二导电型半导体层，所述第一导电型半导体层包含第一导电型包层，所 述第二导电型半导体层包含第二导电型包层，所述化合物半导体发光元 件的主要的光取出方向在所述基板侧，其特征在于，
所述第一导电型侧电极和所述第二导电型侧电极在空间上相互不重 叠且形成在所述主要的光取出方向的相反侧；
所述化合物半导体发光元件在所述基板和所述第一导电型半导体层 之间具有光均一化层，所述光均一化层使从光取出面射出的光的均一性 提高，并且，所述化合物半导体发光元件在所述基板和所述光均一化层 之间具有作为任选的缓冲层；
在所述发光元件端，所述薄膜结晶层的侧壁面之中至少所述第一导 电型半导体层、所述活性层结构和所述第二导电型半导体层的侧壁面与 所述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，所述绝缘层至少覆盖所述第一导电型半导 体层、所述活性层结构和所述第二导电型半导体层的后退侧壁面；该绝 缘层：(a)与所述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖所述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
2.如权利要求1所述的发光元件，其特征在于，对于所述薄膜结晶 层的后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)所述光均一化层的一部分一同构成后退侧壁面，且与所述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)所述光均一化层和一部分的所述缓冲层一同构成后退侧壁面，且 与所述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)所述光均一化层和缓冲层全部一同后退，所述基板露出的部分形 成端部阶梯面；
所述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 所述第一导电型半导体层的后退侧壁面成一平面的面上。
3.如权利要求1所述的发光元件，其特征在于，对于所述薄膜结晶 层的后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)所述光均一化层的一部分一同构成后退侧壁面，且与所述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)所述光均一化层和一部分的所述缓冲层一同构成后退侧壁面，且 与所述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)所述光均一化层和缓冲层全部一同后退，所述基板露出的部分形 成端部阶梯面；
所述绝缘膜被覆所述光均一化层和所述缓冲层的后退侧壁面的至少 一部分，但是所述绝缘膜没有形成在端部阶梯面上。
4.如权利要求1～3任一项所述的发光元件，其特征在于，所述光 均一化层是作为所述薄膜结晶层的一部分而设置在所述基板与所述第一 导电型包层之间的层。
5.如权利要求1～4任一项所述的发光元件，其特征在于，在发光 波长下，所述基板的平均折射率以nsb表示、所述光均一化层的平均折射 率以noc表示、所述第一导电型半导体层的平均折射率以n1表示时，满足 nsb
7.如权利要求1～6任一项所述的发光元件，其特征在于，设所述 发光元件的发光波长为λ(nm)、所述光均一化层在发光波长下的平均折射 率为noc、第一导电型半导体层在发光波长下的平均折射率为n1、所述光 均一化层的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层 的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc 满足。
8.如权利要求1～7任一项所述的发光元件，其特征在于，所述光 均一化层整体的电阻率poc(Ω·cm)满足0.5≦poc的关系。
9.如权利要求1～8任一项所述的发光元件，其特征在于，所述光 均一化层是2个以上的层的层积结构。
10.如权利要求1～9任一项所述的发光元件，其特征在于，所述第 一导电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w 为5μm以上。
11.如权利要求1～10任一项所述的发光元件，其特征在于，所述第 二导电型侧电极被所述绝缘层覆盖的部分的宽度中，最窄的部分的宽度 L2w为15μm以上。
12.如权利要求11所述的发光元件，其特征在于，所述L2w为100μm 以上。
13.如权利要求1～12任一项所述的发光元件，其特征在于，在通 过薄膜结晶层的侧壁面的后退而露出的所述基板面之中，没有被所述绝 缘层覆盖的端面部的最窄的部分的宽度Lws为15μm以上。
14.如权利要求1～13任一项所述的发光元件，其特征在于，所述 第一导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、 Al、Ag、Mo和它们的2种以上的组合组成的组中的元素。
15.如权利要求1～14任一项所述的发光元件，其特征在于，所述 第二导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、 Pt、Pd、Mo、Au和它们的2种以上的组合组成的组中的元素。
16.如权利要求1～15任一项所述的发光元件，其特征在于，所述 绝缘层为选自由SiOx、AiOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
17.如权利要求1～15任一项所述的发光元件，其特征在于，所述 绝缘层为由2个以上的层构成的电介质多层膜。
18.如权利要求17所述的发光元件，其特征在于，构成所述绝缘层 的层的至少一个层由含有氟化物的材料形成。
19.如权利要求18所述的发光元件，其特征在于，所述氟化物选自 由AlFx、BaFx、CaFx、SrFx和MgFx组成的组。
20.如权利要求1～19任一项所述的发光元件，其特征在于，分别 用R2表示从所述第一导电型半导体层侧向所述光均一化层垂直入射的 具有该发光元件的发光波长的光被所述光均一化层反射的反射率、用R12 表示从所述第二导电型半导体层侧向所述绝缘层垂直入射的具有该发光 元件的发光波长的光被所述绝缘层反射的反射率、用R11表示从第一导 电型半导体层侧向所述绝缘层垂直入射的具有该发光元件的发光波长的 光被所述绝缘层反射的反射率、用R1q表示从所述活性层结构侧向所述 绝缘层垂直入射的具有该发光元件的发光波长的光被所述绝缘层反射的 反射率时，所构成的所述绝缘层满足下述所有的条件，
(式1)R2
22.如权利要求1～21任一项所述的发光元件，其特征在于，所述 基板的光取出侧的表面不是平坦的。
23.如权利要求1～22任一项所述的发光元件，其特征在于，在所 述基板的光取出侧设置有低反射光学膜，使得在用R3表示从所述光均一 化层向基板侧垂直入射的具有该发光元件的发光波长的光被基板反射的 反射率、用R4表示从所述基板向光取出侧的空间垂直入射的具有该发光 元件的发光波长的光被基板与空间的界面反射的反射率时，满足R4< R3。
24.如权利要求1～23任一项所述的发光元件，其特征在于，所述 化合物半导体薄膜结晶层由含有作为V族原子的氮原子的III-V族化合物 半导体构成，在所述第一导电型包层、所述活性层结构和第二导电型包 层中含有选自由In、Ga和Al组成的组中的元素。
25.如权利要求1～24任一项所述的发光元件，其特征在于，所述 活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示 量子阱层的层数时，B和W满足B＝W+1。
26.如权利要求1～25任一项所述的发光元件，其特征在于，第一 导电型为n型，第二导电型为p型。
27.如权利要求1～25任一项所述的发光元件，其特征在于，所述 第一导电型侧电极和所述第二导电型侧电极通过焊料与具有金属层的基 台接合。
28.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从所述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
所述第一导电型侧电极和所述第二导电型侧电极在空间上相互不重 叠且形成在所述主要的光取出方向的相反侧；
所述化合物半导体发光元件在所述缓冲层和所述第一导电型半导体 层之间具有光均一化层，该光均一化层使从光取出面射出的光的均一性 提高；
在所述发光元件端，所述薄膜结晶层的侧壁面之中至少所述第一导 电型半导体层、所述活性层结构和所述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖所述第 一导电型半导体层、所述活性层结构和所述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与所述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖所述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于所述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成所述绝 缘层，所述(i)形状为：所述光均一化层的一部分一同构成后退侧壁面， 且与所述光均一化层没有后退的非后退侧壁面之间形成端部阶梯面；或 者，所述光均一化层的全部和所述缓冲层的一部分一同构成后退侧壁面， 且与所述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
或者具有下述(ii)形状时，所述绝缘层从所述缓冲层的中途或所述光 均一化层的中途开始被覆所述后退侧壁面，而在所述缓冲层的至少主要 的光取出方向部分没有形成所述绝缘层，所述(ii)形状为：所述光均一化 层和缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
并且，所述化合物半导体发光元件还具有支持所述发光元件的支持 体，所述第一导电型侧电极和所述第二导电型侧电极被连接在该支持体 上。
29.如权利要求28所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(ii)形状：
(ii)所述光均一化层和缓冲层一同构成后退侧壁面，而不存在端部阶 梯面；
所述发光元件具有如下的绝缘层：所述绝缘层从所述缓冲层的中途 或从所述光均一化层的中途开始被覆所述后退侧壁面，而在所述缓冲层 的至少主要的光取出方向部分没有形成所述绝缘层。
30.如权利要求28所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(i)形状：
(i)所述光均一化层的一部分一同构成后退侧壁面，且与所述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，所述光均一 化层的全部和所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成所述绝缘层，
其中，所述绝缘膜也被覆所述光均一化层和所述缓冲层的后退侧壁 面的至少一部分，但是所述绝缘膜没有形成在端部阶梯面上。
31.如权利要求28所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有所述(i)形状：
(i)所述光均一化层的一部分一同构成后退侧壁面，且与所述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，所述光均一 化层的全部和所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成所述绝缘层，
其中，所述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与所述第一导电型半导体层的侧壁后退面成一平面的面上。
32.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上依次进行缓冲层和光均一化层的成膜；
工序(b)，从所述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在所述第二导电型半导体层的表面上形成第二导电型侧电 极；
第一蚀刻工序(d)，对没有形成所述第二导电型侧电极的部位的一部 分进行蚀刻，使所述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成将相邻的发光元件分离的装置间分离槽， 对没有形成所述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻深度 为，从表面蚀刻至(i)除去所述光均一化层的至少一部分、蚀刻至(ii)除去 所述缓冲层的至少一部分、或蚀刻至(iii)至少达到所述基板，从而形成所 述装置间分离槽；
工序(f)，在包括所述第二导电型侧电极、通过所述第一蚀刻工序而 露出的第一导电型半导体层和所述装置间分离槽内的所有表面上形成绝 缘层；
工序(g)，将所述装置间分离槽内的至少槽底面的包括槽中央的区域 的绝缘层除去；
工序(h)，将形成在所述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在所述第二导电型侧电极的表面上的绝缘层的一部 分除去，使所述第二导电型侧电极的一部分露出；和
工序(j)，与在所述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
33.如权利要求32所述的方法，其特征在于，在所述工序(g)中，保 留形成于所述装置间分离槽侧壁上的所述绝缘层，仅将所述槽底面上的 包括槽中央的区域的绝缘层除去。
34.如权利要求32所述的方法，其特征在于，在所述工序(g)中，将 在所述装置间分离槽内的所述槽底面上形成的全部绝缘层和在所述装置 间分离槽内的侧壁的至少所述槽底面侧的部分上形成的绝缘层除去。
35.一种化合物半导体发光元件，其在对发光波长透明的基板上具 有化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极， 所述化合物半导体薄膜结晶层具有缓冲层、第一导电型半导体层、活性 层结构和第二导电型半导体层，所述第一导电型半导体层包含第一导电 型包层，所述第二导电型半导体层包含第二导电型包层，所述化合物半 导体发光元件的主要的光取出方向在所述基板侧，其特征在于，
所述第一导电型侧电极和所述第二导电型侧电极在空间上相互不重 叠且形成在所述主要的光取出方向的相反侧；
在所述发光元件端，所述薄膜结晶层的侧壁面之中至少所述第一导 电型半导体层、所述活性层结构和所述第二导电型半导体层的侧壁面与 所述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，该绝缘层至少覆盖所述第一导电型半导体 层、所述活性层结构和所述第二导电型半导体层的后退侧壁面；该绝缘 层：(a)与所述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖所述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
36.如权利要求35所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)所述缓冲层全部一同后退，所述基板露出的部分形成端部阶梯面；
所述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 所述第一导电型半导体层的后退侧壁面成一平面的面上。
37.如权利要求35所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)所述缓冲层全部一同后退，所述基板露出的部分形成端部阶梯面；
所述绝缘膜被覆所述缓冲层的后退侧壁面的至少一部分，但所述绝 缘膜没有形成在端部阶梯面上。
38.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从所述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
所述第一导电型侧电极和所述第二导电型侧电极在空间上相互不重 叠且形成在所述主要的光取出方向的相反侧；
所述化合物半导体发光元件具有支持所述发光元件的支持体，所述 第一导电型侧电极和所述第二导电型侧电极被连接在该支持体上；
在所述发光元件端，所述薄膜结晶层的侧壁面之中至少所述第一导 电型半导体层、所述活性层结构和所述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖所述第 一导电型半导体层、所述活性层结构和所述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与所述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖所述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于所述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成所述绝 缘层，所述(i)形状为：所述缓冲层的一部分一同构成后退侧壁面，且与 所述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；或
具有下述(ii)形状时，在所述缓冲层的至少主要的光取出方向部分没 有形成所述绝缘层，所述绝缘层从所述缓冲层的中途开始被覆所述后退 侧壁面，所述(ii)形状为：所述缓冲层一同构成后退侧壁面，而不存在端 部阶梯面。
39.如权利要求38所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(ii)形状：
(ii)所述缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
所述发光元件具有如下的绝缘层：所述绝缘层从所述缓冲层的中途 开始被覆所述后退侧壁面，而在所述缓冲层的至少主要的光取出方向部 分没有形成所述绝缘层。
40.如权利要求38所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(i)形状：
(i)所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
所述绝缘层从至少离开发光元件端的位置开始形成，
其中，所述绝缘膜被覆所述缓冲层的后退侧壁面的至少一部分，但 所述绝缘膜没有形成在端部阶梯面上。
41.如权利要求38所述的发光元件，其特征在于，对于所述薄膜结 晶层的后退侧壁面，具有下述(i)形状：
(i)所述缓冲层的一部分一同构成后退侧壁面，且与所述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
所述绝缘层从至少离开发光元件端的位置开始形成，
其中，所述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与所述第一导电型半导体层的侧壁后退面成一平面的面上。
42.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上进行缓冲层的成膜；
工序(b)，从所述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在所述第二导电型半导体层的表面上形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成所述第二导电型侧电极的部位的一部 分进行蚀刻，使所述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成将相邻的发光元件分离的装置间分离槽， 对没有形成所述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻深度 为，从表面蚀刻至(i)除去所述缓冲层的至少一部分、或蚀刻至(ii)至少达 到所述基板，从而形成所述装置间分离槽；
工序(f)，在包括所述第二导电型侧电极、通过所述第一蚀刻工序而 露出的第一导电型半导体层和所述装置间分离槽内的所有表面上形成绝 缘层；
工序(g)，将所述装置间分离槽内的至少槽底面的包含槽中央的区域 的绝缘层除去；
工序(h)，将形成在所述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在所述第二导电型侧电极的表面上的绝缘层的一部 分除去，使所述第二导电型侧电极的一部分露出；和
工序(j)，与在所述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
43.如权利要求42所述的方法，其特征在于，在所述工序(g)中，保 留形成于所述装置间分离槽的侧壁上的所述绝缘层，仅除去所述槽底面 的包含槽中央的区域的绝缘层。
44.如权利要求42所述的方法，其特征在于，在所述工序(g)中，将 在所述装置间分离槽内的所述槽底面上形成的全部绝缘层和在所述装置 间分离槽内的侧壁的至少所述槽底面侧的部分上形成的绝缘层除去。
技术领域
本发明涉及化合物半导体发光元件，特别是涉及使用GaN系材料的 发光二极管(LED)。需要说明的是，本说明书中，所用的术语发光二极管 或LED通常包括激光二极管、超辐射发光二极管等发光元件。
背景技术
以往已知有使用III-V族化合物半导体的电子器件和发光器件。特别 是发光器件，已经实现了利用形成在GaAs基板上的AlGaAs系材料或 AlGaInP系材料的红色发光、利用形成在GaP基板上的GaAsP系材料的 橙色或黄色发光等。另外，还已知有在InP基板上使用了InGaAsP系材 料的红外发光器件。
作为这些器件的形态，已知有利用自然放射光的发光二极管(light emitting diode：LED)、进一步内置了用于取出受激发射光的光学反馈功 能的激光二极管(laser diode：LD)、和半导体激光器，这些器件被用作显 示器件、通信用器件、高密度光记录用光源器件、高精度光加工用器件 以及医疗用器件等。
二十世纪九十年代以后，进行了含有V族元素氮的InxAlyGa(1-x-y)N 系III-V族化合物半导体(0≦x≦1、0≦y≦1、0≦x+y≦1)的研究开发， 使用该半导体的器件的发光效率得到了飞跃性改善，实现了高效率的蓝 色LED、绿色LED。经其后的研究开发，实现了在紫外区域效率也高的 LED，并且现在已有蓝色LD销售。
以紫外或蓝色LED作为激发光源与荧光体进行一体化时，能够实现 白色LED。白色LED具有用作下一代照明器件的可能性，所以成为激发 光源的紫外或蓝色LED的高功率化、高效率化在产业上的意义极大。现 在正在致力于照明用途的蓝色或紫外LED的高效率化、高功率化的研究。
为了元件的高功率化，即为了提高总辐射通量，必须将元件大型化 和确保元件对大的投入电力具有耐性。作为LED的高功率化、高效率化 的有效的结构，已知倒装芯片安装结构。该结构中，在蓝宝石基板上堆 积有规定的半导体层，在基板的相反侧形成有电流注入用的n侧电极和p 侧电极，以基板侧为主要的光取出方向。因此，从发光元件发出的光不 受遮挡，并且电极可用作光的反射面，所以光的取出效率得到提高。
但是，倒装芯片结构中，p侧和n侧的一对电极形成在同一侧，所 以在基台(配线用、散热用的基板)上利用焊料搭载元件时，必须考虑不要 在p侧电极与n侧电极间发生短路、不要在这些电极与p型半导体层或n 型半导体层之间发生短路。因此，提出了各种确保绝缘的结构等。
日本专利第3453238号公报(专利文献1)和日本特开2001-127348号 公报(专利文献2)中公开了一种元件，其中在绝缘性基板的表面、n型氮 化物半导体层的表面以及p侧氮化物半导体层的表面上，从n型氮化物 半导体层的端面至电极侧的表面连续地形成有绝缘性覆膜。专利文献1 的元件结构如图1-13(a)和(b)所示。制造该结构时，首先，在蓝宝石基板 101上依次生长n型氮化物半导体层102和p型氮化物半导体层103，用 RIE法对n型层102和p型层103的端部进行干蚀刻，除去到蓝宝石基板 101表面，以形成如图1-13(a)所示的形状。接着，用RIE法对p型层103 和n型层102的一部分进行干蚀刻，使n型层102露出，以形成如图1-13 所示的形状。蚀刻后，分别在n型层102表面形成负电极(n侧电极)104， 在p型层103表面形成正电极(p侧电极)105。以覆盖经蚀刻进行了除去 的n型层102的端面和电极侧的表面的方式，形成由SiO2构成的绝缘性 覆膜106，完成图1-13的发光元件。此时，负电极104和正电极105的 表面形成露出的部位以便可以进行粘结。于是，通过导电性粘结剂107 将负电极104和正电极105连接在配线基板110上的导电部111上，得 到图1-13(b)所示的实装结构。
该结构中，由于用绝缘材料覆盖了半导体端面，所以在防止电短路 的方面具有效果，但在形成绝缘层(绝缘性被膜)时，存在电极材料易于劣 化的问题。在p侧电极中，由于大多使用Au作为露在表面的层，所以劣 化的影响小，但特别是在n侧电极中，作为反射率高且能容易地实现与n 型GaN系材料的欧姆性接触的材料，常常使用含Al等的材料，所以易 于受到绝缘层的成膜工序的影响。用SiO2、TiO2、Al2O3、Si3N4等通过蒸 镀、溅射、CVD等形成绝缘性被膜，但在其中的任一情况中，即使n侧 电极材料的一部分例如露出部分用适宜的掩模材盖上，作为材料全体也 不可避免的要受到氧化、氮化等的影响，在为了使高功率元件工作而注 入大电流时，电极材料的劣化的影响变得显著，进而有可能导致元件劣 化。另外，如果在绝缘层的形成后通过蚀刻形成电极的露出部分，这种 情况下，则露出部分自身受到蚀刻处理的影响，某些情况下，电极材料 自身也有可能被蚀刻。例如，Al容易被能蚀刻绝缘性被膜的HF等蚀刻 剂蚀刻。并且，该问题在专利文献2的元件中也完全相同。
因此，专利文献1和2所记载的结构不能说是考虑了在使元件高功 率工作时应该考虑的工艺历程和工艺历程带来的对元件构成材料的损伤 的结构，在高功率化方面是不适当的结构。并且，该问题在专利文献2 的元件中也完全相同。
进而，在专利文献1的结构中，由于绝缘性被膜形成在n侧氮化物 半导体层的侧壁和基板的元件周边部的整个表面上，所以，完成了晶片 加工后，在用于分离成一个个LED元件的、使用金刚石的划线(元件用的 刻痕)工序或者使用高功率激光器的划线工序中，存在易于产生绝缘层的 剥离的问题。绝缘层的剥离引起安装时的短路，结果，元件制造的合格 率降低。专利文献2的元件中也存在与专利文献1中完全相同的结构上 的问题。
另外，对于小型的LED元件，在日本特开2003-17757号公报(专利 文献3)中公开了一种主要为了增加p侧电极、n侧电极的面积的倒装芯片 型元件结构(参照图1-14)。在制造该倒装芯片型发光元件时，首先，通过 气相生长或蒸镀使n型层202生长在蓝宝石基板201上，在其上生长p 型层203。接着，通过蚀刻等除去p型层203的外周部的一部分，然后， 在n型层202的周围形成第1连接层(电极的一部分)206，同时通过蒸镀 等在p型层203上形成第2连接层(电极的一部分)207。其后，使氧化膜 等绝缘层208生长，对整体进行绝缘被覆后，通过光刻除去绝缘层208 的不再需要的部分。最后，形成第1电极204和第2电极205，分别进行 芯片化，完成发光元件结构。
该结构中，良好的欧姆性接触应被确保的电极层(第1、第2连接层) 都经受绝缘层形成的过程。特别是在将含有Al、Ag等的电极材料用于与 半导体材料的良好的欧姆性接触应被确保的电极部分(第1、第2连接层) 的情况下，在氧化膜形成时易于被氧化。该结构不是考虑了工艺历程对 元件构成材料的损伤的结构，所以不适合高功率化。进而，由于是在遍 及具有电极的面的所有面形成绝缘层后，除去绝缘层的不再需要的部分， 所以在含有Al、Ag等的电极材料中，不能无视蚀刻损伤。也就是说，以 这样的形状不可能实现考虑了高功率工作时元件的劣化的制作工艺。
另外，在专利文献3中，如图1-14所示，在元件周边没有除去第1 半导体层(n型层202)，所以在用于元件分离的划线工序中，有可能在第 1半导体层残留损伤。进而，由于第1半导体层(n型层202)仍然露出， 所以在实施倒装芯片安装时，第一半导体层部分因焊料等也有可能发生 短路，作为用于实施倒装芯片安装的绝缘层的配置，不是适合的形状。
进而，在日本特开平11-251633号公报(专利文献4)中公开了一种结 构，其中，在p侧电极(正电极)上设置有绝缘层，在p侧电极(正电极)的 一部分上隔着绝缘膜叠置有n侧电极(负电极)。对于小型的GaN系LED， 以该结构能够有效地增加n侧电极的面积。但是，由于在元件周边存在 半导体层和电极层，所以在用于元件分离的划线工序中，有可能在半导 体层残留损伤，同时有可能产生电极剥离。
同样地，在日本特开2000-114595号公报(专利文献5)中也公开了一 种结构，其中，在p侧电极(正电极)上设置绝缘层并在p侧电极(正电极) 的一部分上隔着绝缘层叠置n侧电极(负电极)，以有效地增加n侧电极的 面积。但是，该结构中也由于在元件周边存在半导体层而在用于元件分 离的划线工序中有可能在半导体层残留损伤。
另外，与上述的问题不同，在将元件的光取出面看作一个发光面时， 因通过除去活性层而形成的电极部导致存在暗部，进而在活性层中产生 电流注入的不均，这种情况下，有时在光取出面产生明亮度的不均。元 件越大，不均越显著。用作新一代的照明器件时，优选不存在暗部和不 产生不均。
专利文献1：日本专利第3453238号公报
专利文献2：日本特开2001-127348号公报
专利文献3：日本特开2003-17757号公报
专利文献4：日本特开平11-251633号公报
专利文献5：日本特开2000-114595号公报
作为这些器件的形态，已知有利用自然放射光的发光二极管(light emitting diode：LED)、进一步内置了用于取出受激发射光的光学反馈功 能的激光二极管(laser diode：LD)、和半导体激光器，这些器件被用作显 示器件、通信用器件、高密度光记录用光源器件、高精度光加工用器件 以及医疗用器件等。
二十世纪九十年代以后，进行了含有V族元素氮的InxAlyGa(1-x-y)N 系III-V族化合物半导体(0≦x≦1、0≦y≦1、0≦x+y≦1)的研究开发， 使用该半导体的器件的发光效率得到了飞跃性改善，实现了高效率的蓝 色LED、绿色LED。经其后的研究开发，实现了在紫外区域效率也高的 LED，并且现在已有蓝色LD销售。
以紫外或蓝色LED作为激发光源与荧光体进行一体化时，能够实现 白色LED。白色LED具有用作下一代照明器件的可能性，所以成为激发 光源的紫外或蓝色LED的高功率化、高效率化在产业上的意义极大。现 在正在致力于照明用途的蓝色或紫外LED的高效率化、高功率化的研究。
为了元件的高功率化，即为了提高总辐射通量，必须将元件大型化 和确保元件对大的投入电力具有耐性。作为LED的高功率化、高效率化 的有效的结构，已知倒装芯片安装结构。该结构中，在蓝宝石基板上堆 积有规定的半导体层，在基板的相反侧形成有电流注入用的n侧电极和p 侧电极，以基板侧为主要的光取出方向。因此，从发光元件发出的光不 受遮挡，并且电极可用作光的反射面，所以光的取出效率得到提高。
但是，倒装芯片结构中，p侧和n侧的一对电极形成在同一侧，所 以在基台(配线用、散热用的基板)上利用焊料搭载元件时，必须考虑不要 在p侧电极与n侧电极间发生短路、不要在这些电极与p型半导体层或n 型半导体层之间发生短路。因此，提出了各种确保绝缘的结构等。
日本专利第3453238号公报(专利文献1)和日本特开2001-127348号 公报(专利文献2)中公开了一种元件，其中在绝缘性基板的表面、n型氮 化物半导体层的表面以及p侧氮化物半导体层的表面上，从n型氮化物 半导体层的端面至电极侧的表面连续地形成有绝缘性覆膜。专利文献1 的元件结构如图1-13(a)和(b)所示。制造该结构时，首先，在蓝宝石基板 101上依次生长n型氮化物半导体层102和p型氮化物半导体层103，用 RIE法对n型层102和p型层103的端部进行干蚀刻，除去到蓝宝石基板 101表面，以形成如图1-13(a)所示的形状。接着，用RIE法对p型层103 和n型层102的一部分进行干蚀刻，使n型层102露出，以形成如图1-13 所示的形状。蚀刻后，分别在n型层102表面形成负电极(n侧电极)104， 在p型层103表面形成正电极(p侧电极)105。以覆盖经蚀刻进行了除去 的n型层102的端面和电极侧的表面的方式，形成由SiO2构成的绝缘性 覆膜106，完成图1-13的发光元件。此时，负电极104和正电极105的 表面形成露出的部位以便可以进行粘结。于是，通过导电性粘结剂107 将负电极104和正电极105连接在配线基板110上的导电部111上，得 到图1-13(b)所示的实装结构。
该结构中，由于用绝缘材料覆盖了半导体端面，所以在防止电短路 的方面具有效果，但在形成绝缘层(绝缘性被膜)时，存在电极材料易于劣 化的问题。在p侧电极中，由于大多使用Au作为露在表面的层，所以劣 化的影响小，但特别是在n侧电极中，作为反射率高且能容易地实现与n 型GaN系材料的欧姆性接触的材料，常常使用含Al等的材料，所以易 于受到绝缘层的成膜工序的影响。用SiO2、TiO2、Al2O3、Si3N4等通过蒸 镀、溅射、CVD等形成绝缘性被膜，但在其中的任一情况中，即使n侧 电极材料的一部分例如露出部分用适宜的掩模材盖上，作为材料全体也 不可避免的要受到氧化、氮化等的影响，在为了使高功率元件工作而注 入大电流时，电极材料的劣化的影响变得显著，进而有可能导致元件劣 化。另外，如果在绝缘层的形成后通过蚀刻形成电极的露出部分，这种 情况下，则露出部分自身受到蚀刻处理的影响，某些情况下，电极材料 自身也有可能被蚀刻。例如，Al容易被能蚀刻绝缘性被膜的HF等蚀刻 剂蚀刻。并且，该问题在专利文献2的元件中也完全相同。
因此，专利文献1和2所记载的结构不能说是考虑了在使元件高功 率工作时应该考虑的工艺历程和工艺历程带来的对元件构成材料的损伤 的结构，在高功率化方面是不适当的结构。并且，该问题在专利文献2 的元件中也完全相同。
进而，在专利文献1的结构中，由于绝缘性被膜形成在n侧氮化物 半导体层的侧壁和基板的元件周边部的整个表面上，所以，完成了晶片 加工后，在用于分离成一个个LED元件的、使用金刚石的划线(元件用的 刻痕)工序或者使用高功率激光器的划线工序中，存在易于产生绝缘层的 剥离的问题。绝缘层的剥离引起安装时的短路，结果，元件制造的合格 率降低。专利文献2的元件中也存在与专利文献1中完全相同的结构上 的问题。
另外，对于小型的LED元件，在日本特开2003-17757号公报(专利 文献3)中公开了一种主要为了增加p侧电极、n侧电极的面积的倒装芯片 型元件结构(参照图1-14)。在制造该倒装芯片型发光元件时，首先，通过 气相生长或蒸镀使n型层202生长在蓝宝石基板201上，在其上生长p 型层203。接着，通过蚀刻等除去p型层203的外周部的一部分，然后， 在n型层202的周围形成第1连接层(电极的一部分)206，同时通过蒸镀 等在p型层203上形成第2连接层(电极的一部分)207。其后，使氧化膜 等绝缘层208生长，对整体进行绝缘被覆后，通过光刻除去绝缘层208 的不再需要的部分。最后，形成第1电极204和第2电极205，分别进行 芯片化，完成发光元件结构。
该结构中，良好的欧姆性接触应被确保的电极层(第1、第2连接层) 都经受绝缘层形成的过程。特别是在将含有Al、Ag等的电极材料用于与 半导体材料的良好的欧姆性接触应被确保的电极部分(第1、第2连接层) 的情况下，在氧化膜形成时易于被氧化。该结构不是考虑了工艺历程对 元件构成材料的损伤的结构，所以不适合高功率化。进而，由于是在遍 及具有电极的面的所有面形成绝缘层后，除去绝缘层的不再需要的部分， 所以在含有Al、Ag等的电极材料中，不能无视蚀刻损伤。也就是说，以 这样的形状不可能实现考虑了高功率工作时元件的劣化的制作工艺。
另外，在专利文献3中，如图1-14所示，在元件周边没有除去第1 半导体层(n型层202)，所以在用于元件分离的划线工序中，有可能在第 1半导体层残留损伤。进而，由于第1半导体层(n型层202)仍然露出， 所以在实施倒装芯片安装时，第一半导体层部分因焊料等也有可能发生 短路，作为用于实施倒装芯片安装的绝缘层的配置，不是适合的形状。
进而，在日本特开平11-251633号公报(专利文献4)中公开了一种结 构，其中，在p侧电极(正电极)上设置有绝缘层，在p侧电极(正电极)的 一部分上隔着绝缘膜叠置有n侧电极(负电极)。对于小型的GaN系LED， 以该结构能够有效地增加n侧电极的面积。但是，由于在元件周边存在 半导体层和电极层，所以在用于元件分离的划线工序中，有可能在半导 体层残留损伤，同时有可能产生电极剥离。
同样地，在日本特开2000-114595号公报(专利文献5)中也公开了一 种结构，其中，在p侧电极(正电极)上设置绝缘层并在p侧电极(正电极) 的一部分上隔着绝缘层叠置n侧电极(负电极)，以有效地增加n侧电极的 面积。但是，该结构中也由于在元件周边存在半导体层而在用于元件分 离的划线工序中有可能在半导体层残留损伤。
另外，与上述的问题不同，在将元件的光取出面看作一个发光面时， 因通过除去活性层而形成的电极部导致存在暗部，进而在活性层中产生 电流注入的不均，这种情况下，有时在光取出面产生明亮度的不均。元 件越大，不均越显著。用作新一代的照明器件时，优选不存在暗部和不 产生不均。
专利文献1：日本专利第3453238号公报
专利文献2：日本特开2001-127348号公报
专利文献3：日本特开2003-17757号公报
专利文献4：日本特开平11-251633号公报
专利文献5：日本特开2000-114595号公报
发明内容
如上所述，现有的发光二极管结构由于没有形成能够排除制造工艺 的工序中可能产生的各种损伤的结构，所以针对大的投入电力的耐性不 足，并且在绝缘性方面也存在问题，难以实现LED的高功率化和高效率 化。进而，还寻求发光面的均一性的提高。
本发明的目的是提供一种高功率、高效率的倒装芯片安装型的半导 体发光元件，其为能进行蓝色或紫外发光的发光元件。进而，在本发明 的特定的方式中，提供了一种光取出面的明亮度的均一性高的倒装芯片 安装型半导体发光元件。
本发明涉及一种化合物半导体发光元件，其在对发光波长透明的基 板上具有化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧 电极，所述化合物半导体薄膜结晶层具有第一导电型半导体层、活性层 结构和第二导电型半导体层，所述第一导电型半导体层包含第一导电型 包层，所述第二导电型半导体层包含第二导电型包层，所述化合物半导 体发光元件的主要的光取出方向在所述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述基板和上述第一导电型半导体层 之间具有光均一化层，所述光均一化层使从光取出面射出的光的均一性 提高，并且，所述化合物半导体发光元件在上述基板和上述光均一化层 之间具有作为任选的缓冲层；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，所述绝缘层至少覆盖上述第一导电型半导 体层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝 缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
另外，本发明涉及一种化合物半导体发光元件，其具有化合物半导 体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所述化合物半 导体薄膜结晶层依次具有缓冲层、第一导电型半导体层、活性层结构和 第二导电型半导体层，所述第一导电型半导体层包含第一导电型包层， 所述第二导电型半导体层包含第二导电型包层，从上述活性层结构观察， 该化合物半导体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述缓冲层和上述第一导电型半导体 层之间具有光均一化层，该光均一化层使从光取出面射出的光的均一性 提高；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述光均一化层的一部分一同构成后退侧壁面， 且与上述光均一化层没有后退的非后退侧壁面之间形成端部阶梯面；或 者，上述光均一化层的全部和上述缓冲层的一部分一同构成后退侧壁面， 且与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
或者具有下述(ii)形状时，上述绝缘层从上述缓冲层的中途或上述光 均一化层的中途开始被覆上述后退侧壁面，而在上述缓冲层的至少主要 的光取出方向部分没有形成上述绝缘层，所述(ii)形状为：上述光均一化 层和缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
并且，所述化合物半导体发光元件还具有支持上述发光元件的支持 体，上述第一导电型侧电极和上述第二导电型侧电极被连接在该支持体 上。
另外，本发明涉及一种发光元件的制造方法，其特征在于，其具有 如下工序：
工序(a)，在基板上依次进行缓冲层和光均一化层的成膜；
工序(b)，从上述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述光均一化层的至少一部分、蚀刻至(ii) 除去上述缓冲层的至少一部分、或蚀刻至(iii)至少达到上述基板，从而形 成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包括槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
另外，本发明涉及一种化合物半导体发光元件，其在对发光波长透 明的基板上具有化合物半导体薄膜结晶层、第二导电型侧电极和第一导 电型侧电极，所述化合物半导体薄膜结晶层具有缓冲层、第一导电型半 导体层、活性层结构和第二导电型半导体层，所述第一导电型半导体层 包含第一导电型包层，所述第二导电型半导体层包含第二导电型包层， 所述化合物半导体发光元件的主要的光取出方向在上述基板侧，其特征 在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，该绝缘层至少覆盖上述第一导电型半导体 层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝缘 层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
另外，本发明涉及一种化合物半导体发光元件，其具有化合物半导 体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所述化合物半 导体薄膜结晶层依次具有缓冲层、第一导电型半导体层、活性层结构和 第二导电型半导体层，所述第一导电型半导体层包含第一导电型包层， 所述第二导电型半导体层包含第二导电型包层，从上述活性层结构观察， 该化合物半导体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件具有支持上述发光元件的支持体，上述 第一导电型侧电极和上述第二导电型侧电极被连接在该支持体上；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述缓冲层的一部分一同构成后退侧壁面，且与 上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；或
具有下述(ii)形状时，在上述缓冲层的至少主要的光取出方向部分没 有形成上述绝缘层，上述绝缘层从上述缓冲层的中途或从上述光均一化 层的中途开始被覆上述后退侧壁面，所述(ii)形状为：上述缓冲层一同构 成后退侧壁面，而不存在端部阶梯面。
另外，本发明涉及一种发光元件的制造方法，其特征在于，其具有 如下工序：
工序(a)，在基板上进行缓冲层的成膜；
工序(b)，从上述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述缓冲层的至少一部分、或蚀刻至(ii)至 少达到上述基板，从而形成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包含槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
附图说明
图1-1A是表示部分A中公开的第1方式的发光元件的一例的图。
图1-1B是用于表示部分A中公开的本发明的发光元件的一例的位置 关系的图。
图1-1C是表示部分A中公开的第1方式的发光元件的一例的图。
图1-1D是表示部分A中公开的第1方式的发光元件的一例的图。
图1-2A是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2B是用于表示部分A中公开的本发明的发光元件的一例的位置 关系的图。
图1-2C是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2D是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2E是表示部分A中公开的第2方式的发光元件的一例的图。
图1-3A是表示部分A中公开的第1方式的发光元件的一例在制作 完成前的结构的图。
图1-3B是表示部分A中公开的第2方式的发光元件的一例在制作完 成前的结构的图。
图1-4是示意性表示部分A中公开的活性层结构的图。
图1-5是说明部分A中公开的制造方法的一例的工序剖视图。
图1-6是说明部分A中公开的制造方法的一例的工序剖视图。
图1-7是说明部分A中公开的制造方法的一例的工序剖视图。
图1-8是说明部分A中公开的制造方法的一例的工序剖视图。
图1-9A是说明部分A中公开的制造方法的一例(第1方式)的工序剖 视图。
图1-9B是说明部分A中公开的制造方法的一例(第2方式)的工序剖 视图。
图1-10是说明部分A中公开的制造方法的一例的工序剖视图。
图1-11是表示部分A中公开的实施例A-1、3中制造的发光元件的 图。
图1-12是表示部分A中公开的实施例A-5、6中制造的发光元件的 图。
图1-13是表示现有的发光元件的图。
图1-14是表示现有的发光元件的图。
图1-15是表示部分A中公开的实施例A-2、4中制造的发光元件的 图。
图1-16是说明部分A中公开的本发明的发光元件的制造方法的一实 施方式的工序剖视图。
图2-1A是表示部分B公开的第1方式的发光元件的实例的图。
图2-1B是用于表示部分B公开的第1方式的发光元件的位置关系的 图。
图2-2A是表示部分B公开的第1方式的发光元件的实例的图。
图2-2B是表示部分B公开的第1方式的发光元件的实例的图。
图2-2C是表示部分B公开的第1方式的发光元件的实例的图。
图2-3A是表示部分B公开的第2方式的发光元件的实例的图。
图2-3B是用于表示部分B公开的第2方式的发光元件的位置关系的 图。
图2-3C是表示部分B公开的第2方式的发光元件的实例的图。
图2-4A是表示部分B公开的第1方式的发光元件在制作完成前的结 构的一例的图。
图2-4B是表示部分B公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图2-4C是表示部分B公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图2-5是用于表示部分B公开的本发明的发光元件的位置关系的图。
图2-7是说明部分B公开的制造方法的一例的工序剖视图。
图2-8是说明部分B公开的制造方法的一例的工序剖视图。
图2-9是说明部分B公开的制造方法的一例的工序剖视图。
图2-10是说明部分B公开的制造方法的一例的工序剖视图。
图2-11是说明部分B公开的制造方法的一例的工序剖视图。
图2-12是说明部分B公开的制造方法的一例的工序剖视图。
图2-13是说明部分B公开的制造方法的一例的工序剖视图。
图2-14是说明部分B公开的制造方法的一例的工序剖视图。
图2-15是表示部分B公开的实施例B-1中制造的发光元件的图。
图2-16是表示部分B公开的实施例B-3中制造的发光元件的图。
图2-19是说明部分B公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图3是表示制造方法的工艺顺序的流程图。
图4-1A是表示部分D公开的第1方式的发光元件的一例的图。
图4-1B是用于表示部分D公开的本发明的发光元件的一例的位置关 系的图。
图4-1C是表示部分D公开的第1方式的发光元件的一例的图。
图4-2A是表示部分D公开的第2方式的发光元件的一例的图。
图4-2B是用于表示部分D公开的本发明的发光元件的一例的位置关 系的图。
图4-2C是表示部分D公开的第2方式的发光元件的一例的图。
图4-3A是表示部分D公开的第1方式的发光元件的一例在制作完 成前的结构的图。
图4-3B是表示部分D公开的第2方式的发光元件的一例在制作完成 前的结构的图。
图4-5是说明部分D公开的制造方法的一例的工序剖视图。
图4-6是说明部分D公开的制造方法的一例的工序剖视图。
图4-7是说明部分D公开的制造方法的一例的工序剖视图。
图4-8是说明部分D公开的制造方法的一例的工序剖视图。
图4-9A是说明部分D公开的制造方法的一例(第1方式)的工序剖视 图。
图4-9B是说明部分D公开的制造方法的一例(第2方式)的工序剖视 图。
图4-10是说明部分D公开的制造方法的一例的工序剖视图。
图4-11是表示部分D公开的实施例D-1、3中制造的发光元件的图。
图4-12是表示部分D公开的实施例D-5、6中制造的发光元件的图。
图4-15是表示部分D公开的实施例D-2、4中制造的发光元件的图。
图4-16是说明部分D公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图5-1A是表示部分E公开的第1方式的发光元件的实例的图。
图5-1B是用于表示部分E公开的第1方式的发光元件的位置关系的 图。
图5-2是表示部分E公开的第1方式的发光元件的实例的图。
图5-3A是表示部分E公开的第2方式的发光元件的实例的图。
图5-3B是用于表示部分E公开的第2方式的发光元件的位置关系的 图。
图5-4A是表示部分E公开的第1方式的发光元件在制作完成前的结 构的一例的图。
图5-4B是表示部分E公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图5-5是用于表示部分E公开的本发明的方式的发光元件的位置关 系的图。
图5-7是说明部分E公开的制造方法的一例的工序剖视图。
图5-8是说明部分E公开的制造方法的一例的工序剖视图。
图5-9是说明部分E公开的制造方法的一例的工序剖视图。
图5-10是说明部分E公开的制造方法的一例的工序剖视图。
图5-11是说明部分E公开的制造方法的一例的工序剖视图。
图5-12是说明部分E公开的制造方法的一例的工序剖视图。
图5-13是说明部分E公开的制造方法的一例的工序剖视图。
图5-14是说明部分E公开的制造方法的一例的工序剖视图。
图5-15是表示部分E公开的实施例E-1中制造的发光元件的图。
图5-16是表示部分E公开的实施例E-2中制造的发光元件的图。
图5-19是说明部分E公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图6是表示制造方法的工艺顺序的流程图。
符号说明
10 发光元件
13 装置间分离槽
14 划线区域
15 不形成绝缘层的区域
21 基板
22 缓冲层
22a 第1缓冲层
22b 第2缓冲层
23 光均一化层
24 第一导电型包层
24a 第一导电型第一包层
24b 第一导电型第二包层
24c 第一导电型(n型)接触层
25 活性层结构
26 第二导电型包层
26a 第二导电型第一包层
26b 第二导电型第二包层
26c 第二导电型(p型)接触层
27 第二导电型侧电极
28 第一导电型侧电极
30 绝缘层
35 第二电流注入区域
36 第一电流注入区域
37 第二导电型侧电极的露出面
40 基台
41 金属层
42 金属焊料
45 低反射光学膜
50a 光取出面
50b 光取出面
51 第一蚀刻掩模(SiNx等)
52 第二蚀刻掩模(金属氟化物掩模)
55 端部阶梯面
本发明的目的是提供一种高功率、高效率的倒装芯片安装型的半导 体发光元件，其为能进行蓝色或紫外发光的发光元件。进而，在本发明 的特定的方式中，提供了一种光取出面的明亮度的均一性高的倒装芯片 安装型半导体发光元件。
本发明涉及一种化合物半导体发光元件，其在对发光波长透明的基 板上具有化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧 电极，所述化合物半导体薄膜结晶层具有第一导电型半导体层、活性层 结构和第二导电型半导体层，所述第一导电型半导体层包含第一导电型 包层，所述第二导电型半导体层包含第二导电型包层，所述化合物半导 体发光元件的主要的光取出方向在所述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述基板和上述第一导电型半导体层 之间具有光均一化层，所述光均一化层使从光取出面射出的光的均一性 提高，并且，所述化合物半导体发光元件在上述基板和上述光均一化层 之间具有作为任选的缓冲层；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，所述绝缘层至少覆盖上述第一导电型半导 体层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝 缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
另外，本发明涉及一种化合物半导体发光元件，其具有化合物半导 体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所述化合物半 导体薄膜结晶层依次具有缓冲层、第一导电型半导体层、活性层结构和 第二导电型半导体层，所述第一导电型半导体层包含第一导电型包层， 所述第二导电型半导体层包含第二导电型包层，从上述活性层结构观察， 该化合物半导体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述缓冲层和上述第一导电型半导体 层之间具有光均一化层，该光均一化层使从光取出面射出的光的均一性 提高；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述光均一化层的一部分一同构成后退侧壁面， 且与上述光均一化层没有后退的非后退侧壁面之间形成端部阶梯面；或 者，上述光均一化层的全部和上述缓冲层的一部分一同构成后退侧壁面， 且与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
或者具有下述(ii)形状时，上述绝缘层从上述缓冲层的中途或上述光 均一化层的中途开始被覆上述后退侧壁面，而在上述缓冲层的至少主要 的光取出方向部分没有形成上述绝缘层，所述(ii)形状为：上述光均一化 层和缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
并且，所述化合物半导体发光元件还具有支持上述发光元件的支持 体，上述第一导电型侧电极和上述第二导电型侧电极被连接在该支持体 上。
另外，本发明涉及一种发光元件的制造方法，其特征在于，其具有 如下工序：
工序(a)，在基板上依次进行缓冲层和光均一化层的成膜；
工序(b)，从上述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述光均一化层的至少一部分、蚀刻至(ii) 除去上述缓冲层的至少一部分、或蚀刻至(iii)至少达到上述基板，从而形 成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包括槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
另外，本发明涉及一种化合物半导体发光元件，其在对发光波长透 明的基板上具有化合物半导体薄膜结晶层、第二导电型侧电极和第一导 电型侧电极，所述化合物半导体薄膜结晶层具有缓冲层、第一导电型半 导体层、活性层结构和第二导电型半导体层，所述第一导电型半导体层 包含第一导电型包层，所述第二导电型半导体层包含第二导电型包层， 所述化合物半导体发光元件的主要的光取出方向在上述基板侧，其特征 在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，该绝缘层至少覆盖上述第一导电型半导体 层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝缘 层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
另外，本发明涉及一种化合物半导体发光元件，其具有化合物半导 体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所述化合物半 导体薄膜结晶层依次具有缓冲层、第一导电型半导体层、活性层结构和 第二导电型半导体层，所述第一导电型半导体层包含第一导电型包层， 所述第二导电型半导体层包含第二导电型包层，从上述活性层结构观察， 该化合物半导体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件具有支持上述发光元件的支持体，上述 第一导电型侧电极和上述第二导电型侧电极被连接在该支持体上；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述缓冲层的一部分一同构成后退侧壁面，且与 上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；或
具有下述(ii)形状时，在上述缓冲层的至少主要的光取出方向部分没 有形成上述绝缘层，上述绝缘层从上述缓冲层的中途或从上述光均一化 层的中途开始被覆上述后退侧壁面，所述(ii)形状为：上述缓冲层一同构 成后退侧壁面，而不存在端部阶梯面。
另外，本发明涉及一种发光元件的制造方法，其特征在于，其具有 如下工序：
工序(a)，在基板上进行缓冲层的成膜；
工序(b)，从上述基板侧开始依次进行至少具有第一导电型半导体层、 活性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电 型半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导 电型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述缓冲层的至少一部分、或蚀刻至(ii)至 少达到上述基板，从而形成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包含槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
附图说明
图1-1A是表示部分A中公开的第1方式的发光元件的一例的图。
图1-1B是用于表示部分A中公开的本发明的发光元件的一例的位置 关系的图。
图1-1C是表示部分A中公开的第1方式的发光元件的一例的图。
图1-1D是表示部分A中公开的第1方式的发光元件的一例的图。
图1-2A是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2B是用于表示部分A中公开的本发明的发光元件的一例的位置 关系的图。
图1-2C是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2D是表示部分A中公开的第2方式的发光元件的一例的图。
图1-2E是表示部分A中公开的第2方式的发光元件的一例的图。
图1-3A是表示部分A中公开的第1方式的发光元件的一例在制作 完成前的结构的图。
图1-3B是表示部分A中公开的第2方式的发光元件的一例在制作完 成前的结构的图。
图1-4是示意性表示部分A中公开的活性层结构的图。
图1-5是说明部分A中公开的制造方法的一例的工序剖视图。
图1-6是说明部分A中公开的制造方法的一例的工序剖视图。
图1-7是说明部分A中公开的制造方法的一例的工序剖视图。
图1-8是说明部分A中公开的制造方法的一例的工序剖视图。
图1-9A是说明部分A中公开的制造方法的一例(第1方式)的工序剖 视图。
图1-9B是说明部分A中公开的制造方法的一例(第2方式)的工序剖 视图。
图1-10是说明部分A中公开的制造方法的一例的工序剖视图。
图1-11是表示部分A中公开的实施例A-1、3中制造的发光元件的 图。
图1-12是表示部分A中公开的实施例A-5、6中制造的发光元件的 图。
图1-13是表示现有的发光元件的图。
图1-14是表示现有的发光元件的图。
图1-15是表示部分A中公开的实施例A-2、4中制造的发光元件的 图。
图1-16是说明部分A中公开的本发明的发光元件的制造方法的一实 施方式的工序剖视图。
图2-1A是表示部分B公开的第1方式的发光元件的实例的图。
图2-1B是用于表示部分B公开的第1方式的发光元件的位置关系的 图。
图2-2A是表示部分B公开的第1方式的发光元件的实例的图。
图2-2B是表示部分B公开的第1方式的发光元件的实例的图。
图2-2C是表示部分B公开的第1方式的发光元件的实例的图。
图2-3A是表示部分B公开的第2方式的发光元件的实例的图。
图2-3B是用于表示部分B公开的第2方式的发光元件的位置关系的 图。
图2-3C是表示部分B公开的第2方式的发光元件的实例的图。
图2-4A是表示部分B公开的第1方式的发光元件在制作完成前的结 构的一例的图。
图2-4B是表示部分B公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图2-4C是表示部分B公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图2-5是用于表示部分B公开的本发明的发光元件的位置关系的图。
图2-7是说明部分B公开的制造方法的一例的工序剖视图。
图2-8是说明部分B公开的制造方法的一例的工序剖视图。
图2-9是说明部分B公开的制造方法的一例的工序剖视图。
图2-10是说明部分B公开的制造方法的一例的工序剖视图。
图2-11是说明部分B公开的制造方法的一例的工序剖视图。
图2-12是说明部分B公开的制造方法的一例的工序剖视图。
图2-13是说明部分B公开的制造方法的一例的工序剖视图。
图2-14是说明部分B公开的制造方法的一例的工序剖视图。
图2-15是表示部分B公开的实施例B-1中制造的发光元件的图。
图2-16是表示部分B公开的实施例B-3中制造的发光元件的图。
图2-19是说明部分B公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图3是表示制造方法的工艺顺序的流程图。
图4-1A是表示部分D公开的第1方式的发光元件的一例的图。
图4-1B是用于表示部分D公开的本发明的发光元件的一例的位置关 系的图。
图4-1C是表示部分D公开的第1方式的发光元件的一例的图。
图4-2A是表示部分D公开的第2方式的发光元件的一例的图。
图4-2B是用于表示部分D公开的本发明的发光元件的一例的位置关 系的图。
图4-2C是表示部分D公开的第2方式的发光元件的一例的图。
图4-3A是表示部分D公开的第1方式的发光元件的一例在制作完 成前的结构的图。
图4-3B是表示部分D公开的第2方式的发光元件的一例在制作完成 前的结构的图。
图4-5是说明部分D公开的制造方法的一例的工序剖视图。
图4-6是说明部分D公开的制造方法的一例的工序剖视图。
图4-7是说明部分D公开的制造方法的一例的工序剖视图。
图4-8是说明部分D公开的制造方法的一例的工序剖视图。
图4-9A是说明部分D公开的制造方法的一例(第1方式)的工序剖视 图。
图4-9B是说明部分D公开的制造方法的一例(第2方式)的工序剖视 图。
图4-10是说明部分D公开的制造方法的一例的工序剖视图。
图4-11是表示部分D公开的实施例D-1、3中制造的发光元件的图。
图4-12是表示部分D公开的实施例D-5、6中制造的发光元件的图。
图4-15是表示部分D公开的实施例D-2、4中制造的发光元件的图。
图4-16是说明部分D公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图5-1A是表示部分E公开的第1方式的发光元件的实例的图。
图5-1B是用于表示部分E公开的第1方式的发光元件的位置关系的 图。
图5-2是表示部分E公开的第1方式的发光元件的实例的图。
图5-3A是表示部分E公开的第2方式的发光元件的实例的图。
图5-3B是用于表示部分E公开的第2方式的发光元件的位置关系的 图。
图5-4A是表示部分E公开的第1方式的发光元件在制作完成前的结 构的一例的图。
图5-4B是表示部分E公开的第2方式的发光元件在制作完成前的结 构的一例的图。
图5-5是用于表示部分E公开的本发明的方式的发光元件的位置关 系的图。
图5-7是说明部分E公开的制造方法的一例的工序剖视图。
图5-8是说明部分E公开的制造方法的一例的工序剖视图。
图5-9是说明部分E公开的制造方法的一例的工序剖视图。
图5-10是说明部分E公开的制造方法的一例的工序剖视图。
图5-11是说明部分E公开的制造方法的一例的工序剖视图。
图5-12是说明部分E公开的制造方法的一例的工序剖视图。
图5-13是说明部分E公开的制造方法的一例的工序剖视图。
图5-14是说明部分E公开的制造方法的一例的工序剖视图。
图5-15是表示部分E公开的实施例E-1中制造的发光元件的图。
图5-16是表示部分E公开的实施例E-2中制造的发光元件的图。
图5-19是说明部分E公开的本发明的发光元件的制造方法的一实施 方式的工序剖视图。
图6是表示制造方法的工艺顺序的流程图。
符号说明
10 发光元件
13 装置间分离槽
14 划线区域
15 不形成绝缘层的区域
21 基板
22 缓冲层
22a 第1缓冲层
22b 第2缓冲层
23 光均一化层
24 第一导电型包层
24a 第一导电型第一包层
24b 第一导电型第二包层
24c 第一导电型(n型)接触层
25 活性层结构
26 第二导电型包层
26a 第二导电型第一包层
26b 第二导电型第二包层
26c 第二导电型(p型)接触层
27 第二导电型侧电极
28 第一导电型侧电极
30 绝缘层
35 第二电流注入区域
36 第一电流注入区域
37 第二导电型侧电极的露出面
40 基台
41 金属层
42 金属焊料
45 低反射光学膜
50a 光取出面
50b 光取出面
51 第一蚀刻掩模(SiNx等)
52 第二蚀刻掩模(金属氟化物掩模)
55 端部阶梯面
具体实施方式
本说明书中，“层积”或“重叠”的表达，不仅指两者彼此直接接触的 状态，而且在不脱离本发明的宗旨的范围，有时也指相互不接触但将一 方向另一方投影时两者空间上重叠的状态。另外，“～之上(～之下)”的表 达，不仅用于两者之间直接接触，一个被配置在另一个之上(下)的状态， 而且在不脱离本发明的宗旨的范围，有时也用于相互不接触地将一个配 置在另一个的上(下)方的状态。进而，在某个事件在另一个事件的不长时 间之后(前)发生的情况中、以及在某个事件和另一个事件之间隔着第三事 件并在该第三事件之后(前)发生的情况中，“～之后(之前，先于)”的表达 也都可以使用。另外，“相接”的表达，不仅指“物体与物体直接接触的情 况”，而且在符合本发明的宗旨的范围，有时也指“物体与物体不直接接 触，但隔着第三部件间接地相接的情况”、“同时存在物体与物体直接接 触的部分和隔着第三部件间接地相接的部分的情况”等。
另外，本发明中，“薄膜晶体生长”不仅是指在所谓的MOCVD(金属 有机化学气相沉积)、MBE(分子束外延)、等离子体辅助MBE、PLD(脉冲 激光沉积)、PED(脉冲电子束沉积)、VPE(气相外延)、LPE(液相外延)法 等的晶体生长装置内形成薄膜层、无定形层、微晶、多晶、单晶、或者 它们的层积结构，而且还将此后的利用热处理、等离子体处理等对薄膜 层进行的载流子的活化处理等也包括在内记载为薄膜晶体生长。
将本发明分成部分A～部分F进行说明。各部分的记载中，通常，“本 发明”除了是指该部分中所记载的结构或方法的发明以外，还指其他的部 分中记载的结构或方法的发明。但是，根据上下文，在明确表示该部分 所记载的结构或方法的发明的情况下以及在与其他的部分的发明有矛盾 的情况下，仅指该部分记载的结构或方法的发明。
<<部分A>>
部分A公开的发明涉及下述技术方案。
1.一种化合物半导体发光元件，其在对发光波长透明的基板上具有 化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所 述化合物半导体薄膜结晶层具有第一导电型半导体层、活性层结构和第 二导电型半导体层，所述第一导电型半导体层包含第一导电型包层，所 述第二导电型半导体层包含第二导电型包层，所述化合物半导体发光元 件的主要的光取出方向在所述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在至间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述基板和上述第一导电型半导体层 之间具有光均一化层，所述光均一化层使从光取出面射出的光的均一性 提高，并且，所述化合物半导体发光元件在上述基板和上述光均一化层 之间具有作为任选的缓冲层；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，所述绝缘层至少覆盖上述第一导电型半导 体层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝 缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
2.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述光均一化层和一部分的上述缓冲层一同构成后退侧壁面，且 与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)上述光均一化层和缓冲层全部一同后退，上述基板露出的部分形 成端部阶梯面；
上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 上述第一导电型半导体层的后退侧壁面成一平面的面上。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述光均一化层和一部分的上述缓冲层一同构成后退侧壁面，且 与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)上述光均一化层和缓冲层全部一同后退，上述基板露出的部分形 成端部阶梯面；
上述绝缘膜被覆上述光均一化层和上述缓冲层的后退侧壁面的至少 一部分，但是上述绝缘膜没有形成在端部阶梯面上。
4.如上述1～3任一项所述的发光元件，其特征在于，上述光均一 化层是作为上述薄膜结晶层的一部分而设置在上述基板与上述第一导电 型包层之间的层。
5.如上述1～4任一项所述的发光元件，其特征在于，在发光波长 下，上述基板的平均折射率以nsb表示、上述光均一化层的平均折射率以 noc表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb6.如上述1～5任一项所述的发光元件，其特征在于，设上述发光 元件的发光波长为λ(nm)、在发光波长下的上述基板的平均折射率为nsb、 在发光波长下的上述光均一化层的平均折射率为noc、上述光均一化层的 物理厚度为toc(nm)，并将上述光均一化层与上述基板的相对折射率差 Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2-(nsb)2)/(2×(noc)2)时，所选择的toc满足
7.如上述1～6任一项所述的发光元件，其特征在于，设上述发光 元件的发光波长为λ(nm)、上述光均一化层在发光波长下的平均折射率为 noc、第一导电型半导体层在发光波长下的平均折射率为n1、上述光均一 化层的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层的相 对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
8.如上述1～7任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
9.如上述1～8任一项所述的发光元件，其特征在于，上述光均一 化层是2个以上的层的层积结构。
10.如上述1～9任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
11.如上述1～10任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
12.如上述11所述的发光元件，其特征在于，上述L2w为100μm以 上。
13.如上述1～12任一项所述的发光元件，其特征在于，在通过薄 膜结晶层的侧壁面的后退而露出的上述基板面之中，没有被上述绝缘层 覆盖的端面部的最窄的部分的宽度Lws为15μm以上。
14.如上述1～13任一项所述的发光元件，其特征在于，上述第一 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、 Ag、Mo和它们的2种以上的组合组成的组中的元素。
15.如上述1～14任一项所述的发光元件，其特征在于，上述第二 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、 Pd、Mo、Au和它们的2种以上的组合组成的组中的元素。
16.如上述1～15任一项所述的发光元件，其特征在于，上述绝缘 层为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
17.如上述1～15任一项所述的发光元件，其特征在于，上述绝缘 层为由2个以上的层构成的电介质多层膜。
18.如上述17所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
19.如上述18所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组。
20.如上述1～19任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光 元件的发光波长的光被上述光均一化层反射的反射率、用R12表示从上 述第二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波 长的光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层 侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反 射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的 该发光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所 述绝缘层满足下述所有的条件，
(式1)R2(式2)R2(式3)R221.如上述1～20任一项所述的发光元件，其特征在于，上述基板 选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO 组成的组。
22.如上述1～21任一项所述的发光元件，其特征在于，上述基板 的光取出侧的表面不是平坦的。
23.如上述1～22任一项所述的发光元件，其特征在于，在上述基 板的光取出侧设置有低反射光学膜，使得在用R3表示从上述光均一化层 向基板侧垂直入射的该发光元件的发光波长的光被基板反射的反射率、 用R4表示从上述基板向光取出侧的空间垂直入射的该发光元件的发光 波长的光被基板与空间的界面反射的反射率时，满足R424.如上述1～23任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
25.如上述1～24任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
26.如上述1～25任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
27.如上述1～25任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料与具有金属层的基台接 合。
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件，其为能进行蓝色或紫外发光的发光元件，其功率高、效率高， 并且光取出面的明亮度均一性高。
该部分公开的发明的结构中排除了在制造工艺的各工序中的工艺损 伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
图1-1A和图1-2A中，给出了该部分公开的发明的化合物半导体发 光元件(以下仅称为发光元件)的代表性的例子。图1-1B、图1-2B是为了 进行说明而分别省略了图1-1A和图1-2A的一部分的图，图1-3A、图1-3B 是表示制作中途的形状的图，用于详细说明发光元件的结构。下面参照 图1-1A～图1-3B进行说明。
如图1-1A、图1-2A所示，该部分公开的发明的发光元件在基板21 上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧 电极28，所述化合物半导体薄膜结晶层具有缓冲层22、光均一化层23、 包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26 的第二导电型半导体层和夹在上述第一导电型半导体层和第二导电型半 导体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与基台40 上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互没有重叠。这是指，如图1-1A和图1-2A所示，将第一导电型侧电极 28和第二导电型侧电极27相对于基板面进行投影时，其投影不重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中为了进行元件分离而形成装置间 分离槽时的蚀刻深度，大的方面分为(i)蚀刻到光均一化层的中途、(ii)蚀 刻到缓冲层的中途(存在缓冲层时，下同)、(iii)蚀刻到基板面(或更深)，有 这三种选择。另外，装置间分离槽的壁面在元件分离后较元件端向后退， 所以本发明中将装置间分离槽形成时作为侧壁面显露出的面相对于元件 分离后的元件而言称为“后退侧壁面”。另外，将通过元件分离而显露在 元件端的侧壁面称为“非后退侧壁面”。于是，在发光元件的端部，在后 退侧壁面和非后退侧壁面之间形成阶梯面，所以将其称为“端部阶梯面”。
对应于装置间分离槽的深度(i)～(iii)，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：光均一化层的一部分一同构成后退侧壁面， 其余(主要的光取出方向侧)的光均一化层的侧壁成为非后退侧壁面，在光 均一化层端存在端部阶梯面。同样，(ii)中，形成在缓冲层端存在端部阶 梯面的形状。(iii)中，形成如下形状：光均一化层和缓冲层这两层的侧壁 都构成后退侧壁面(用于形成装置间分离槽的侧壁面)，所以基板露出的部 分为端部阶梯面。
与(i)对应的是图1-1C、图1-2C。与(ii)对应的形状是图1-1D、图1-2D、 图1-2E。与(iii)对应的是图1-1A(图1-1B)、图1-2A(图1-2B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 1-1A(图1-1B)、图1-1C、图1-1D。与(ii)对应的是图1-2A(图1-2B)、图 1-2C、图1-2D、图1-2E。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状分为(i)：第1方式、(ii)：第2方式来进行说明。
〔第1方式〕
属于第1方式的形态示于图1-1A～图1-1D。首先，作为具有代表性 的形态，使用图1-1A进行说明。薄膜结晶层之中至少第一导电型半导体 层、活性层结构和第二导电型半导体层的侧壁面退到基板端之后。该形 状表现在本发明所有的形态中。这是为了：如图1-3A所示，在制造工序 中，进行薄膜结晶层的成膜后，为了将各元件间分离，通过后述的方法 除去薄膜结晶层直至规定的深度，从而形成装置间分离槽13，在分离槽 内将元件分离。图1-1A给出了除去薄膜结晶层直至达到基板的例子，其 为本发明的优选形态之一。本发明中，薄膜结晶层、特别是作为与电流 注入、发光等本质功能相关的部分的第一导电型半导体层、活性层结构 和第二导电型半导体层由于不经历通常使用的划线、切断等元件分离时 的处理而使元件得到分离，所以不会对与性能相关的薄膜结晶层造成直 接损伤。因此，特别是在大电流注入中，其耐性和可靠性等性能优异。
并且，除去薄膜结晶层后露出的侧壁面用绝缘层30覆盖。并且，在 元件分割前，如图1-3A所示，绝缘层30没有覆盖装置间分离槽13的槽 底面的全部，而是在基板表面(即，槽底面)形成了不存在绝缘层30的划 线区域14。由于制造工序中通过划线、切断等进行分离元件时仅对基板 进行划线、切断即可，所以不会直接对薄膜结晶层造成损伤。并且，由 于不产生绝缘层的剥离，所以在确保可靠的绝缘性的基础上，不会因绝 缘层剥离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，如图1-1A、图1-1B的A部 分所示，薄膜结晶层的侧壁面后退而露出基板面，绝缘层并不是覆盖该 露出的基板面的全部，而从距基板21端仅Lws的位置开始用绝缘层覆盖 内侧的基板面。从划线区域14的宽度的中央分割时，未覆盖绝缘层的距 离Lws在制造的波动等的范围内与划线区域14的宽度的大致1/2对应。 即，通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥 离，其结果，该发光元件即使有焊料的包绕，也能防止发生意外的短路， 并且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到 损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
另外，装置间分离槽形成到光均一化层的中途或缓冲层的中途的形 态也是优选的形态。其结果，制作完成的装置中，至少第一导电型半导 体层、活性层结构和第二导电型半导体层从装置端(基板端)向内侧后退而 形成后退侧壁面，基于槽底面的端部阶梯面存在于发光元件端。需要说 明，图1-1A中，基板面自身对应于阶梯面。
图1-1C中给出了装置间分离槽形成到光均一化层23的中途而制造 出的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一 部分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途 开始，壁面退到元件端之后，与第二导电型半导体层的侧壁面一同构成 了后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之 间，存在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部 露出。另一方面，如图1-1C中的A部分所示，光均一化层23的侧壁中 非后退侧壁面的部分露出，后退侧壁面的部分被绝缘层30被覆，端部阶 梯面55中，绝缘层30从离开端的位置(图1-1B对应于Lws的位置)开始 将内侧被覆，所被覆的绝缘层连续到上述后退侧壁面上。这在图1-1A(图 1-1B)中，对应于装置间分离槽到光均一化层23的中途为止的形态。
图1-1D中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22一直存在到发光元件端，在缓 冲层中存在基于装置间分离槽的底面的端部阶梯面，缓冲层的侧壁中具 有非后退侧壁面(元件端部分)和进入到发光元件端的内侧的后退侧壁面 部分(装置间分离槽的侧壁)。如图1-1D中的A部分所示，缓冲层22的 侧壁之中非后退侧壁面露出，没有被绝缘层30覆盖，后退侧壁面部分被 绝缘层30被覆，端部阶梯面55中，绝缘层30从离开端的位置(图1-1B 中对应于Lws的位置)开始将内侧被覆，所被覆的绝缘层连续到上述后退 侧壁面上。这在图1-1A(图1-1B)中，对应于装置间分离槽到缓冲层22的 中途为止的形态。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图1-1A的形态的发光元件相同的可靠性高 的装置。
〔第2方式〕
属于第2方式的形态示于图1-2A～图1-2E。第2方式中，层构成等 与第1方式相同，而在(II)发光元件端部的绝缘膜的形状方面存在不同。
首先，如图1-2A所示，薄膜结晶层中至少第一导电型半导体层、活 性层结构和第二导电型半导体层的侧壁面与基板端相比向后退，构成后 退侧壁面。该形状表现在本发明所有的形态中。这是因为：如图1-3B所 示，在制造工序中，进行薄膜结晶层的成膜后，为了将各元件间分离， 通过后述的方法除去薄膜结晶层，形成装置间分离槽13，在分离槽内将 元件分离。与该部分公开的发明的其他方式相同，除去薄膜结晶层后露 出的侧壁面之中至少第一导电型半导体层(图中为第一导电型包层24)、 活性层结构25和第二导电型半导体层(图中为第二导电型包层26)的侧壁 面被绝缘层30覆盖。
第2方式中，基板21表面之中在相当于装置间分离槽底面的部分上 也不存在绝缘层30。薄膜结晶层的后退侧壁面中，没有被绝缘层覆盖的 不形成绝缘层部分15存在于缓冲层22的侧壁面的至少主要的光取出方 向侧，根据情况，可以遍布缓冲层22的侧壁面的全部。甚至可以遍及光 均一化层23的侧壁面的一部分或全部。另外，蚀刻到基板的一部分来形 成了装置间分离槽的情况下，有时在槽的壁面之中缓冲层被覆有绝缘层， 仅露出基板部分。
此时，未被覆绝缘层的不形成绝缘层部分15的缓冲层优选为没有进 行掺杂的未掺杂层。另外，不形成绝缘层部分15达到光均一化层23时， 优选光均一化层23的没有形成绝缘层的部分为没有进行掺杂的未掺杂 层。只要露出的部分为绝缘性高的材料，就不会产生焊料的包绕引起的 短路等，成为可靠性高的元件。
如图1-3B所示，该结构对应于制造工序中途的元件分割前的形状， 绝缘层30从装置间分离槽13的槽内的基板表面上和邻接基板面的槽侧 壁面的不形成绝缘层部分15上被除去。
由于在与基板相接的部分没有形成绝缘层30，所以制造工序中通过 划线、切断等分离元件时仅对基板进行划线、切断即可，因而不会直接 对薄膜结晶层造成损伤。并且，由于不产生绝缘层的剥离，所以在确保 切实的绝缘性的基础上，也不会因绝缘层剥离时产生的牵拉而对薄膜结 晶层造成损伤。
其结果，得到的分离后的发光元件中，如图1-2A和图1-2B的A部 分所示，薄膜结晶层的侧壁面向后退而露出的基板面没有覆盖绝缘层。 通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥离， 其结果，该发光元件即使有焊料的包绕，也能防止发生意外的短路，并 且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到损 害的可靠性高的元件。
另外，同样地，第2方式中，装置间分离槽形成到光均一化层的中 途或形成到缓冲层的中途也是优选的形态。其结果，制作完成的装置中， 至少第一导电型半导体层、活性层结构和第二导电型半导体层从装置端 (基板端)向内侧后退，基于槽底面的端部阶梯面存在于发光元件端。
图1-2C中给出了装置间分离槽形成到光均一化层23的中途而制造 的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一部 分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途开 始，壁面退到元件端之后，与第二导电型半导体层的侧壁面一同构成了 后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之间存 在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部露出。 并且，光均一化层的端部阶梯面也没有被绝缘层被覆，并且后退侧壁面 中，在主要的光取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分 15。这在图1-2A(图1-2B)中，对应的形态为装置间分离槽到光均一化层 23的中途为止的形态。
图1-2D、图1-2E中给出了装置间分离槽形成到缓冲层22的中途而 制造的发光元件的一例。如A部分所示，缓冲层22的一部分作为非后退 侧壁面一直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件 端之后，与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间 分离槽的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分 离槽的底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)和端部 阶梯面没有被覆绝缘层，并且后退侧壁面(装置间分离槽的侧壁)中，在主 要的光取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分15。这在 图1-2A(图1-2B)中，对应的形态为装置间分离槽到缓冲层22的中途为止 的形态。某些情况下，不形成绝缘层部分15可以遍及缓冲层22的侧壁 面的全部。甚至如图1-2E所示，可以遍及到光均一化层23的侧壁面的 一部分或全部。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图1-2A的形态的发光元件相同的可靠性高 的装置。
本发明中如图1-1B、图1-2B的B部分所示，绝缘层30与第一导电 型侧电极28的基板侧(主要的光取出方向侧)的一部分相接，这一点在第 1方式和第2方式中是相同的。即，在第一导电型侧电极28与第一导电 型半导体层(本实施方式中为第一导电型包层24)之间的一部分存在绝缘 层。其结果，第一导电型侧电极28的面积大于第一电流注入区域36的 面积。如图1-1B、图1-2B所示，第一导电型侧电极与绝缘层相接的部分 的宽度中，最窄的部分的宽度为L1w时，L1w优选为7μm以上，特别优选 为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。通常 只要L1w为5μm以上，就可以确保光刻工序和利用剥离法的工序裕度。
进而，如图1-1B、图1-2B的C部分所示，绝缘层30覆盖第二导电 型侧电极27的基台侧(主要的光取出方向的相反侧)的一部分。即，第二 导电型侧电极27的电极露出部分37的面积小于第二导电型侧电极27的 面积，第二电流注入区域35的面积等于第二导电型侧电极27的面积。 如图1-1B、图1-2B所示，从第二导电型侧电极的周边被绝缘层所覆盖的 宽度中，最窄的部分的宽度为L2W时，L2W优选为15μm以上。进一步优 选为30μm以上、特别优选为100μm以上。被绝缘层覆盖的第二导电型 侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电型 侧电极等其他部分发生的意外短路。并且，L2w通常为2000μm以下，优 选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的基台侧(主要 的光取出方向的相反侧)的表面的露出部分通常如图所示也被绝缘层30 被覆以防止短路。
由于绝缘层与各电极的这种位置关系，可以通过工艺损伤小的工序 进行制造。
本发明中，如上所述，配置有综合考虑了工艺损伤、实施倒装芯片 安装时的散热性、绝缘性等的绝缘层。
进而，该部分公开的发明的元件在第一导电型半导体层(本实施方式 中为第一导电型包层24)的光取出方向具有光均一化层23。光均一化层具 体如后所述，其具有适度的光封闭效果，活性层结构25发出的光分布在 整个光均一化层上，而不是局部存在。因此，从基板的光取出面50a观 察时，由于第一导电型侧电极28的取出，在与没有活性层的非发光部对 应的区域也有光分布，并且即使在活性层的发光中存在不均，光也可以 均一化地进行分布。进而，由于光均一化层23的周围被绝缘膜30被覆， 所以通过提高绝缘层30对发光波长的反射率，可以提高光均一化层内的 光封闭效果，进而可以提高面内均一性。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特 别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但 该基板的吸收不会导致光输出功率下降50％以上。
基板优选为电绝缘性基板。这是因为，在进行了芯片倒装的情况下， 即使焊料等附着在基板周边，也不会影响电流向发光元件的注入。作为 具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其 上进行薄膜晶体生长，优选为选自蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中的基板，特别优选为蓝宝石、GaN、ZnO 基板。特别是使用GaN基板时，从电阻的观点和结晶性的观点出发，优 选在使用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3的Si浓度 以下，更优选为1×1017cm-3以下。
该部分公开的发明所使用的基板不仅可以是所谓的根据密勒指数完 全确定的正基板，而且从控制薄膜晶体生长时的结晶性方面考虑，还可 以是所谓的倾斜基板(miss oriented substrate)。倾斜基板具有促进台阶流动 模式下的良好的晶体生长的效果，所以在元件的形态改善方面有效，被 广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶 体生长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为倾斜基 板，通常广泛使用的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对 于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结 构内的作为发光点的量子阱层上的压电效应引起的电场，也可以带有较 大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造化合物半导体发光元 件，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后述的缓 冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不将在薄 膜结晶层与基板的界面产生的贯通位错导入发光元件的活性层附近。
在该部分公开的发明中，为了进行波导使得将光封闭在后述的光均 一化层中并同时在层内分布，优选基板在化合物半导体发光元件的发光 波长下的折射率(nsb)相对小于光均一化层的平均的折射率(noc)。
在本发明的一个实施方式中，一般来说基板的厚度在元件制作初期 通常为250～700μm左右，以确保半导体发光元件的晶体生长、元件制作 工艺的机械强度。使用该基板使薄膜结晶层生长后，为了容易地分离成 各个元件，优选适当通过研磨工序，在工艺中途使基板变薄，最终作为 装置的厚度为100μm左右以下。另外，基板厚度通常为30μm以上。
另外，本发明的不同的实施方式中，基板的厚度可以与以往不同， 可以是350μm左右，甚至是400μm或500μm左右的厚度。
另外，为了将光封闭在后述的光均一化层中进行波导，而以成为对 波导路为相对低折射率的层的方式选择了基板的情况下，基板的物理厚 度优选比4λ/nsb厚，其中，λ为发光元件的发光波长(nm)、nsb为基板的平 均折射率。
另外，优选在基板的主要的光取出方向的面形成有所谓的低反射涂 层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的反 射，能够实现高功率化、元件的高效率化。此处，优选在上述基板的光 取出侧设置有低反射光学膜，以使在以R3表示从光均一化层侧(存在缓 冲层时从缓冲层)向基板侧垂直入射的该发光元件的发光波长的光被基板 反射的反射率、以R4表示从基板向光取出侧的空间垂直入射的该发光元 件的发光波长的光被基板与空间的界面反射的反射率时，满足R4该部分公开的发明中，基板的主要的光取出方向的面优选是非平坦 的面或粗糙面。由此能高效率地取出在量子阱层内发出的光，这在元件 的高功率化、高效率化的方面是优选的。另外，设元件的发光波长为λ(nm) 时，对于其粗糙面的粗糙程度，优选平均粗糙度Ra(nm)满足λ/5(nm)< Ra(nm)<10×λ(nm)，更优选满足λ/2(nm)<缓冲层>
基于主要进行薄膜晶体生长的目的形成缓冲层22，如在基板上进行 薄膜晶体生长方面，抑制位错、缓和基板结晶的不完整性、减轻基板结 晶与所期望的薄膜晶体生长层之间的各种相互不协调等。
通过薄膜晶体生长，进行缓冲层的成膜，从而将作为本发明优选的 形态的InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系 材料、AlN系材料、GaN系材料等在不同种类的基板上进行薄膜晶体生 长时，不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例 如，利用有机金属气相生长法(MOVPE法)进行薄膜晶体生长层的生长时， 可以使用在600℃附近的低温生长AlN层作为缓冲层，或者使用在500℃ 附近形成的低温生长GaN层。另外，还可以使用在800℃～1000℃左右 的高温生长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通 常较薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温生长的GaN缓冲层之上具有数微米左右的在1000℃左右的温度生长的 未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的 缓冲层。缓冲层既可以用Si等进行掺杂，也可以在缓冲层内层积掺杂层 和未掺杂层而形成缓冲层。
作为典型的实施方式，可举出与基板相接的由在350℃～小于650℃ 左右的低温进行薄膜晶体生长得到的低温缓冲层和在650℃～1100℃左 右的高温进行薄膜晶体生长得到的高温缓冲层构成的2层结构的缓冲层。 另外，基板为GaN时，可以将全部缓冲层设定为在900℃以上的高温形 成的GaN。
另外，关于缓冲层的形成，还可使用横向生长技术(ELO)，其是所谓 的微通道外延(microchannel epitaxy)中的一种技术，由此能够大幅降低在 蓝宝石等基板与InAlGaN系材料之间产生的贯通位错的密度。并且，使 用在基板的表面实施了凹凸加工那样的加工基板时，可以在进行横向生 长时消减位错的一部分，优选将这样的基板和缓冲层的组合应用于该部 分公开的发明中。另外，此时还具有通过基板上形成的凹凸而提高了光 取出效率的效果，所以是优选的。
该部分公开的发明中，缓冲层也可以与后述的光均一化层形成一体 来实现光封闭，以提高光取出面上光强度的均一性。另外，缓冲层的一 部分或全部还可以兼作光均一化层。
另外，缓冲层有时为装置间分离槽的露出部分，露出部分优选为未 掺杂部分。由此能够抑制组装装置时由焊料等引起的绝缘不良。
<光均一化层>
该部分公开的发明的光均一化层是用于提高发光元件在光取出面的 均一性的层，其中，暂时将活性层结构发出的光封闭在层内并使光分布， 由此在漏出光的一部分的同时缓慢地进行波导，并且在某些情况下显示 出引发光散射、多重反射、薄膜干涉等的效果。
光均一化层23优选由化合物半导体层形成，并优选：如图1-1A、 1-2A和其他图所示，存在缓冲层，并且，光均一化层23存在于缓冲层和 第一导电型半导体层(第一导电型包层)之间。另外，对成膜方法没有特别 限制，为了简便地制作半导体发光元件，优选同时采用薄膜晶体生长技 术与其他薄膜结晶层进行制作。
该部分公开的发明中，对光均一化层的折射率进行选择，以便至少 在层内产生光的封闭，即，使得光的分布密度变高。因此，光均一化层 的平均折射率(noc)大于第一导电型包层的平均折射率，并且在有基板的方 式中，光均一化层的平均折射率(noc)大于基板的平均折射率(nsb)。特别优 选光均一化层的平均折射率(noc)大于存在于光均一化层和活性层结构之 间的第一导电型半导体层的平均折射率(n1)。另外，还优选光均一化层的 平均折射率(noc)为缓冲层的平均折射率(nbf)以上，特别优选大于缓冲层的 平均折射率。另外，特别优选构成光均一化层的材料对从量子阱层发出 的光透明。对于基于InAlGaN系等III-V族氮化物的发光元件来说，还优 选在从活性层结构发出的光不被吸收的程度上含有In、Al，从提高折射 率的观点出发，特别优选含有In。
另外，光均一化层不必是单层，可以由2个以上的层构成。由2个 以上的层构成时，例如AlGaN、InGaN、InAlGaN、AlN和GaN等的层 既可以存在2个以上，也可以是超晶格结构。另外，也可以在内部存在 量子点那样的结构，在量子点具有元件的发光波长程度的大小的情况下， 利用该量子点还可以引发光的散射。进而，还可以在进行光均一化层的 薄膜晶体生长时，暂时中断晶体生长，适宜对其表面实施赋予凹凸等的 加工，进而实施薄膜晶体生长，从而适当地引起光的散射、多重反射、 薄膜干涉等。
此处，各层的平均折射率(nav)是构成该层的n种材料各自的折射率 (nx)与该材料的物理厚度(tx)的积的总和除以整体厚度得到的值，通过nav ＝(n1×t1+n2×t2+…+nn×tn)/(t1+t2+…tn)进行计算。
作为光均一化层的例子，例如在活性层结构具有组成为InaGa1-aN的 量子阱层、发光波长为460nm、第一导电型包层为n-GaN、缓冲层为未 掺杂GaN、基板为蓝宝石的情况下，可以使用单层未掺杂GaN作为光均 一化层。需要说明，通常半导体材料在对该材料透明的波长下的折射率 存在随载流子浓度增高而变小的趋势。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长 为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层为未掺 杂GaN和Si掺杂GaN的层积结构、基板是蓝宝石的情况下，可以使用 单层未掺杂GaN作为光均一化层。需要说明，通常半导体材料在对该材 料透明的波长下的折射率存在随载流子浓度增高而变小的趋势。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长 为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层是未掺 杂GaN和Si掺杂GaN的层积结构、基板是Si掺杂GaN的情况下，可以 使用如下多层结构等作为光均一化层，在所述多层结构中，在厚膜的未 掺杂GaN中以所期望的厚度具有所期望的数量的对发光波长透明的组成 InbGa1-bN。需要说明，通常半导体材料在对该材料透明的波长下的折射 率存在随载流子浓度增高而变小的趋势。
这些结构中，有时更优选光均一化层含有InbGa1-bN和IncAldGa1-c-dN 等材料，通过适当选择其组成中的b、c、d和厚度等，可以使其在波长 460nm下透明，并且使其折射率大于第一导电型半导体层有时含有的 n-GaN、缓冲层有时含有的未掺杂GaN、基板有时含有的蓝宝石、GaN 等的折射率，所以能够用作光均一化层，这些结构可以是单层，也可以 以选自这些结构和未掺杂GaN层中的2层以上的层积结构的形式进行使 用。
另外，光均一化层还优选具有由InGaN层和GaN层构成的超晶格量 子阱结构，所述InGaN层中设定了In组成和InGaN层的厚度，从而不吸 收化合物半导体发光元件的发光波长。
另外，对于光均一化层来说，重要的是选择其厚度，以便作为接受 从量子阱层发出的光的一部分并将光在层内传播的多模光波导路发挥作 用。
以toc(nm)表示光均一化层的物理厚度、以λ(nm)表示发光元件的发 光波长、以noc表示光均一化层的平均折射率、以n1表示第一导电型半导 体层的平均折射率、以nsb表示基板的平均折射率时，将光均一化层和第 一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2— (n1)2)/(2×(noc)2)。另外，将光均一化层和基板的相对折射率差Δ(oc-sb)定义 为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)。此时，将光均一化层视为以第一导电 型半导体层的平均折射率夹着的对称板条波导路的话，只要标准化频率 为π/2以上，就满足了该波导路成为多模波导路的条件，所以优选对toc 进行选择以满足同时，假设将光均一化层 视为以基板的平均折射率夹着的对称板条波导路的话，只要标准化频率 为π/2以上，就满足了该波导路成为多模波导路的条件，所以优选对toc 进行选择以满足
具体地说，例如在波长460nm下光均一化层的平均折射率为2.50、 基板的平均折射率为1.70时，光均一化层的厚度为约0.13μm以上即可满 足上式。另外，例如在波长460nm下光均一化层的平均折射率为2.50、 第一导电型半导体层的平均折射率为2.499时，光均一化层的厚度为约 3.3μm以上即可满足上式。这样，在具有基板的情况下，光均一化层的厚 度可以根据基板的平均折射率、光均一化层的平均折射率、第一导电型 半导体层的平均折射率适宜选择，但综合来说优选光均一化层的厚度为 1～7μm，更优选为3～5μm。
这样，可以实现光的封闭和缓慢的漏光，在某些结构下同时还可以 实现多模波导路，该多模波导路显现出引发光的散射、多重反射、薄膜 干涉等的效果，由此易于实现发光元件在光取出面均匀发光。
需要说明，将光严密地封闭在光均一化层中时，发光元件的发光均 匀性提高，但是变得不易取出光，因此优选适当选择光均一化层的厚度、 材料、结构、构成、折射率等，在具有一定程度泄漏的情况下产生波导。 特别是关于其厚度，使光均一化层的厚度极厚，过度地封闭波导路的光 也不是优选的，例如，厚度的上限优选为30μm以下，更优选为10μm以 下，最优选为5μm以下。
该部分公开的发明的光均一化层可以为导电性的，也可以为绝缘性 的，但在更切实地防止因焊料等引起的短路的方面，优选绝缘性。例如 层整体的电阻率ρoc(Ω·cm)优选为0.5(Ω·cm)以上。更优选为1.0(Ω·cm) 以上，进一步优选为1.5(Ω·cm)以上，最优选为5(Ω·cm)以上。光均一化 层优选未进行掺杂，这是因为未掺杂的光均一化层的电阻率高。另外， 在光均一化层由2个以上的层构成等的情况下，即使存在部分掺杂的层， 只要其在未掺杂层之间，就没有问题。这种情况下，与第一导电型半导 体层(例如第一导电型包层)邻接的层具有上述的电阻率即可。另外，通常 对于半导体来说，在对其材料透明的波长区域，即使是同一材料，未掺 杂层的折射率也比有意进行了掺杂且具有大量的载流子的层的折射率 大，所以从光学特性方面考虑，或者从电特性方面考虑，均优选未掺杂 层。特别是，光均一化层成为装置端的露出部分时，露出部分优选为未 掺杂部分。借此，可以抑制在组装装置时因焊料等导致的绝缘不良。
该部分公开的发明中，光均一化层使光四处分布，与此相对，上述 的缓冲层用于在基板上进行晶体生长时减轻各种不协调，所以两者的功 能不同。但是，有时同一层同时具有2个功能。另外，光均一化层或缓 冲层由2个以上的层构成时，有时一部分的层具有2个功能。此外，即 使组成相同，在生长方法和生长条件不同的情况下，有时也只具有一个 方面的功能。
另外，该部分公开的发明中，露出的光均一化层的侧面覆盖有绝缘 层。由此，将发光元件以芯片倒装方式安装于基台等上时，能够防止发 生因在薄膜结晶层的侧壁等上的焊料引起的短路等。
<第一导电型半导体层和第一导电型包层>
该部分公开的发明的代表性的实施方式中，如图1-1A所示，存在第 一导电型包层24，其与光均一化层23相接。第一导电型包层24与后述 的第二导电型包层26一同发挥作用，高效地对后述的活性层结构25注 入载流子，并且还抑制从活性层结构的溢出，具有用于高效率实现在量 子阱层的发光的功能。另外，同时其还有助于将光封闭在活性层结构附 近，具有用于高效率实现在量子阱层的发光的功能。为了像接触层那样 提高元件的功能或者基于制造上的理由，第一导电型半导体层除了含有 上述具有包覆功能的层之外，还含有在第一导电型进行了掺杂的层。广 义上，可以将第一导电型半导体层的全体看作第一导电型包层，这种情 况下，接触层等可以看作第一导电型包层的一部分。
通常，第一导电型包层优选由折射率小于后述的活性层结构的平均 折射率且带隙大于后述的活性层结构的平均带隙的材料构成。另外，在 与活性层结构内的层特别是阻隔层的关系上，通常由形成所谓I型能带排 列的材料构成第一导电型包层。基于这种原则，为了实现所期望的发光 波长，可结合准备的基板、缓冲层、活性层结构等来适当选择第一导电 型包层材料。
例如，使用C+面蓝宝石作为基板、使用低温生长的GaN和高温生 长的GaN的层积结构作为缓冲层的情况下，第一导电型包层可以使用 GaN系材料、AlGaN系材料、AlGaInN系材料、InAlBGaN系材料、或 者其多层结构。
第一导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优 选为5×1017cm-3以上，最优选为1×1018cm-3以上。上限优选为5×1019cm-3 以下，更优选为1×1019cm-3以下，最优选为7×1018cm-3以下。另外，此处， 第一导电型是n型的情况下，掺杂剂最优选为Si。
关于第一导电型包层的结构，图1-1A的一例中给出了由单一层构成 的第一导电型包层，但是第一导电型包层可以由2层以上的层构成。这 种情况下，可以使用例如GaN系材料和AlGaN系材料、InAlGaN系材料、 InAlBGaN系材料、AlN系材料。另外，还可以将第一导电型包层的全体 制成不同种类材料的层积结构，形成超晶格结构。此外，在第一导电型 包层内，还可改变上述的载流子浓度。
在第一导电型包层与第一导电型侧电极接触的部分有意地提高该载 流子的浓度，可以降低与该电极的接触电阻。
优选的结构是，对第一导电型包层的一部分进行蚀刻，并且在第一 导电型包层的露出的侧壁、被蚀刻的部分等中，除了实现与后述的第一 导电型侧电极接触的第一电流注入区域之外，全部用绝缘层覆盖。
除了第一导电型包层之外，作为第一导电型半导体层根据需要还可 以存在不同的层。例如，可以含有用于容易地将载流子注入到与电极的 连接部的接触层。并且，还可以将各层分为组成或形成条件等不同的2 个以上的层来构成第一导电型半导体层。
<活性层结构>
第一导电型包层24之上形成有活性层结构25。活性层结构是指含 有量子阱层和阻隔层的结构，所述量子阱层是从上述的第一导电型包层 和后述的第二导电型包层注入的电子和空穴(或者空穴和电子)发生再结 合而发光的层，所述阻隔层与量子阱层邻接配置或者配置在量子阱层和 包层之间。此处，为了实现本发明的目的之一，即，高功率化、高效率 化，优选当活性层结构中的量子阱层的层数为W、阻隔层的层数为B时 满足B＝W+1。即，关于包层和活性层结构的全部的层的关系，优选形 成“第一导电型包层、活性层结构、第二导电型包层”，活性层结构以“阻 隔层、量子阱层、阻隔层”的方式形成或者以“阻隔层、量子阱层、阻隔 层、量子阱层、阻隔层”的方式形成，这是因为上述的形成方式能够实现 高功率化。图1-4中示意表示了5层量子阱层与6层阻隔层层积形成的结 构。
此处，为了在量子阱层显现量子尺寸效应来提高发光效率，量子阱 层是层厚与德布罗意(De Broglie)波长同程度的薄的层。因此，为了实现 高功率化，优选设置2层以上的量子阱层，而不是设置单层的量子阱层， 并将所述2层以上的量子阱层分离来形成活性层结构。此时控制各量子 阱层之间的结合而使其分离的层是阻隔层。并且，优选还存在用于分离 包层和量子阱层的阻隔层。例如，包层由AlGaN构成，量子阱层由InGaN 构成的情况下，优选其间存在由GaN构成的阻隔层的形态。这从薄膜晶 体生长的角度出发也是优选的，因为这种形态在晶体生长的最佳温度不 同的情况下也能容易改变。并且，包层由带隙最宽的InAlGaN构成、量 子阱层由带隙最窄的InAlGaN构成的情况下，阻隔层也可以使用具有其 中间带隙的InAlGaN。进而，包层与量子阱层之间的带隙之差通常大于 阻隔层与量子阱层之间的带隙之差，考虑到载流子向量子阱层的注入效 率，也优选量子阱层不直接邻接于包层。
量子阱层优选不实施有意的掺杂。另一方面，优选对阻隔层实施掺 杂，实施降低体系整体的电阻等措施。特别优选在阻隔层掺杂n型掺杂 剂、特别是掺杂Si。作为p型掺杂剂的Mg在器件内容易扩散，高功率 工作时抑制Mg的扩散是重要的。因此，Si是有效的，优选在阻隔层掺 杂Si。但是，优选在量子阱层和阻隔层的界面不实施掺杂。
优选如图1-1A所示，1个元件的活性层结构侧壁由绝缘层30覆盖。 这样的话，具有在对以该部分公开的发明制作的元件进行倒装焊接时， 不发生由活性层结构的侧壁上的焊料等引起的短路的优点。
<第二导电型半导体层和第二导电型包层>
第二导电型包层26与上述的第一导电型包层24一同对上述的活性 层结构25高效地注入载流子，并且还抑制从活性层结构的溢出，具有用 于高效率实现在量子阱层的发光的功能。另外，同时其还有助于将光封 闭在活性层结构附近，具有用于高效率实现在量子阱层的发光的功能。 为了像接触层那样提高装置的功能或者基于制造上的理由，第二导电型 半导体层除了含有上述具有包覆功能的层之外，还含有在第二导电型进 行了掺杂的层。广义上，可以将第二导电型半导体层的全体看作第二导 电型包层，这种情况下，接触层等可以看作第二导电型包层的一部分。
通常，第二导电型包层优选由折射率小于上述的活性层结构的平均 折射率且带隙大于上述的活性层结构的平均带隙的材料构成。另外，在 与活性层结构内的层特别是阻隔层的关系上，通常由形成所谓I型能带排 列的材料构成第二导电型包层。基于这种原则，为了实现所期望的发光 波长，可结合准备的基板、缓冲层、活性层结构等而适当选择第二导电 型包层材料。例如，使用C+面蓝宝石作为基板、使用GaN作为缓冲层 的情况下，第二导电型包层可以使用GaN系材料、AlN系材料、AlGaN 系材料、AlGaInN系材料、AlGaBInN系材料等。另外，还可以是上述材 料的层积结构。此外，第一导电型包层和第二导电型包层也可以由相同 的材料构成。
第二导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优 选为4×1017cm-3以上，进一步优选为5×1017cm-3以上，最优选为7×1017cm-3 以上。上限优选为7×1018cm-3以下，更优选为3×1018cm-3以下，最优选为 2×1018cm-3以下。另外，此处，第二导电型是p型的情况下，掺杂剂最优 选为Mg。
关于第二导电型包层的结构，图1-1A的一例中给出了由单一层形成 的第二导电型包层的例子，但是第二导电型包层可以由2层以上的层形 成。这种情况下，可以使用例如GaN系材料和AlGaN系材料。另外，还 可以将第二导电型包层的全体制成由不同种类材料的层积结构形成的超 晶格结构。此外，在第二导电型包层内，还可改变上述的载流子浓度。
通常，GaN系材料中，n型掺杂剂是Si且p型掺杂剂是Mg的情况 下，p型GaN、p型AlGaN、p型AlInGaN的结晶性分别不如n型GaN、 n型AlGaN、n型AlInGaN。因此，元件制作中，优选在活性层结构的晶 体生长后实施结晶性差的p型包层的形成，基于该观点，优选第一导电 型是n型、第二导电型是p型。
另外，结晶性差的p型包层(其相当于形成了优选形态时的第二导电 型包层)的厚度优选薄到一定程度。这样的话，实施芯片倒装焊接的该部 分公开的发明中，基板侧成为了主要的光取出方向，所以不必考虑从后 述的第二导电型侧电极侧获取光，从而能够形成大面积的厚膜电极。因 此，如实施正面安装时那样，不必期待第二导电型侧包层中电流向横方 向扩散，从元件结构方面出发，第二导电型侧包层薄到一定程度也是有 利的。但是，过薄的情况下，载流子的注入效率降低，所以其厚度存在 最佳值。第二导电型侧包层的厚度可适当选择，但优选为0.05μm～0.3μm， 最优选为0.1μm～0.2μm。
可以有意地将在第二导电型包层与第二导电型侧电极接触的部分的 载流子的浓度提高，来降低与该电极的接触电阻。
优选第二导电型包层的露出的侧壁是如下结构：除了实现与后述的 第二导电型侧电极接触的第二电流注入区域之外，全部用绝缘层覆盖。
进而，除了第二导电型包层之外，根据需要，第二导电型半导体层 还可以存在不同的层。例如，可以含有用于容易地将载流子注入与电极 连接的部分的接触层。并且，还可以将各层分为组成或形成条件等不同 的2个以上的层来构成第二导电型半导体层。
此外，只要不违反本发明的要点，根据需要还可形成不属于上述类 别的层作为薄膜结晶层。
<第二导电型侧电极>
第二导电型侧电极用于实现与第二导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行了芯片倒装时成为了在发光波长范围的良好 的反射镜，并且进行了芯片倒装时，其通过焊料等实现了与基台等的良 好的接合。基于该目的，可以适当选择材料，第二导电型侧电极可以是 单一的层，也可以是由2层以上的层构成的。通常，为了达到电极所要 求的2个以上的目的，采用2层以上的层构成是常用的。
另外，第二导电型是p型、第二导电型侧包层的第二导电型侧电极 侧是GaN的情况下，作为第二导电型侧电极的构成材料，可以优选含有 Ni、Pt、Pd、Mo、Au中的任一元素或它们的2种以上的元素的材料。该 电极可以是多层结构，至少1层由含上述元素的材料形成，优选各层含 有上述元素并由构成成分(种类和/或比例)不同的材料构成。电极构成材 料优选为金属单质或合金。
特别优选的实施方式中，第二导电型侧电极的p侧包层侧的第一层 是Ni，第二导电型侧电极的与p侧包层侧相反的一侧的表面是Au。此时， Ni的功函的绝对值大，对于p型材料来说比较适合，另外，考虑到对后 述的工艺损害的耐性、安装的适合性等，优选Au作为最外表面的材料。
只要能够注入第二导电型的载流子，第二导电型侧电极就可以与薄 膜结晶层的任意层相接，例如设置第二导电型侧接触层时，可以与该接 触层相接地形成第二导电型侧电极。
<第一导电型侧电极>
第一导电型侧电极用于实现与第一导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行了芯片倒装时成为了在发光波长范围的良好 的反射镜，并且进行了芯片倒装时，其通过焊料等实现了与基台等的良 好的接合。基于该目的，可以适当选择材料。第一导电型侧电极可以是 单一的层，也可以是由2层以上的层构成的。通常，为了达到电极要求 的2个以上的目的，采用2层以上的层构成是常用的。
第一导电型为n型时，n侧电极优选含有Ti、Al、Ag、Mo中任一种 元素或它们的2种以上的元素的材料。该电极可以为多层结构，至少1 层由含有上述元素的材料形成，优选各层含有上述元素并由构成成分(种 类和/或比例)不同的材料构成。电极构成材料优选为金属单质或合金。这 是因为，这些金属的功函的绝对值小。另外，通常Al在n侧电极的与主 要的光取出方向相反的一侧露出。
本发明中，优选所形成的第一导电型侧电极的面积比第一电流注入 区域的面积大，并且第一导电型侧电极和第二导电型侧电极空间上不重 叠。这是重要的，以便在用焊料等对发光元件进行芯片倒装时确保足够 的面积以确保与基台等的充分的密合性，并且确保充分的间隔以防止第 二导电型侧电极和第一导电型侧电极之间因焊料等发生意外短路。
此处，优选第一导电型侧电极与绝缘层相接的部分的宽度中，最窄 的部分的宽度为15μm以上。这是因为，在优选通过光刻工序和剥离 (lift-off)法形成第一导电型侧电极的形成工艺中必须有裕度。
只要能够注入第一导电型的载流子，第一导电型侧电极就可以与薄 膜结晶层的任意层相接，例如设置第一导电型侧接触层时，可以与该接 触层相接地形成第一导电型侧电极。
<绝缘层>
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕“活性层结构等的 薄膜结晶层的侧壁”而发生意外的短路。结构和形状如上文所述。
绝缘层只要是能够确保电绝缘的材料，则可适当选择材料。例如， 优选单层的氧化物、氮化物、氟化物等，具体地说，优选从SiOx、AlOx、 TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx、MgFx 等中选择。这些物质能长期稳定地确保绝缘性。
另一方面，还可以将绝缘层30制成绝缘物的多层膜。此时，由于形 成了电介质多层膜，所以通过适当调整绝缘层内的电介质的折射率，能 够同时表现出对发光元件内产生的光具有较高光学反射率的所谓高反射 涂层的功能。例如，元件的发光波长的中心值为λ的情况下，通过将SiOx 和TiOx以各自的光学厚度层积成λ/4n(此处n为各材料在波长λ下的折射 率)等，能够实现高的反射特性。这种情况下，对元件进行了芯片倒装焊 接时，能够提高向主要的取出方向侧的光的取出效率，可以实现元件的 高功率化、高效率化，同时可以防止焊料等引起的意外短路等，所以这 是非常优选的。
具体地说，分别用R2表示从包含第一导电型包层的第一导电型半导 体层侧向缓冲层垂直入射的该发光元件的发光波长的光被缓冲层反射的 反射率、用R12表示从包含第二导电型包层的第二导电型半导体层侧向 绝缘层垂直入射的该发光元件的发光波长的光被绝缘层反射的反射率、 用R11表示从包含第一导电型包层的第一导电型半导体层侧向绝缘层垂 直入射的该发光元件的发光波长的光被绝缘层反射的反射率、用R1q表 示从包含量子阱层的活性层结构侧向绝缘层垂直入射的该发光元件的发 光波长的光被绝缘层反射的反射率时，所构成的绝缘层满足(式1)R2< R12、(式2)R2这些是为了以电介质多层膜形成的绝缘层作为光学反射镜高效地发 挥功能而优选的范围。另外，从材料的稳定性、折射率的范围方面考虑， 优选电介质膜中含有氟化物，具体地说，优选含有AlFx、BaFx、CaFx、 SrFx、MgFx中的任意物质。
<基台>
基台40具有金属层，同时具有向芯片倒装后的元件进行电流注入和 放热的功能。基台的母材优选是金属、AlN、SiC、金刚石、BN、CuW中 的任意物质。这些材料的散热性优异，能够有效抑制高输出功率的发光 元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、Si、玻璃 等的成本低，作为基台的母材，其利用范围宽，所以是优选的。此外， 从金属中选择基台的母材时，优选用具有耐蚀刻性的电介质等覆盖其周 围。作为金属母材，优选对发光元件的发光波长的反射率高的材料，优 选Al、Ag等。另外，用电介质等覆盖时，优选以各种CVD法形成的SiNx、 SiO2等。
发光元件通过各种焊料、糊料与基台上的金属层接合。为了充分确 保散热性以实现元件的高功率工作和高效率发光，特别优选通过金属焊 料进行接合。作为金属焊料，可以举出In、InAg、PbSn、SnAg、AuSn、 AuGe和AuSi等。这些焊料是稳定的，可以参考使用温度环境等来适当 选择。
另外，也可以将两个以上该部分公开的发明的化合物半导体发光元 件装载在一个基台上，通过自由地改变基台上的金属配线，能够将一个 基台上的各发光元件并联连接或串联连接，或者混联连接。
〔部分A公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。 对代表性的形态的制造方法进行说明。
<制造方法的实施方式1>
制造方法的实施方式1中，以图1-1A所示的发光元件为主进行说明， 并对图1-1C和图1-1D所示的发光元件的制造方法进行说明。如图1-5 所示，首先准备基板21，通过薄膜晶体生长，在其表面依次进行缓冲层 22、光均一化层23、第一导电型包层24、活性层结构25和第二导电型 包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是， 也可以用MBE法、PLD法、PED法、VPE法、LPE法等以形成全部的 薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适 当变更。另外，薄膜结晶层形成后，可以实施各种处理。需要说明，本 说明书中，所记载的“薄膜晶体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图1-1A、图1-1B、图1-3A所示的 形状，本发明中优选如图1-5所示形成第二导电型侧电极27。即，优选 在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型侧 电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极27 的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对 在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系 材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降低。例 如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序 时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体生长之 后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、 或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流 注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电 极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续处理，受到工艺损害的可能性也 低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处理 工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图1-6所示，使第一导电型包层 24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层 结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工 序中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注 入的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在 接触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图1-7所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 如果装置间分离槽一直形成到光均一化层和缓冲层的合层的中途，则可 以在第一导电型包层的侧壁上形成绝缘层，从而能够确保针对焊料等的 包绕的绝缘性(发光元件制作完成后的形态参见图1-1C和图1-1D)。此时， 槽底面形成在光均一化层和缓冲层的合层的中途，其在发光元件端成为 端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的面。需要说明， 槽底面在元件分离时接受划线等处理，因而对于元件分离后的端部阶梯 面来说，作为面的平面性和与层方向的平行性多数情况下不高。另外， 未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部、以及光均一化层23 和缓冲层22的至少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层 的总和有时为3～7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图1-16所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序，可以形成如图1-7所示的装置间分离槽 13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图1-16所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图1-8所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图1-9A所示，除去绝缘层30的规定部分，在第二导电型 侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一 导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离 槽13内形成去除了绝缘层的划线区域14。除去第二导电型侧电极27上 的绝缘层30时，按照第二导电型侧电极的周边部分覆盖有绝缘层的方式 进行去除。即第二导电型侧电极露出部分的表面积比第二电流注入区域 的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防 止发生由焊料引起意外的短路等，第二导电型侧电极的一部分覆盖有绝 缘层，在覆盖有绝缘层的部分的宽度中，最窄的部分的宽度(L2W)如前所 述，优选为15μm以上。进一步优选为100μm以上。绝缘层覆盖的第二 导电型侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一 导电型侧电极等其他部分的意外短路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
对于划线区域14的宽度，均如前所述，以能够得到规定的Lws的方 式进行设定。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划 线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。需要说 明，装置间分离槽一直形成到光均一化层和缓冲层的合层的中途的情况 下，利用上述工艺来堆积绝缘膜时，绝缘膜堆积在槽底面而不是堆积在 基板面，虽然在这点上是不同的，但可以采用同样的工艺。
接着，如图1-10所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与基 台等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极和 第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与绝 缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使其 在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工序 和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或者含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过在形成层积结构的 最终阶段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n 型的情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电 极材料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样 在形成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻 处理。蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简 便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理 时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性 比较高，所以也有可能引入包括氧化在内的损害。因此，本发明中，在 形成绝缘层后并且除去了绝缘层的预定的不需要的部分后进行第一导电 型侧电极的形成，这在减少对电极的损害方面是有效的。
如此形成图1-10的结构后，为了将各化合物半导体发光元件分成一 个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
另外，也存在装置间分离槽一直形成到光均一化层与缓冲层的合层 的中途的情况，这种情况下，也使用装置间分离槽，利用金刚石划线对 基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
本发明中，进行元件间分离工序时，装置间分离槽中不存在影响性 能的薄膜结晶层，所以没有向薄膜结晶层引入工艺损伤。并且，由于在 划线区域也不存在绝缘层，所以划线时不会产生绝缘层的剥离等。
造伤(划线)结束后，优选将化合物半导体发光元件在截断工序中分割 成一个个的装置，优选通过焊料等将其安装在基台上。
如上进行操作，制作完成图1-1A所示的发光元件。同样地，也能制 造图1-1C和图1-1D中所示的发光元件。
该制造方法中，如上述说明的那样，优选依次实施薄膜结晶层的形 成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序和第二蚀刻工序)、 绝缘层的形成、绝缘层的除去(第二导电型侧电极露出部分的形成、第一 电流注入区域的形成、划线区域的形成)、第一导电型侧电极的形成，通 过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有损 害并且第一导电型侧电极也没有损害的发光元件。所以，装置形状反映 了工序流程。即，该发光元件内部存在依次层积第二导电型侧电极、绝 缘层、第一导电型侧电极得到的结构。即，第二导电型侧电极与第二导 电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层， 第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧 电极与第一导电型侧包层(或其他的第一导电型薄膜结晶层)之间，存在具 有绝缘层的部分，该绝缘层存在于电极外围部分。
<制造方法的实施方式2>
制造方法的实施方式2中，以图1-2A所示的发光元件为主进行说明， 并对图1-2C、图1-2D和图1-2E所示的发光元件的制造方法进行说明。 实施方式2中，到绝缘层30的形成工序之前与实施方式1相同(图1-5～ 图1-8)。其后，在实施方式1中仅除去基板面(槽底面)的装置间分离槽的 包含中央部的区域，但在实施方式2中，如图1-9B所示，将装置间分离 槽13内在基板21上(即，槽底面)的绝缘层30全都除去，并且除去在槽 内的侧壁上形成的绝缘层的基板侧(即，槽底面侧)的绝缘层以设置不形成 绝缘层部分15。作为形成方法，可以为如下工艺。首先，通过光刻形成 具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀剂掩模，接 着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，从而除去装置间分离 槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，从而发生了 侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了如图1-9B 所示在基板侧的侧壁上不存在绝缘层的形状。
除去绝缘层后露出的侧壁是缓冲层的侧壁的至少基板侧的部分，某 些实施方式下，可以使缓冲层22的侧壁全部露出，也可以露出到光均一 化层23的侧壁的至少一部分。露出到光均一化层23的侧壁的一部分的 情况下，在图1-2A中，缓冲层的侧壁露出，图1-2A中的不形成绝缘层 部分达到光均一化层23的侧壁。不存在绝缘层的露出的侧壁优选为未掺 杂层的侧壁。这是因为，实施芯片倒装时，万一与基台接合用的焊料等 附着在侧壁上，也不会发生意外的电短路。这样的绝缘层的除去形状是 优选的形状，这是因为，这种形状特别是在发光元件的制造工序中，在 除去基板时，不会发生绝缘层随基板的除去而被剥离等的不希望的情况。 另外，蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁 面之中仅有基板部分露出而缓冲层被覆有绝缘层。
与实施方式1相同，第二导电型侧电极露出部分37、第一电流注入 区域36和不形成绝缘层部分15的形成可以分别进行，但通常同时利用 蚀刻来形成这些部分。
其后，可以通过与实施方式1同样的工艺完成图1-2A所示的发光元 件。
制造方法的实施方式2中，与实施方式1相同，装置间分离槽没有 达到基板的形态也是优选的形态。例如，如果装置间分离槽形成到光均 一化层和缓冲层的合层的中途，则可以在第一导电型包层的侧壁上形成 绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完成后的形 态为图1-2C、图1-2D和图1-2E。)。此时，槽底面形成在光均一化层和 缓冲层的合层的中途，其在发光元件端成为端部阶梯面。槽底面是含有 能以蚀刻得到的程度的凹凸的面。另外，未被绝缘层被覆而从侧壁露出 的层优选具有高的绝缘性。另外，堆积绝缘膜30时，堆积在槽底面而不 是堆积在基板面，虽然这点上是不同的，但可以采用同样的工艺进行堆 积。其他与实施方式2相同地操作，也可以制造图1-2C、图1-2D和图 1-2E所示的发光元件。图1-2D和图1-2E的形状的不同可以通过调整侧 蚀的时间等来控制。
利用实施方式2的工艺(和其变形工艺)制造的发光元件也是形成了 覆盖侧壁的绝缘层未达到发光元件端的形状的装置，保证了不发生绝缘 层的剥离，并且通过用绝缘性高的材料构成露出的层，从而也成为与图 1-1A的形态的发光元件相同的可靠性高的装置。
<<部分B>>
部分B公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从上述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述缓冲层和上述第一导电型半导体 层之间具有光均一化层，该光均一化层使从光取出面射出的光的均一性 提高；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述光均一化层的一部分一同构成后退侧壁面， 且与上述光均一化层没有后退的非后退侧壁面之间形成端部阶梯面；或 者，上述光均一化层的全部和上述缓冲层的一部分一同构成后退侧壁面， 且与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
或者具有下述(ii)形状时，上述绝缘层从上述缓冲层的中途或上述光 均一化层的中途开始被覆上述后退侧壁面，而在上述缓冲层的至少主要 的光取出方向部分没有形成上述绝缘层，所述(ii)形状为：上述光均一化 层和缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
并且，所述化合物半导体发光元件还具有支持上述发光元件的支持 体，上述第一导电型侧电极和上述第二导电型侧电极被连接在该支持体 上。
2.如上述1所述的发光元件，其特征在于，所述发光元件具有绝缘 层，
对于上述薄膜结晶层的后退侧壁面，具有下述(ii)形状：
(ii)上述光均一化层和缓冲层一同构成后退侧壁面，而不存在端部阶 梯面；
所述绝缘层从上述缓冲层的中途或从上述光均一化层的中途开始被 覆上述后退侧壁面，而在上述缓冲层的至少主要的光取出方向部分没有 形成所述绝缘层。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，上述光均一 化层的全部和上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成上述绝缘层，
其中，上述绝缘膜也被覆上述光均一化层和上述缓冲层的后退侧壁 面的至少一部分，但是上述绝缘膜没有形成在端部阶梯面上。
4.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有所述(i)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，上述光均一 化层的全部和上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成上述绝缘层，
其中，上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与上述第一导电型半导体层的侧壁后退面成一平面的面上。
5.如上述4所述的发光元件，其特征在于，上述缓冲层中，构成侧 壁面上未被覆有上述绝缘层的部分的层为未掺杂型。
6.如上述1～5任一项所述的发光元件，其特征在于，上述光均一 化层是作为上述薄膜结晶层的一部分而设置在上述基板与上述第一导电 型包层之间的层。
7.如上述1～6任一项所述的发光元件，其特征在于，上述光均一 化层的平均折射率以noc表示、上述第一导电型半导体层的平均折射率以 n1表示、上述缓冲层的平均折射率以nbf表示时，满足n18.如上述1～7任一项所述的发光元件，其特征在于，设上述发光 元件的发光波长为λ(nm)、上述光均一化层在发光波长下的平均折射率为 noc、第一导电型半导体层在发光波长下的平均折射率为n1、上述光均一 化层的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层的相 对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
9.如上述8所述的发光元件，其特征在于，所选择的toc还满足
10.如上述1～9任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
11.如上述1～10任一项所述的发光元件，其特征在于，上述光均一 化层为2个以上的层的层积结构。
12.如上述1～11任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
13.如上述1～12任一项所述的发光元件，其特征在于，上述第二 导电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
14.如上述13所述的发光元件，其特征在于，上述L2w为100μm以 上。
15.如上述1～14任一项所述的发光元件，其特征在于，上述第一 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、 Ag、Mo和它们的2种以上的组合组成的组中的元素。
16.如上述1～15任一项所述的发光元件，其特征在于，上述第二 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、 Pd、Mo、Au和它们的2种以上的组合组成的组中的元素。
17.如上述1～16任一项所述的发光元件，其特征在于，上述绝缘 层为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
18.如上述1～17任一项所述的发光元件，其特征在于，上述绝缘 层为由2个以上的层构成的电介质多层膜。
19.如上述18所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
20.如上述19所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
21.如上述1～20任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光 元件的发光波长的光被上述光均一化层反射的反射率、用R12表示从上 述第二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波 长的光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层 侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反 射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的 该发光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所 述绝缘层满足下述所有的条件，
(式1)R2(式2)R2(式3)R222.如上述1～21任一项所述的发光元件，其特征在于，上述薄膜 结晶层是在选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3 和MgO组成的组中的基板上进行成膜而形成的。
23.如上述1～22任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
24.如上述1～23任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
25.如上述1～24任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
26.如上述1～25任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料接合在具有金属层的支 持体上。
27.如上述26所述的发光元件，其特征在于，上述第一导电型侧电 极和上述第二导电型侧电极与上述支持体的金属层的接合仅通过金属焊 料或通过金属焊料和金属凸块(bump)来实施。
28.如上述26或27所述的发光元件，其特征在于，上述支持体的 母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的 组中。
29.如上述26～28任一项所述的发光元件，其特征在于，在上述支 持体的装置间的分离部分没有形成金属层。
30.如上述2所述的发光元件，其特征在于，上述基板的光取出侧 的表面不是平坦的。
31.如上述3所述的发光元件，其特征在于，上述缓冲层的光取出 侧的表面不是平坦的。
32.如上述2所述的发光元件，其特征在于，在上述基板的光取出 侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述 基板向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与 空间的界面反射的反射率时，满足R433.如上述3所述的发光元件，其特征在于，在上述缓冲层的光取 出侧设置有低反射光学膜，使得在用R3表示从上述光均一化层向缓冲层 侧垂直入射的该发光元件的发光波长的光被缓冲层反射的反射率、用R4 表示从上述缓冲层向光取出侧的空间垂直入射的该发光元件的发光波长 的光被缓冲层与空间的界面反射的反射率时，满足R4根据该部分公开的发明，能够提供一种倒装芯片安装型的半导体发 光元件，该发光元件能进行蓝色或紫外发光，其功率高、效率高、且光 取出面的明亮度均一性高。
该部分公开的发明的结构中，由于排除了在制造工艺中各工序下的 工艺损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分B的发明的实施方式的说明〕
下面更详细地说明该部分的发明。
图2-1A、图2-2A、图2-3A中，给出了该部分公开的发明的化合物 半导体发光元件(以下仅称为发光元件)的代表性的例子。图2-1B和图 2-3B是为了进行说明而分别省略了图2-1A和图2-3A的一部分的图。图 2-4A、图2-4B是表示制作中途的形状的图，用于详细说明发光元件的结 构。下面参照图2-1A～图2-4B进行说明。
如图2-1A、图2-2A和图2-3A所示，该部分公开的发明的发光元件 在基板21上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第 一导电型侧电极28，所述化合物半导体薄膜结晶层具有缓冲层22、光均 一化层23、包含第一导电型包层24的第一导电型半导体层、包含第二导 电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导 体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与支持体 40上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图2-1A、图2-2A和图2-3A所示，将第一导电型 侧电极28和第二导电型侧电极27相对于基板面进行投影时，其投影不 重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
本发明的发光元件可以取在(I)发光元件的端部的阶梯形状、(II)发光 元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元件的端部的 阶梯形状，基于制造工序中为了进行元件分离而形成装置间分离槽时的 蚀刻深度，大的方面分为(i)蚀刻到光均一化层的中途、(ii)蚀刻到缓冲层 的中途、(iii)蚀刻到基板面(或更深)，有这三种选择。另外，装置间分离 槽的壁面在元件分离后较元件端向后退，所以本发明中将装置间分离槽 形成时作为侧壁面而露出的面相对于元件分离后的元件而言称为“后退 侧壁面”。另外，将通过元件分离而显露在元件端的侧壁面称为“非后退 侧壁面”。于是，在发光元件的端部，在后退侧壁面和非后退侧壁面之间 形成阶梯面，所以将其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(iii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：光均一化层的一部分一同构成后退侧壁面， 其余(主要的光取出方向侧)的光均一化层的侧壁成为非后退侧壁面，在光 均一化层端存在端部阶梯面。同样，(ii)中，形成在缓冲层端存在端部阶 梯面的形状。(iii)中，光均一化层和缓冲层这两层的侧壁都构成后退侧壁 面(用于形成装置间分离槽的侧壁面)，因此，元件制作完成后不存在基板 的该部分公开的发明中，不存在端部阶梯面。此外，即使在(iii)的情况下， 与不形成装置间分离槽而被分离的元件端面相比，装置间分离槽的壁面 也向后退，所以本发明中统一称为“后退侧壁面”。
与(i)对应的是图2-2A、图2-3A(图2-3B)。与(ii)对应的形状是图2-2B、 图2-2C、图2-3C。与(iii)对应的是图2-1A(图2-1B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 2-3A(图2-3B)、图2-3C。与(ii)对应的是图2-1A(图2-1B)、图2-2A(图2-2B)、 图2-2C。
需要说明，该部分公开的发明中，由于制造工序中除去生长基板， 所以除去基板时绝缘膜附着在基板上的形态不是优选的。因此，在上述 的组合中，如下组合是不包括在该部分公开的发明中的形态：(I)发光元 件的端部的阶梯形状为(iii)光均一化层和缓冲层这两层都没有阶梯的形 状、(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽底面的形状。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状依次分为第1方式：(ii)绝缘膜从槽底面脱离的形状、第2方 式：(i)绝缘膜附着在槽底面的形状，来进行说明。
其中，绝缘膜没有达到主要的光取出方向的缓冲层端，这在该部分 公开的发明的发光元件中是相同的。
〔第1方式〕
属于第1方式的形态示于图2-1A～图2-2C。首先，作为具有代表性 的形态，使用图2-1A进行说明。如图2-1A所示，该部分公开的发明的 发光元件在主要的光取出方向不具有基板。绝缘层30被覆了除去薄膜结 晶层后露出的侧壁面之中的至少第一导电型半导体层(图中为第一导电型 包层24)、活性层结构25和第二导电型半导体层(图中为第二导电型包层 26)的侧壁面。另外，在缓冲层22的侧壁面的至少主要的光取出方向侧存 在没有被绝缘层覆盖的不形成绝缘层部分15，某些情况下，该不形成绝 缘层部分15可以遍及缓冲层22的侧壁面的全部。甚至其可以遍及光均 一化层23的侧壁面的一部分或全部。这样，该部分公开的发明的发光元 件中，在缓冲层的主要的光取出方向侧的元件端没有存在绝缘层。这一 点，在其他实施方式的在缓冲层或光均一化层具有端部阶梯面的情况中 也相同。
另外，未被绝缘层覆盖的不形成绝缘层部分15的缓冲层优选为没有 进行掺杂的未掺杂层。另外，不形成绝缘层部分15达到光均一化层23 时，优选光均一化层23的没有形成绝缘层的部分为没有进行掺杂的未掺 杂层。只要露出的部分为绝缘性高的材料，就不会产生焊料的包绕引起 的短路等，成为可靠性高的元件。
该结构在制造工序中途的元件分割前经过图2-4A所示的形状。在制 造工序中途，绝缘层30从装置间分离槽13的槽内的基板面(槽底面)和邻 接基板面(槽底面)的槽侧壁面的不形成绝缘层部分15被除去。对于该部 分公开的发明，在制造工序中基板21被剥离。此时，由于绝缘层30不 与基板21相接，所以在基板剥离时不产生绝缘层的剥离。因此，在确保 切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结晶 层造成损伤。
其结果，得到的分离后的发光元件中，如图2-1A的A部分所示， 在缓冲层22的壁面的主要的光取出方向侧存在没有被绝缘层覆盖的不形 成绝缘层部分15。也就是说，通过制成该形状，能够确保在薄膜结晶层 的侧面不产生绝缘层的剥离，其结果，该发光元件即使有焊料的包绕， 也能防止发生意外的短路，并且不会对薄膜结晶层造成损伤，因而，成 为发光元件的功能没有受到损害的可靠性高的元件。
进而，如图2-1B的B部分所示，绝缘层30与第一导电型侧电极28 的基板侧(主要的光取出方向侧)的一部分相接。即，在第一导电型侧电极 28与第一导电型半导体层(本实施方式中为第一导电型包层24)之间的一 部分存在绝缘层。其结果，第一导电型侧电极28的面积大于第一电流注 入区域36的面积。如图2-1B所示，第一导电型侧电极与绝缘层相接的 部分的宽度中，最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特 别优选为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。 通常只要L1w为5μm以上，就能够确保光刻工序和利用剥离法的工序裕 度。
进而，如图2-1B的C部分所示，绝缘层30覆盖第二导电型侧电极 27的支持体侧(主要的光取出方向的相反侧)的一部分。即，第二导电型 侧电极27的电极露出部分37的面积小于第二导电型侧电极27的面积， 第二电流注入区域35的面积等于第二导电型侧电极27的面积。如图2-3 所示，从第二导电型侧电极的周边覆盖绝缘层的宽度中，最窄的部分的 宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特 别优选为100μm以上。被绝缘层覆盖的第二导电型侧电极的面积大时， 特别能够降低由金属焊料引起的与例如第一导电型侧电极等其他部分发 生的意外短路。并且，L2w通常为2000μm以下，优选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的支持体侧(主 要的光取出方向的相反侧)的表面露出部分通常如图所示那样也被绝缘层 30被覆以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
进而，该部分公开的发明的元件在第一导电型半导体层(该形态中为 第一导电型包层24)的光取出方向具有光均一化层23。光均一化层具体如 后所述，其具有适度的光封闭效果，活性层结构25发出的光分布在整个 光均一化层上，而不是局部存在。因此，从光取出面50b观察时，由于 第一导电型侧电极28的取出，在与没有活性层的非发光部对应的区域也 有光分布，并且即使在活性层的发光中存在不均，光也可以均一化地进 行分布。进而，由于光均一化层23的周围被绝缘膜30被覆，所以通过 提高绝缘层30对发光波长的反射率，可以提高光均一化层内的光封闭效 果，进而可以提高面内均一性。
〔第1方式之二〕
属于第1方式的其他形态通过图2-2A～图2-2C来说明。与图2-1A 的形态不同之处在于，图2-1A的发光元件中，(I)发光元件的端部的阶梯 形状为(iii)光均一化层和缓冲层这两层都没有阶梯的形状，与此相对，图 2-2A～图2-2C所示的发光元件中，则为(i)在光均一化层端具有基于装置 间分离槽的端部阶梯面的形状、或(ii)在缓冲层端具有基于装置间分离槽 的端部阶梯面的形状。
该形状是通过将装置间分离槽一直形成到光均一化层的中途或缓冲 层的中途而制造的，其结果，制作完成的装置中，至少第一导电型半导 体层、活性层结构和第二导电型半导体层与装置端相比向内侧后退，构 成后退侧壁面，从而在其与元件端壁面(非后退侧壁面)之间存在端部阶梯 面。
图2-2A中给出了装置间分离槽形成到光均一化层23的中途而制造 的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一部 分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途开 始，壁面退到元件端之后，并且与第二导电型半导体层的侧壁面一同构 成了后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之 间存在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部露 出。因而，光均一化层的端部阶梯面也没有被绝缘层被覆，并且后退侧 壁面中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要的光取出 方向侧。
图2-2B中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一 直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 并且与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离 槽的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽 的底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)没有被覆绝 缘层，并且端部阶梯面也没有被绝缘层被覆，进而，后退侧壁面(装置间 分离槽的侧壁)中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要 的光取出方向侧。该例中，不形成绝缘层部分15仅存在于缓冲层，光均 一化层23被绝缘膜30被覆。图2-2C也是装置间分离槽一直形成到缓冲 层22的中途而制造的发光元件的一例。如该图所示，不形成绝缘层部分 15从缓冲层22延伸到光均一化层23，缓冲层的侧壁全都露出。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图2-1A的形态的发光元件相同的可靠性高 的装置。
〔第2方式〕
第2方式中，(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽 底面的形状。对于图2-3A的发光元件，如图2-4B所示，在元件分割前， 装置间分离槽一直形成到光均一化层23的中途，绝缘层30并没有覆盖 装置间分离槽13的整个槽底面，而是在槽底面形成了无绝缘层30的划 线区域14。因此，制造工序中通过划线、切断等分离元件时，只要切断 缓冲层和光均一化层即可，不会对薄膜结晶层之中与器件性能相关的层 即第一导电型半导体层、活性层结构和第二导电型半导体层造成直接损 伤。另外，由于从槽底面的无绝缘层的划线区域进行分割，所以不会产 生绝缘层的剥离，因而在确保切实的绝缘性的基础上，不会因绝缘层剥 离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，如图2-3A、图2-3B的A部 分所示，绝缘层并没有将在光均一化层形成的端部阶梯面(槽底面)的整个 面覆盖，而是从距元件端仅Lws的位置开始覆盖内侧的基板面。从划线区 域14的宽度的中央分割时，未覆盖绝缘层的距离Lws在制造的波动等的 范围内与划线区域14的宽度的大致1/2对应。即，通过制成该形状，能 够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结果，该发光元件 即使有焊料的包绕，也能防止发生意外的短路，并且不会对薄膜结晶层 造成损伤，因而，成为发光元件的功能没有受到损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
图2-3C所示的发光元件是装置间分离槽如图2-4C所示那样一直形 成到缓冲层22的中途并且将形成于槽底面的绝缘膜的包含槽中央区域的 划线区域14中的部分除去而制造的形态。
对于第2方式的发光元件，通过用绝缘性高的材料构成露出的层， 也可以制成与图2-1A的形态的发光元件相同的可靠性高的装置。并且， 第2方式的其他部分的形状也与第1方式相同。
下面，更详细的说明构成装置的各部件和结构。
<基板>
部分B公开的发明中，在制作完成的发光元件上不保留基板。选择 能使半导体层在其上生长的基板，并使用最终能除去的基板。基板不必 是透明的，但优选在制造工序利用后述的激光剥离来剥离基板时透过该 特定波长的激光。还优选该基板是电绝缘性基板。这是因为，制造工序 中，同样通过激光剥离法来剥离基板时，导电性基板由于其自由电子导 致产生吸收等，因此难以采用这样的基板剥离方法。
上述的部分A中说明的基板材料都可以在部分B的发明中使用。作 为具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在 其上进行薄膜晶体生长，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。 特别是使用GaN基板时，从电阻的观点和结晶性的角度出发，优选在使 用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3以下，更优选为 1×1017cm-3以下。除去基板时，如果以化学蚀刻为前提，优选能够容易地 用盐酸等除去的ZnO。
另外，也能够使用倾斜基板这一点、可以在基板上预先实施化学蚀 刻或热处理等这一点、以及可以有意地使基板上带有凹凸这一点等也与 部分A所说明的相同。
该实施方式中的一种实施方式中，一般来说基板的厚度在装置作成 初期通常为250～700μm左右，以确保半导体晶体生长、元件制作工艺中 的机械强度。使用基板进行必要的半导体层生长后，通过例如研磨、蚀 刻或激光剥离等除去基板。特别是在通过激光剥离等光学方法剥离基板 时，优选在薄膜晶体生长时使用两面研磨基板。这是因为，如果使用单 面研磨基板，则从没有进行薄膜晶体生长的面照射的激光等从粗糙面入 射，激光剥离时需要较大的激光输出功率，而该较大的激光输出功率对 于两面研磨基板来说是不需要的。
<缓冲层>
关于缓冲层，部分A中说明的事项也都可以适用于部分B的发明。 由于该部分的发明中不保留基板，所以对优选的事项进一步进行说明。
如已说明的内容所述，在制作完成的元件中，缓冲层的侧壁面的至 少光取出方向(缓冲层成膜时的基板侧)附近没有被绝缘层被覆。
另外，为了将光封闭在后述的光均一化层中进行波导，在发光元件 的发光波长下缓冲层的折射率为光均一化层的平均折射率以下，优选小 于光均一化层的平均折射率。缓冲层的物理厚度优选大于4λ/nbf，其中， λ(nm)表示发光元件的发光波长，nbf表示缓冲层的平均折射率。
另外，由于在制造工序中除去了基板，所以缓冲层成为主要的光取 出面。如上所述，作为剥离基板的一种方法，可以举出使用对基板透明 但缓冲层有吸收的光，对缓冲层的一部分进行光学分解，从而剥离基板 的方法。采用这种方法的情况下，选择适合该方法的材料。例如基板为 蓝宝石、缓冲层为GaN的情况下，可以实施下述激光剥离：从没有进行 薄膜晶体生长的基板侧照射具有248nm的振荡波长的准分子激光，将缓 冲层的GaN分解成金属Ga和氮，从而剥离基板。
该部分公开的形态中，由于在主要的光取出方向不存在基板，所以 优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂层或者低反 射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实 现高功率化、元件的高效率化。此处，优选在缓冲层的光取出侧设置低 反射光学膜，使得以R3表示从后述的光均一化层向缓冲层侧垂直入射的 该发光元件的发光波长的光被缓冲层反射的反射率、以R4表示从上述缓 冲层向光取出侧的空间垂直入射的该发光元件的发光波长的光被缓冲层 与空间的界面反射的反射率时满足R4缓冲层的主要的光取出方向的面也优选为非平坦的面或者粗糙面。 由此，可以高效率地取出量子阱层内发出的光，这从元件的高功率化、 高效率化的角度出发是优选的。此处，设元件的发光波长为λ(nm)时，对 于缓冲层的粗糙面的粗糙程度，优选平均粗糙度Ra(nm)满足λ/5(nm)< Ra(nm)<10×λ(nm)，更优选满足λ/2(nm)该形态下，缓冲层的至少一部分在装置端露出。因此，优选至少露 出部分为未掺杂部分，这是因为，这样可以抑制装置组装时的焊料等引 起的绝缘不良。
<光均一化层>
该部分的发明所采用的光均一化层与部分A中记载的相同。
<第一导电型半导体层和第一导电型包层>
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分 A记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分A记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分 A记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分A所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分A所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分A所记载的相同。
<支持体>
该部分的发光元件中，由于不存在基板，所以支持体所要求的功能 与部分A中说明的基台多少有些不同之处。
支持体40是必须的，基板剥离时，其起到薄膜结晶层的支持体的作 用，另外，非常优选该支持体还同时具有元件完成后的电流的导入和散 热的功能。基于该观点，支持体的母材优选选自金属、AlN、SiC、金刚 石、BN和CuW组成的组。这些材料的散热性优异，能够有效抑制高功 率的发光元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、 Si、玻璃等的成本低，作为支持体的母材，其利用范围宽，所以是优选的。 另外，在后述的去除基板时，通过激光照射，将薄膜结晶层的一部分分 解成金属Ga和氮，此时，优选实施湿蚀刻除去金属Ga，并优选此时支 持体是不被蚀刻的材质。需要说明，从金属中选择支持体的母材时，优 选用具有耐蚀刻性的电介质等覆盖其周围。作为金属母材，优选在发光 元件的发光波长下的反射率高的材料，并优选Al、Ag等。另外，用电介 质等覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
从还同时具有元件完成后的电流的导入和散热的功能的观点出发， 支持体优选在母材上具有导入电流用的电极配线，并且在该电极配线上 安装装置的部分具有适宜装置和支持体接合用的粘结层。此处，粘结层 可以使用含有Ag的糊料、金属凸块等，从散热性的观点出发，非常优选 由金属焊料构成粘结层。与含有Ag的糊料、金属凸块等相比，金属焊料 能够实现散热性绝对优异的芯片倒装。此处，作为金属焊料，可以举出 In、InAg、InSn、SnAg、PbSn、AuSn、AuGe和AuSi等。特别优选AuSn、 AuSi、AuGe等高熔点焊料。这是因为，注入大电流以使发光元件超高功 率工作时，元件附近的温度上升到200℃左右，因此，焊料的熔点方面， 更优选具有高于驱动时的元件温度的熔点的金属焊料。另外，有时为了 消除芯片倒装时元件的高低差，优选使用凸块并用金属焊料填埋其周围 来进行接合。
另外，通常，如后所述通过分割支持体进行元件分离，所以优选在 制作完成的发光元件中，在支持体40的周边存在无金属配线的分离区域。 如图2-5所示，将无金属配线的区域的宽度设定为LWSPT2(图2-5中用 LWSPT2(left)表示左侧、用LWSPT2(right)表示右侧。)时，在制作完成的元件中 LWSPT2大于0即可，如下文所述，根据分离工序中采用何种手法，优选的 范围不同。
通过划线进行分离时，LWSPT2通常为10μm以上、优选为15μm以上。 因此，对于分离区域47，优选将2LWSPT2设定为30μm以上。并且，过大 会造成浪费，所以2LWSPT2通常为300μm以下，优选为200μm以下。
另外，通过切割进行分离时，LWSPT2通常为100μm以上、优选为500μm 以上。因此，对于分离区域47，优选将2LWSPT2设定为1000μm以上。并 且，由于过大会造成浪费，所以2LWSPT2通常为2000μm以下，优选为 1500μm以下。
此外，不分割支持体的实施方式也是可行的，例如可以将2个以上 的发光元件安装在一个支持体上。通过自由地改变支持体上的金属配线， 能够将一个支持体上的各发光元件并联连接或串联连接，或者混联连接。
〔部分B公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<第1方式的发光元件的制造方法>
制造方法的一例中，如图2-7所示，首先准备基板21，在其表面通 过薄膜晶体生长依次进行缓冲层22、光均一化层23、第一导电型包层24、 活性层结构25和第二导电型包层26的成膜。优选使用MOCVD法。但 是，也可以使用MBE法、PLD法等以形成全部的薄膜结晶层或者一部分 薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结 晶层形成后，可以实施各种处理。需要说明，本说明书中，所记载的“薄 膜晶体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图2-1A～图2-2C所示的形状，该 部分公开的发明中优选如图2-7所示形成第二导电型侧电极27。即，优 选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型 侧电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极 27的形成。这是因为，作为优选的实施形态，第二导电型是p型的情况 下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，也同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27后，如图2-8所示，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图2-9所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 如果装置间分离槽一直形成到光均一化层和缓冲层的合层的中途，则能 够在第一导电型包层的侧壁上形成绝缘层，从而能够确保针对焊料等的 包绕的绝缘性(发光元件制作完成后的形态参见图2-2A～图2-2C。)。此 时，槽底面形成在光均一化层和缓冲层的合层的中途，其在发光元件端 成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的面。需要 说明，槽底面在元件分离时接受划线等处理，因而对于元件分离后的端 部阶梯面来说，作为面的平面性和与层方向的平行性多数情况下不高。 另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部、以及光均一化层23 和缓冲层22的至少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层 的总和有时为3～7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻的耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图2-19所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如图2-9所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图2-19所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断来进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图2-10所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图2-11所示，除去绝缘层30的规定部分，在第二导电型 侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一 导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离 槽13内形成从基板面和侧壁上去除了绝缘层的不形成绝缘层部分15。
除去第二导电型侧电极27上的绝缘层30时，按照第二导电型侧电 极的周边部分覆盖有绝缘层的方式进行去除。即第二导电型侧电极露出 部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序 特别是光刻工序的裕度或者为了防止发生由焊料引起的意外的短路等， 第二导电型侧电极的一部分覆盖有绝缘层，在覆盖有绝缘层的部分的宽 度中，最窄的部分的宽度(L2W)如前所述，优选为15μm以上。进一步优 选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能 够降低由金属焊料引起的与例如第一导电型侧电极等其他部分的意外短 路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不 形成绝缘层部分15的形成可分别进行，但通常同时通过蚀刻形成这些部 分。
需要说明，为了将装置间分离槽内的基板附近的侧壁部分的绝缘层 除去来设置不形成绝缘层部分15，例如可通过下述的工艺来形成所述部 分15。首先，通过光刻形成具有与装置间分离槽13的面积大致相等或略 小的开口的抗蚀剂掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿 蚀刻，从而除去装置间分离槽内的基板面上的绝缘层。其后，进一步继 续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀 刻剂除去，得到了如图2-11所示那样在装置间分离槽附近不存在绝缘层 的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁 优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接 合用的焊料等附着在侧壁上，也不会发生意外的电短路。这样的绝缘层 的除去形状是优选的形状，这是因为，这种形状特别是在发光元件的制 造工序中，在除去基板时，不会发生绝缘层随基板的除去而被剥离等的 不希望的情况。
接着，如图2-12所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与支 持体等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极 和第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与 绝缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使 其在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工 序和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
该制造方法中，第一导电型侧电极是通过在形成层积结构的最终阶 段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n型的 情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，在减少对电极的损害方面是有效的。
如此形成图2-12的结构后，进行除去基板的前准备。通常首先将图 2-12所示的结构作为晶片整体与支持体40接合，或者将其一部分与支持 体40接合。这是因为，整个薄膜结晶层最多也就是15μm左右的厚度， 所以剥离基板后，机械强度变得不足，仅以这种强度自承则很难承受后 续的工序。支持体的材料等如上所述。
如图2-13所示，上述结构利用例如金属焊料42连接在支持体40上 的金属层41(电极配线等)上，进行安装。
此时，本发明的发光元件中，第二导电型侧电极27和第一导电型侧 电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电 流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的 散热性，因此是优选的。另外，绝缘层没有保护缓冲层的至少一部分、 特别是未掺杂部分，除此之外，其他的薄膜结晶层的侧壁均被绝缘层保 护，因此，即使存在焊料的渗出等，也不会在薄膜结晶层内例如活性层 结构侧壁中发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研 磨、蚀刻、激光剥离等任何方法。对蓝宝石基板进行研磨的情况下，可 以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。 此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜晶体生长部 分的情况下，可以实施如下的激光剥离：使用具有透过蓝宝石基板并在 例如缓冲层使用的GaN中有吸收的248nm的KrF准分子激光，从蓝宝石 基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，从而剥离基板。 在图2-14中示意性地给出通过激光剥离将基板21剥离的状态。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl 等蚀刻剂，通过湿蚀刻除去基板。
该部分公开的发明中，不存在绝缘层与基板相接的部分。所以实施 基板剥离时，不会随之产生绝缘层的剥离等。
其后，如图2-14所示，在与存在装置间分离槽之处对应的分离区域 47，将发光元件与支持体一同分离，得到单个的发光元件。此处，优选 支持体的分离区域不存在金属配线。此处是因为存在金属配线时，难以 实施装置间的分离。
在切断支持体的分离区域部分时，根据母材，可以选择切割、划线 和截断等适当的处理。并且，装置间分离槽一直形成到光均一化层和缓 冲层的合层的中途的情况下，使用装置间分离槽，利用金刚石划线实施 造伤、利用激光器划线对光均一化层和/或缓冲层的一部分实施烧蚀等， 由此能够容易地实现薄膜晶体生长层部分的发光元件之间的分离。其后， 通过切割支持体，可分离成各发光元件。有时，发光元件间的分离中， 能够通过切割同时分离薄膜晶体生长层和支持体。
如上进行操作，制作完成图2-1A～图2-2C所示的第1方式的发光 元件。
<第2方式的发光元件的制造方法>
在如图2-3A～图2-3C所示的第2方式的发光元件的制造中，在第1 方式的制造方法的说明中，在形成装置间分离槽时，蚀刻到光均一化层 或缓冲层的中途。同样地形成绝缘层30，在蚀刻绝缘层时，如图2-4B、 图2-4C所示，将装置间分离槽的包含中央的区域上的绝缘层除去，形成 划线区域。第1方式中，除去槽底面上的全部绝缘层，但本方式中，在 槽底面残留绝缘层，不进行有意的侧蚀。可以对划线区域14的宽度进行 设定，如已说明的那样，得到规定的Lws。其后，与第1方式同样地进行 操作，制作完成图2-3A～图2-3C所示的发光元件。
第1方式和第2方式中相同的是，该制造方法中，如说明的那样， 优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第 一蚀刻工序和第二蚀刻工序)、绝缘层的形成、绝缘层的除去(第二导电型 侧电极露出部分的形成、第一电流注入区域的形成、划线区域的形成)、 第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电 极正下方的薄膜结晶层没有损害并且第一导电型侧电极也没有损害的发 光元件。所以，装置形状反映了工序流程。即，发光元件内部存在依次 层积第二导电型侧电极、绝缘层、第一导电型侧电极得到的结构。即， 第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层) 相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘 层覆盖的部分，第一导电型侧电极与第一导电型侧包层(或其他的第一导 电型薄膜结晶层)之间，存在具有绝缘层的部分，该绝缘层存在于电极外 围部分。
<<部分C>>
部分C公开的发明涉及以下技术方案。
1.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上依次进行缓冲层和光均一化层的成膜；
工序(b)，从上述基板侧依次进行至少具有第一导电型半导体层、活 性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电型 半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导电 型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述光均一化层的至少一部分、蚀刻至(ii) 除去上述缓冲层的至少一部分、或蚀刻至(iii)至少达到上述基板，从而形 成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包括槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
2.如上述1所述的方法，其特征在于，在上述工序(g)中，保留形成 于上述装置间分离槽侧壁上的上述绝缘层，仅将上述槽底面上的包括槽 中央的区域的绝缘层除去。
3.如上述1所述的方法，其特征在于，在上述工序(g)中，将在上述 装置间分离槽内的上述槽底面形成的全部绝缘层和在上述装置间分离槽 内的侧壁的至少上述槽底面侧的部分上形成的绝缘层除去。
4.如上述1～3任一项所述的方法，其特征在于，构成经除去上述 绝缘层而露出的面的层为未掺杂型。
5.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有用上述装置间分离槽将上述基板进行元件分离的工序以及将上述第 一导电型侧电极和第二导电型侧电极接合在基台上的金属层上的工序。
6.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的金 属层上从而安装在支持体上的工序、除去上述基板的工序、和将上述支 持体分割进行元件分离的工序。
7.如上述1～6任一项所述的方法，其特征在于，先于上述第一导 电型半导体层的形成，进行上述缓冲层和光均一化层的形成，上述缓冲 层和光均一化层为上述薄膜结晶层的一部分。
8.如上述1～7任一项所述的方法，其特征在于，在发光波长下的 上述基板的平均折射率以nsb表示、上述光均一化层的平均折射率以noc 表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb9.如上述1～8任一项所述的方法，其特征在于，设上述发光元件 的发光波长为λ(nm)、在发光波长下的上述基板的平均折射率为nsb、在 发光波长下的上述光均一化层的平均折射率为noc、上述光均一化层的物 理厚度为toc(nm)，并将上述光均一化层与上述基板的相对折射率差Δ(oc-sb) 定义为Δ(oc-sb)≡((noc)2-(nsb)2)/(2×(noc)2)时，所选择的toc满足
10.如上述1～9任一项所述的方法，其特征在于，设上述发光元件 的发光波长为λ(nm)、上述光均一化层在发光波长下的平均折射率为noc、 第一导电型半导体层在发光波长下的平均折射率为n1、上述光均一化层 的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层的相对折 射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
11.如上述1～10任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
12.如上述1～11任一项所述的方法，其特征在于，上述光均一化层 形成具有2个以上的层的层积结构。
13.如上述1～12任一项所述的方法，其特征在于，在上述工序(j) 中，形成上述第一导电型侧电极，并使得上述第一导电型侧电极与绝缘 层相接的部分的宽度中最窄的部分的宽度L1w为5μm以上。
14.如上述1～13任一项所述的方法，其特征在于，上述工序(i)中， 露出上述第二导电型侧电极的一部分，并使得上述第二导电型侧电极被 上述绝缘层覆盖的部分的宽度中最窄的部分的宽度L2w为15μm以上。
15.如上述14所述的方法，其特征在于，上述L2w为30μm以上。
16.如上述1～15任一项所述的方法，其特征在于，上述第一导电 型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
17.如上述1～16任一项所述的方法，其特征在于，上述第二导电 型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
18.如上述1～17任一项所述的方法，其特征在于，上述绝缘层为 选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、 CaFx、SrFx和MgFx组成的组中的材料的单层。
19.如上述1～18任一项所述的方法，其特征在于，上述绝缘层为 由2个以上的层构成的电介质多层膜。
20.如上述19所述的方法，其特征在于，构成上述绝缘层的层的至 少一个层由含有氟化物的材料形成。
21.如上述20所述的方法，其特征在于，上述氟化物选自由AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中。
22.如上述1～21任一项所述的方法，其特征在于，分别用R2表示 从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光元件 的发光波长的光被上述光均一化层反射的反射率、用R12表示从上述第 二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的 光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向 上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的 反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发 光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝 缘层满足下述所有的条件，
(式1)R2(式2)R2(式3)R223.如上述1～22任一项所述的方法，其特征在于，上述薄膜结晶 层是在选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3 和MgO组成的组中的基板上进行成膜而形成的。
24.如上述1～23任一项所述的方法，其特征在于，上述化合物半 导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在上述 第一导电型包层、上述活性层结构和第二导电型包层中含有选自由In、 Ga和Al组成的组中的元素。
25.如上述1～24任一项所述的方法，其特征在于，上述活性层结 构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层 的层数时，B和W满足B＝W+1。
26.如上述1～25任一项所述的方法，其特征在于，第一导电型为n 型，第二导电型为p型。
27.如上述5所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有金属层的基台上。
28.如上述6所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有上述金属层的支持体上。
29.如上述27或28所述的方法，其特征在于，上述第一导电型侧 电极和上述第二导电型侧电极与上述基台或支持体的金属层的接合仅通 过金属焊料或通过金属焊料和金属凸块来进行。
30.如上述27～29任一项所述的方法，其特征在于，上述基台或支 持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组 成的组中。
31.如上述27～30任一项所述的方法，其特征在于，在上述基台或 支持体的发光元件间的分离部分没有形成金属层。
32.如上述5所述的方法，其特征在于，上述基板的光取出侧的表 面不是平坦的。
33.如上述6所述的方法，其特征在于，上述缓冲层的光取出侧的 表面不是平坦的。
34.如上述5所述的方法，其特征在于，在上述基板的光取出侧设 置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入射的 该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述基板 向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间 的界面反射的反射率时，满足R435.如上述6所述的方法，其特征在于，在上述缓冲层的光取出侧 设置有低反射光学膜，使得在用R3表示从上述光均一化层向缓冲层侧垂 直入射的该发光元件的发光波长的光被缓冲层反射的反射率、用R4表示 从上述缓冲层向光取出侧的空间垂直入射的该发光元件的发光波长的光 被缓冲层与空间的界面反射的反射率时，满足R436.如上述1～35任一项所述的方法，其特征在于，上述基板为GaN， 在900℃以上的温度用GaN形成上述缓冲层的全部。
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件的制造方法，该发光元件能进行蓝色或紫外发光，并且其功率高、 效率高、且光取出面的明亮度均一性高。
该部分公开的发明的制造方法中，由于排除了在制造工艺中各工序 的工艺损伤，所以能够制造发光元件的功能没有受到损害的可靠性高的 元件。
〔部分C的发明的实施方式的说明〕
根据部分C的制造方法，可以制造在部分A和部分B中公开的发光 元件。该制造方法具有工序(a)～工序(j)，其工序顺序示于图3-4的流程 图中。该部分公开的发明中，依次实施工序(a)、(b)和(c)。工序(d)和(e) 在工序(c)之后实施，但工序(d)和(e)的顺序哪一个先哪一个后均可。其后， 实施工序(f)后，实施工序(g)、(h)和(i)，工序(g)、(h)和(i)既可以以任何顺 序进行，也可以同时进行。
在对用于薄膜晶体生长的基板进行剥离时，在工序(j)后实施剥离。
关于各工序的具体内容，如已在部分A和部分B中进行的说明，部 分C的制造方法包括部分A和部分B的全部内容。但是，部分A中公开 的发光元件中，缓冲层为任选的，所以在制作不具有缓冲层的构成的发 光元件时，缓冲层的成膜工序可以省略。
另外，由于工序(e)的不同和工序(g)的不同，所以元件端的形状、绝 缘膜的槽底面和侧壁面的形状不同。
<<部分D>>
部分D公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其在对发光波长透明的基板上具有 化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所 述化合物半导体薄膜结晶层具有缓冲层、第一导电型半导体层、活性层 结构和第二导电型半导体层，所述第一导电型半导体层包含第一导电型 包层，所述第二导电型半导体层包含第二导电型包层，所述化合物半导 体发光元件的主要的光取出方向在上述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，该绝缘层至少覆盖上述第一导电型半导体 层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝缘 层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
2.如上述1所述的发光元件，其特征在于，
对于上述薄膜结晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述缓冲层全部一同后退，上述基板露出的部分形成端部阶梯面；
上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 上述第一导电型半导体层的后退侧壁面成一平面的面上。
3.如上述1所述的发光元件，其特征在于，
对于上述薄膜结晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述缓冲层全部一同后退，上述基板露出的部分形成端部阶梯面；
上述绝缘膜被覆上述缓冲层的后退侧壁面的至少一部分，但上述绝 缘膜没有形成在端部阶梯面上。
4.如上述1～3任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
5.如上述1～3任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
6.如上述5所述的发光元件，其特征在于，上述L2w为100μm以上。
7.如上述1～6任一项所述的发光元件，其特征在于，在通过薄膜 结晶层的侧壁面的后退而露出的上述基板面之中，没有被上述绝缘层覆 盖的端面部的最窄的部分的宽度Lws为15μm以上。
8.如上述1～7任一项所述的发光元件，其特征在于，上述第一导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
9.如上述1～8任一项所述的发光元件，其特征在于，上述第二导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
10.如上述1～9任一项所述的发光元件，其特征在于，上述绝缘层 为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
11.如上述1～9任一项所述的发光元件，其特征在于，上述绝缘层 为由2个以上的层构成的电介质多层膜。
12.如上述11所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
13.如上述12所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
14.如上述1～13任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件 的发光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导 电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被 上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述 绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射 率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元 件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层 满足下述所有的条件，
(式1)R2(式2)R2(式3)R215.如上述1～14任一项所述的发光元件，其特征在于，上述基板 选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO 组成的组中。
16.如上述1～15任一项所述的发光元件，其特征在于，上述基板 的光取出侧的表面不是平坦的。
17.如上述1～16任一项所述的发光元件，其特征在于，在上述基 板的光取出侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基 板侧垂直入射的该发光元件的发光波长的光被基板反射的反射率、用R4 表示从上述基板向光取出侧的空间垂直入射的该发光元件的发光波长的 光被基板与空间的界面反射的反射率时，满足R418.如上述1～17任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
19.如上述1～18任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
20.如上述1～19任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
21.如上述1～20任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料与具有金属层的基台接 合。
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件，该发光元件能进行蓝色或紫外发光，并且其功率高、效率高。
该部分公开的发明的结构中，排除了在制造工艺中各工序下的工艺 损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分D的发明的实施方式的说明〕
图4-1A和图4-2A中，给出了该部分公开的发明的化合物半导体发 光元件(以下仅称为发光元件)的代表性的例子。图4-1B、图4-2B是为了 进行说明而分别省略了图4-1A和图4-2A的一部分的图，图4-3A、图4-3B 是表示制作中途的形状的图，用于详细说明发光元件的结构。下面参照 图4-1A～图4-3B进行说明。
如图4-1A、图4-2A所示，该部分公开的发明的发光元件在基板21 上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧 电极28，所述化合物半导体薄膜结晶层具有缓冲层22、包含第一导电型 包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型 半导体层和夹在上述第一导电型半导体层和第二导电型半导体层之间的 活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与基台40 上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图4-1A所示，将第一导电型侧电极28和第二导 电型侧电极27相对于基板面进行投影时，其投影不重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中形成装置间分离槽时的蚀刻深度， 大的方面分为(i)蚀刻到缓冲层的中途、(ii)蚀刻到基板面(或更深)，有这两 种选择。另外，装置间分离槽的壁面在元件分离后较元件端向后退，所 以本发明中将装置间分离槽形成时作为侧壁面显露出的面相对于元件分 离后的元件而言称为“后退侧壁面”。另外，将通过元件分离而显露在元 件端的侧壁面称为“非后退侧壁面”。于是，在发光元件的端部，在后退 侧壁面和非后退侧壁面之间形成阶梯面，所以将其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(ii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：缓冲层的一部分一同构成后退侧壁面，其 余(主要的光取出方向侧)的缓冲层的侧壁成为非后退侧壁面，在缓冲层端 存在端部阶梯面。(ii)中，由于缓冲层的侧壁也构成后退侧壁面(用于形成 装置间分离槽的侧壁面)，所以成为基板露出的部分为端部阶梯面的形状。
与(i)对应的是图4-1C、图4-2C。与(ii)对应的是图4-1A(图4-1B)、 图4-2A(图4-2B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 4-1A(图4-1B)、图4-1C。与(ii)对应的是图4-2A(图4-2B)、图4-2C。
基于(II)发光元件端部的绝缘膜的形状，该部分公开的发明的发光元 件的形状分为(i)：第1方式、(ii)：第2方式来进行说明。
〔第1方式〕
属于第1方式的形态示于图4-1A～图4-1C。首先，作为代表性的形 态，使用图4-1A进行说明。薄膜结晶层之中至少第一导电型半导体层、 活性层结构和第二导电型半导体层的侧壁面与基板端相比向后退。该形 状表现在本发明所有的形态中。这是为了：如图4-3A所示，在制造工序 中，进行薄膜结晶层的成膜后，为了将各元件间分离通过后述的方法除 去薄膜结晶层直至规定的深度，从而形成装置间分离槽13，在分离槽内 将元件分离。图4-1A给出了除去薄膜结晶层直至达到基板的例子，其为 本发明的优选形态之一。本发明中，薄膜结晶层、特别是作为与电流注 入、发光等本质功能相关的部分的第一导电型半导体层、活性层结构和 第二导电型半导体层由于不经历通常使用的划线、切断等元件分离时的 处理而使分离得到元件，所以不会对与性能相关的薄膜结晶层造成直接 损伤。因此，特别是在大电流注入中，其耐性和可靠性等性能优异。
并且，除去薄膜结晶层后露出的侧壁面用绝缘层30覆盖。
另外，在元件分割前，如图4-3A所示，绝缘层30没有覆盖装置间 分离槽13的槽底面的全部，而是在基板表面(即，槽底面)形成了不存在 绝缘层30的划线区域14。制造工序中通过划线、切断等进行分离元件时 仅对基板进行划线、切断即可，所以不会直接对薄膜结晶层造成损伤。 并且，由于不产生绝缘层的剥离，所以在确保可靠的绝缘性的基础上， 不会因绝缘层剥离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，图4-1A、图4-1B的A部分 所示，薄膜结晶层的侧壁面后退而露出基板面，绝缘层并不是覆盖该露 出的基板面的全部，而从距基板21端仅Lws的位置开始，用绝缘层覆盖 内侧的基板面。假设从划线区域14的宽度的中央分割时，未覆盖绝缘层 的距离Lws在制造的波动等的范围内与划线区域14的宽度的大致1/2对 应。即，通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层 的剥离，其结果，该发光元件即使有焊料的包绕，也能防止发生意外的 短路，并且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没 有受到损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
另外，装置间分离槽一直形成到缓冲层的中途也是优选的形态。其 结果，制作完成的装置中，至少第一导电型半导体层、活性层结构和第 二导电型半导体层从装置端(基板端)向内侧后退，通过基于槽底面的阶 梯，与基板面平行的面(端部平行面)存在于发光元件端。需要说明，图 4-1A中，基板面自身对应于与基板面平行的面。
图4-1C中给出了装置间分离槽形成到缓冲层22的中途而制造出的 发光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面 一直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽的 侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的底 面的端部阶梯面55。缓冲层22的侧壁中，非后退侧壁面的部分露出，后 退侧壁面的部分被绝缘层30被覆，端部阶梯面55中，绝缘层30从离开 端的位置(图4-1B中与Lws对应的位置)开始将内侧被覆，所被覆的绝缘 层连续到上述后退侧壁面上。这在图4-1A(图4-1B)中，对应于装置间分 离槽到缓冲层22的中途为止的形态。
如这些例子所述，装置间分离槽一直形成到缓冲层的中途的情况下， 覆盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可保证 不发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层，从而 形成与图4-1A的形态的发光元件相同的可靠性高的装置。
〔第2方式〕
属于第2方式的形态示于图4-2A～图4-2C。第2方式中，层构成等 与第1方式相同，而在(II)发光元件端部的绝缘膜的形状方面存在不同。
首先，图4-2A所示，薄膜结晶层之中至少第一导电型半导体层、活 性层结构和第二导电型半导体层的侧壁面与基板端相比向后退，构成后 退侧壁面。该形状表现在本发明所有的形态中。这是因为：如图4-3B所 示，在制造工序中，进行薄膜结晶层的成膜后，为了将各元件间分离， 通过后述的方法除去薄膜结晶层，形成装置间分离槽13，在分离槽内将 元件分离。与本发明的其他方式相同，除去薄膜结晶层后露出的侧壁面 之中至少第一导电型半导体层(图中为第一导电型包层24)、活性层结构 25、和第二导电型半导体层(图中为第二导电型包层26)的侧壁面被绝缘 层30覆盖。
第2方式中，在基板21表面(装置间分离槽底面)也不存在绝缘层30。 薄膜结晶层的后退侧壁面中，没有被绝缘层覆盖的不形成绝缘层部分15 存在于缓冲层22的侧壁面的至少主要的光取出方向侧，根据情况，可以 遍布缓冲层22的侧壁面的全部。另外，蚀刻到基板的一部分来形成了装 置间分离槽的情况下，有时在槽的壁面之中缓冲层被覆有绝缘层，仅露 出基板部分。
此时，未被覆绝缘层的不形成绝缘层部分15的缓冲层优选为没有进 行掺杂的未掺杂层。只要露出的部分为绝缘性高的材料，就不会产生焊 料的包绕引起的短路等，成为可靠性高的元件。
如图4-3B所示，该结构对应于制造工序中途的元件分割前的形状， 绝缘层30从装置间分离槽13的槽内的基板表面上和邻接基板面的槽侧 壁面的不形成绝缘层部分15上被除去。
在与基板相接的部分没有形成绝缘层30，所以制造工序中通过划线、 切断等分离元件时仅对基板进行划线、切断即可，因而不会直接对薄膜 结晶层造成损伤。并且，由于不产生绝缘层的剥离，所以在确保切实的 绝缘性的基础上，也不会因绝缘层剥离时产生的牵拉而对薄膜结晶层造 成损伤。
其结果，得到的分离后的发光元件中，图4-2A和图4-2B的A部分 所示，薄膜结晶层的侧壁面后退而露出的基板面没有覆盖绝缘层。通过 制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结 果，该发光元件即使有焊料的包绕，也能防止发生意外的短路，并且不 会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到损害的 可靠性高的元件。
另外，第2方式中，装置间分离槽一直形成到缓冲层的中途也是优 选的形态。其结果，制作完成的装置中，至少第一导电型半导体层、活 性层结构和第二导电型半导体层从装置端(基板端)向内侧后退，通过基于 槽底面的阶梯，与基板面平行的面(端部平行面)存在于发光元件端。
图4-2C中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一 直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽的 侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的底 面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)和端部阶梯面没 有被覆绝缘层，并且，后退侧壁面(装置间分离槽的侧壁)中，在主要的光 取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分15。某些情况下， 不形成绝缘层部分15可以遍及缓冲层22的侧壁面的全部。
如该例所述，装置间分离槽一直形成到缓冲层的中途的情况下，覆 盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可保证不 发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层，从而形 成与图4-2A的形态的发光元件相同的可靠性高的装置。
第1方式和第2方式的共同点为，本发明中，如图4-1B、图4-2B 的B部分所示，绝缘层30与第一导电型侧电极28的基板侧(主要的光取 出方向侧)的一部分相接。即，第一导电型侧电极28与第一导电型半导体 层(该形态中为第一导电型包层24)之间的一部分存在绝缘层。其结果， 第一导电型侧电极28的面积大于第一电流注入区域36的面积。如图 4-1B、图4-2B所示，第一导电型侧电极与绝缘层相接的部分的宽度中， 最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特别优选为9μm 以上。并且，L1w通常为500μm以下，优选为100μm以下。通常只要L1w 为5μm以上，就能够确保光刻工序和利用剥离法的工序裕度。
另外，如图4-1B、图4-2B的C部分所示，绝缘层30覆盖第二导电 型侧电极27的基台侧(主要的光取出方向的相反侧)的一部分。即，第二 导电型侧电极27的电极露出部分37的面积小于第二导电型侧电极27的 面积、第二电流注入区域35的面积等于第二导电型侧电极27的面积。 如图4-1B、图4-2B所示，从第二导电型侧电极的周边覆盖绝缘层的宽度 中，最窄的部分的宽度设为L2W时，L2W优选为15μm以上。进一步优选 为30μm以上、特别优选为100μm以上。被绝缘层覆盖的第二导电型侧 电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电型侧 电极等其他部分发生的意外短路。并且，L2w通常为2000μm以下，优选 为750μm以下。
另外，第一导电型半导体层(该形态中为第一导电型包层24)、第二 导电型半导体层(该形态中为第二导电型包层26)的基台侧(主要的光取出 方向的相反侧)的表面的露出部分通常如图所示那样也被绝缘层30被覆 以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
本发明中，如上所述，配置有综合考虑了工艺损伤、实施倒装芯片 安装时的散热性、绝缘性等的绝缘层。
下面，更详细的说明构成装置的各部件和结构。
<基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特 别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但 该基板的吸收不会导致光输出功率下降50％以上。
基板优选为电绝缘性基板。这是因为，在进行了芯片倒装的情况下， 即使焊料等附着在基板周边，也不会影响电流向发光元件的注入。作为 具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其 上进行薄膜晶体生长，优选为选自蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中的基板，特别优选为蓝宝石、GaN、ZnO 基板。特别是使用GaN基板时，从电阻的观点和结晶性的观点出发，优 选在使用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3的Si浓度 以下，更优选为1×1017cm-3以下。
该部分公开的发明所使用的基板不仅可以是所谓的根据密勒指数完 全确定的正基板，而且从控制薄膜晶体生长时的结晶性方面考虑，还可 以是所谓的倾斜基板(miss oriented substrate)。倾斜基板具有促进台阶流动 模式下的良好的晶体生长的效果，所以在元件的形态改善方面有效，被 广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶 体生长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为倾斜基 板，通常广泛使用的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对 于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结 构内的作为发光点的量子阱层上的压电效应引起的电场，也可以带有较 大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造化合物半导体发光元 件，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后述的缓 冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不将在薄 膜结晶层与基板的界面产生的贯通位错导入发光元件的活性层附近。
该部分公开的发明的一形态中，一般来说基板的厚度在元件制作初 期通常为250～700μm左右，以确保半导体发光元件的晶体生长、元件制 作工艺的机械强度。使用该基板使薄膜结晶层生长后，为了容易地分离 成各个元件，优选适当通过研磨工序，在工艺中途使基板变薄，最终作 为装置的厚度为100μm左右以下。另外，基板厚度通常为30μm以上。
另外，在该部分公开的发明的不同的形态中，基板的厚度可以与以 往不同，可以是350μm左右，甚至是400μm或500μm左右的厚度。
另外，优选在基板的主要的光取出方向的面形成有所谓的低反射涂 层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的反 射，能够实现高功率化、元件的高效率化。此处，优选在上述基板的光 取出侧设置有低反射光学膜，以使在用R3表示从缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从基板 向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间 的界面反射的反射率时，满足R4本实施方式中，基板的主要的光取出方向的面优选是非平坦的面或 粗糙面。由此能高效率地取出在量子阱层内发出的光，这在元件的高功 率化、高效率化的方面是优选的。另外，设元件的发光波长为λ(nm)时， 对于其粗糙面的粗糙程度，优选平均粗糙度Ra(nm)满足λ/5(nm)<缓冲层>
基于主要进行薄膜晶体生长的目的形成缓冲层22，如在基板上进行 薄膜晶体生长方面，抑制位错、缓和基板结晶的不完整性、减轻基板结 晶与所期望的薄膜结晶层之间的各种相互不协调等。
通过薄膜晶体生长，进行缓冲层的成膜，从而将作为该部分公开的 发明的优选的形态的InAlGaN系材料、InAlBGaN系材料、InGaN系材料、 AlGaN系材料、GaN系材料等在不同种类的基板上进行薄膜晶体生长时， 不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例如，利 用有机金属气相生长法(MOVPE法)进行薄膜晶体生长层的生长时，可以 使用在600℃附近的低温生长AlN层作为缓冲层，或者使用在500℃附近 形成的低温生长GaN层。另外，还可以使用在800℃～1000℃左右的高 温生长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通常较 薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温生长的GaN缓冲层之上具有数微米左右的在1000℃左右的温度生长的 未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的 缓冲层。缓冲层既可以用Si等进行掺杂，也可以在缓冲层内层积掺杂层 和未掺杂层而形成缓冲层。
作为典型的形态，可举出与基板相接的由在350℃～小于650℃左右 的低温进行薄膜晶体生长得到的低温缓冲层和在650℃～1100℃左右的 高温进行薄膜晶体生长得到的高温缓冲层构成的2层结构的缓冲层。另 外，基板为GaN时，可以将全部缓冲层设定为在900℃以上的高温形成 的GaN。
另外，关于缓冲层的形成，还可使用横向生长技术(ELO)，其是所谓 的微通道外延(microchannel epitaxy)中的一种技术，由此能够大幅降低在 蓝宝石等基板与InAlGaN系材料之间产生的贯通位错的密度。并且，使 用在基板的表面实施了凹凸加工那样的加工基板时，可以在进行横向生 长时消减位错的一部分，优选将这样的基板和缓冲层的组合应用于本发 明中。另外，此时还具有通过基板上形成的凹凸而提高了光取出效率的 效果，所以是优选的。
另外，缓冲层有时为装置间分离槽的露出部分，露出部分优选为未 掺杂部分。由此能够抑制组装装置时由焊料等引起的绝缘不良。
<第一导电型半导体层和第一导电型包层>
该部分D的发光元件中，不存在光均一化层，所以包含第一导电型 包层的第一导电型半导体层与缓冲层相接存在，除此以外，可以采用部 分A记载的第一导电型半导体层和第一导电型包层。
<活性层结构>
该部分的发明所采用的活性层结构与部分A所记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明所采用的第二导电型半导体层和第二导电型包层与部 分A所记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分A所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分A所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分A所记载的相同。
<基台>
该部分的发明所采用的基台与部分A所记载的相同。
〔部分D公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<制造方法的实施方式1>
制造方法的实施方式1中，以图4-1A所示的发光元件为主进行说明， 并对图4-1C所示的发光元件的制造方法进行说明。如图4-5所示，首先 准备基板21，通过薄膜晶体生长，在其表面依次进行缓冲层22、第一导 电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄 膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法、 PED法、VPE法、LPE法等以形成全部的薄膜结晶层或者一部分薄膜结 晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形 成后，可以实施各种处理。需要说明，本说明书中，所记载的“薄膜晶 体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图4-1A、图4-1B、图4-3A所示的 形状，该部分公开的发明中优选如图4-5所示形成第二导电型侧电极27。 即，优选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一 导电型侧电极28之前，对预定的第二电流注入区域35实施第二导电型 侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情 况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27后，如图4-6所示，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图4-7所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未达到基板的形态也是优选的形态。例如， 如果装置间分离槽形成到缓冲层的中途，则可以在第一导电型包层的侧 壁上形成绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完 成后的形态参见图4-1C。)。此时，槽底面形成在缓冲层的中途，其在发 光元件端成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的 面。需要说明，槽底面在元件分离时接受划线等处理，因而对于元件分 离后的端部阶梯面来说，作为面的平面性和与层方向的平行性多数情况 下不高。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部以及缓冲层22的至 少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层的总和有时为3～ 7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图4-16所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如图4-7所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图4-16所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图4-8所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图4-9所示，除去绝缘层30的规定部分，在第二导电型侧 电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一导 电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离槽 13内形成去除了绝缘层的划线区域14。除去第二导电型侧电极27上的 绝缘层30时，按照第二导电型侧电极的周边部分覆盖有绝缘层的方式进 行除去。即第二导电型侧电极露出部分的表面积比第二电流注入区域的 面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止 发生由焊料引起意外的短路等，第二导电型侧电极的一部分覆盖有绝缘 层，在覆盖有绝缘层的部分的宽度中，最窄的部分的宽度(L2W)如前所述， 优选为15μm以上。进一步优选为100μm以上。绝缘层覆盖的第二导电 型侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电 型侧电极等其他部分的意外短路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
对于划线区域14的宽度，均如前所述，以能够得到规定的Lws的方 式进行设定。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划 线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。需要说 明，装置间分离槽一直形成到缓冲层的中途的情况下，利用上述工艺来 堆积绝缘膜时，绝缘膜堆积在槽底面而不是堆积在基板面，虽然在这点 上是不同的，但可以采用同样的工艺。
接着，如图4-10所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与基 台等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极和 第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与绝 缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使其 在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工序 和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或者含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过在形成层积结构的 最终阶段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n 型的情况下，在优选的方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，这在减少对电极的损害方面是有效的。
如此形成图4-10的结构后，为了将各化合物半导体发光元件分成一 个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
另外，也存在装置间分离槽一直形成到缓冲层的中途的情况，这种 情况下，也使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
本发明中，进行元件间分离工序时，装置间分离槽中不存在影响性 能的薄膜结晶层，所以没有向薄膜结晶层引入工艺损伤。并且，由于在 划线区域也不存在绝缘层，所以划线时不会产生绝缘层的剥离等。
造伤(划线)结束后，优选将化合物半导体发光元件在截断工序中分割 成一个个的装置，优选通过焊料等将其安装在基台上。
如上进行操作，制作完成图4-1A所示的发光元件。同样地也可以制 造图4-1C所示的发光元件。
该制造方法中，如上述说明的那样，优选依次实施薄膜结晶层的形 成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序和第二蚀刻工序)、 绝缘层的形成、绝缘层的除去(第二导电型侧电极露出部分的形成、第一 电流注入区域的形成、划线区域的形成)、第一导电型侧电极的形成，通 过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有损 害并且第一导电型侧电极也没有损害的发光元件。所以，装置形状反映 了工序流程。即，该发光元件内部存在依次层积第二导电型侧电极、绝 缘层、第一导电型侧电极得到的结构。即，第二导电型侧电极与第二导 电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层， 第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧 电极与第一导电型侧包层(或其他的第一导电型薄膜结晶层)之间，存在具 有绝缘层的部分，该绝缘层存在于电极外围部分。
<制造方法的实施方式2>
制造方法的实施方式2中，以图4-2A所示的发光元件为主进行说明， 并对图4-2C所示的发光元件的制造方法进行说明。实施方式2中，到绝 缘层30的形成工序之前与实施方式1相同(图4-5～图4-8)。其后，在实 施方式1中仅除去基板面(槽底面)的装置间分离槽的包含中央部的区域， 但在实施方式2中，如图4-9B所示，将装置间分离槽13内在基板21上 (即，槽底面)的绝缘层30全都除去，并且除去在槽内的侧壁上形成的绝 缘层的基板侧(即，槽底面侧)的绝缘层以设置不形成绝缘层部分15。作 为形成方法，可以为如下工艺。首先，通过光刻形成具有与装置间分离 槽13的面积大致相等或略小的开口的抗蚀剂掩模，接着，使用能够蚀刻 绝缘层的蚀刻剂，实施湿蚀刻，从而除去装置间分离槽内的基板面上的 绝缘层。其后，进一步继续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁 的基板侧的绝缘层被湿蚀刻剂除去，得到了如图4-9B所示的在基板侧的 侧壁上不存在绝缘层的形状。
除去绝缘层后露出的侧壁是缓冲层的侧壁的至少基板侧的部分，某 些实施方式下，可以使缓冲层22的侧壁全部露出。不存在绝缘层的露出 的侧壁优选为未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与基 台接合用的焊料等附着在侧壁上，也不会发生意外的电短路。此外，蚀 刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁面之中仅 基板部分露出而缓冲层被覆有绝缘层。
与实施方式1相同，第二导电型侧电极露出部分37、第一电流注入 区域36和不形成绝缘层部分15的形成可分别进行，但通常同时利用蚀 刻形成这些部分。
其后，可以通过与实施方式1同样的工艺制作完成图4-2A所示的发 光元件。
制造方法的实施方式2中，与实施方式1相同，装置间分离槽未达 到基板的形态也是优选的形态。例如，如果装置间分离槽形成到缓冲层 的中途，则可以在第一导电型包层的侧壁上形成绝缘层，从而可以确保 针对焊料等的包绕的绝缘性(发光元件完成后的形态参见图4-2C)。此时， 槽底面形成到缓冲层的中途，其在发光元件端成为端部阶梯面。槽底面 是含有能以蚀刻得到的程度的凹凸的面。另外，未被绝缘层被覆而从侧 壁露出的层优选具有高的绝缘性。因此，堆积绝缘膜30时，堆积在槽底 面而不是堆积在基板面，虽然这点上是不同的，但可以采用同样的工艺 进行堆积。其他与实施方式2相同，也可以制造图4-2C所示的发光元件。
利用实施方式2的工艺(和其变形工艺)制造的发光元件也是形成了 覆盖侧壁的绝缘层未达到发光元件端的形状的装置，保证了不发生绝缘 层的剥离，并且通过用绝缘性高的材料构成露出的层，从而也成为与图 4-1A的形态的发光元件相同的可靠性高的装置。
<<部分E>>
部分E公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从上述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件具有支持上述发光元件的支持体，上述 第一导电型侧电极和上述第二导电型侧电极被连接在该支持体上；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述缓冲层的一部分一同构成后退侧壁面，且与 上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；或
具有下述(ii)形状时，在上述缓冲层的至少主要的光取出方向部分没 有形成上述绝缘层，上述绝缘层从上述缓冲层的中途开始被覆上述后退 侧壁面，所述(ii)形状为：上述缓冲层一同构成后退侧壁面，而不存在端 部阶梯面。
2.如上述1所述的发光元件，其特征在于，所述发光元件具有绝缘 层，
对于上述薄膜结晶层的后退侧壁面，具有下述(ii)形状：
(ii)上述缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
所述绝缘层从上述缓冲层的中途开始被覆上述后退侧壁面，而在上 述缓冲层的至少主要的光取出方向部分没有形成所述绝缘层。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
上述绝缘层从至少离开发光元件端的位置开始形成，
其中，上述绝缘膜被覆上述缓冲层的后退侧壁面的至少一部分，但 上述绝缘膜没有形成在端部阶梯面上。
4.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
上述绝缘层从至少离开发光元件端的位置开始形成，
其中，上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与上述第一导电型半导体层的侧壁后退面成一平面的面上。
5.如上述4所述的发光元件，其特征在于，上述缓冲层中，构成侧 壁面上未被覆有上述绝缘层的部分的层为未掺杂型。
6.如上述1～5任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
7.如上述1～6任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
8.如上述7所述的发光元件，其特征在于，上述L2w为100μm以上。
9.如上述1～8任一项所述的发光元件，其特征在于，上述第一导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
10.如上述1～9任一项所述的发光元件，其特征在于，上述第二导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
11.如上述1～10任一项所述的发光元件，其特征在于，上述绝缘层 为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
12.如上述1～11任一项所述的发光元件，其特征在于，上述绝缘层 为由2个以上的层构成的电介质多层膜。
13.如上述12所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
14.如上述13所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
15.如上述1～14任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件 的发光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导 电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被 上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述 绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射 率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元 件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层 满足下述所有的条件，
(式1)R2(式2)R2(式3)R216.如上述1～15任一项所述的发光元件，其特征在于，上述薄膜 结晶层是在选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3 和MgO组成的组中的基板上成膜而形成的。
17.如上述1～16任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
18.如上述1～17任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
19.如上述1～18任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
20.如上述1～19任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料接合在具有金属层的支 持体上。
21.上述20所述的发光元件，其特征在于，上述第一导电型侧电极 和上述第二导电型侧电极与上述支持体的金属层的接合仅通过金属焊料 或通过金属焊料和金属凸块来实施。
22.如上述20或21所述的发光元件，其特征在于，上述支持体的 母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的 组中。
23.如上述20～22任一项所述的发光元件，其特征在于，在上述支 持体的发光元件间的分离区域没有形成金属层。
24.如上述2所述的发光元件，其特征在于，上述基板的光取出侧 的表面不是平坦的。
25.如上述3所述的发光元件，其特征在于，上述缓冲层的光取出 侧的表面不是平坦的。
26.如上述2所述的发光元件，其特征在于，在上述基板的光取出 侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述 基板向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与 空间的界面反射的反射率时，满足R427.如上述3所述的发光元件，其特征在于，在上述缓冲层的光取 出侧设置有低反射光学膜，使得在用R3表示从上述第一导电型半导体层 向缓冲层侧垂直入射的该发光元件的发光波长的光被缓冲层反射的反射 率、用R4表示从上述缓冲层向光取出侧的空间垂直入射的该发光元件的 发光波长的光被缓冲层与空间的界面反射的反射率时，满足R4根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件，该发光元件能进行蓝色或紫外发光，并且其功率高、效率高。
该部分公开的发明的结构中，排除了在制造工艺中各工序下的工艺 损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分E的发明的实施方式的说明〕
图5-1A、图5-2、图5-3A中给出了该部分公开的发明的化合物半导 体发光元件(以下仅称为发光元件)的代表性的例子。图5-1B和图5-3B是 为了进行说明而分别省略了图5-1A和图5-3A的一部分的图5-。图5-4A、 图5-4B是表示制作中途的形状的图，用于详细说明发光元件的结构。下 面参照图5-1A～图5-4B进行说明。
如图5-1A、图5-2和图5-3A所示，该部分公开的发明的发光元件具 有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧电极 28，所述化合物半导体薄膜结晶层具有缓冲层22、包含第一导电型包层 24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体 层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与支持体 40上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图5-1A、图5-2和图5-3A所示，将第一导电型侧 电极28和第二导电型侧电极27相对于基板面进行投影时，其投影不重 叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中为了进行元件分离而形成装置间 分离槽时的蚀刻深度，大的方面分为(i)蚀刻到缓冲层的中途、(ii)蚀刻到 基板面(或更深)，有这两种选择。另外，装置间分离槽的壁面在元件分离 后较元件端向后退，所以本发明中将装置间分离槽形成时作为侧壁面而 露出的面相对于元件分离后的元件而言称为“后退侧壁面”。另外，将通 过元件分离而显露在元件端的侧壁面称为“非后退侧壁面”。于是，在发 光元件的端部，在后退侧壁面和非后退侧壁面之间形成阶梯面，所以将 其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(ii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：缓冲层的一部分一同构成后退侧壁面，其 余(主要的光取出方向侧)的缓冲层的侧壁成为非后退侧壁面，在缓冲层端 存在端部阶梯面。(ii)中，由于缓冲层的侧壁也构成后退侧壁面(用于形成 装置间分离槽的侧壁面)，所以在元件制作完成后不存在基板的该部分公 开的发明中，不存在端部阶梯面。此外，即使(ii)的情况下，与不形成装 置间分离槽而被分离的元件端面相比，装置间分离槽的壁面也向后退， 所以本发明中统一称为“后退侧壁面”。
与(i)对应的是图5-2、图5-3A(图5-3B)。与(ii)对应的是图5-1A(图 5-1B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 5-3A(图5-3B)。与(ii)对应的是图5-1A(图5-1B)、图5-2。
需要说明，该部分公开的发明中，由于制造工序中除去生长基板， 所以除去基板时绝缘膜附着在基板上的形态不是优选的。因此，在上述 的组合中，如下组合是不包括在该部分公开的发明中的形态：(I)发光元 件的端部的阶梯形状为(ii)在缓冲层无阶梯的形状、(II)发光元件端部的绝 缘膜的形状为(i)绝缘膜附着在槽底面的形状。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状依次分为第1方式：(ii)绝缘膜从槽底面脱离的形状、第2方 式：(i)绝缘膜附着在槽底面的形状，来进行说明。
其中，该部分公开的发明的发光元件共同点为，绝缘层没有达到主 要的光取出方向的缓冲层端。
〔第1方式〕
属于第1方式的形态示于图5-1A～图5-2。首先，作为具有代表性 的形态，使用图5-1A进行说明。如图5-1A所示，该部分公开的发明的 发光元件在主要的光取出方向不具有基板。绝缘层30被覆除去薄膜结晶 层后露出的侧壁面之中的至少第一导电型半导体层(图中为第一导电型包 层24)、活性层结构25和第二导电型半导体层(图中为第二导电型包层26) 的侧壁面。另外，在缓冲层22的侧壁面的至少主要的光取出方向侧存在 没有被绝缘层覆盖的不形成绝缘层部分15，某些情况下，该不形成绝缘 层部分15可以遍及缓冲层22的侧壁面的全部。这样，该部分公开的发 明的发光元件中，在缓冲层的主要的光取出方向侧的元件端不存在绝缘 层。这一点，在其他实施方式的在缓冲层具有端部阶梯面的情况中也相 同。
另外，没有被绝缘层覆盖的不形成绝缘层部分15的缓冲层优选为没 有进行掺杂的未掺杂部分。只要露出的部分为绝缘性高的材料，就不会 产生焊料的包绕引起的短路等，成为可靠性高的元件。
该结构在制造工序中途的元件分割前经过图5-4A所示的形状。在制 造工序中途，绝缘层30从装置间分离槽13的槽内的基板面(槽底面)和邻 接基板面(槽底面)的槽侧壁面的不形成绝缘层部分15被除去。对于该部 分公开的发明，在制造工序中基板21被剥离。此时，由于绝缘层30不 与基板21相接，所以在基板剥离时不产生绝缘层的剥离。因此，在确保 切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结晶 层造成损伤。
其结果，如图5-1A的A部分所示，得到的分离后的发光元件中， 在缓冲层22的壁面的主要的光取出方向侧存在没有被绝缘层覆盖的不形 成绝缘层部分15。也就是说，通过制成该形状，能够确保在薄膜结晶层 的侧面不产生绝缘层的剥离，其结果，该发光元件即使有焊料的包绕， 也能防止发生意外的短路，并且不会对薄膜结晶层造成损伤，因而，成 为发光元件的功能没有受到损害的可靠性高的元件。
进而，如图5-1B的B部分所示，绝缘层30与第一导电型侧电极28 的基板侧(主要的光取出方向侧)的一部分相接。即，第一导电型侧电极 28与第一导电型半导体层(本实施方式中为第一导电型包层24)之间的一 部分存在绝缘层。其结果，第一导电型侧电极28的面积大于第一电流注 入区域36的面积。如图5-1B所示，第一导电型侧电极与绝缘层相接的 部分的宽度中，最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特 别优选为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。 通常只要L1w为5μm以上，就能够确保光刻工序和利用剥离法的工序裕 度。
进而，如图5-1B的C部分所示，绝缘层30覆盖第二导电型侧电极 27的支持体侧(主要的光取出方向的相反侧)的一部分。即，第二导电型 侧电极27的电极露出部分37的面积小于第二导电型侧电极27的面积、 第二电流注入区域35的面积等于第二导电型侧电极27的面积。如图5-3 所示，从第二导电型侧电极的周边覆盖绝缘层的宽度中，最窄的部分的 宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特 别优选为100μm以上。被绝缘层覆盖的第二导电型侧电极的面积大时， 特别能够降低由金属焊料引起的与例如第一导电型侧电极等其他部分发 生的意外短路。并且，L2w通常为2000μm以下，优选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的支持体侧(主 要的光取出方向的相反侧)的表面露出部分通常如图所示那样也被绝缘层 30被覆以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
〔第1方式之二〕
属于第1方式的其他的形态利用图5-2来说明。与图5-1A的形态不 同之处在于，图5-1A的发光元件中，(I)发光元件的端部的阶梯形状为(ii) 在缓冲层不存在阶梯的形状，与此相对，图5-2所示的发光元件中，则为 (i)在缓冲层端具有基于装置间分离槽的端部阶梯面的形状。
该形状是通过将装置间分离槽一直形成到缓冲层的中途而制造的， 其结果，制作完成的装置中，至少第一导电型半导体层、活性层结构和 第二导电型半导体层与装置端相比向内侧后退，构成后退侧壁面，从而 在其与元件端壁面(非后退侧壁面)之间存在端部阶梯面。
图5-2中给出了装置间分离槽形成到缓冲层22的中途而制造的发光 元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一直 存在至发光装置端，从缓冲层22的中途开始，壁面退到元件端之后，并 且与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽 的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的 底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)没有被覆绝缘 层，端部阶梯面也没有被绝缘层被覆，并且，后退侧壁面(装置间分离槽 的侧壁面)中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要的光 取出方向侧。不形成绝缘层部分15某些情况下可以遍及缓冲层22的侧 壁面的全部。
如该例所述，装置间分离槽一直形成到缓冲层的合层的中途的情况 下，覆盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可 保证不发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层， 从而形成与图5-1A的形态的发光元件相同的可靠性高的装置。
〔第2方式〕
第2方式中，(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽 底面的形状。图5-3A的发光元件在元件分割前如图5-4B所示那样装置 间分离槽一直形成到缓冲层22的中途，绝缘层30并没有覆盖装置间分 离槽13的整个槽底面，而是在槽底面形成无绝缘层30的划线区域14。 因此，制造工序中通过划线、切断等分离元件时，只要切断缓冲层即可， 不会对薄膜结晶层之中与器件性能相关的层即第一导电型半导体层、活 性层结构和第二导电型半导体层造成直接损伤。另外，由于从槽底面的 无绝缘层的划线区域进行分割，所以不会产生绝缘层的剥离，因而在确 保切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结 晶层造成损伤。
其结果，得到的分离后的发光元件中，如图5-3A、图5-3B的A部 分所示，绝缘层并没有将在缓冲层形成的端部阶梯面(槽底面)的整个面覆 盖，而是从距元件端仅Lws的位置开始用绝缘层覆盖内侧的基板面。从划 线区域14的宽度的中央分割时，未覆盖绝缘层的距离Lws在制造的波动 等的范围内与划线区域14的宽度的大致1/2对应。即，通过制成该形状， 能够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结果，该发光元 件即使有焊料的包绕，也能防止发生意外的短路，并且不会对薄膜结晶 层造成损伤，因而，成为发光元件的功能没有受到损害的可靠性高的元 件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
第2方式的发光元件中，通过用绝缘性高的材料构成露出的层，也 可以形成与图5-1A的形态的发光元件相同的可靠性高的装置。另外，第 2方式的其他部分的形状与第1方式相同。
下面，更详细的说明构成装置的各部件和结构。
<基板>
部分E公开的发明中，在制作完成的发光元件上不保留基板。选择 能使半导体层在其上生长的基板，并使用最终能除去的基板。基板不必 是透明的，但优选在制造工序利用后述的激光剥离来剥离基板时透过该 特定波长的激光。还优选该基板是电绝缘性基板。这是因为，制造工序 中，同样通过激光剥离法来剥离基板时，导电性基板由于其自由电子导 致产生吸收等，因此难以采用这样的基板剥离方法。
上述的部分D中说明的基板材料都可以在部分E的发明中使用。作 为具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在 其上进行薄膜晶体生长，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。 特别是使用GaN基板时，从电阻的观点和结晶性的角度出发，优选在使 用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3以下，更优选为 1×1017cm-3以下。另外，除去基板时，如果以化学蚀刻为前提，优选能够 容易地用盐酸等除去的ZnO。
本发明所使用的基板可以是所谓的根据密勒指数完全确定的正基 板，从控制薄膜晶体生长时的结晶性方面考虑，还可以是所谓的倾斜基 板(miss oriented substrate)。倾斜基板具有促进台阶流动模式下的良好的晶 体生长的效果，所以在元件的形态改善方面也有效，被广泛用作基板。 例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶体生长用基板时， 优选使用在m+方向倾斜0.2度左右的面。作为倾斜基板，通常广泛使用 的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对于形成在蓝宝石上 的InAlGaN系材料来说，为了消除由施加在活性层结构内的作为发光点 的量子阱层上的压电效应引起的电场，也可以带有较大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造集成型化合物半导体 发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后 述的缓冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不 将在薄膜结晶层与基板的界面产生的贯通位错导入发光元件或者后述的 发光单元的活性层附近。
该部分公开的发明的一方式中，一般来说基板的厚度在装置制作初 期通常为250～700μm左右，以确保半导体发光装置的晶体生长、元件制 作工艺的机械强度。使用基板进行必要的半导体层生长后，通过例如研 磨、蚀刻或激光剥离等除去基板。特别是在通过激光剥离等光学方法剥 离基板时，优选在薄膜晶体生长时使用两面研磨基板。这是因为，如果 使用单面研磨基板，则从没有进行薄膜晶体生长的面照射的激光等从粗 糙面入射，激光剥离时需要较大的激光输出功率，而该较大的激光输出 功率对于两面研磨基板来说是不需要的。
<缓冲层>
关于缓冲层，部分D中说明的事项也都可以适用于部分E的发明。 由于该部分的发明中不保留基板，所以对优选的事项进一步进行说明。
该部分公开的发明中，由于在制造工序中将基板除去，所以在本方 式的一实施方式中，缓冲层的表面成为主要的光取出面。如后所述，作 为剥离基板的一种方法，可以举出使用对基板透明但缓冲层有吸收的光， 对缓冲层的一部分进行光学分解，从而剥离基板的方法。采用这种方法 的情况下，选择适合该方法的材料。例如基板为蓝宝石、缓冲层为GaN 的情况下，可以实施下述激光剥离：从没有进行薄膜晶体生长的基板侧 照射具有248nm的波长的KrF准分子激光，将缓冲层的GaN分解成金属 Ga和氮，从而剥离基板。
该部分公开的发明中，由于在主要的光取出方向不存在基板，所以 优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂层或者低反 射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实 现高功率化、元件的高效率化。此处，优选在缓冲层的光取出侧设置低 反射光学膜，使得在用R3表示从后述的第一导电型半导体层侧向缓冲层 侧垂直入射的该发光元件的发光波长的光被缓冲层反射的反射率、用R4 表示从上述缓冲层向光取出侧的空间垂直入射的该发光元件的发光波长 的光被缓冲层与空间的界面反射的反射率时，满足R4缓冲层的主要的光取出方向的面也优选为非平坦的面或者粗糙面。 由此，可以高效率地取出量子阱层内发出的光，这从元件的高功率化、 高效率化的角度出发是优选的。此处，设元件的发光波长为λ(nm)时，对 于缓冲层的粗糙面的粗糙程度，优选平均粗糙度Ra(nm)满足λ/5(nm)< Ra(nm)<10×λ(nm)，更优选满足λ/2(nm)该部分公开的发明中，缓冲层的至少一部分在装置端露出。因此， 优选至少露出部分为未掺杂部分，这是因为，这样可以抑制装置组装时 的焊料等引起的绝缘不良。
<第一导电型半导体层和第一导电型包层>
该部分的发明所采用的第一导电型半导体层和第一导电型包层与部 分D所记载的相同。
<活性层结构>
该部分的发明所采用的活性层结构与部分D所记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明所采用的第二导电型半导体层和第二导电型包层与部 分D所记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分D所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分D所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分D所记载的相同。
<支持体>
支持体40是必须的，基板剥离时，其起到薄膜结晶层的支持体的作 用，另外，非常优选该支持体还同时具有元件完成后的电流的导入和散 热的功能。基于该观点，支持体的母材优选选自金属、AlN、SiC、金刚 石、BN和CuW组成的组。这些材料的散热性优异，能够有效抑制高功 率的发光元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、 Si、玻璃等的成本低，作为支持体的母材，其利用范围宽，所以是优选的。 另外，在后述的去除基板时，通过激光照射，将薄膜结晶层的一部分分 解成金属Ga和氮，此时，优选实施湿蚀刻除去金属Ga，并优选此时支 持体是不被蚀刻的材质。此外，从金属中选择支持体的母材时，优选用 具有耐蚀刻性的电介质等覆盖其周围。作为金属母材，优选在发光元件 的发光波长下的反射率高的材料，并优选Al、Ag等。另外，用电介质等 覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
从还同时具有元件完成后的电流的导入和散热的功能的观点出发， 支持体优选在母材上具有导入电流用的电极配线，并且在该电极配线上 安装装置的部分具有适宜装置和支持体接合用的粘结层。此处，粘结层 可以使用含有Ag的糊料、金属凸块等，从散热性的观点出发，非常优选 由金属焊料构成粘结层。与含有Ag的糊料、金属凸块等相比，金属焊料 能够实现散热性绝对优异的芯片倒装。此处，作为金属焊料，可以举出 In、InAg、InSn、SnAg、PbSn、AuSn、AuGe和AuSi等。特别优选AuSn、 AuSi、AuGe等高熔点焊料。这是因为，注入大电流以使发光元件超高功 率工作时，元件附近的温度上升到200℃左右，因此，焊料的熔点方面， 更优选具有高于驱动时的元件温度的熔点的金属焊料。另外，有时为了 消除芯片倒装时元件的高低差，优选使用凸块并用金属焊料填埋其周围 来进行接合。
另外，通常，如后所述通过分割支持体进行元件分离，所以优选在 制作完成的发光元件中，在支持体40的周边存在无金属配线的分离区域。 如图5-5所示，将无金属配线的区域的宽度设定为LWSPT2(图5-5中用 LWSPT2(left)表示左侧、用LWSPT2(right)表示右侧。)时，在制作完成的元件中 LWSPT2大于0即可，如下文所述，根据分离工序中采用何种手法，优选的 范围不同。
通过划线进行分离时，LWSPT2通常为10μm以上、优选为15μm以上。 因此，对于分离区域47，优选将2LWSPT2设定为30μm以上。并且，过大 会造成浪费，所以2LWSPT2通常为300μm以下，优选为200μm以下。
另外，通过切割进行分离时，LWSPT2通常为100μm以上、优选为500μm 以上。因此，对于分离区域47，优选将2LWSPT2设定为1000μm以上。并 且，由于过大会造成浪费，所以2LWSPT2通常为2000μm以下，优选为 1500μm以下。
此外，不分割支持体的实施方式也是可行的，例如可以将2个以上 的发光元件安装在一个支持体上。通过自由地改变支持体上的金属配线， 能够将一个支持体上的各发光元件并联连接或串联连接，或者混联连接。
〔部分E公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<第1方式的发光元件的制造方法>
制造方法的一例中，如图5-7所示，首先准备基板21，通过薄膜晶 体生长，在其表面依次进行缓冲层22、第一导电型包层24、活性层结构 25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用 MOCVD法。但是，也可以用MBE法、PLD法、PED法、VPE法、LPE 法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合 元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。 需要说明，本说明书中，所记载的“薄膜晶体生长”包括薄膜结晶层生 长后的热处理等。
薄膜结晶层生长之后，为了实现图5-1A～图5-2所示的形状，该部 分公开的发明中，优选如图5-7所示形成第二导电型侧电极27。即，优 选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型 侧电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极 27的形成。这是因为，作为优选的实施形态，第二导电型是p型的情况 下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，也同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
如图5-8所示，形成第二导电型侧电极27后，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图5-9所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未达到基板的形态也是优选的形态。如果 装置间分离槽形成到缓冲层的中途，则可以在第一导电型包层的侧壁上 形成绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完成后 的形态参见图5-2。)。此时，槽底面形成在缓冲层的合层的中途，其在 发光元件端成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸 的面。需要说明，槽底面在元件分离时接受划线等处理，因而对于元件 分离后的端部阶梯面来说，作为面的平面性和与层方向的平行性多数情 况下不高。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘 性。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部以及缓冲层22的至 少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层的总和有时为3～ 7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图5-19所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如5-9所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图5-19所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断来进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图5-10所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图5-11所示，除去绝缘层30的规定部分，从而在第二导 电型侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在 第一导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间 分离槽13内形成从基板面和侧壁上去除了绝缘层的不形成绝缘层部分 15。
除去第二导电型侧电极27上的绝缘层30时，按照第二导电型侧电 极的周边部分覆盖有绝缘层的方式进行去除。即第二导电型侧电极露出 部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序 特别是光刻工序的裕度或者为了防止发生由焊料引起的意外的短路等， 第二导电型侧电极的一部分覆盖有绝缘层，在覆盖有绝缘层的部分的宽 度中，最窄的部分的宽度(L2W)如前所述，优选为15μm以上。进一步优 选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能 够降低由金属焊料引起的与例如第一导电型侧电极等其他部分的意外短 路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不 形成绝缘层部分15的形成可分别进行，但通常同时用蚀刻形成这些部分。
需要说明，为了将装置间分离槽内的基板附近的侧壁部分的绝缘层 除去来设置不形成绝缘层部分15，例如可通过下述的工艺来形成所述部 分15。首先，通过光刻形成具有与装置间分离槽13的面积大致相等或略 小的开口的抗蚀剂掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿 蚀刻，从而除去装置间分离槽内的基板面上的绝缘层。其后，进一步继 续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀 刻剂除去，得到了如图5-11所示那样在装置间分离槽附近不存在绝缘层 的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁 优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接 合用的焊料等附着在侧壁上，也不会发生意外的电短路。这样的绝缘层 的除去形状是优选的形状，这是因为，这种形状特别是在发光元件的制 造工序中，在除去基板时，不会发生绝缘层随基板的除去而被剥离等的 不希望的情况。
接着，如图5-12所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与支 持体等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极 和第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与 绝缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使 其在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工 序和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
该制造方法中，第一导电型侧电极是通过在形成层积结构的最终阶 段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n型的 情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，这在减少对电极的损害方面是有效的。
如此形成图5-12的结构后，进行除去基板的前准备。通常首先将图 5-12所示的结构作为晶片整体与支持体40接合，或者将其一部分与支持 体40接合。这是因为，整个薄膜结晶层最多也就是15μm左右的厚度， 所以剥离基板后，机械强度变得不足，仅以这种强度自承则很难承受后 续的工序。支持体的材料等如上所述。
图5-13所示，上述结构利用例如金属焊料42连接在支持体40上的 金属层41(电极配线等)上，进行安装。
此时，本发明的发光元件中，第二导电型侧电极27和第一导电型侧 电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电 流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的 散热性，因此是优选的。另外，绝缘层没有保护缓冲层的一部分、特别 是未掺杂部分，除此之外，其他的薄膜结晶层的侧壁均被绝缘层保护， 因此，即使存在焊料的渗出等，也不会在薄膜结晶层内例如活性层结构 侧壁中发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研 磨、蚀刻、激光剥离等任何方法。对蓝宝石基板进行研磨的情况下，可 以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。 此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜晶体生长部 分的情况下，可以实施如下的激光剥离：使用具有透过蓝宝石基板并在 例如缓冲层使用的GaN中有吸收的248nm的KrF准分子激光，从蓝宝石 基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，从而剥离基板。 在图5-14中示意性地给出通过激光剥离将基板21剥离的状态。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl 等蚀刻剂，通过湿蚀刻除去基板。
该部分公开的发明中，不存在绝缘层与基板相接的部分。所以实施 基板剥离时，不会随之产生绝缘层的剥离等。
其后，如图5-14所示，在与存在装置间分离槽之处对应的分离区域 47，将发光元件与支持体一同分离，得到单个的发光元件。此处，优选 支持体的分离区域不存在金属配线。此处是因为存在金属配线时，难以 实施装置间的分离。
在切断支持体的分离区域部分时，根据母材，可以选择切割、划线 和截断等适当的处理。并且，装置间分离槽一直形成到缓冲层的中途的 情况下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光器划 线对缓冲层的一部分实施烧蚀等，由此能够容易地实现薄膜晶体生长层 部分的发光元件之间的分离。其后，通过切割支持体，可分离成各发光 元件。有时，发光元件间的分离中，能够通过切割同时分离薄膜晶体生 长层和支持体。
如上进行操作，制作完成图5-1A～图5-2所示的方式的发光元件。
<第2方式的发光元件的制造方法>
在如图5-3A所示的第2方式的发光元件的制造中，在第1方式的制 造方法的说明中，在形成装置间分离槽时，蚀刻到缓冲层的中途。同样 地形成绝缘层30，在蚀刻绝缘层时，如图5-4B所示，将装置间分离槽的 包含中央的区域上的绝缘层除去，形成划线区域。第1方式中，除去槽 底面上的全部绝缘层，但本方式中，在槽底面残留绝缘层，不进行有意 的侧蚀。可以对划线区域14的宽度进行设定，如已说明的那样，得到规 定的Lws。其后，与第1方式同样地进行操作，制作完成图5-3A所示的 发光元件。
第1方式和第2方式的共同点为，该制造方法中，如说明的那样， 优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第 一蚀刻工序和第二蚀刻工序)、绝缘层的形成、绝缘层的除去(第二导电型 侧电极露出部分的形成、第一电流注入区域的形成、划线区域的形成)、 第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电 极正下方的薄膜结晶层没有损害并且第一导电型侧电极也没有损害的发 光元件。所以，装置形状反映了工序流程。即，发光元件内部存在依次 层积第二导电型侧电极、绝缘层、第一导电型侧电极得到的结构。即， 第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层) 相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘 层覆盖的部分，第一导电型侧电极与第一导电型侧包层(或其他的第一导 电型薄膜结晶层)之间，存在具有绝缘层的部分，该绝缘层存在于电极外 围部分。
<<部分F>>
部分F公开的发明涉及以下技术方案。
1.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上进行缓冲层的成膜；
工序(b)，从上述基板侧依次进行至少具有第一导电型半导体层、活 性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电型 半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导电 型包层；
工序(c)，在上述第二导电型半导体层的表面上形成第二导电型侧电 极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述缓冲层的至少一部分、或蚀刻至(ii)至 少达到上述基板，从而形成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包含槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面上的绝缘层的一部 分除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
2.如上述1所述的方法，其特征在于，在上述工序(g)中，保留形成 于上述装置间分离槽的侧壁上的上述绝缘层，仅除去上述槽底面的包含 槽中央的区域的绝缘层。
3.如上述1所述的方法，其特征在于，在上述工序(g)中，将在上述 装置间分离槽内的上述槽底面上形成的全部绝缘层和在上述装置间分离 槽内的侧壁的至少上述槽底面侧的部分上形成的绝缘层除去。
4.如上述1～3任一项所述的方法，其特征在于，构成经除去上述 绝缘层而露出的面的层为未掺杂型。
5.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有用上述装置间分离槽将上述基板进行元件分离的工序以及将上述第 一导电型侧电极和第二导电型侧电极接合在基台上的金属层上的工序。
6.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后， 还具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的 金属层上从而安装在支持体上的工序、除去上述基板的工序、和将上述 支持体分割进行元件分离的工序(其中，不包括上述工序(e)中蚀刻到上述 基板、且上述工序(g)中仅除去上述槽底面上的包含中央的区域的绝缘层 的情况。)。
7.如上述1～6任一项所述的方法，其特征在于，上述缓冲层为上 述薄膜结晶层的一部分，先于上述第一导电型半导体层的形成进行上述 缓冲层的形成。
8.如上述1～7任一项所述的方法，其特征在于，上述工序(j)中，形 成上述第一导电型侧电极，并使得上述第一导电型侧电极与绝缘层相接 的部分的宽度中最窄的部分的宽度L1w为5μm以上。
9.如上述1～8任一项所述的方法，其特征在于，上述工序(i)中，露 出上述第二导电型侧电极的一部分，并使得上述第二导电型侧电极被上 述绝缘层覆盖的部分的宽度中最窄的部分的宽度L2w为15μm以上。
10.如上述9所述的方法，其特征在于，上述L2w为30μm以上。
11.如上述1～10任一项所述的方法，其特征在于，上述第一导电型 侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、Mo 和它们的2种以上的组合组成的组中的元素。
12.如上述1～11任一项所述的方法，其特征在于，上述第二导电型 侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、Mo、 Au和它们的2种以上的组合组成的组中的元素。
13.如上述1～12任一项所述的方法，其特征在于，上述绝缘层为 选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、 CaFx、SrFx和MgFx组成的组中的材料的单层。
14.如上述1～13任一项所述的方法，其特征在于，上述绝缘层为 由2个以上的层构成的电介质多层膜。
15.如上述14所述的方法，其特征在于，构成上述绝缘层的层的至 少一个层由含有氟化物的材料形成。
16.如上述15所述的方法，其特征在于，上述氟化物选自由AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中。
17.如上述1～16任一项所述的方法，其特征在于，分别用R2表示 从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件的发 光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导电型 半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述 绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘 层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射率、 用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元件的 发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层满足 下述所有的条件，
(式1)R2(式2)R2(式3)R218.如上述1～17任一项所述的方法，其特征在于，上述薄膜结晶 层是在选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3 和MgO组成的组中的基板上进行成膜而形成的。
19.如上述1～18任一项所述的方法，其特征在于，上述化合物半 导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在上述 第一导电型包层、上述活性层结构和第二导电型包层中含有选自由In、 Ga和Al组成的组中的元素。
20.如上述1～19任一项所述的方法，其特征在于，上述活性层结 构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层 的层数时，B和W满足B＝W+1。
21.如上述1～20任一项所述的方法，其特征在于，第一导电型为n 型，第二导电型为p型。
22.如上述5所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有金属层的基台上。
23.如上述6所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有上述金属层的支持体上。
24.如上述22或23所述的方法，其特征在于，上述第一导电型侧 电极和上述第二导电型侧电极与上述基台或支持体的金属层的接合仅通 过金属焊料或通过金属焊料和金属凸块来进行。
25.如上述22～24任一项所述的方法，其特征在于，上述基台或支 持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组 成的组中。
26.如上述22～25任一项所述的方法，其特征在于，在上述基台或 支持体的发光元件间的分离部分没有形成金属层。
27.如上述5所述的方法，其特征在于，上述基板的光取出侧的表 面不是平坦的。
28.如上述6所述的方法，其特征在于，上述缓冲层的光取出侧的 表面不是平坦的。
29.如上述5所述的方法，其特征在于，在基板的光取出侧设置有 低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入射的该发 光元件的发光波长的光被基板反射的反射率、用R4表示从上述基板向光 取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间的界 面反射的反射率时，满足R430.如上述6所述的方法，其特征在于，在上述缓冲层的光取出侧 设置低反射光学膜，使得在用R3表示从上述第一导电型半导体层向缓冲 层侧垂直入射的该发光元件的发光波长的光被缓冲层反射的反射率、用 R4表示从上述缓冲层向光取出侧的空间垂直入射的该发光元件的发光波 长的光被缓冲层与空间的界面反射的反射率时，满足R431.如上述1～30任一项所述的方法，其特征在于，上述基板为GaN， 在900℃以上的温度用GaN形成上述缓冲层的全部。
根据该部分公开的发明，能够提供一种高功率、高效率的倒装芯片 安装型的半导体发光元件的制造方法，该发光元件能进行蓝色或紫外发 光。
该部分公开的发明的制造方法中，由于排除了在制造工艺中各工序 的工艺损伤，所以能够得到发光元件的功能没有受到损害的可靠性高的 元件。
〔部分E的发明的实施方式的说明〕
根据部分E的制造方法，可以制造在部分D和部分E中公开的发光 元件。该制造方法具有工序(a)～工序(j)，其工序顺序示于图6-4的流程 图中。该部分公开的发明中，依次实施工序(a)、(b)和(c)。工序(d)和(e) 在工序(c)之后实施，但工序(d)和(e)的顺序哪一个先哪一个后均可。其后， 实施工序(f)后，实施工序(g)、(h)和(i)，工序(g)、(h)和(i)既可以以任何顺 序进行，也可以同时进行。其后，实施工序(j)。
在对用于薄膜晶体生长的基板进行剥离时，即在部分E公开的发光 元件制造时，在工序(j)后实施剥离。
关于各工序的具体内容，如已在部分D和部分E中进行的说明，部 分C的制造方法包括部分D和部分E的全部内容。但是，部分D中公开 的发光元件中，缓冲层为任选的，所以在制作不具有缓冲层的构成的发 光元件时，缓冲层的成膜工序可以省略。
另外，由于工序(e)的不同和工序(g)的不同，所以元件端的形状、绝 缘膜的槽底面和侧壁面的形状不同。
实施例
下面举出实施例，对本发明的特征进行更具体的说明。下面的实施 例所示出的材料、用量、比例、处理内容、处理过程等可以在不超出本 发明的宗旨的范围进行适当变化。因此，不应理解为下面所示的具体例 对本发明的范围构成限定。另外，下面的实施例中所参照的附图存在为 了便于理解结构而对尺寸进行了改变的部分，其实际的尺寸如下文中所 述。
<部分A的发明的实施例>
(实施例A-1)
按照以下顺序制作图1-11所示的发光元件。相关的工序图参见图 1-5～10。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃将厚度0.5μm的未掺杂GaN和厚度0.5μm的Si掺杂(Si浓 度7×1017cm-3)GaN层层积作为第2缓冲层22b(其厚度为1μm)。继续在 1035℃形成厚度3.5μm的未掺杂GaN层作为光均一化层23。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接 着，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图1-5对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图1-6对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN光均一化层23和未掺杂GaN缓冲层 22。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。能够形成与掩模宽度 相同的宽150μm的装置间分离槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图1-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图1-8对应。
接下来，为了同时实施由Ni-Au构成的p侧电极27上的p侧电极露 出部分的形成、n侧接触层24c上的n侧电流注入区域(36)的形成、装置 间分离槽内的划线区域14的形成，首先使用光刻技术形成抗蚀剂掩模。 接下来用氢氟酸系蚀刻剂除去未覆盖有抗蚀剂掩模的部分的电介质多层 膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成 的绝缘层。并且，形成的划线区域的宽度为100μm(分离后的元件中的LWS 为50μm)。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图1-9A对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图1-10对 应。
接下来，通过真空蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的 低反射光学膜45。此时，以成为对元件的发光波长而言为低反射涂膜的 方式，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个化合物半 导体发光元件。此时，未对薄膜结晶层造成损害，并且未发生电介质膜 的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图1-11所示的发光元件。此时，没有发生元件的意外短路等。
(实施例A-2)
图1-15(与图1-2A类似)所示的发光元件以如下顺序制作。
重复实施例A-1，直至电介质多层膜作为绝缘层形成在晶片整个面 上(大致对应于图1-8)。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域36、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未覆盖有 抗蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀的效 果，还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。 此处，p侧电极27的周边覆盖有150μm由SiNx和SiOx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图1-9B对应。
接下来，与实施例A-1同样地形成n侧电极28。接下来，通过真空 蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此 时，以成为对元件的发光波长而言为低反射涂膜的方式，以光学膜厚的 1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 成图1-15所示的发光元件。此时，没有发生元件的意外短路等。
(实施例A-3、4)
实施例A-1和A-2中，成膜光均一化层23后的薄膜结晶层以如下方 式进行成膜，除此以外，重复实施例A-1和A-2。即，实施例A-1中， 在1035℃形成厚度3.5μm的未掺杂GaN作为光均一化层23后，进而， 以4μm的厚度形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电型(n 型)第二包层24b，以0.5μm厚度形成Si掺杂(Si浓度8×1018cm-3)GaN层 作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接 着，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧为阻隔层。 进而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓 度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电 型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例A-1、 A-2同样地进行操作，分别制作完成图1-11和图1-15所示的发光元件。 此时，没有发生元件的意外短路等。
需要说明，在实施例A-1～A-4的制作过程中，在第一蚀刻工序后除 去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除去。
另外，在实施例A-1(和实施例A-3)中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图1-1D所示的发光元件(其中，绝缘 膜为多层电介质膜)。另外，通过将第二蚀刻工序的蚀刻截止到光均一化 层的中途，可以制作如1-1C所示的发光元件。同样，实施例A-2(和实施 例A-4)中，通过将第二蚀刻工序的蚀刻截止到缓冲层的中途，并且通过 适合预定形状的光刻，准备出适合的蚀刻掩模形状，且基于侧蚀的量， 可以制作如图1-2D或图1-2E所示的发光元件(其中，绝缘膜为多层电介 质膜)。另外，通过将第二蚀刻工序的蚀刻截止到光均一化层的中途，可 以制作如1-2C所示的发光元件。
(实施例A-5)
图1-12所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度1μm 的未掺杂GaN层作为第2缓冲层22b。
作为光均一化层23，形成中心含有层积结构的2μm厚的未掺杂GaN 层，在所述层积结构中，3nm厚的未掺杂In0.05Ga0.95N层和12nm厚的未 掺杂GaN层各10层。此处，未掺杂GaN层在850℃生长、未掺杂 In0.05Ga0.95N层在730℃生长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) GaN层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺 杂(Si浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层 22a。
进而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔 层是于850℃以13nm厚成膜的未掺杂GaN层，量子阱层是于715℃以 2nm成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧为阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p 侧电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理 等对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂InGaN/GaN光均一化层23和未掺杂GaN 缓冲层22为止。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。接下来，为了同时进行在由Pd-Au构成的p侧电极27上形 成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及形 成装置间分离槽的划线区域14，首先使用光刻技术形成抗蚀剂掩模，接 下来，使用SF6气体的RIE等离子体，将未覆盖有抗蚀剂掩模的部分的 绝缘层除去。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除了n 侧电流注入区域没有被绝缘层覆盖之外，薄膜结晶层的侧壁等均被绝缘 层覆盖。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 成发光元件。此时，没有发生元件的意外短路等。
(实施例A-6)
实施例A-5中，如下变更基板和薄膜结晶层的构成，除此以外，与 实施例A-5同样地制作发光装置。
首先，准备厚度为330μm的c+面GaN基板21(Si浓度1×1017cm-3)、 在其上首先使用MOCVD法在1040℃形成厚度2μm的未掺杂GaN作为 缓冲层22。
接着，作为光均一化层23，形成中心含有层积结构的4μm的未掺杂 GaN，在所述层积结构中，3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂 GaN各20层。此处，未掺杂In0.05Ga0.95N层于730℃生长、其相邻的未掺 杂GaN层于850℃生长、其他的GaN层于1035℃生长。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 7×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型) 第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计8层，其两侧是阻隔 层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连 续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导 电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
其后，与实施例A-5同样地完成发光装置，此时，没有发生元件的 意外短路等。
此外，实施例A-5、A-6中，进行第二蚀刻工序，其后实施第一蚀刻 工序，但也可以先实施第一蚀刻工序，其后实施第二蚀刻工序。这种情 况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第 二蚀刻工序。另外，在蚀刻绝缘层30时，通过适合预定形状的光刻，准 备出适合的蚀刻掩模形状，且进行绝缘层的侧蚀，由此也可制造第2方 式的形状的发光元件。
<部分B的发明的实施例>
(实施例B-1)
按照以下顺序制作图2-15所示的发光元件。相关的工序图参见图 2-7～12。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃将厚度0.5μm的未掺杂GaN和厚度0.5μm的Si掺杂(Si浓 度7×1017cm-3)GaN层层积作为第2缓冲层22b(其厚度为1μm)。连续地在 1035℃形成厚度3.5μm的未掺杂GaN层作为光均一化层23。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层5层，其两侧是阻隔层。然 后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图2-7对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图2-8对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN光均一化层23和未掺杂GaN缓冲层 22。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。能够形成与掩模宽度 相同的宽150μm的装置间分离槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图2-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图2-10对应。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未形成抗 蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果， 还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。此 处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图2-11对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图2-12对 应。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图2-15所示的化合物半导体发光元件。
(实施例B-2)
实施例B-1中，成膜光均一化层23后的薄膜结晶层以如下方式进行 成膜，除此以外，重复实施例B-1和B-2。即，实施例B-1中，在1035℃ 形成厚度3.5μm的未掺杂GaN作为光均一化层23后，进而，以4μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电型(n型)第二包 层24b，以0.5μm厚度形成Si掺杂(Si浓度8×1018cm-3)GaN层作为第一 导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si浓度 5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。然后， 阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于850℃ 以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm的厚 度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧是阻隔层。进 而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连续地 以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型 (p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例B-1 同样地进行操作，制作完成图2-15所示的发光元件。此时，没有发生元 件的意外短路等。
需要说明，在实施例B-1和B-2的制作过程中，在第一蚀刻工序后 除去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除 去。
另外，在实施例B-1和实施例B-2中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图2-2B、图2-2C所示的发光元件(其 中，绝缘膜为多层电介质膜)。另外，通过将第二蚀刻工序的蚀刻截止到 光均一化层的中途，可以制作如2-2A所示的发光元件。对支持体内的元 件分离区域部分进行切割，并一同切割装置间分离槽底部的光均一化层 和缓冲层，即可进行元件分离。
另外，为了制作图2-3A～图2-3C所示的发光元件，可以如下进行 实施：在实施例B-1和实施例B-2中，将第二蚀刻工序的蚀刻截止到光 均一化层或缓冲层的中途，并且通过适合预定形状的光刻来准备出适合 的蚀刻掩模形状，且不进行绝缘膜的侧蚀，在槽底面残留有绝缘层的同 时，形成划线区域，使得例如划线区域的宽为100μm(分离后的元件中的 LWS为50μm)(其中，绝缘膜为多层电介质膜)。
(实施例B-3)
按照以下顺序制作图2-16所示的发光元件。准备厚度为430μm的c +面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低 温生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度 1μm的未掺杂GaN层作为第2缓冲层22b。
作为光均一化层23，形成中心含有层积结构的2μm厚的未掺杂GaN 层，在所述层积结构中，3nm厚的未掺杂In0.05Ga0.95N层和12nm厚的未 掺杂GaN层各10层。此处，未掺杂GaN层在850℃生长、未掺杂 In0.05Ga0.95N层在730℃生长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧是阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p 侧电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理 等对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂InGaN/GaN光均一化层23和未掺杂GaN 缓冲层22为止。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。
接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、将装置间 分离槽内的未掺杂缓冲层的侧壁的基板侧部分存在的绝缘层除去的操 作，使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未 形成有抗蚀剂掩模的绝缘层。进而，利用氢氟酸产生的侧蚀效果，还除 去了未掺杂缓冲层的侧壁的基板侧部分的绝缘层。此处，p侧电极27的 周边覆盖有150μmSiNx绝缘层。另外，除n侧电流注入区域没有被绝缘 层覆盖外，薄膜结晶层的侧壁等均覆盖有绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图2-16所示的化合物半导体发光元件。
<部分D的发明的实施例>
(实施例D-1)
按照以下顺序制作图4-11所示的发光元件。相关的工序图参见图 4-5～10。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃形成厚度4μm的未掺杂GaN层作为第2缓冲层22b。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电 极的制作。利用到此为止的工序完成的结构大致与图4-5对应。需要说明， 到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p侧电 流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图4-6对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、和未掺杂GaN缓冲层22。该第二蚀刻工序中，SrF2 掩模基本未被蚀刻。能够形成与掩模宽度相同的宽150μm的装置间分离 槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图4-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图4-8对应。
接下来，为了除去绝缘层以同时形成由Ni-Au构成的p侧电极27上 的p侧电极露出部分、n侧接触层24c上的n侧电流注入区域(36)和装置 间分离槽内的划线区域14，使用光刻技术形成抗蚀剂掩模。接下来用氢 氟酸系蚀刻剂除去未覆盖有抗蚀剂掩模的部分的电介质多层膜(绝缘层)。 此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。 并且，形成的划线区域的宽度为100μm(分离后的元件中的LWS为50μm)。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图4-9A对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图4-10对 应。
接下来，通过真空蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的 低反射光学膜45。此时，以成为对元件的发光波长而言为低反射涂膜的 方式，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图4-11所示的发光元件。此时，没有发生元件的意外短路等。
(实施例D-2)
按照以下顺序制作图4-15(与图4-2A类似)所示的发光元件。
重复实施例D-1，直至电介质多层膜作为绝缘层形成在晶片整个面 上(大致对应于图4-8)。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域36、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未覆盖有 抗蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果， 还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。此 处，p侧电极27的周边覆盖有150μm由SiNx和SiOx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图4-9B对应。
接下来，与实施例D-1同样地形成n侧电极28。然后，通过真空蒸 镀法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此时， 以成为对元件的发光波长而言为低反射涂膜的方式，以光学膜厚的1/4 进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图4-15所示的发光元件。此时，没有发生元件的意外短路等。
(实施例D-3、4)
实施例D-1和D-2中，成膜缓冲层22后的薄膜结晶层以如下方式进 行成膜，除此以外，重复实施例D-1和D-2。即，实施例D-1中，在形 成缓冲层22后，进而以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层 作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 8×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的 厚度形成Si掺杂(Si浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n 型)第一包层24a。然后，阻隔层和量子阱层交替成膜形成活性层结构25， 其中，阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层，量子阱 层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8 层，其两侧是阻隔层。进而，将生长温度设定为1025℃，以0.1μm的厚 度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型) 第一包层26a。进而连续地以0.07μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后，以0.03μm 的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触 层26c。其后，与实施例D-1、D-2同样地进行操作，分别制作完成图4-11 和图4-15所示的发光元件。此时，没有发生元件的意外短路等。
需要说明，在实施例D-1～D-4的制作过程中，在第一蚀刻工序后除 去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除去。
另外，在实施例D-1(和实施例D-3)中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图4-1C所示的发光元件(其中，绝缘膜 为多层电介质膜)。同样，实施例D-2(和实施例D-4)中，通过将第二蚀刻 工序的蚀刻截止到缓冲层的中途，可以制作如图4-2C所示的发光元件(其 中，绝缘膜为多层电介质膜)。
(实施例D-5)
图4-12所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度2μm 的未掺杂GaN层作为第2缓冲层22b。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于715℃ 以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧 是阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧 电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理等 对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22为止。该第二蚀刻工序中， SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。接下来，为了除去绝缘层以同时形成由Pd-Au构成的p侧 电极27上的p侧电极露出部分、n侧接触层上的n侧电流注入区域以及 装置间分离槽的划线区域14，使用光刻技术形成抗蚀剂掩模，接下来， 使用SF6气体的RIE等离子体，将未覆盖有抗蚀剂掩模的部分的绝缘层 除去。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除了n侧电流 注入区域没有被绝缘层覆盖之外，薄膜结晶层的侧壁等均被绝缘层覆盖。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法来形成抗蚀图案，从而 进行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真 空蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法 在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极 的制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p 侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热 性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成发光元件。此时，没有发生元件的意外短路等。
(实施例D-6)
实施例D-5中，如下变更基板和薄膜结晶层的构成，除此以外，与 实施例D-5同样地制作发光装置。
首先，准备厚度为330μm的c+面GaN基板21(Si浓度1×1017cm-3)， 在其上首先使用MOCVD法于1040℃形成厚度6μm的未掺杂GaN作为 缓冲层22。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 7×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型) 第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计8层，其两侧是阻隔 层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连 续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导 电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
其后，与实施例D-5同样地完成发光装置，此时，没有发生元件的 意外短路等。
此外，实施例D-5、D-6中，进行第二蚀刻工序，其后实施第一蚀刻 工序，但也可以先实施第一蚀刻工序，其后实施第二蚀刻工序。这种情 况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第 二蚀刻工序。另外，在蚀刻绝缘层30时，通过适合预定形状的光刻来准 备出适合的蚀刻掩模形状，且进行绝缘层的侧蚀，由此也可制造第2方 式的形状的发光元件。
<部分E的发明的实施例>
(实施例E-1)
图5-15所示的发光元件以如下顺序制作。相关的工序图参见图5-7～ 12。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，于1040℃形成厚度4μm的未掺杂GaN层作为第2缓冲层22b。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图5-7对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图5-8对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b和未掺杂GaN缓冲层22。该第二蚀刻工序中，SrF2 掩模基本未被蚀刻。能够形成与掩模宽度相同的宽150μm的装置间分离 槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图5-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图5-10对应。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未覆盖 有抗蚀剂掩模的部分的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的 侧蚀效果，还除去了未掺杂缓冲层的侧壁的一部分的电介质多层膜(绝缘 层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘 层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图5-11对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图5-12对 应。
接下来，作为实施基板剥离的前准备，准备在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图5-15所示的化合物半导体发光元件。
(实施例E-2)
实施例E-1中，成膜缓冲层22后的薄膜结晶层以如下方式进行成膜， 除此以外，重复实施例E-1和E-2。即，实施例E-1中，在形成缓冲层22 后，进而以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电 型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂 (Si浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。 然后，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是 于850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以 2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧是阻 隔层。进而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂 (Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进 而连续地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第 二导电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg 浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例 E-1同样地进行操作，制作完成图5-15所示的发光元件。此时，没有发 生元件的意外短路等。
需要说明，在实施例E-1和E-2的制作过程中，在第一蚀刻工序后 除去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除 去。
另外，在实施例E-1和实施例E-2中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图5-2所示的发光元件(其中，绝缘膜 为多层电介质膜)。对支持体内的元件分离区域部分进行切割，并一同切 割装置间分离槽底部的缓冲层，即可进行元件分离。
另外，为了制作图5-3A所示的发光元件，可以如下进行实施：在实 施例E-1和实施例E-2中，将第二蚀刻工序的蚀刻截止到缓冲层的中途， 并且通过适合预定形状的光刻来准备出适合的蚀刻掩模形状，且不进行 绝缘膜的侧蚀，在槽底面残留有绝缘层的同时，形成划线区域，使得例 如划线区域的宽为100μm(分离后的元件中的LWS为50μm)(其中，绝缘膜 为多层电介质膜)。
(实施例E-3)
图5-16所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，于1040℃形成厚度3μm 的未掺杂GaN层作为第2缓冲层22b。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
进而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔 层是于850℃以13nm厚成膜的未掺杂GaN层，量子阱层是于715℃以 2nm厚成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧为阻隔 层。
然后，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧 电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理等 对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22为止。该第二蚀刻工序中， SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。
接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、将装置间 分离槽内的未掺杂缓冲层的侧壁的基板侧部分存在的绝缘层除去的操 作，使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未 覆盖有抗蚀剂掩模的绝缘层。进而，利用氢氟酸产生的侧蚀效果，还除 去了未掺杂缓冲层的侧壁的基板侧部分的绝缘层。此处，p侧电极27的 周边覆盖有150μm SiNx绝缘层。另外，除n侧电流注入区域没有被绝缘 层覆盖外，薄膜结晶层的侧壁等均覆盖有绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(248nm)射出的激光，剥离基板(激光剥离)。其后， 通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga 金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件分 离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操 作，制成了图5-16所示的化合物半导体发光元件。
工业实用性
本发明作为可以进行蓝色或紫外发光、高功率、高效率的倒装芯片 安装型半导体发光元件是有用的。
另外，本发明中，“薄膜晶体生长”不仅是指在所谓的MOCVD(金属 有机化学气相沉积)、MBE(分子束外延)、等离子体辅助MBE、PLD(脉冲 激光沉积)、PED(脉冲电子束沉积)、VPE(气相外延)、LPE(液相外延)法 等的晶体生长装置内形成薄膜层、无定形层、微晶、多晶、单晶、或者 它们的层积结构，而且还将此后的利用热处理、等离子体处理等对薄膜 层进行的载流子的活化处理等也包括在内记载为薄膜晶体生长。
将本发明分成部分A～部分F进行说明。各部分的记载中，通常，“本 发明”除了是指该部分中所记载的结构或方法的发明以外，还指其他的部 分中记载的结构或方法的发明。但是，根据上下文，在明确表示该部分 所记载的结构或方法的发明的情况下以及在与其他的部分的发明有矛盾 的情况下，仅指该部分记载的结构或方法的发明。
<<部分A>>
部分A公开的发明涉及下述技术方案。
1.一种化合物半导体发光元件，其在对发光波长透明的基板上具有 化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所 述化合物半导体薄膜结晶层具有第一导电型半导体层、活性层结构和第 二导电型半导体层，所述第一导电型半导体层包含第一导电型包层，所 述第二导电型半导体层包含第二导电型包层，所述化合物半导体发光元 件的主要的光取出方向在所述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在至间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述基板和上述第一导电型半导体层 之间具有光均一化层，所述光均一化层使从光取出面射出的光的均一性 提高，并且，所述化合物半导体发光元件在上述基板和上述光均一化层 之间具有作为任选的缓冲层；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，所述绝缘层至少覆盖上述第一导电型半导 体层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝 缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
2.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述光均一化层和一部分的上述缓冲层一同构成后退侧壁面，且 与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)上述光均一化层和缓冲层全部一同后退，上述基板露出的部分形 成端部阶梯面；
上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 上述第一导电型半导体层的后退侧壁面成一平面的面上。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状或(ii)形状或(iii)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述光均一化层和一部分的上述缓冲层一同构成后退侧壁面，且 与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
(iii)上述光均一化层和缓冲层全部一同后退，上述基板露出的部分形 成端部阶梯面；
上述绝缘膜被覆上述光均一化层和上述缓冲层的后退侧壁面的至少 一部分，但是上述绝缘膜没有形成在端部阶梯面上。
4.如上述1～3任一项所述的发光元件，其特征在于，上述光均一 化层是作为上述薄膜结晶层的一部分而设置在上述基板与上述第一导电 型包层之间的层。
5.如上述1～4任一项所述的发光元件，其特征在于，在发光波长 下，上述基板的平均折射率以nsb表示、上述光均一化层的平均折射率以 noc表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb
7.如上述1～6任一项所述的发光元件，其特征在于，设上述发光 元件的发光波长为λ(nm)、上述光均一化层在发光波长下的平均折射率为 noc、第一导电型半导体层在发光波长下的平均折射率为n1、上述光均一 化层的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层的相 对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
8.如上述1～7任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
9.如上述1～8任一项所述的发光元件，其特征在于，上述光均一 化层是2个以上的层的层积结构。
10.如上述1～9任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
11.如上述1～10任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
12.如上述11所述的发光元件，其特征在于，上述L2w为100μm以 上。
13.如上述1～12任一项所述的发光元件，其特征在于，在通过薄 膜结晶层的侧壁面的后退而露出的上述基板面之中，没有被上述绝缘层 覆盖的端面部的最窄的部分的宽度Lws为15μm以上。
14.如上述1～13任一项所述的发光元件，其特征在于，上述第一 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、 Ag、Mo和它们的2种以上的组合组成的组中的元素。
15.如上述1～14任一项所述的发光元件，其特征在于，上述第二 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、 Pd、Mo、Au和它们的2种以上的组合组成的组中的元素。
16.如上述1～15任一项所述的发光元件，其特征在于，上述绝缘 层为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
17.如上述1～15任一项所述的发光元件，其特征在于，上述绝缘 层为由2个以上的层构成的电介质多层膜。
18.如上述17所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
19.如上述18所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组。
20.如上述1～19任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光 元件的发光波长的光被上述光均一化层反射的反射率、用R12表示从上 述第二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波 长的光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层 侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反 射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的 该发光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所 述绝缘层满足下述所有的条件，
(式1)R2
22.如上述1～21任一项所述的发光元件，其特征在于，上述基板 的光取出侧的表面不是平坦的。
23.如上述1～22任一项所述的发光元件，其特征在于，在上述基 板的光取出侧设置有低反射光学膜，使得在用R3表示从上述光均一化层 向基板侧垂直入射的该发光元件的发光波长的光被基板反射的反射率、 用R4表示从上述基板向光取出侧的空间垂直入射的该发光元件的发光 波长的光被基板与空间的界面反射的反射率时，满足R4
25.如上述1～24任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
26.如上述1～25任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
27.如上述1～25任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料与具有金属层的基台接 合。
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件，其为能进行蓝色或紫外发光的发光元件，其功率高、效率高， 并且光取出面的明亮度均一性高。
该部分公开的发明的结构中排除了在制造工艺的各工序中的工艺损 伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
图1-1A和图1-2A中，给出了该部分公开的发明的化合物半导体发 光元件(以下仅称为发光元件)的代表性的例子。图1-1B、图1-2B是为了 进行说明而分别省略了图1-1A和图1-2A的一部分的图，图1-3A、图1-3B 是表示制作中途的形状的图，用于详细说明发光元件的结构。下面参照 图1-1A～图1-3B进行说明。
如图1-1A、图1-2A所示，该部分公开的发明的发光元件在基板21 上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧 电极28，所述化合物半导体薄膜结晶层具有缓冲层22、光均一化层23、 包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26 的第二导电型半导体层和夹在上述第一导电型半导体层和第二导电型半 导体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与基台40 上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互没有重叠。这是指，如图1-1A和图1-2A所示，将第一导电型侧电极 28和第二导电型侧电极27相对于基板面进行投影时，其投影不重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中为了进行元件分离而形成装置间 分离槽时的蚀刻深度，大的方面分为(i)蚀刻到光均一化层的中途、(ii)蚀 刻到缓冲层的中途(存在缓冲层时，下同)、(iii)蚀刻到基板面(或更深)，有 这三种选择。另外，装置间分离槽的壁面在元件分离后较元件端向后退， 所以本发明中将装置间分离槽形成时作为侧壁面显露出的面相对于元件 分离后的元件而言称为“后退侧壁面”。另外，将通过元件分离而显露在 元件端的侧壁面称为“非后退侧壁面”。于是，在发光元件的端部，在后 退侧壁面和非后退侧壁面之间形成阶梯面，所以将其称为“端部阶梯面”。
对应于装置间分离槽的深度(i)～(iii)，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：光均一化层的一部分一同构成后退侧壁面， 其余(主要的光取出方向侧)的光均一化层的侧壁成为非后退侧壁面，在光 均一化层端存在端部阶梯面。同样，(ii)中，形成在缓冲层端存在端部阶 梯面的形状。(iii)中，形成如下形状：光均一化层和缓冲层这两层的侧壁 都构成后退侧壁面(用于形成装置间分离槽的侧壁面)，所以基板露出的部 分为端部阶梯面。
与(i)对应的是图1-1C、图1-2C。与(ii)对应的形状是图1-1D、图1-2D、 图1-2E。与(iii)对应的是图1-1A(图1-1B)、图1-2A(图1-2B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 1-1A(图1-1B)、图1-1C、图1-1D。与(ii)对应的是图1-2A(图1-2B)、图 1-2C、图1-2D、图1-2E。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状分为(i)：第1方式、(ii)：第2方式来进行说明。
〔第1方式〕
属于第1方式的形态示于图1-1A～图1-1D。首先，作为具有代表性 的形态，使用图1-1A进行说明。薄膜结晶层之中至少第一导电型半导体 层、活性层结构和第二导电型半导体层的侧壁面退到基板端之后。该形 状表现在本发明所有的形态中。这是为了：如图1-3A所示，在制造工序 中，进行薄膜结晶层的成膜后，为了将各元件间分离，通过后述的方法 除去薄膜结晶层直至规定的深度，从而形成装置间分离槽13，在分离槽 内将元件分离。图1-1A给出了除去薄膜结晶层直至达到基板的例子，其 为本发明的优选形态之一。本发明中，薄膜结晶层、特别是作为与电流 注入、发光等本质功能相关的部分的第一导电型半导体层、活性层结构 和第二导电型半导体层由于不经历通常使用的划线、切断等元件分离时 的处理而使元件得到分离，所以不会对与性能相关的薄膜结晶层造成直 接损伤。因此，特别是在大电流注入中，其耐性和可靠性等性能优异。
并且，除去薄膜结晶层后露出的侧壁面用绝缘层30覆盖。并且，在 元件分割前，如图1-3A所示，绝缘层30没有覆盖装置间分离槽13的槽 底面的全部，而是在基板表面(即，槽底面)形成了不存在绝缘层30的划 线区域14。由于制造工序中通过划线、切断等进行分离元件时仅对基板 进行划线、切断即可，所以不会直接对薄膜结晶层造成损伤。并且，由 于不产生绝缘层的剥离，所以在确保可靠的绝缘性的基础上，不会因绝 缘层剥离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，如图1-1A、图1-1B的A部 分所示，薄膜结晶层的侧壁面后退而露出基板面，绝缘层并不是覆盖该 露出的基板面的全部，而从距基板21端仅Lws的位置开始用绝缘层覆盖 内侧的基板面。从划线区域14的宽度的中央分割时，未覆盖绝缘层的距 离Lws在制造的波动等的范围内与划线区域14的宽度的大致1/2对应。 即，通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥 离，其结果，该发光元件即使有焊料的包绕，也能防止发生意外的短路， 并且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到 损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
另外，装置间分离槽形成到光均一化层的中途或缓冲层的中途的形 态也是优选的形态。其结果，制作完成的装置中，至少第一导电型半导 体层、活性层结构和第二导电型半导体层从装置端(基板端)向内侧后退而 形成后退侧壁面，基于槽底面的端部阶梯面存在于发光元件端。需要说 明，图1-1A中，基板面自身对应于阶梯面。
图1-1C中给出了装置间分离槽形成到光均一化层23的中途而制造 出的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一 部分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途 开始，壁面退到元件端之后，与第二导电型半导体层的侧壁面一同构成 了后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之 间，存在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部 露出。另一方面，如图1-1C中的A部分所示，光均一化层23的侧壁中 非后退侧壁面的部分露出，后退侧壁面的部分被绝缘层30被覆，端部阶 梯面55中，绝缘层30从离开端的位置(图1-1B对应于Lws的位置)开始 将内侧被覆，所被覆的绝缘层连续到上述后退侧壁面上。这在图1-1A(图 1-1B)中，对应于装置间分离槽到光均一化层23的中途为止的形态。
图1-1D中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22一直存在到发光元件端，在缓 冲层中存在基于装置间分离槽的底面的端部阶梯面，缓冲层的侧壁中具 有非后退侧壁面(元件端部分)和进入到发光元件端的内侧的后退侧壁面 部分(装置间分离槽的侧壁)。如图1-1D中的A部分所示，缓冲层22的 侧壁之中非后退侧壁面露出，没有被绝缘层30覆盖，后退侧壁面部分被 绝缘层30被覆，端部阶梯面55中，绝缘层30从离开端的位置(图1-1B 中对应于Lws的位置)开始将内侧被覆，所被覆的绝缘层连续到上述后退 侧壁面上。这在图1-1A(图1-1B)中，对应于装置间分离槽到缓冲层22的 中途为止的形态。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图1-1A的形态的发光元件相同的可靠性高 的装置。
〔第2方式〕
属于第2方式的形态示于图1-2A～图1-2E。第2方式中，层构成等 与第1方式相同，而在(II)发光元件端部的绝缘膜的形状方面存在不同。
首先，如图1-2A所示，薄膜结晶层中至少第一导电型半导体层、活 性层结构和第二导电型半导体层的侧壁面与基板端相比向后退，构成后 退侧壁面。该形状表现在本发明所有的形态中。这是因为：如图1-3B所 示，在制造工序中，进行薄膜结晶层的成膜后，为了将各元件间分离， 通过后述的方法除去薄膜结晶层，形成装置间分离槽13，在分离槽内将 元件分离。与该部分公开的发明的其他方式相同，除去薄膜结晶层后露 出的侧壁面之中至少第一导电型半导体层(图中为第一导电型包层24)、 活性层结构25和第二导电型半导体层(图中为第二导电型包层26)的侧壁 面被绝缘层30覆盖。
第2方式中，基板21表面之中在相当于装置间分离槽底面的部分上 也不存在绝缘层30。薄膜结晶层的后退侧壁面中，没有被绝缘层覆盖的 不形成绝缘层部分15存在于缓冲层22的侧壁面的至少主要的光取出方 向侧，根据情况，可以遍布缓冲层22的侧壁面的全部。甚至可以遍及光 均一化层23的侧壁面的一部分或全部。另外，蚀刻到基板的一部分来形 成了装置间分离槽的情况下，有时在槽的壁面之中缓冲层被覆有绝缘层， 仅露出基板部分。
此时，未被覆绝缘层的不形成绝缘层部分15的缓冲层优选为没有进 行掺杂的未掺杂层。另外，不形成绝缘层部分15达到光均一化层23时， 优选光均一化层23的没有形成绝缘层的部分为没有进行掺杂的未掺杂 层。只要露出的部分为绝缘性高的材料，就不会产生焊料的包绕引起的 短路等，成为可靠性高的元件。
如图1-3B所示，该结构对应于制造工序中途的元件分割前的形状， 绝缘层30从装置间分离槽13的槽内的基板表面上和邻接基板面的槽侧 壁面的不形成绝缘层部分15上被除去。
由于在与基板相接的部分没有形成绝缘层30，所以制造工序中通过 划线、切断等分离元件时仅对基板进行划线、切断即可，因而不会直接 对薄膜结晶层造成损伤。并且，由于不产生绝缘层的剥离，所以在确保 切实的绝缘性的基础上，也不会因绝缘层剥离时产生的牵拉而对薄膜结 晶层造成损伤。
其结果，得到的分离后的发光元件中，如图1-2A和图1-2B的A部 分所示，薄膜结晶层的侧壁面向后退而露出的基板面没有覆盖绝缘层。 通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥离， 其结果，该发光元件即使有焊料的包绕，也能防止发生意外的短路，并 且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到损 害的可靠性高的元件。
另外，同样地，第2方式中，装置间分离槽形成到光均一化层的中 途或形成到缓冲层的中途也是优选的形态。其结果，制作完成的装置中， 至少第一导电型半导体层、活性层结构和第二导电型半导体层从装置端 (基板端)向内侧后退，基于槽底面的端部阶梯面存在于发光元件端。
图1-2C中给出了装置间分离槽形成到光均一化层23的中途而制造 的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一部 分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途开 始，壁面退到元件端之后，与第二导电型半导体层的侧壁面一同构成了 后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之间存 在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部露出。 并且，光均一化层的端部阶梯面也没有被绝缘层被覆，并且后退侧壁面 中，在主要的光取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分 15。这在图1-2A(图1-2B)中，对应的形态为装置间分离槽到光均一化层 23的中途为止的形态。
图1-2D、图1-2E中给出了装置间分离槽形成到缓冲层22的中途而 制造的发光元件的一例。如A部分所示，缓冲层22的一部分作为非后退 侧壁面一直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件 端之后，与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间 分离槽的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分 离槽的底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)和端部 阶梯面没有被覆绝缘层，并且后退侧壁面(装置间分离槽的侧壁)中，在主 要的光取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分15。这在 图1-2A(图1-2B)中，对应的形态为装置间分离槽到缓冲层22的中途为止 的形态。某些情况下，不形成绝缘层部分15可以遍及缓冲层22的侧壁 面的全部。甚至如图1-2E所示，可以遍及到光均一化层23的侧壁面的 一部分或全部。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图1-2A的形态的发光元件相同的可靠性高 的装置。
本发明中如图1-1B、图1-2B的B部分所示，绝缘层30与第一导电 型侧电极28的基板侧(主要的光取出方向侧)的一部分相接，这一点在第 1方式和第2方式中是相同的。即，在第一导电型侧电极28与第一导电 型半导体层(本实施方式中为第一导电型包层24)之间的一部分存在绝缘 层。其结果，第一导电型侧电极28的面积大于第一电流注入区域36的 面积。如图1-1B、图1-2B所示，第一导电型侧电极与绝缘层相接的部分 的宽度中，最窄的部分的宽度为L1w时，L1w优选为7μm以上，特别优选 为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。通常 只要L1w为5μm以上，就可以确保光刻工序和利用剥离法的工序裕度。
进而，如图1-1B、图1-2B的C部分所示，绝缘层30覆盖第二导电 型侧电极27的基台侧(主要的光取出方向的相反侧)的一部分。即，第二 导电型侧电极27的电极露出部分37的面积小于第二导电型侧电极27的 面积，第二电流注入区域35的面积等于第二导电型侧电极27的面积。 如图1-1B、图1-2B所示，从第二导电型侧电极的周边被绝缘层所覆盖的 宽度中，最窄的部分的宽度为L2W时，L2W优选为15μm以上。进一步优 选为30μm以上、特别优选为100μm以上。被绝缘层覆盖的第二导电型 侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电型 侧电极等其他部分发生的意外短路。并且，L2w通常为2000μm以下，优 选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的基台侧(主要 的光取出方向的相反侧)的表面的露出部分通常如图所示也被绝缘层30 被覆以防止短路。
由于绝缘层与各电极的这种位置关系，可以通过工艺损伤小的工序 进行制造。
本发明中，如上所述，配置有综合考虑了工艺损伤、实施倒装芯片 安装时的散热性、绝缘性等的绝缘层。
进而，该部分公开的发明的元件在第一导电型半导体层(本实施方式 中为第一导电型包层24)的光取出方向具有光均一化层23。光均一化层具 体如后所述，其具有适度的光封闭效果，活性层结构25发出的光分布在 整个光均一化层上，而不是局部存在。因此，从基板的光取出面50a观 察时，由于第一导电型侧电极28的取出，在与没有活性层的非发光部对 应的区域也有光分布，并且即使在活性层的发光中存在不均，光也可以 均一化地进行分布。进而，由于光均一化层23的周围被绝缘膜30被覆， 所以通过提高绝缘层30对发光波长的反射率，可以提高光均一化层内的 光封闭效果，进而可以提高面内均一性。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特 别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但 该基板的吸收不会导致光输出功率下降50％以上。
基板优选为电绝缘性基板。这是因为，在进行了芯片倒装的情况下， 即使焊料等附着在基板周边，也不会影响电流向发光元件的注入。作为 具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其 上进行薄膜晶体生长，优选为选自蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中的基板，特别优选为蓝宝石、GaN、ZnO 基板。特别是使用GaN基板时，从电阻的观点和结晶性的观点出发，优 选在使用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3的Si浓度 以下，更优选为1×1017cm-3以下。
该部分公开的发明所使用的基板不仅可以是所谓的根据密勒指数完 全确定的正基板，而且从控制薄膜晶体生长时的结晶性方面考虑，还可 以是所谓的倾斜基板(miss oriented substrate)。倾斜基板具有促进台阶流动 模式下的良好的晶体生长的效果，所以在元件的形态改善方面有效，被 广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶 体生长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为倾斜基 板，通常广泛使用的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对 于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结 构内的作为发光点的量子阱层上的压电效应引起的电场，也可以带有较 大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造化合物半导体发光元 件，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后述的缓 冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不将在薄 膜结晶层与基板的界面产生的贯通位错导入发光元件的活性层附近。
在该部分公开的发明中，为了进行波导使得将光封闭在后述的光均 一化层中并同时在层内分布，优选基板在化合物半导体发光元件的发光 波长下的折射率(nsb)相对小于光均一化层的平均的折射率(noc)。
在本发明的一个实施方式中，一般来说基板的厚度在元件制作初期 通常为250～700μm左右，以确保半导体发光元件的晶体生长、元件制作 工艺的机械强度。使用该基板使薄膜结晶层生长后，为了容易地分离成 各个元件，优选适当通过研磨工序，在工艺中途使基板变薄，最终作为 装置的厚度为100μm左右以下。另外，基板厚度通常为30μm以上。
另外，本发明的不同的实施方式中，基板的厚度可以与以往不同， 可以是350μm左右，甚至是400μm或500μm左右的厚度。
另外，为了将光封闭在后述的光均一化层中进行波导，而以成为对 波导路为相对低折射率的层的方式选择了基板的情况下，基板的物理厚 度优选比4λ/nsb厚，其中，λ为发光元件的发光波长(nm)、nsb为基板的平 均折射率。
另外，优选在基板的主要的光取出方向的面形成有所谓的低反射涂 层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的反 射，能够实现高功率化、元件的高效率化。此处，优选在上述基板的光 取出侧设置有低反射光学膜，以使在以R3表示从光均一化层侧(存在缓 冲层时从缓冲层)向基板侧垂直入射的该发光元件的发光波长的光被基板 反射的反射率、以R4表示从基板向光取出侧的空间垂直入射的该发光元 件的发光波长的光被基板与空间的界面反射的反射率时，满足R4
基于主要进行薄膜晶体生长的目的形成缓冲层22，如在基板上进行 薄膜晶体生长方面，抑制位错、缓和基板结晶的不完整性、减轻基板结 晶与所期望的薄膜晶体生长层之间的各种相互不协调等。
通过薄膜晶体生长，进行缓冲层的成膜，从而将作为本发明优选的 形态的InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系 材料、AlN系材料、GaN系材料等在不同种类的基板上进行薄膜晶体生 长时，不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例 如，利用有机金属气相生长法(MOVPE法)进行薄膜晶体生长层的生长时， 可以使用在600℃附近的低温生长AlN层作为缓冲层，或者使用在500℃ 附近形成的低温生长GaN层。另外，还可以使用在800℃～1000℃左右 的高温生长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通 常较薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温生长的GaN缓冲层之上具有数微米左右的在1000℃左右的温度生长的 未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的 缓冲层。缓冲层既可以用Si等进行掺杂，也可以在缓冲层内层积掺杂层 和未掺杂层而形成缓冲层。
作为典型的实施方式，可举出与基板相接的由在350℃～小于650℃ 左右的低温进行薄膜晶体生长得到的低温缓冲层和在650℃～1100℃左 右的高温进行薄膜晶体生长得到的高温缓冲层构成的2层结构的缓冲层。 另外，基板为GaN时，可以将全部缓冲层设定为在900℃以上的高温形 成的GaN。
另外，关于缓冲层的形成，还可使用横向生长技术(ELO)，其是所谓 的微通道外延(microchannel epitaxy)中的一种技术，由此能够大幅降低在 蓝宝石等基板与InAlGaN系材料之间产生的贯通位错的密度。并且，使 用在基板的表面实施了凹凸加工那样的加工基板时，可以在进行横向生 长时消减位错的一部分，优选将这样的基板和缓冲层的组合应用于该部 分公开的发明中。另外，此时还具有通过基板上形成的凹凸而提高了光 取出效率的效果，所以是优选的。
该部分公开的发明中，缓冲层也可以与后述的光均一化层形成一体 来实现光封闭，以提高光取出面上光强度的均一性。另外，缓冲层的一 部分或全部还可以兼作光均一化层。
另外，缓冲层有时为装置间分离槽的露出部分，露出部分优选为未 掺杂部分。由此能够抑制组装装置时由焊料等引起的绝缘不良。
<光均一化层>
该部分公开的发明的光均一化层是用于提高发光元件在光取出面的 均一性的层，其中，暂时将活性层结构发出的光封闭在层内并使光分布， 由此在漏出光的一部分的同时缓慢地进行波导，并且在某些情况下显示 出引发光散射、多重反射、薄膜干涉等的效果。
光均一化层23优选由化合物半导体层形成，并优选：如图1-1A、 1-2A和其他图所示，存在缓冲层，并且，光均一化层23存在于缓冲层和 第一导电型半导体层(第一导电型包层)之间。另外，对成膜方法没有特别 限制，为了简便地制作半导体发光元件，优选同时采用薄膜晶体生长技 术与其他薄膜结晶层进行制作。
该部分公开的发明中，对光均一化层的折射率进行选择，以便至少 在层内产生光的封闭，即，使得光的分布密度变高。因此，光均一化层 的平均折射率(noc)大于第一导电型包层的平均折射率，并且在有基板的方 式中，光均一化层的平均折射率(noc)大于基板的平均折射率(nsb)。特别优 选光均一化层的平均折射率(noc)大于存在于光均一化层和活性层结构之 间的第一导电型半导体层的平均折射率(n1)。另外，还优选光均一化层的 平均折射率(noc)为缓冲层的平均折射率(nbf)以上，特别优选大于缓冲层的 平均折射率。另外，特别优选构成光均一化层的材料对从量子阱层发出 的光透明。对于基于InAlGaN系等III-V族氮化物的发光元件来说，还优 选在从活性层结构发出的光不被吸收的程度上含有In、Al，从提高折射 率的观点出发，特别优选含有In。
另外，光均一化层不必是单层，可以由2个以上的层构成。由2个 以上的层构成时，例如AlGaN、InGaN、InAlGaN、AlN和GaN等的层 既可以存在2个以上，也可以是超晶格结构。另外，也可以在内部存在 量子点那样的结构，在量子点具有元件的发光波长程度的大小的情况下， 利用该量子点还可以引发光的散射。进而，还可以在进行光均一化层的 薄膜晶体生长时，暂时中断晶体生长，适宜对其表面实施赋予凹凸等的 加工，进而实施薄膜晶体生长，从而适当地引起光的散射、多重反射、 薄膜干涉等。
此处，各层的平均折射率(nav)是构成该层的n种材料各自的折射率 (nx)与该材料的物理厚度(tx)的积的总和除以整体厚度得到的值，通过nav ＝(n1×t1+n2×t2+…+nn×tn)/(t1+t2+…tn)进行计算。
作为光均一化层的例子，例如在活性层结构具有组成为InaGa1-aN的 量子阱层、发光波长为460nm、第一导电型包层为n-GaN、缓冲层为未 掺杂GaN、基板为蓝宝石的情况下，可以使用单层未掺杂GaN作为光均 一化层。需要说明，通常半导体材料在对该材料透明的波长下的折射率 存在随载流子浓度增高而变小的趋势。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长 为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层为未掺 杂GaN和Si掺杂GaN的层积结构、基板是蓝宝石的情况下，可以使用 单层未掺杂GaN作为光均一化层。需要说明，通常半导体材料在对该材 料透明的波长下的折射率存在随载流子浓度增高而变小的趋势。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长 为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层是未掺 杂GaN和Si掺杂GaN的层积结构、基板是Si掺杂GaN的情况下，可以 使用如下多层结构等作为光均一化层，在所述多层结构中，在厚膜的未 掺杂GaN中以所期望的厚度具有所期望的数量的对发光波长透明的组成 InbGa1-bN。需要说明，通常半导体材料在对该材料透明的波长下的折射 率存在随载流子浓度增高而变小的趋势。
这些结构中，有时更优选光均一化层含有InbGa1-bN和IncAldGa1-c-dN 等材料，通过适当选择其组成中的b、c、d和厚度等，可以使其在波长 460nm下透明，并且使其折射率大于第一导电型半导体层有时含有的 n-GaN、缓冲层有时含有的未掺杂GaN、基板有时含有的蓝宝石、GaN 等的折射率，所以能够用作光均一化层，这些结构可以是单层，也可以 以选自这些结构和未掺杂GaN层中的2层以上的层积结构的形式进行使 用。
另外，光均一化层还优选具有由InGaN层和GaN层构成的超晶格量 子阱结构，所述InGaN层中设定了In组成和InGaN层的厚度，从而不吸 收化合物半导体发光元件的发光波长。
另外，对于光均一化层来说，重要的是选择其厚度，以便作为接受 从量子阱层发出的光的一部分并将光在层内传播的多模光波导路发挥作 用。
以toc(nm)表示光均一化层的物理厚度、以λ(nm)表示发光元件的发 光波长、以noc表示光均一化层的平均折射率、以n1表示第一导电型半导 体层的平均折射率、以nsb表示基板的平均折射率时，将光均一化层和第 一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2— (n1)2)/(2×(noc)2)。另外，将光均一化层和基板的相对折射率差Δ(oc-sb)定义 为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)。此时，将光均一化层视为以第一导电 型半导体层的平均折射率夹着的对称板条波导路的话，只要标准化频率 为π/2以上，就满足了该波导路成为多模波导路的条件，所以优选对toc 进行选择以满足同时，假设将光均一化层 视为以基板的平均折射率夹着的对称板条波导路的话，只要标准化频率 为π/2以上，就满足了该波导路成为多模波导路的条件，所以优选对toc 进行选择以满足
具体地说，例如在波长460nm下光均一化层的平均折射率为2.50、 基板的平均折射率为1.70时，光均一化层的厚度为约0.13μm以上即可满 足上式。另外，例如在波长460nm下光均一化层的平均折射率为2.50、 第一导电型半导体层的平均折射率为2.499时，光均一化层的厚度为约 3.3μm以上即可满足上式。这样，在具有基板的情况下，光均一化层的厚 度可以根据基板的平均折射率、光均一化层的平均折射率、第一导电型 半导体层的平均折射率适宜选择，但综合来说优选光均一化层的厚度为 1～7μm，更优选为3～5μm。
这样，可以实现光的封闭和缓慢的漏光，在某些结构下同时还可以 实现多模波导路，该多模波导路显现出引发光的散射、多重反射、薄膜 干涉等的效果，由此易于实现发光元件在光取出面均匀发光。
需要说明，将光严密地封闭在光均一化层中时，发光元件的发光均 匀性提高，但是变得不易取出光，因此优选适当选择光均一化层的厚度、 材料、结构、构成、折射率等，在具有一定程度泄漏的情况下产生波导。 特别是关于其厚度，使光均一化层的厚度极厚，过度地封闭波导路的光 也不是优选的，例如，厚度的上限优选为30μm以下，更优选为10μm以 下，最优选为5μm以下。
该部分公开的发明的光均一化层可以为导电性的，也可以为绝缘性 的，但在更切实地防止因焊料等引起的短路的方面，优选绝缘性。例如 层整体的电阻率ρoc(Ω·cm)优选为0.5(Ω·cm)以上。更优选为1.0(Ω·cm) 以上，进一步优选为1.5(Ω·cm)以上，最优选为5(Ω·cm)以上。光均一化 层优选未进行掺杂，这是因为未掺杂的光均一化层的电阻率高。另外， 在光均一化层由2个以上的层构成等的情况下，即使存在部分掺杂的层， 只要其在未掺杂层之间，就没有问题。这种情况下，与第一导电型半导 体层(例如第一导电型包层)邻接的层具有上述的电阻率即可。另外，通常 对于半导体来说，在对其材料透明的波长区域，即使是同一材料，未掺 杂层的折射率也比有意进行了掺杂且具有大量的载流子的层的折射率 大，所以从光学特性方面考虑，或者从电特性方面考虑，均优选未掺杂 层。特别是，光均一化层成为装置端的露出部分时，露出部分优选为未 掺杂部分。借此，可以抑制在组装装置时因焊料等导致的绝缘不良。
该部分公开的发明中，光均一化层使光四处分布，与此相对，上述 的缓冲层用于在基板上进行晶体生长时减轻各种不协调，所以两者的功 能不同。但是，有时同一层同时具有2个功能。另外，光均一化层或缓 冲层由2个以上的层构成时，有时一部分的层具有2个功能。此外，即 使组成相同，在生长方法和生长条件不同的情况下，有时也只具有一个 方面的功能。
另外，该部分公开的发明中，露出的光均一化层的侧面覆盖有绝缘 层。由此，将发光元件以芯片倒装方式安装于基台等上时，能够防止发 生因在薄膜结晶层的侧壁等上的焊料引起的短路等。
<第一导电型半导体层和第一导电型包层>
该部分公开的发明的代表性的实施方式中，如图1-1A所示，存在第 一导电型包层24，其与光均一化层23相接。第一导电型包层24与后述 的第二导电型包层26一同发挥作用，高效地对后述的活性层结构25注 入载流子，并且还抑制从活性层结构的溢出，具有用于高效率实现在量 子阱层的发光的功能。另外，同时其还有助于将光封闭在活性层结构附 近，具有用于高效率实现在量子阱层的发光的功能。为了像接触层那样 提高元件的功能或者基于制造上的理由，第一导电型半导体层除了含有 上述具有包覆功能的层之外，还含有在第一导电型进行了掺杂的层。广 义上，可以将第一导电型半导体层的全体看作第一导电型包层，这种情 况下，接触层等可以看作第一导电型包层的一部分。
通常，第一导电型包层优选由折射率小于后述的活性层结构的平均 折射率且带隙大于后述的活性层结构的平均带隙的材料构成。另外，在 与活性层结构内的层特别是阻隔层的关系上，通常由形成所谓I型能带排 列的材料构成第一导电型包层。基于这种原则，为了实现所期望的发光 波长，可结合准备的基板、缓冲层、活性层结构等来适当选择第一导电 型包层材料。
例如，使用C+面蓝宝石作为基板、使用低温生长的GaN和高温生 长的GaN的层积结构作为缓冲层的情况下，第一导电型包层可以使用 GaN系材料、AlGaN系材料、AlGaInN系材料、InAlBGaN系材料、或 者其多层结构。
第一导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优 选为5×1017cm-3以上，最优选为1×1018cm-3以上。上限优选为5×1019cm-3 以下，更优选为1×1019cm-3以下，最优选为7×1018cm-3以下。另外，此处， 第一导电型是n型的情况下，掺杂剂最优选为Si。
关于第一导电型包层的结构，图1-1A的一例中给出了由单一层构成 的第一导电型包层，但是第一导电型包层可以由2层以上的层构成。这 种情况下，可以使用例如GaN系材料和AlGaN系材料、InAlGaN系材料、 InAlBGaN系材料、AlN系材料。另外，还可以将第一导电型包层的全体 制成不同种类材料的层积结构，形成超晶格结构。此外，在第一导电型 包层内，还可改变上述的载流子浓度。
在第一导电型包层与第一导电型侧电极接触的部分有意地提高该载 流子的浓度，可以降低与该电极的接触电阻。
优选的结构是，对第一导电型包层的一部分进行蚀刻，并且在第一 导电型包层的露出的侧壁、被蚀刻的部分等中，除了实现与后述的第一 导电型侧电极接触的第一电流注入区域之外，全部用绝缘层覆盖。
除了第一导电型包层之外，作为第一导电型半导体层根据需要还可 以存在不同的层。例如，可以含有用于容易地将载流子注入到与电极的 连接部的接触层。并且，还可以将各层分为组成或形成条件等不同的2 个以上的层来构成第一导电型半导体层。
<活性层结构>
第一导电型包层24之上形成有活性层结构25。活性层结构是指含 有量子阱层和阻隔层的结构，所述量子阱层是从上述的第一导电型包层 和后述的第二导电型包层注入的电子和空穴(或者空穴和电子)发生再结 合而发光的层，所述阻隔层与量子阱层邻接配置或者配置在量子阱层和 包层之间。此处，为了实现本发明的目的之一，即，高功率化、高效率 化，优选当活性层结构中的量子阱层的层数为W、阻隔层的层数为B时 满足B＝W+1。即，关于包层和活性层结构的全部的层的关系，优选形 成“第一导电型包层、活性层结构、第二导电型包层”，活性层结构以“阻 隔层、量子阱层、阻隔层”的方式形成或者以“阻隔层、量子阱层、阻隔 层、量子阱层、阻隔层”的方式形成，这是因为上述的形成方式能够实现 高功率化。图1-4中示意表示了5层量子阱层与6层阻隔层层积形成的结 构。
此处，为了在量子阱层显现量子尺寸效应来提高发光效率，量子阱 层是层厚与德布罗意(De Broglie)波长同程度的薄的层。因此，为了实现 高功率化，优选设置2层以上的量子阱层，而不是设置单层的量子阱层， 并将所述2层以上的量子阱层分离来形成活性层结构。此时控制各量子 阱层之间的结合而使其分离的层是阻隔层。并且，优选还存在用于分离 包层和量子阱层的阻隔层。例如，包层由AlGaN构成，量子阱层由InGaN 构成的情况下，优选其间存在由GaN构成的阻隔层的形态。这从薄膜晶 体生长的角度出发也是优选的，因为这种形态在晶体生长的最佳温度不 同的情况下也能容易改变。并且，包层由带隙最宽的InAlGaN构成、量 子阱层由带隙最窄的InAlGaN构成的情况下，阻隔层也可以使用具有其 中间带隙的InAlGaN。进而，包层与量子阱层之间的带隙之差通常大于 阻隔层与量子阱层之间的带隙之差，考虑到载流子向量子阱层的注入效 率，也优选量子阱层不直接邻接于包层。
量子阱层优选不实施有意的掺杂。另一方面，优选对阻隔层实施掺 杂，实施降低体系整体的电阻等措施。特别优选在阻隔层掺杂n型掺杂 剂、特别是掺杂Si。作为p型掺杂剂的Mg在器件内容易扩散，高功率 工作时抑制Mg的扩散是重要的。因此，Si是有效的，优选在阻隔层掺 杂Si。但是，优选在量子阱层和阻隔层的界面不实施掺杂。
优选如图1-1A所示，1个元件的活性层结构侧壁由绝缘层30覆盖。 这样的话，具有在对以该部分公开的发明制作的元件进行倒装焊接时， 不发生由活性层结构的侧壁上的焊料等引起的短路的优点。
<第二导电型半导体层和第二导电型包层>
第二导电型包层26与上述的第一导电型包层24一同对上述的活性 层结构25高效地注入载流子，并且还抑制从活性层结构的溢出，具有用 于高效率实现在量子阱层的发光的功能。另外，同时其还有助于将光封 闭在活性层结构附近，具有用于高效率实现在量子阱层的发光的功能。 为了像接触层那样提高装置的功能或者基于制造上的理由，第二导电型 半导体层除了含有上述具有包覆功能的层之外，还含有在第二导电型进 行了掺杂的层。广义上，可以将第二导电型半导体层的全体看作第二导 电型包层，这种情况下，接触层等可以看作第二导电型包层的一部分。
通常，第二导电型包层优选由折射率小于上述的活性层结构的平均 折射率且带隙大于上述的活性层结构的平均带隙的材料构成。另外，在 与活性层结构内的层特别是阻隔层的关系上，通常由形成所谓I型能带排 列的材料构成第二导电型包层。基于这种原则，为了实现所期望的发光 波长，可结合准备的基板、缓冲层、活性层结构等而适当选择第二导电 型包层材料。例如，使用C+面蓝宝石作为基板、使用GaN作为缓冲层 的情况下，第二导电型包层可以使用GaN系材料、AlN系材料、AlGaN 系材料、AlGaInN系材料、AlGaBInN系材料等。另外，还可以是上述材 料的层积结构。此外，第一导电型包层和第二导电型包层也可以由相同 的材料构成。
第二导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优 选为4×1017cm-3以上，进一步优选为5×1017cm-3以上，最优选为7×1017cm-3 以上。上限优选为7×1018cm-3以下，更优选为3×1018cm-3以下，最优选为 2×1018cm-3以下。另外，此处，第二导电型是p型的情况下，掺杂剂最优 选为Mg。
关于第二导电型包层的结构，图1-1A的一例中给出了由单一层形成 的第二导电型包层的例子，但是第二导电型包层可以由2层以上的层形 成。这种情况下，可以使用例如GaN系材料和AlGaN系材料。另外，还 可以将第二导电型包层的全体制成由不同种类材料的层积结构形成的超 晶格结构。此外，在第二导电型包层内，还可改变上述的载流子浓度。
通常，GaN系材料中，n型掺杂剂是Si且p型掺杂剂是Mg的情况 下，p型GaN、p型AlGaN、p型AlInGaN的结晶性分别不如n型GaN、 n型AlGaN、n型AlInGaN。因此，元件制作中，优选在活性层结构的晶 体生长后实施结晶性差的p型包层的形成，基于该观点，优选第一导电 型是n型、第二导电型是p型。
另外，结晶性差的p型包层(其相当于形成了优选形态时的第二导电 型包层)的厚度优选薄到一定程度。这样的话，实施芯片倒装焊接的该部 分公开的发明中，基板侧成为了主要的光取出方向，所以不必考虑从后 述的第二导电型侧电极侧获取光，从而能够形成大面积的厚膜电极。因 此，如实施正面安装时那样，不必期待第二导电型侧包层中电流向横方 向扩散，从元件结构方面出发，第二导电型侧包层薄到一定程度也是有 利的。但是，过薄的情况下，载流子的注入效率降低，所以其厚度存在 最佳值。第二导电型侧包层的厚度可适当选择，但优选为0.05μm～0.3μm， 最优选为0.1μm～0.2μm。
可以有意地将在第二导电型包层与第二导电型侧电极接触的部分的 载流子的浓度提高，来降低与该电极的接触电阻。
优选第二导电型包层的露出的侧壁是如下结构：除了实现与后述的 第二导电型侧电极接触的第二电流注入区域之外，全部用绝缘层覆盖。
进而，除了第二导电型包层之外，根据需要，第二导电型半导体层 还可以存在不同的层。例如，可以含有用于容易地将载流子注入与电极 连接的部分的接触层。并且，还可以将各层分为组成或形成条件等不同 的2个以上的层来构成第二导电型半导体层。
此外，只要不违反本发明的要点，根据需要还可形成不属于上述类 别的层作为薄膜结晶层。
<第二导电型侧电极>
第二导电型侧电极用于实现与第二导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行了芯片倒装时成为了在发光波长范围的良好 的反射镜，并且进行了芯片倒装时，其通过焊料等实现了与基台等的良 好的接合。基于该目的，可以适当选择材料，第二导电型侧电极可以是 单一的层，也可以是由2层以上的层构成的。通常，为了达到电极所要 求的2个以上的目的，采用2层以上的层构成是常用的。
另外，第二导电型是p型、第二导电型侧包层的第二导电型侧电极 侧是GaN的情况下，作为第二导电型侧电极的构成材料，可以优选含有 Ni、Pt、Pd、Mo、Au中的任一元素或它们的2种以上的元素的材料。该 电极可以是多层结构，至少1层由含上述元素的材料形成，优选各层含 有上述元素并由构成成分(种类和/或比例)不同的材料构成。电极构成材 料优选为金属单质或合金。
特别优选的实施方式中，第二导电型侧电极的p侧包层侧的第一层 是Ni，第二导电型侧电极的与p侧包层侧相反的一侧的表面是Au。此时， Ni的功函的绝对值大，对于p型材料来说比较适合，另外，考虑到对后 述的工艺损害的耐性、安装的适合性等，优选Au作为最外表面的材料。
只要能够注入第二导电型的载流子，第二导电型侧电极就可以与薄 膜结晶层的任意层相接，例如设置第二导电型侧接触层时，可以与该接 触层相接地形成第二导电型侧电极。
<第一导电型侧电极>
第一导电型侧电极用于实现与第一导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行了芯片倒装时成为了在发光波长范围的良好 的反射镜，并且进行了芯片倒装时，其通过焊料等实现了与基台等的良 好的接合。基于该目的，可以适当选择材料。第一导电型侧电极可以是 单一的层，也可以是由2层以上的层构成的。通常，为了达到电极要求 的2个以上的目的，采用2层以上的层构成是常用的。
第一导电型为n型时，n侧电极优选含有Ti、Al、Ag、Mo中任一种 元素或它们的2种以上的元素的材料。该电极可以为多层结构，至少1 层由含有上述元素的材料形成，优选各层含有上述元素并由构成成分(种 类和/或比例)不同的材料构成。电极构成材料优选为金属单质或合金。这 是因为，这些金属的功函的绝对值小。另外，通常Al在n侧电极的与主 要的光取出方向相反的一侧露出。
本发明中，优选所形成的第一导电型侧电极的面积比第一电流注入 区域的面积大，并且第一导电型侧电极和第二导电型侧电极空间上不重 叠。这是重要的，以便在用焊料等对发光元件进行芯片倒装时确保足够 的面积以确保与基台等的充分的密合性，并且确保充分的间隔以防止第 二导电型侧电极和第一导电型侧电极之间因焊料等发生意外短路。
此处，优选第一导电型侧电极与绝缘层相接的部分的宽度中，最窄 的部分的宽度为15μm以上。这是因为，在优选通过光刻工序和剥离 (lift-off)法形成第一导电型侧电极的形成工艺中必须有裕度。
只要能够注入第一导电型的载流子，第一导电型侧电极就可以与薄 膜结晶层的任意层相接，例如设置第一导电型侧接触层时，可以与该接 触层相接地形成第一导电型侧电极。
<绝缘层>
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕“活性层结构等的 薄膜结晶层的侧壁”而发生意外的短路。结构和形状如上文所述。
绝缘层只要是能够确保电绝缘的材料，则可适当选择材料。例如， 优选单层的氧化物、氮化物、氟化物等，具体地说，优选从SiOx、AlOx、 TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx、MgFx 等中选择。这些物质能长期稳定地确保绝缘性。
另一方面，还可以将绝缘层30制成绝缘物的多层膜。此时，由于形 成了电介质多层膜，所以通过适当调整绝缘层内的电介质的折射率，能 够同时表现出对发光元件内产生的光具有较高光学反射率的所谓高反射 涂层的功能。例如，元件的发光波长的中心值为λ的情况下，通过将SiOx 和TiOx以各自的光学厚度层积成λ/4n(此处n为各材料在波长λ下的折射 率)等，能够实现高的反射特性。这种情况下，对元件进行了芯片倒装焊 接时，能够提高向主要的取出方向侧的光的取出效率，可以实现元件的 高功率化、高效率化，同时可以防止焊料等引起的意外短路等，所以这 是非常优选的。
具体地说，分别用R2表示从包含第一导电型包层的第一导电型半导 体层侧向缓冲层垂直入射的该发光元件的发光波长的光被缓冲层反射的 反射率、用R12表示从包含第二导电型包层的第二导电型半导体层侧向 绝缘层垂直入射的该发光元件的发光波长的光被绝缘层反射的反射率、 用R11表示从包含第一导电型包层的第一导电型半导体层侧向绝缘层垂 直入射的该发光元件的发光波长的光被绝缘层反射的反射率、用R1q表 示从包含量子阱层的活性层结构侧向绝缘层垂直入射的该发光元件的发 光波长的光被绝缘层反射的反射率时，所构成的绝缘层满足(式1)R2< R12、(式2)R2
<基台>
基台40具有金属层，同时具有向芯片倒装后的元件进行电流注入和 放热的功能。基台的母材优选是金属、AlN、SiC、金刚石、BN、CuW中 的任意物质。这些材料的散热性优异，能够有效抑制高输出功率的发光 元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、Si、玻璃 等的成本低，作为基台的母材，其利用范围宽，所以是优选的。此外， 从金属中选择基台的母材时，优选用具有耐蚀刻性的电介质等覆盖其周 围。作为金属母材，优选对发光元件的发光波长的反射率高的材料，优 选Al、Ag等。另外，用电介质等覆盖时，优选以各种CVD法形成的SiNx、 SiO2等。
发光元件通过各种焊料、糊料与基台上的金属层接合。为了充分确 保散热性以实现元件的高功率工作和高效率发光，特别优选通过金属焊 料进行接合。作为金属焊料，可以举出In、InAg、PbSn、SnAg、AuSn、 AuGe和AuSi等。这些焊料是稳定的，可以参考使用温度环境等来适当 选择。
另外，也可以将两个以上该部分公开的发明的化合物半导体发光元 件装载在一个基台上，通过自由地改变基台上的金属配线，能够将一个 基台上的各发光元件并联连接或串联连接，或者混联连接。
〔部分A公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。 对代表性的形态的制造方法进行说明。
<制造方法的实施方式1>
制造方法的实施方式1中，以图1-1A所示的发光元件为主进行说明， 并对图1-1C和图1-1D所示的发光元件的制造方法进行说明。如图1-5 所示，首先准备基板21，通过薄膜晶体生长，在其表面依次进行缓冲层 22、光均一化层23、第一导电型包层24、活性层结构25和第二导电型 包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是， 也可以用MBE法、PLD法、PED法、VPE法、LPE法等以形成全部的 薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适 当变更。另外，薄膜结晶层形成后，可以实施各种处理。需要说明，本 说明书中，所记载的“薄膜晶体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图1-1A、图1-1B、图1-3A所示的 形状，本发明中优选如图1-5所示形成第二导电型侧电极27。即，优选 在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型侧 电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极27 的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对 在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系 材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降低。例 如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序 时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体生长之 后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、 或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流 注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电 极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续处理，受到工艺损害的可能性也 低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处理 工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图1-6所示，使第一导电型包层 24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层 结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工 序中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注 入的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在 接触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图1-7所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 如果装置间分离槽一直形成到光均一化层和缓冲层的合层的中途，则可 以在第一导电型包层的侧壁上形成绝缘层，从而能够确保针对焊料等的 包绕的绝缘性(发光元件制作完成后的形态参见图1-1C和图1-1D)。此时， 槽底面形成在光均一化层和缓冲层的合层的中途，其在发光元件端成为 端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的面。需要说明， 槽底面在元件分离时接受划线等处理，因而对于元件分离后的端部阶梯 面来说，作为面的平面性和与层方向的平行性多数情况下不高。另外， 未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部、以及光均一化层23 和缓冲层22的至少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层 的总和有时为3～7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图1-16所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序，可以形成如图1-7所示的装置间分离槽 13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图1-16所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图1-8所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图1-9A所示，除去绝缘层30的规定部分，在第二导电型 侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一 导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离 槽13内形成去除了绝缘层的划线区域14。除去第二导电型侧电极27上 的绝缘层30时，按照第二导电型侧电极的周边部分覆盖有绝缘层的方式 进行去除。即第二导电型侧电极露出部分的表面积比第二电流注入区域 的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防 止发生由焊料引起意外的短路等，第二导电型侧电极的一部分覆盖有绝 缘层，在覆盖有绝缘层的部分的宽度中，最窄的部分的宽度(L2W)如前所 述，优选为15μm以上。进一步优选为100μm以上。绝缘层覆盖的第二 导电型侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一 导电型侧电极等其他部分的意外短路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
对于划线区域14的宽度，均如前所述，以能够得到规定的Lws的方 式进行设定。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划 线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。需要说 明，装置间分离槽一直形成到光均一化层和缓冲层的合层的中途的情况 下，利用上述工艺来堆积绝缘膜时，绝缘膜堆积在槽底面而不是堆积在 基板面，虽然在这点上是不同的，但可以采用同样的工艺。
接着，如图1-10所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与基 台等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极和 第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与绝 缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使其 在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工序 和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或者含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过在形成层积结构的 最终阶段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n 型的情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电 极材料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样 在形成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻 处理。蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简 便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理 时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性 比较高，所以也有可能引入包括氧化在内的损害。因此，本发明中，在 形成绝缘层后并且除去了绝缘层的预定的不需要的部分后进行第一导电 型侧电极的形成，这在减少对电极的损害方面是有效的。
如此形成图1-10的结构后，为了将各化合物半导体发光元件分成一 个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
另外，也存在装置间分离槽一直形成到光均一化层与缓冲层的合层 的中途的情况，这种情况下，也使用装置间分离槽，利用金刚石划线对 基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
本发明中，进行元件间分离工序时，装置间分离槽中不存在影响性 能的薄膜结晶层，所以没有向薄膜结晶层引入工艺损伤。并且，由于在 划线区域也不存在绝缘层，所以划线时不会产生绝缘层的剥离等。
造伤(划线)结束后，优选将化合物半导体发光元件在截断工序中分割 成一个个的装置，优选通过焊料等将其安装在基台上。
如上进行操作，制作完成图1-1A所示的发光元件。同样地，也能制 造图1-1C和图1-1D中所示的发光元件。
该制造方法中，如上述说明的那样，优选依次实施薄膜结晶层的形 成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序和第二蚀刻工序)、 绝缘层的形成、绝缘层的除去(第二导电型侧电极露出部分的形成、第一 电流注入区域的形成、划线区域的形成)、第一导电型侧电极的形成，通 过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有损 害并且第一导电型侧电极也没有损害的发光元件。所以，装置形状反映 了工序流程。即，该发光元件内部存在依次层积第二导电型侧电极、绝 缘层、第一导电型侧电极得到的结构。即，第二导电型侧电极与第二导 电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层， 第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧 电极与第一导电型侧包层(或其他的第一导电型薄膜结晶层)之间，存在具 有绝缘层的部分，该绝缘层存在于电极外围部分。
<制造方法的实施方式2>
制造方法的实施方式2中，以图1-2A所示的发光元件为主进行说明， 并对图1-2C、图1-2D和图1-2E所示的发光元件的制造方法进行说明。 实施方式2中，到绝缘层30的形成工序之前与实施方式1相同(图1-5～ 图1-8)。其后，在实施方式1中仅除去基板面(槽底面)的装置间分离槽的 包含中央部的区域，但在实施方式2中，如图1-9B所示，将装置间分离 槽13内在基板21上(即，槽底面)的绝缘层30全都除去，并且除去在槽 内的侧壁上形成的绝缘层的基板侧(即，槽底面侧)的绝缘层以设置不形成 绝缘层部分15。作为形成方法，可以为如下工艺。首先，通过光刻形成 具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀剂掩模，接 着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，从而除去装置间分离 槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，从而发生了 侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了如图1-9B 所示在基板侧的侧壁上不存在绝缘层的形状。
除去绝缘层后露出的侧壁是缓冲层的侧壁的至少基板侧的部分，某 些实施方式下，可以使缓冲层22的侧壁全部露出，也可以露出到光均一 化层23的侧壁的至少一部分。露出到光均一化层23的侧壁的一部分的 情况下，在图1-2A中，缓冲层的侧壁露出，图1-2A中的不形成绝缘层 部分达到光均一化层23的侧壁。不存在绝缘层的露出的侧壁优选为未掺 杂层的侧壁。这是因为，实施芯片倒装时，万一与基台接合用的焊料等 附着在侧壁上，也不会发生意外的电短路。这样的绝缘层的除去形状是 优选的形状，这是因为，这种形状特别是在发光元件的制造工序中，在 除去基板时，不会发生绝缘层随基板的除去而被剥离等的不希望的情况。 另外，蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁 面之中仅有基板部分露出而缓冲层被覆有绝缘层。
与实施方式1相同，第二导电型侧电极露出部分37、第一电流注入 区域36和不形成绝缘层部分15的形成可以分别进行，但通常同时利用 蚀刻来形成这些部分。
其后，可以通过与实施方式1同样的工艺完成图1-2A所示的发光元 件。
制造方法的实施方式2中，与实施方式1相同，装置间分离槽没有 达到基板的形态也是优选的形态。例如，如果装置间分离槽形成到光均 一化层和缓冲层的合层的中途，则可以在第一导电型包层的侧壁上形成 绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完成后的形 态为图1-2C、图1-2D和图1-2E。)。此时，槽底面形成在光均一化层和 缓冲层的合层的中途，其在发光元件端成为端部阶梯面。槽底面是含有 能以蚀刻得到的程度的凹凸的面。另外，未被绝缘层被覆而从侧壁露出 的层优选具有高的绝缘性。另外，堆积绝缘膜30时，堆积在槽底面而不 是堆积在基板面，虽然这点上是不同的，但可以采用同样的工艺进行堆 积。其他与实施方式2相同地操作，也可以制造图1-2C、图1-2D和图 1-2E所示的发光元件。图1-2D和图1-2E的形状的不同可以通过调整侧 蚀的时间等来控制。
利用实施方式2的工艺(和其变形工艺)制造的发光元件也是形成了 覆盖侧壁的绝缘层未达到发光元件端的形状的装置，保证了不发生绝缘 层的剥离，并且通过用绝缘性高的材料构成露出的层，从而也成为与图 1-1A的形态的发光元件相同的可靠性高的装置。
<<部分B>>
部分B公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从上述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件在上述缓冲层和上述第一导电型半导体 层之间具有光均一化层，该光均一化层使从光取出面射出的光的均一性 提高；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述光均一化层的一部分一同构成后退侧壁面， 且与上述光均一化层没有后退的非后退侧壁面之间形成端部阶梯面；或 者，上述光均一化层的全部和上述缓冲层的一部分一同构成后退侧壁面， 且与上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；
或者具有下述(ii)形状时，上述绝缘层从上述缓冲层的中途或上述光 均一化层的中途开始被覆上述后退侧壁面，而在上述缓冲层的至少主要 的光取出方向部分没有形成上述绝缘层，所述(ii)形状为：上述光均一化 层和缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
并且，所述化合物半导体发光元件还具有支持上述发光元件的支持 体，上述第一导电型侧电极和上述第二导电型侧电极被连接在该支持体 上。
2.如上述1所述的发光元件，其特征在于，所述发光元件具有绝缘 层，
对于上述薄膜结晶层的后退侧壁面，具有下述(ii)形状：
(ii)上述光均一化层和缓冲层一同构成后退侧壁面，而不存在端部阶 梯面；
所述绝缘层从上述缓冲层的中途或从上述光均一化层的中途开始被 覆上述后退侧壁面，而在上述缓冲层的至少主要的光取出方向部分没有 形成所述绝缘层。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，上述光均一 化层的全部和上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成上述绝缘层，
其中，上述绝缘膜也被覆上述光均一化层和上述缓冲层的后退侧壁 面的至少一部分，但是上述绝缘膜没有形成在端部阶梯面上。
4.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有所述(i)形状：
(i)上述光均一化层的一部分一同构成后退侧壁面，且与上述光均一 化层没有后退的非后退侧壁面之间形成端部阶梯面；或者，上述光均一 化层的全部和上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲 层没有后退的非后退侧壁面之间形成端部阶梯面；
从至少离开发光元件端的位置开始形成上述绝缘层，
其中，上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与上述第一导电型半导体层的侧壁后退面成一平面的面上。
5.如上述4所述的发光元件，其特征在于，上述缓冲层中，构成侧 壁面上未被覆有上述绝缘层的部分的层为未掺杂型。
6.如上述1～5任一项所述的发光元件，其特征在于，上述光均一 化层是作为上述薄膜结晶层的一部分而设置在上述基板与上述第一导电 型包层之间的层。
7.如上述1～6任一项所述的发光元件，其特征在于，上述光均一 化层的平均折射率以noc表示、上述第一导电型半导体层的平均折射率以 n1表示、上述缓冲层的平均折射率以nbf表示时，满足n1
9.如上述8所述的发光元件，其特征在于，所选择的toc还满足
10.如上述1～9任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
11.如上述1～10任一项所述的发光元件，其特征在于，上述光均一 化层为2个以上的层的层积结构。
12.如上述1～11任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
13.如上述1～12任一项所述的发光元件，其特征在于，上述第二 导电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
14.如上述13所述的发光元件，其特征在于，上述L2w为100μm以 上。
15.如上述1～14任一项所述的发光元件，其特征在于，上述第一 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、 Ag、Mo和它们的2种以上的组合组成的组中的元素。
16.如上述1～15任一项所述的发光元件，其特征在于，上述第二 导电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、 Pd、Mo、Au和它们的2种以上的组合组成的组中的元素。
17.如上述1～16任一项所述的发光元件，其特征在于，上述绝缘 层为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
18.如上述1～17任一项所述的发光元件，其特征在于，上述绝缘 层为由2个以上的层构成的电介质多层膜。
19.如上述18所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
20.如上述19所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
21.如上述1～20任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光 元件的发光波长的光被上述光均一化层反射的反射率、用R12表示从上 述第二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波 长的光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层 侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反 射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的 该发光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所 述绝缘层满足下述所有的条件，
(式1)R2
23.如上述1～22任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
24.如上述1～23任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
25.如上述1～24任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
26.如上述1～25任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料接合在具有金属层的支 持体上。
27.如上述26所述的发光元件，其特征在于，上述第一导电型侧电 极和上述第二导电型侧电极与上述支持体的金属层的接合仅通过金属焊 料或通过金属焊料和金属凸块(bump)来实施。
28.如上述26或27所述的发光元件，其特征在于，上述支持体的 母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的 组中。
29.如上述26～28任一项所述的发光元件，其特征在于，在上述支 持体的装置间的分离部分没有形成金属层。
30.如上述2所述的发光元件，其特征在于，上述基板的光取出侧 的表面不是平坦的。
31.如上述3所述的发光元件，其特征在于，上述缓冲层的光取出 侧的表面不是平坦的。
32.如上述2所述的发光元件，其特征在于，在上述基板的光取出 侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述 基板向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与 空间的界面反射的反射率时，满足R4
该部分公开的发明的结构中，由于排除了在制造工艺中各工序下的 工艺损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分B的发明的实施方式的说明〕
下面更详细地说明该部分的发明。
图2-1A、图2-2A、图2-3A中，给出了该部分公开的发明的化合物 半导体发光元件(以下仅称为发光元件)的代表性的例子。图2-1B和图 2-3B是为了进行说明而分别省略了图2-1A和图2-3A的一部分的图。图 2-4A、图2-4B是表示制作中途的形状的图，用于详细说明发光元件的结 构。下面参照图2-1A～图2-4B进行说明。
如图2-1A、图2-2A和图2-3A所示，该部分公开的发明的发光元件 在基板21上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第 一导电型侧电极28，所述化合物半导体薄膜结晶层具有缓冲层22、光均 一化层23、包含第一导电型包层24的第一导电型半导体层、包含第二导 电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导 体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与支持体 40上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图2-1A、图2-2A和图2-3A所示，将第一导电型 侧电极28和第二导电型侧电极27相对于基板面进行投影时，其投影不 重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
本发明的发光元件可以取在(I)发光元件的端部的阶梯形状、(II)发光 元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元件的端部的 阶梯形状，基于制造工序中为了进行元件分离而形成装置间分离槽时的 蚀刻深度，大的方面分为(i)蚀刻到光均一化层的中途、(ii)蚀刻到缓冲层 的中途、(iii)蚀刻到基板面(或更深)，有这三种选择。另外，装置间分离 槽的壁面在元件分离后较元件端向后退，所以本发明中将装置间分离槽 形成时作为侧壁面而露出的面相对于元件分离后的元件而言称为“后退 侧壁面”。另外，将通过元件分离而显露在元件端的侧壁面称为“非后退 侧壁面”。于是，在发光元件的端部，在后退侧壁面和非后退侧壁面之间 形成阶梯面，所以将其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(iii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：光均一化层的一部分一同构成后退侧壁面， 其余(主要的光取出方向侧)的光均一化层的侧壁成为非后退侧壁面，在光 均一化层端存在端部阶梯面。同样，(ii)中，形成在缓冲层端存在端部阶 梯面的形状。(iii)中，光均一化层和缓冲层这两层的侧壁都构成后退侧壁 面(用于形成装置间分离槽的侧壁面)，因此，元件制作完成后不存在基板 的该部分公开的发明中，不存在端部阶梯面。此外，即使在(iii)的情况下， 与不形成装置间分离槽而被分离的元件端面相比，装置间分离槽的壁面 也向后退，所以本发明中统一称为“后退侧壁面”。
与(i)对应的是图2-2A、图2-3A(图2-3B)。与(ii)对应的形状是图2-2B、 图2-2C、图2-3C。与(iii)对应的是图2-1A(图2-1B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 2-3A(图2-3B)、图2-3C。与(ii)对应的是图2-1A(图2-1B)、图2-2A(图2-2B)、 图2-2C。
需要说明，该部分公开的发明中，由于制造工序中除去生长基板， 所以除去基板时绝缘膜附着在基板上的形态不是优选的。因此，在上述 的组合中，如下组合是不包括在该部分公开的发明中的形态：(I)发光元 件的端部的阶梯形状为(iii)光均一化层和缓冲层这两层都没有阶梯的形 状、(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽底面的形状。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状依次分为第1方式：(ii)绝缘膜从槽底面脱离的形状、第2方 式：(i)绝缘膜附着在槽底面的形状，来进行说明。
其中，绝缘膜没有达到主要的光取出方向的缓冲层端，这在该部分 公开的发明的发光元件中是相同的。
〔第1方式〕
属于第1方式的形态示于图2-1A～图2-2C。首先，作为具有代表性 的形态，使用图2-1A进行说明。如图2-1A所示，该部分公开的发明的 发光元件在主要的光取出方向不具有基板。绝缘层30被覆了除去薄膜结 晶层后露出的侧壁面之中的至少第一导电型半导体层(图中为第一导电型 包层24)、活性层结构25和第二导电型半导体层(图中为第二导电型包层 26)的侧壁面。另外，在缓冲层22的侧壁面的至少主要的光取出方向侧存 在没有被绝缘层覆盖的不形成绝缘层部分15，某些情况下，该不形成绝 缘层部分15可以遍及缓冲层22的侧壁面的全部。甚至其可以遍及光均 一化层23的侧壁面的一部分或全部。这样，该部分公开的发明的发光元 件中，在缓冲层的主要的光取出方向侧的元件端没有存在绝缘层。这一 点，在其他实施方式的在缓冲层或光均一化层具有端部阶梯面的情况中 也相同。
另外，未被绝缘层覆盖的不形成绝缘层部分15的缓冲层优选为没有 进行掺杂的未掺杂层。另外，不形成绝缘层部分15达到光均一化层23 时，优选光均一化层23的没有形成绝缘层的部分为没有进行掺杂的未掺 杂层。只要露出的部分为绝缘性高的材料，就不会产生焊料的包绕引起 的短路等，成为可靠性高的元件。
该结构在制造工序中途的元件分割前经过图2-4A所示的形状。在制 造工序中途，绝缘层30从装置间分离槽13的槽内的基板面(槽底面)和邻 接基板面(槽底面)的槽侧壁面的不形成绝缘层部分15被除去。对于该部 分公开的发明，在制造工序中基板21被剥离。此时，由于绝缘层30不 与基板21相接，所以在基板剥离时不产生绝缘层的剥离。因此，在确保 切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结晶 层造成损伤。
其结果，得到的分离后的发光元件中，如图2-1A的A部分所示， 在缓冲层22的壁面的主要的光取出方向侧存在没有被绝缘层覆盖的不形 成绝缘层部分15。也就是说，通过制成该形状，能够确保在薄膜结晶层 的侧面不产生绝缘层的剥离，其结果，该发光元件即使有焊料的包绕， 也能防止发生意外的短路，并且不会对薄膜结晶层造成损伤，因而，成 为发光元件的功能没有受到损害的可靠性高的元件。
进而，如图2-1B的B部分所示，绝缘层30与第一导电型侧电极28 的基板侧(主要的光取出方向侧)的一部分相接。即，在第一导电型侧电极 28与第一导电型半导体层(本实施方式中为第一导电型包层24)之间的一 部分存在绝缘层。其结果，第一导电型侧电极28的面积大于第一电流注 入区域36的面积。如图2-1B所示，第一导电型侧电极与绝缘层相接的 部分的宽度中，最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特 别优选为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。 通常只要L1w为5μm以上，就能够确保光刻工序和利用剥离法的工序裕 度。
进而，如图2-1B的C部分所示，绝缘层30覆盖第二导电型侧电极 27的支持体侧(主要的光取出方向的相反侧)的一部分。即，第二导电型 侧电极27的电极露出部分37的面积小于第二导电型侧电极27的面积， 第二电流注入区域35的面积等于第二导电型侧电极27的面积。如图2-3 所示，从第二导电型侧电极的周边覆盖绝缘层的宽度中，最窄的部分的 宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特 别优选为100μm以上。被绝缘层覆盖的第二导电型侧电极的面积大时， 特别能够降低由金属焊料引起的与例如第一导电型侧电极等其他部分发 生的意外短路。并且，L2w通常为2000μm以下，优选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的支持体侧(主 要的光取出方向的相反侧)的表面露出部分通常如图所示那样也被绝缘层 30被覆以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
进而，该部分公开的发明的元件在第一导电型半导体层(该形态中为 第一导电型包层24)的光取出方向具有光均一化层23。光均一化层具体如 后所述，其具有适度的光封闭效果，活性层结构25发出的光分布在整个 光均一化层上，而不是局部存在。因此，从光取出面50b观察时，由于 第一导电型侧电极28的取出，在与没有活性层的非发光部对应的区域也 有光分布，并且即使在活性层的发光中存在不均，光也可以均一化地进 行分布。进而，由于光均一化层23的周围被绝缘膜30被覆，所以通过 提高绝缘层30对发光波长的反射率，可以提高光均一化层内的光封闭效 果，进而可以提高面内均一性。
〔第1方式之二〕
属于第1方式的其他形态通过图2-2A～图2-2C来说明。与图2-1A 的形态不同之处在于，图2-1A的发光元件中，(I)发光元件的端部的阶梯 形状为(iii)光均一化层和缓冲层这两层都没有阶梯的形状，与此相对，图 2-2A～图2-2C所示的发光元件中，则为(i)在光均一化层端具有基于装置 间分离槽的端部阶梯面的形状、或(ii)在缓冲层端具有基于装置间分离槽 的端部阶梯面的形状。
该形状是通过将装置间分离槽一直形成到光均一化层的中途或缓冲 层的中途而制造的，其结果，制作完成的装置中，至少第一导电型半导 体层、活性层结构和第二导电型半导体层与装置端相比向内侧后退，构 成后退侧壁面，从而在其与元件端壁面(非后退侧壁面)之间存在端部阶梯 面。
图2-2A中给出了装置间分离槽形成到光均一化层23的中途而制造 的发光元件的一例。如A部分所示，缓冲层22和光均一化层23的一部 分作为非后退侧壁面一直存在到发光元件端，从光均一化层23的中途开 始，壁面退到元件端之后，并且与第二导电型半导体层的侧壁面一同构 成了后退侧壁面(装置间分离槽的侧壁)。在非后退侧壁面与后退侧壁面之 间存在基于装置间分离槽的底面的端部阶梯面55。缓冲层的壁面全部露 出。因而，光均一化层的端部阶梯面也没有被绝缘层被覆，并且后退侧 壁面中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要的光取出 方向侧。
图2-2B中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一 直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 并且与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离 槽的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽 的底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)没有被覆绝 缘层，并且端部阶梯面也没有被绝缘层被覆，进而，后退侧壁面(装置间 分离槽的侧壁)中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要 的光取出方向侧。该例中，不形成绝缘层部分15仅存在于缓冲层，光均 一化层23被绝缘膜30被覆。图2-2C也是装置间分离槽一直形成到缓冲 层22的中途而制造的发光元件的一例。如该图所示，不形成绝缘层部分 15从缓冲层22延伸到光均一化层23，缓冲层的侧壁全都露出。
如这些例子所述，装置间分离槽一直形成到光均一化层与缓冲层的 合层的中途的情况下，覆盖侧壁的绝缘层没有达到发光元件端，形成了 这种形状的装置可保证不发生绝缘层的剥离，并且通过用绝缘性高的材 料构成露出的层，从而形成与图2-1A的形态的发光元件相同的可靠性高 的装置。
〔第2方式〕
第2方式中，(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽 底面的形状。对于图2-3A的发光元件，如图2-4B所示，在元件分割前， 装置间分离槽一直形成到光均一化层23的中途，绝缘层30并没有覆盖 装置间分离槽13的整个槽底面，而是在槽底面形成了无绝缘层30的划 线区域14。因此，制造工序中通过划线、切断等分离元件时，只要切断 缓冲层和光均一化层即可，不会对薄膜结晶层之中与器件性能相关的层 即第一导电型半导体层、活性层结构和第二导电型半导体层造成直接损 伤。另外，由于从槽底面的无绝缘层的划线区域进行分割，所以不会产 生绝缘层的剥离，因而在确保切实的绝缘性的基础上，不会因绝缘层剥 离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，如图2-3A、图2-3B的A部 分所示，绝缘层并没有将在光均一化层形成的端部阶梯面(槽底面)的整个 面覆盖，而是从距元件端仅Lws的位置开始覆盖内侧的基板面。从划线区 域14的宽度的中央分割时，未覆盖绝缘层的距离Lws在制造的波动等的 范围内与划线区域14的宽度的大致1/2对应。即，通过制成该形状，能 够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结果，该发光元件 即使有焊料的包绕，也能防止发生意外的短路，并且不会对薄膜结晶层 造成损伤，因而，成为发光元件的功能没有受到损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
图2-3C所示的发光元件是装置间分离槽如图2-4C所示那样一直形 成到缓冲层22的中途并且将形成于槽底面的绝缘膜的包含槽中央区域的 划线区域14中的部分除去而制造的形态。
对于第2方式的发光元件，通过用绝缘性高的材料构成露出的层， 也可以制成与图2-1A的形态的发光元件相同的可靠性高的装置。并且， 第2方式的其他部分的形状也与第1方式相同。
下面，更详细的说明构成装置的各部件和结构。
<基板>
部分B公开的发明中，在制作完成的发光元件上不保留基板。选择 能使半导体层在其上生长的基板，并使用最终能除去的基板。基板不必 是透明的，但优选在制造工序利用后述的激光剥离来剥离基板时透过该 特定波长的激光。还优选该基板是电绝缘性基板。这是因为，制造工序 中，同样通过激光剥离法来剥离基板时，导电性基板由于其自由电子导 致产生吸收等，因此难以采用这样的基板剥离方法。
上述的部分A中说明的基板材料都可以在部分B的发明中使用。作 为具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在 其上进行薄膜晶体生长，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。 特别是使用GaN基板时，从电阻的观点和结晶性的角度出发，优选在使 用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3以下，更优选为 1×1017cm-3以下。除去基板时，如果以化学蚀刻为前提，优选能够容易地 用盐酸等除去的ZnO。
另外，也能够使用倾斜基板这一点、可以在基板上预先实施化学蚀 刻或热处理等这一点、以及可以有意地使基板上带有凹凸这一点等也与 部分A所说明的相同。
该实施方式中的一种实施方式中，一般来说基板的厚度在装置作成 初期通常为250～700μm左右，以确保半导体晶体生长、元件制作工艺中 的机械强度。使用基板进行必要的半导体层生长后，通过例如研磨、蚀 刻或激光剥离等除去基板。特别是在通过激光剥离等光学方法剥离基板 时，优选在薄膜晶体生长时使用两面研磨基板。这是因为，如果使用单 面研磨基板，则从没有进行薄膜晶体生长的面照射的激光等从粗糙面入 射，激光剥离时需要较大的激光输出功率，而该较大的激光输出功率对 于两面研磨基板来说是不需要的。
<缓冲层>
关于缓冲层，部分A中说明的事项也都可以适用于部分B的发明。 由于该部分的发明中不保留基板，所以对优选的事项进一步进行说明。
如已说明的内容所述，在制作完成的元件中，缓冲层的侧壁面的至 少光取出方向(缓冲层成膜时的基板侧)附近没有被绝缘层被覆。
另外，为了将光封闭在后述的光均一化层中进行波导，在发光元件 的发光波长下缓冲层的折射率为光均一化层的平均折射率以下，优选小 于光均一化层的平均折射率。缓冲层的物理厚度优选大于4λ/nbf，其中， λ(nm)表示发光元件的发光波长，nbf表示缓冲层的平均折射率。
另外，由于在制造工序中除去了基板，所以缓冲层成为主要的光取 出面。如上所述，作为剥离基板的一种方法，可以举出使用对基板透明 但缓冲层有吸收的光，对缓冲层的一部分进行光学分解，从而剥离基板 的方法。采用这种方法的情况下，选择适合该方法的材料。例如基板为 蓝宝石、缓冲层为GaN的情况下，可以实施下述激光剥离：从没有进行 薄膜晶体生长的基板侧照射具有248nm的振荡波长的准分子激光，将缓 冲层的GaN分解成金属Ga和氮，从而剥离基板。
该部分公开的形态中，由于在主要的光取出方向不存在基板，所以 优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂层或者低反 射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实 现高功率化、元件的高效率化。此处，优选在缓冲层的光取出侧设置低 反射光学膜，使得以R3表示从后述的光均一化层向缓冲层侧垂直入射的 该发光元件的发光波长的光被缓冲层反射的反射率、以R4表示从上述缓 冲层向光取出侧的空间垂直入射的该发光元件的发光波长的光被缓冲层 与空间的界面反射的反射率时满足R4
<光均一化层>
该部分的发明所采用的光均一化层与部分A中记载的相同。
<第一导电型半导体层和第一导电型包层>
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分 A记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分A记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分 A记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分A所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分A所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分A所记载的相同。
<支持体>
该部分的发光元件中，由于不存在基板，所以支持体所要求的功能 与部分A中说明的基台多少有些不同之处。
支持体40是必须的，基板剥离时，其起到薄膜结晶层的支持体的作 用，另外，非常优选该支持体还同时具有元件完成后的电流的导入和散 热的功能。基于该观点，支持体的母材优选选自金属、AlN、SiC、金刚 石、BN和CuW组成的组。这些材料的散热性优异，能够有效抑制高功 率的发光元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、 Si、玻璃等的成本低，作为支持体的母材，其利用范围宽，所以是优选的。 另外，在后述的去除基板时，通过激光照射，将薄膜结晶层的一部分分 解成金属Ga和氮，此时，优选实施湿蚀刻除去金属Ga，并优选此时支 持体是不被蚀刻的材质。需要说明，从金属中选择支持体的母材时，优 选用具有耐蚀刻性的电介质等覆盖其周围。作为金属母材，优选在发光 元件的发光波长下的反射率高的材料，并优选Al、Ag等。另外，用电介 质等覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
从还同时具有元件完成后的电流的导入和散热的功能的观点出发， 支持体优选在母材上具有导入电流用的电极配线，并且在该电极配线上 安装装置的部分具有适宜装置和支持体接合用的粘结层。此处，粘结层 可以使用含有Ag的糊料、金属凸块等，从散热性的观点出发，非常优选 由金属焊料构成粘结层。与含有Ag的糊料、金属凸块等相比，金属焊料 能够实现散热性绝对优异的芯片倒装。此处，作为金属焊料，可以举出 In、InAg、InSn、SnAg、PbSn、AuSn、AuGe和AuSi等。特别优选AuSn、 AuSi、AuGe等高熔点焊料。这是因为，注入大电流以使发光元件超高功 率工作时，元件附近的温度上升到200℃左右，因此，焊料的熔点方面， 更优选具有高于驱动时的元件温度的熔点的金属焊料。另外，有时为了 消除芯片倒装时元件的高低差，优选使用凸块并用金属焊料填埋其周围 来进行接合。
另外，通常，如后所述通过分割支持体进行元件分离，所以优选在 制作完成的发光元件中，在支持体40的周边存在无金属配线的分离区域。 如图2-5所示，将无金属配线的区域的宽度设定为LWSPT2(图2-5中用 LWSPT2(left)表示左侧、用LWSPT2(right)表示右侧。)时，在制作完成的元件中 LWSPT2大于0即可，如下文所述，根据分离工序中采用何种手法，优选的 范围不同。
通过划线进行分离时，LWSPT2通常为10μm以上、优选为15μm以上。 因此，对于分离区域47，优选将2LWSPT2设定为30μm以上。并且，过大 会造成浪费，所以2LWSPT2通常为300μm以下，优选为200μm以下。
另外，通过切割进行分离时，LWSPT2通常为100μm以上、优选为500μm 以上。因此，对于分离区域47，优选将2LWSPT2设定为1000μm以上。并 且，由于过大会造成浪费，所以2LWSPT2通常为2000μm以下，优选为 1500μm以下。
此外，不分割支持体的实施方式也是可行的，例如可以将2个以上 的发光元件安装在一个支持体上。通过自由地改变支持体上的金属配线， 能够将一个支持体上的各发光元件并联连接或串联连接，或者混联连接。
〔部分B公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<第1方式的发光元件的制造方法>
制造方法的一例中，如图2-7所示，首先准备基板21，在其表面通 过薄膜晶体生长依次进行缓冲层22、光均一化层23、第一导电型包层24、 活性层结构25和第二导电型包层26的成膜。优选使用MOCVD法。但 是，也可以使用MBE法、PLD法等以形成全部的薄膜结晶层或者一部分 薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结 晶层形成后，可以实施各种处理。需要说明，本说明书中，所记载的“薄 膜晶体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图2-1A～图2-2C所示的形状，该 部分公开的发明中优选如图2-7所示形成第二导电型侧电极27。即，优 选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型 侧电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极 27的形成。这是因为，作为优选的实施形态，第二导电型是p型的情况 下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，也同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27后，如图2-8所示，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图2-9所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 如果装置间分离槽一直形成到光均一化层和缓冲层的合层的中途，则能 够在第一导电型包层的侧壁上形成绝缘层，从而能够确保针对焊料等的 包绕的绝缘性(发光元件制作完成后的形态参见图2-2A～图2-2C。)。此 时，槽底面形成在光均一化层和缓冲层的合层的中途，其在发光元件端 成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的面。需要 说明，槽底面在元件分离时接受划线等处理，因而对于元件分离后的端 部阶梯面来说，作为面的平面性和与层方向的平行性多数情况下不高。 另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部、以及光均一化层23 和缓冲层22的至少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层 的总和有时为3～7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻的耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图2-19所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如图2-9所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图2-19所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断来进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图2-10所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图2-11所示，除去绝缘层30的规定部分，在第二导电型 侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一 导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离 槽13内形成从基板面和侧壁上去除了绝缘层的不形成绝缘层部分15。
除去第二导电型侧电极27上的绝缘层30时，按照第二导电型侧电 极的周边部分覆盖有绝缘层的方式进行去除。即第二导电型侧电极露出 部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序 特别是光刻工序的裕度或者为了防止发生由焊料引起的意外的短路等， 第二导电型侧电极的一部分覆盖有绝缘层，在覆盖有绝缘层的部分的宽 度中，最窄的部分的宽度(L2W)如前所述，优选为15μm以上。进一步优 选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能 够降低由金属焊料引起的与例如第一导电型侧电极等其他部分的意外短 路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不 形成绝缘层部分15的形成可分别进行，但通常同时通过蚀刻形成这些部 分。
需要说明，为了将装置间分离槽内的基板附近的侧壁部分的绝缘层 除去来设置不形成绝缘层部分15，例如可通过下述的工艺来形成所述部 分15。首先，通过光刻形成具有与装置间分离槽13的面积大致相等或略 小的开口的抗蚀剂掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿 蚀刻，从而除去装置间分离槽内的基板面上的绝缘层。其后，进一步继 续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀 刻剂除去，得到了如图2-11所示那样在装置间分离槽附近不存在绝缘层 的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁 优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接 合用的焊料等附着在侧壁上，也不会发生意外的电短路。这样的绝缘层 的除去形状是优选的形状，这是因为，这种形状特别是在发光元件的制 造工序中，在除去基板时，不会发生绝缘层随基板的除去而被剥离等的 不希望的情况。
接着，如图2-12所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与支 持体等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极 和第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与 绝缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使 其在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工 序和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
该制造方法中，第一导电型侧电极是通过在形成层积结构的最终阶 段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n型的 情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，在减少对电极的损害方面是有效的。
如此形成图2-12的结构后，进行除去基板的前准备。通常首先将图 2-12所示的结构作为晶片整体与支持体40接合，或者将其一部分与支持 体40接合。这是因为，整个薄膜结晶层最多也就是15μm左右的厚度， 所以剥离基板后，机械强度变得不足，仅以这种强度自承则很难承受后 续的工序。支持体的材料等如上所述。
如图2-13所示，上述结构利用例如金属焊料42连接在支持体40上 的金属层41(电极配线等)上，进行安装。
此时，本发明的发光元件中，第二导电型侧电极27和第一导电型侧 电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电 流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的 散热性，因此是优选的。另外，绝缘层没有保护缓冲层的至少一部分、 特别是未掺杂部分，除此之外，其他的薄膜结晶层的侧壁均被绝缘层保 护，因此，即使存在焊料的渗出等，也不会在薄膜结晶层内例如活性层 结构侧壁中发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研 磨、蚀刻、激光剥离等任何方法。对蓝宝石基板进行研磨的情况下，可 以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。 此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜晶体生长部 分的情况下，可以实施如下的激光剥离：使用具有透过蓝宝石基板并在 例如缓冲层使用的GaN中有吸收的248nm的KrF准分子激光，从蓝宝石 基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，从而剥离基板。 在图2-14中示意性地给出通过激光剥离将基板21剥离的状态。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl 等蚀刻剂，通过湿蚀刻除去基板。
该部分公开的发明中，不存在绝缘层与基板相接的部分。所以实施 基板剥离时，不会随之产生绝缘层的剥离等。
其后，如图2-14所示，在与存在装置间分离槽之处对应的分离区域 47，将发光元件与支持体一同分离，得到单个的发光元件。此处，优选 支持体的分离区域不存在金属配线。此处是因为存在金属配线时，难以 实施装置间的分离。
在切断支持体的分离区域部分时，根据母材，可以选择切割、划线 和截断等适当的处理。并且，装置间分离槽一直形成到光均一化层和缓 冲层的合层的中途的情况下，使用装置间分离槽，利用金刚石划线实施 造伤、利用激光器划线对光均一化层和/或缓冲层的一部分实施烧蚀等， 由此能够容易地实现薄膜晶体生长层部分的发光元件之间的分离。其后， 通过切割支持体，可分离成各发光元件。有时，发光元件间的分离中， 能够通过切割同时分离薄膜晶体生长层和支持体。
如上进行操作，制作完成图2-1A～图2-2C所示的第1方式的发光 元件。
<第2方式的发光元件的制造方法>
在如图2-3A～图2-3C所示的第2方式的发光元件的制造中，在第1 方式的制造方法的说明中，在形成装置间分离槽时，蚀刻到光均一化层 或缓冲层的中途。同样地形成绝缘层30，在蚀刻绝缘层时，如图2-4B、 图2-4C所示，将装置间分离槽的包含中央的区域上的绝缘层除去，形成 划线区域。第1方式中，除去槽底面上的全部绝缘层，但本方式中，在 槽底面残留绝缘层，不进行有意的侧蚀。可以对划线区域14的宽度进行 设定，如已说明的那样，得到规定的Lws。其后，与第1方式同样地进行 操作，制作完成图2-3A～图2-3C所示的发光元件。
第1方式和第2方式中相同的是，该制造方法中，如说明的那样， 优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第 一蚀刻工序和第二蚀刻工序)、绝缘层的形成、绝缘层的除去(第二导电型 侧电极露出部分的形成、第一电流注入区域的形成、划线区域的形成)、 第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电 极正下方的薄膜结晶层没有损害并且第一导电型侧电极也没有损害的发 光元件。所以，装置形状反映了工序流程。即，发光元件内部存在依次 层积第二导电型侧电极、绝缘层、第一导电型侧电极得到的结构。即， 第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层) 相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘 层覆盖的部分，第一导电型侧电极与第一导电型侧包层(或其他的第一导 电型薄膜结晶层)之间，存在具有绝缘层的部分，该绝缘层存在于电极外 围部分。
<<部分C>>
部分C公开的发明涉及以下技术方案。
1.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上依次进行缓冲层和光均一化层的成膜；
工序(b)，从上述基板侧依次进行至少具有第一导电型半导体层、活 性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电型 半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导电 型包层；
工序(c)，在上述第二导电型半导体层的表面形成第二导电型侧电极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述光均一化层的至少一部分、蚀刻至(ii) 除去上述缓冲层的至少一部分、或蚀刻至(iii)至少达到上述基板，从而形 成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包括槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面的绝缘层的一部分 除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
2.如上述1所述的方法，其特征在于，在上述工序(g)中，保留形成 于上述装置间分离槽侧壁上的上述绝缘层，仅将上述槽底面上的包括槽 中央的区域的绝缘层除去。
3.如上述1所述的方法，其特征在于，在上述工序(g)中，将在上述 装置间分离槽内的上述槽底面形成的全部绝缘层和在上述装置间分离槽 内的侧壁的至少上述槽底面侧的部分上形成的绝缘层除去。
4.如上述1～3任一项所述的方法，其特征在于，构成经除去上述 绝缘层而露出的面的层为未掺杂型。
5.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有用上述装置间分离槽将上述基板进行元件分离的工序以及将上述第 一导电型侧电极和第二导电型侧电极接合在基台上的金属层上的工序。
6.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的金 属层上从而安装在支持体上的工序、除去上述基板的工序、和将上述支 持体分割进行元件分离的工序。
7.如上述1～6任一项所述的方法，其特征在于，先于上述第一导 电型半导体层的形成，进行上述缓冲层和光均一化层的形成，上述缓冲 层和光均一化层为上述薄膜结晶层的一部分。
8.如上述1～7任一项所述的方法，其特征在于，在发光波长下的 上述基板的平均折射率以nsb表示、上述光均一化层的平均折射率以noc 表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb
10.如上述1～9任一项所述的方法，其特征在于，设上述发光元件 的发光波长为λ(nm)、上述光均一化层在发光波长下的平均折射率为noc、 第一导电型半导体层在发光波长下的平均折射率为n1、上述光均一化层 的物理厚度为toc(nm)，并将光均一化层与第一导电型半导体层的相对折 射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
11.如上述1～10任一项所述的发光元件，其特征在于，上述光均一 化层整体的电阻率ρoc(Ω·cm)满足0.5≦ρoc的关系。
12.如上述1～11任一项所述的方法，其特征在于，上述光均一化层 形成具有2个以上的层的层积结构。
13.如上述1～12任一项所述的方法，其特征在于，在上述工序(j) 中，形成上述第一导电型侧电极，并使得上述第一导电型侧电极与绝缘 层相接的部分的宽度中最窄的部分的宽度L1w为5μm以上。
14.如上述1～13任一项所述的方法，其特征在于，上述工序(i)中， 露出上述第二导电型侧电极的一部分，并使得上述第二导电型侧电极被 上述绝缘层覆盖的部分的宽度中最窄的部分的宽度L2w为15μm以上。
15.如上述14所述的方法，其特征在于，上述L2w为30μm以上。
16.如上述1～15任一项所述的方法，其特征在于，上述第一导电 型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
17.如上述1～16任一项所述的方法，其特征在于，上述第二导电 型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
18.如上述1～17任一项所述的方法，其特征在于，上述绝缘层为 选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、 CaFx、SrFx和MgFx组成的组中的材料的单层。
19.如上述1～18任一项所述的方法，其特征在于，上述绝缘层为 由2个以上的层构成的电介质多层膜。
20.如上述19所述的方法，其特征在于，构成上述绝缘层的层的至 少一个层由含有氟化物的材料形成。
21.如上述20所述的方法，其特征在于，上述氟化物选自由AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中。
22.如上述1～21任一项所述的方法，其特征在于，分别用R2表示 从上述第一导电型半导体层侧向上述光均一化层垂直入射的该发光元件 的发光波长的光被上述光均一化层反射的反射率、用R12表示从上述第 二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的 光被上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向 上述绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的 反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发 光元件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝 缘层满足下述所有的条件，
(式1)R2
24.如上述1～23任一项所述的方法，其特征在于，上述化合物半 导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在上述 第一导电型包层、上述活性层结构和第二导电型包层中含有选自由In、 Ga和Al组成的组中的元素。
25.如上述1～24任一项所述的方法，其特征在于，上述活性层结 构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层 的层数时，B和W满足B＝W+1。
26.如上述1～25任一项所述的方法，其特征在于，第一导电型为n 型，第二导电型为p型。
27.如上述5所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有金属层的基台上。
28.如上述6所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有上述金属层的支持体上。
29.如上述27或28所述的方法，其特征在于，上述第一导电型侧 电极和上述第二导电型侧电极与上述基台或支持体的金属层的接合仅通 过金属焊料或通过金属焊料和金属凸块来进行。
30.如上述27～29任一项所述的方法，其特征在于，上述基台或支 持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组 成的组中。
31.如上述27～30任一项所述的方法，其特征在于，在上述基台或 支持体的发光元件间的分离部分没有形成金属层。
32.如上述5所述的方法，其特征在于，上述基板的光取出侧的表 面不是平坦的。
33.如上述6所述的方法，其特征在于，上述缓冲层的光取出侧的 表面不是平坦的。
34.如上述5所述的方法，其特征在于，在上述基板的光取出侧设 置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入射的 该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述基板 向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间 的界面反射的反射率时，满足R4
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件的制造方法，该发光元件能进行蓝色或紫外发光，并且其功率高、 效率高、且光取出面的明亮度均一性高。
该部分公开的发明的制造方法中，由于排除了在制造工艺中各工序 的工艺损伤，所以能够制造发光元件的功能没有受到损害的可靠性高的 元件。
〔部分C的发明的实施方式的说明〕
根据部分C的制造方法，可以制造在部分A和部分B中公开的发光 元件。该制造方法具有工序(a)～工序(j)，其工序顺序示于图3-4的流程 图中。该部分公开的发明中，依次实施工序(a)、(b)和(c)。工序(d)和(e) 在工序(c)之后实施，但工序(d)和(e)的顺序哪一个先哪一个后均可。其后， 实施工序(f)后，实施工序(g)、(h)和(i)，工序(g)、(h)和(i)既可以以任何顺 序进行，也可以同时进行。
在对用于薄膜晶体生长的基板进行剥离时，在工序(j)后实施剥离。
关于各工序的具体内容，如已在部分A和部分B中进行的说明，部 分C的制造方法包括部分A和部分B的全部内容。但是，部分A中公开 的发光元件中，缓冲层为任选的，所以在制作不具有缓冲层的构成的发 光元件时，缓冲层的成膜工序可以省略。
另外，由于工序(e)的不同和工序(g)的不同，所以元件端的形状、绝 缘膜的槽底面和侧壁面的形状不同。
<<部分D>>
部分D公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其在对发光波长透明的基板上具有 化合物半导体薄膜结晶层、第二导电型侧电极和第一导电型侧电极，所 述化合物半导体薄膜结晶层具有缓冲层、第一导电型半导体层、活性层 结构和第二导电型半导体层，所述第一导电型半导体层包含第一导电型 包层，所述第二导电型半导体层包含第二导电型包层，所述化合物半导 体发光元件的主要的光取出方向在上述基板侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面与 上述基板端相比向后退而形成后退侧壁面；
该发光元件具有绝缘层，该绝缘层至少覆盖上述第一导电型半导体 层、上述活性层结构和上述第二导电型半导体层的后退侧壁面；该绝缘 层：(a)与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖上述第二导电型侧电极的与主要的光取出方向相反一侧的一部分， 并且(b)从离开发光元件端的位置开始至少被覆后退侧壁面。
2.如上述1所述的发光元件，其特征在于，
对于上述薄膜结晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述缓冲层全部一同后退，上述基板露出的部分形成端部阶梯面；
上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面上和与 上述第一导电型半导体层的后退侧壁面成一平面的面上。
3.如上述1所述的发光元件，其特征在于，
对于上述薄膜结晶层的后退侧壁面，具有下述(i)形状或(ii)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
(ii)上述缓冲层全部一同后退，上述基板露出的部分形成端部阶梯面；
上述绝缘膜被覆上述缓冲层的后退侧壁面的至少一部分，但上述绝 缘膜没有形成在端部阶梯面上。
4.如上述1～3任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
5.如上述1～3任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
6.如上述5所述的发光元件，其特征在于，上述L2w为100μm以上。
7.如上述1～6任一项所述的发光元件，其特征在于，在通过薄膜 结晶层的侧壁面的后退而露出的上述基板面之中，没有被上述绝缘层覆 盖的端面部的最窄的部分的宽度Lws为15μm以上。
8.如上述1～7任一项所述的发光元件，其特征在于，上述第一导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
9.如上述1～8任一项所述的发光元件，其特征在于，上述第二导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
10.如上述1～9任一项所述的发光元件，其特征在于，上述绝缘层 为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
11.如上述1～9任一项所述的发光元件，其特征在于，上述绝缘层 为由2个以上的层构成的电介质多层膜。
12.如上述11所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
13.如上述12所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
14.如上述1～13任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件 的发光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导 电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被 上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述 绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射 率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元 件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层 满足下述所有的条件，
(式1)R2
16.如上述1～15任一项所述的发光元件，其特征在于，上述基板 的光取出侧的表面不是平坦的。
17.如上述1～16任一项所述的发光元件，其特征在于，在上述基 板的光取出侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基 板侧垂直入射的该发光元件的发光波长的光被基板反射的反射率、用R4 表示从上述基板向光取出侧的空间垂直入射的该发光元件的发光波长的 光被基板与空间的界面反射的反射率时，满足R4
19.如上述1～18任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
20.如上述1～19任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
21.如上述1～20任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料与具有金属层的基台接 合。
根据该部分公开的发明，可以提供一种倒装芯片安装型的半导体发 光元件，该发光元件能进行蓝色或紫外发光，并且其功率高、效率高。
该部分公开的发明的结构中，排除了在制造工艺中各工序下的工艺 损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分D的发明的实施方式的说明〕
图4-1A和图4-2A中，给出了该部分公开的发明的化合物半导体发 光元件(以下仅称为发光元件)的代表性的例子。图4-1B、图4-2B是为了 进行说明而分别省略了图4-1A和图4-2A的一部分的图，图4-3A、图4-3B 是表示制作中途的形状的图，用于详细说明发光元件的结构。下面参照 图4-1A～图4-3B进行说明。
如图4-1A、图4-2A所示，该部分公开的发明的发光元件在基板21 上具有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧 电极28，所述化合物半导体薄膜结晶层具有缓冲层22、包含第一导电型 包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型 半导体层和夹在上述第一导电型半导体层和第二导电型半导体层之间的 活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与基台40 上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图4-1A所示，将第一导电型侧电极28和第二导 电型侧电极27相对于基板面进行投影时，其投影不重叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中形成装置间分离槽时的蚀刻深度， 大的方面分为(i)蚀刻到缓冲层的中途、(ii)蚀刻到基板面(或更深)，有这两 种选择。另外，装置间分离槽的壁面在元件分离后较元件端向后退，所 以本发明中将装置间分离槽形成时作为侧壁面显露出的面相对于元件分 离后的元件而言称为“后退侧壁面”。另外，将通过元件分离而显露在元 件端的侧壁面称为“非后退侧壁面”。于是，在发光元件的端部，在后退 侧壁面和非后退侧壁面之间形成阶梯面，所以将其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(ii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：缓冲层的一部分一同构成后退侧壁面，其 余(主要的光取出方向侧)的缓冲层的侧壁成为非后退侧壁面，在缓冲层端 存在端部阶梯面。(ii)中，由于缓冲层的侧壁也构成后退侧壁面(用于形成 装置间分离槽的侧壁面)，所以成为基板露出的部分为端部阶梯面的形状。
与(i)对应的是图4-1C、图4-2C。与(ii)对应的是图4-1A(图4-1B)、 图4-2A(图4-2B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 4-1A(图4-1B)、图4-1C。与(ii)对应的是图4-2A(图4-2B)、图4-2C。
基于(II)发光元件端部的绝缘膜的形状，该部分公开的发明的发光元 件的形状分为(i)：第1方式、(ii)：第2方式来进行说明。
〔第1方式〕
属于第1方式的形态示于图4-1A～图4-1C。首先，作为代表性的形 态，使用图4-1A进行说明。薄膜结晶层之中至少第一导电型半导体层、 活性层结构和第二导电型半导体层的侧壁面与基板端相比向后退。该形 状表现在本发明所有的形态中。这是为了：如图4-3A所示，在制造工序 中，进行薄膜结晶层的成膜后，为了将各元件间分离通过后述的方法除 去薄膜结晶层直至规定的深度，从而形成装置间分离槽13，在分离槽内 将元件分离。图4-1A给出了除去薄膜结晶层直至达到基板的例子，其为 本发明的优选形态之一。本发明中，薄膜结晶层、特别是作为与电流注 入、发光等本质功能相关的部分的第一导电型半导体层、活性层结构和 第二导电型半导体层由于不经历通常使用的划线、切断等元件分离时的 处理而使分离得到元件，所以不会对与性能相关的薄膜结晶层造成直接 损伤。因此，特别是在大电流注入中，其耐性和可靠性等性能优异。
并且，除去薄膜结晶层后露出的侧壁面用绝缘层30覆盖。
另外，在元件分割前，如图4-3A所示，绝缘层30没有覆盖装置间 分离槽13的槽底面的全部，而是在基板表面(即，槽底面)形成了不存在 绝缘层30的划线区域14。制造工序中通过划线、切断等进行分离元件时 仅对基板进行划线、切断即可，所以不会直接对薄膜结晶层造成损伤。 并且，由于不产生绝缘层的剥离，所以在确保可靠的绝缘性的基础上， 不会因绝缘层剥离时产生的牵拉而对薄膜结晶层造成损伤。
其结果，得到的分离后的发光元件中，图4-1A、图4-1B的A部分 所示，薄膜结晶层的侧壁面后退而露出基板面，绝缘层并不是覆盖该露 出的基板面的全部，而从距基板21端仅Lws的位置开始，用绝缘层覆盖 内侧的基板面。假设从划线区域14的宽度的中央分割时，未覆盖绝缘层 的距离Lws在制造的波动等的范围内与划线区域14的宽度的大致1/2对 应。即，通过制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层 的剥离，其结果，该发光元件即使有焊料的包绕，也能防止发生意外的 短路，并且不会对薄膜结晶层造成损伤，因而，成为发光元件的功能没 有受到损害的可靠性高的元件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
另外，装置间分离槽一直形成到缓冲层的中途也是优选的形态。其 结果，制作完成的装置中，至少第一导电型半导体层、活性层结构和第 二导电型半导体层从装置端(基板端)向内侧后退，通过基于槽底面的阶 梯，与基板面平行的面(端部平行面)存在于发光元件端。需要说明，图 4-1A中，基板面自身对应于与基板面平行的面。
图4-1C中给出了装置间分离槽形成到缓冲层22的中途而制造出的 发光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面 一直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽的 侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的底 面的端部阶梯面55。缓冲层22的侧壁中，非后退侧壁面的部分露出，后 退侧壁面的部分被绝缘层30被覆，端部阶梯面55中，绝缘层30从离开 端的位置(图4-1B中与Lws对应的位置)开始将内侧被覆，所被覆的绝缘 层连续到上述后退侧壁面上。这在图4-1A(图4-1B)中，对应于装置间分 离槽到缓冲层22的中途为止的形态。
如这些例子所述，装置间分离槽一直形成到缓冲层的中途的情况下， 覆盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可保证 不发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层，从而 形成与图4-1A的形态的发光元件相同的可靠性高的装置。
〔第2方式〕
属于第2方式的形态示于图4-2A～图4-2C。第2方式中，层构成等 与第1方式相同，而在(II)发光元件端部的绝缘膜的形状方面存在不同。
首先，图4-2A所示，薄膜结晶层之中至少第一导电型半导体层、活 性层结构和第二导电型半导体层的侧壁面与基板端相比向后退，构成后 退侧壁面。该形状表现在本发明所有的形态中。这是因为：如图4-3B所 示，在制造工序中，进行薄膜结晶层的成膜后，为了将各元件间分离， 通过后述的方法除去薄膜结晶层，形成装置间分离槽13，在分离槽内将 元件分离。与本发明的其他方式相同，除去薄膜结晶层后露出的侧壁面 之中至少第一导电型半导体层(图中为第一导电型包层24)、活性层结构 25、和第二导电型半导体层(图中为第二导电型包层26)的侧壁面被绝缘 层30覆盖。
第2方式中，在基板21表面(装置间分离槽底面)也不存在绝缘层30。 薄膜结晶层的后退侧壁面中，没有被绝缘层覆盖的不形成绝缘层部分15 存在于缓冲层22的侧壁面的至少主要的光取出方向侧，根据情况，可以 遍布缓冲层22的侧壁面的全部。另外，蚀刻到基板的一部分来形成了装 置间分离槽的情况下，有时在槽的壁面之中缓冲层被覆有绝缘层，仅露 出基板部分。
此时，未被覆绝缘层的不形成绝缘层部分15的缓冲层优选为没有进 行掺杂的未掺杂层。只要露出的部分为绝缘性高的材料，就不会产生焊 料的包绕引起的短路等，成为可靠性高的元件。
如图4-3B所示，该结构对应于制造工序中途的元件分割前的形状， 绝缘层30从装置间分离槽13的槽内的基板表面上和邻接基板面的槽侧 壁面的不形成绝缘层部分15上被除去。
在与基板相接的部分没有形成绝缘层30，所以制造工序中通过划线、 切断等分离元件时仅对基板进行划线、切断即可，因而不会直接对薄膜 结晶层造成损伤。并且，由于不产生绝缘层的剥离，所以在确保切实的 绝缘性的基础上，也不会因绝缘层剥离时产生的牵拉而对薄膜结晶层造 成损伤。
其结果，得到的分离后的发光元件中，图4-2A和图4-2B的A部分 所示，薄膜结晶层的侧壁面后退而露出的基板面没有覆盖绝缘层。通过 制成该形状，能够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结 果，该发光元件即使有焊料的包绕，也能防止发生意外的短路，并且不 会对薄膜结晶层造成损伤，因而，成为发光元件的功能没有受到损害的 可靠性高的元件。
另外，第2方式中，装置间分离槽一直形成到缓冲层的中途也是优 选的形态。其结果，制作完成的装置中，至少第一导电型半导体层、活 性层结构和第二导电型半导体层从装置端(基板端)向内侧后退，通过基于 槽底面的阶梯，与基板面平行的面(端部平行面)存在于发光元件端。
图4-2C中给出了装置间分离槽形成到缓冲层22的中途而制造的发 光元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一 直存在到发光元件端，从缓冲层22的中途开始，壁面退到元件端之后， 与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽的 侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的底 面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)和端部阶梯面没 有被覆绝缘层，并且，后退侧壁面(装置间分离槽的侧壁)中，在主要的光 取出方向侧存在没有被绝缘层覆盖的不形成绝缘层部分15。某些情况下， 不形成绝缘层部分15可以遍及缓冲层22的侧壁面的全部。
如该例所述，装置间分离槽一直形成到缓冲层的中途的情况下，覆 盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可保证不 发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层，从而形 成与图4-2A的形态的发光元件相同的可靠性高的装置。
第1方式和第2方式的共同点为，本发明中，如图4-1B、图4-2B 的B部分所示，绝缘层30与第一导电型侧电极28的基板侧(主要的光取 出方向侧)的一部分相接。即，第一导电型侧电极28与第一导电型半导体 层(该形态中为第一导电型包层24)之间的一部分存在绝缘层。其结果， 第一导电型侧电极28的面积大于第一电流注入区域36的面积。如图 4-1B、图4-2B所示，第一导电型侧电极与绝缘层相接的部分的宽度中， 最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特别优选为9μm 以上。并且，L1w通常为500μm以下，优选为100μm以下。通常只要L1w 为5μm以上，就能够确保光刻工序和利用剥离法的工序裕度。
另外，如图4-1B、图4-2B的C部分所示，绝缘层30覆盖第二导电 型侧电极27的基台侧(主要的光取出方向的相反侧)的一部分。即，第二 导电型侧电极27的电极露出部分37的面积小于第二导电型侧电极27的 面积、第二电流注入区域35的面积等于第二导电型侧电极27的面积。 如图4-1B、图4-2B所示，从第二导电型侧电极的周边覆盖绝缘层的宽度 中，最窄的部分的宽度设为L2W时，L2W优选为15μm以上。进一步优选 为30μm以上、特别优选为100μm以上。被绝缘层覆盖的第二导电型侧 电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电型侧 电极等其他部分发生的意外短路。并且，L2w通常为2000μm以下，优选 为750μm以下。
另外，第一导电型半导体层(该形态中为第一导电型包层24)、第二 导电型半导体层(该形态中为第二导电型包层26)的基台侧(主要的光取出 方向的相反侧)的表面的露出部分通常如图所示那样也被绝缘层30被覆 以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
本发明中，如上所述，配置有综合考虑了工艺损伤、实施倒装芯片 安装时的散热性、绝缘性等的绝缘层。
下面，更详细的说明构成装置的各部件和结构。
<基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特 别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但 该基板的吸收不会导致光输出功率下降50％以上。
基板优选为电绝缘性基板。这是因为，在进行了芯片倒装的情况下， 即使焊料等附着在基板周边，也不会影响电流向发光元件的注入。作为 具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其 上进行薄膜晶体生长，优选为选自蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中的基板，特别优选为蓝宝石、GaN、ZnO 基板。特别是使用GaN基板时，从电阻的观点和结晶性的观点出发，优 选在使用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3的Si浓度 以下，更优选为1×1017cm-3以下。
该部分公开的发明所使用的基板不仅可以是所谓的根据密勒指数完 全确定的正基板，而且从控制薄膜晶体生长时的结晶性方面考虑，还可 以是所谓的倾斜基板(miss oriented substrate)。倾斜基板具有促进台阶流动 模式下的良好的晶体生长的效果，所以在元件的形态改善方面有效，被 广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶 体生长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为倾斜基 板，通常广泛使用的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对 于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结 构内的作为发光点的量子阱层上的压电效应引起的电场，也可以带有较 大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造化合物半导体发光元 件，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后述的缓 冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不将在薄 膜结晶层与基板的界面产生的贯通位错导入发光元件的活性层附近。
该部分公开的发明的一形态中，一般来说基板的厚度在元件制作初 期通常为250～700μm左右，以确保半导体发光元件的晶体生长、元件制 作工艺的机械强度。使用该基板使薄膜结晶层生长后，为了容易地分离 成各个元件，优选适当通过研磨工序，在工艺中途使基板变薄，最终作 为装置的厚度为100μm左右以下。另外，基板厚度通常为30μm以上。
另外，在该部分公开的发明的不同的形态中，基板的厚度可以与以 往不同，可以是350μm左右，甚至是400μm或500μm左右的厚度。
另外，优选在基板的主要的光取出方向的面形成有所谓的低反射涂 层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的反 射，能够实现高功率化、元件的高效率化。此处，优选在上述基板的光 取出侧设置有低反射光学膜，以使在用R3表示从缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从基板 向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间 的界面反射的反射率时，满足R4
基于主要进行薄膜晶体生长的目的形成缓冲层22，如在基板上进行 薄膜晶体生长方面，抑制位错、缓和基板结晶的不完整性、减轻基板结 晶与所期望的薄膜结晶层之间的各种相互不协调等。
通过薄膜晶体生长，进行缓冲层的成膜，从而将作为该部分公开的 发明的优选的形态的InAlGaN系材料、InAlBGaN系材料、InGaN系材料、 AlGaN系材料、GaN系材料等在不同种类的基板上进行薄膜晶体生长时， 不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例如，利 用有机金属气相生长法(MOVPE法)进行薄膜晶体生长层的生长时，可以 使用在600℃附近的低温生长AlN层作为缓冲层，或者使用在500℃附近 形成的低温生长GaN层。另外，还可以使用在800℃～1000℃左右的高 温生长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通常较 薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温生长的GaN缓冲层之上具有数微米左右的在1000℃左右的温度生长的 未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的 缓冲层。缓冲层既可以用Si等进行掺杂，也可以在缓冲层内层积掺杂层 和未掺杂层而形成缓冲层。
作为典型的形态，可举出与基板相接的由在350℃～小于650℃左右 的低温进行薄膜晶体生长得到的低温缓冲层和在650℃～1100℃左右的 高温进行薄膜晶体生长得到的高温缓冲层构成的2层结构的缓冲层。另 外，基板为GaN时，可以将全部缓冲层设定为在900℃以上的高温形成 的GaN。
另外，关于缓冲层的形成，还可使用横向生长技术(ELO)，其是所谓 的微通道外延(microchannel epitaxy)中的一种技术，由此能够大幅降低在 蓝宝石等基板与InAlGaN系材料之间产生的贯通位错的密度。并且，使 用在基板的表面实施了凹凸加工那样的加工基板时，可以在进行横向生 长时消减位错的一部分，优选将这样的基板和缓冲层的组合应用于本发 明中。另外，此时还具有通过基板上形成的凹凸而提高了光取出效率的 效果，所以是优选的。
另外，缓冲层有时为装置间分离槽的露出部分，露出部分优选为未 掺杂部分。由此能够抑制组装装置时由焊料等引起的绝缘不良。
<第一导电型半导体层和第一导电型包层>
该部分D的发光元件中，不存在光均一化层，所以包含第一导电型 包层的第一导电型半导体层与缓冲层相接存在，除此以外，可以采用部 分A记载的第一导电型半导体层和第一导电型包层。
<活性层结构>
该部分的发明所采用的活性层结构与部分A所记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明所采用的第二导电型半导体层和第二导电型包层与部 分A所记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分A所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分A所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分A所记载的相同。
<基台>
该部分的发明所采用的基台与部分A所记载的相同。
〔部分D公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<制造方法的实施方式1>
制造方法的实施方式1中，以图4-1A所示的发光元件为主进行说明， 并对图4-1C所示的发光元件的制造方法进行说明。如图4-5所示，首先 准备基板21，通过薄膜晶体生长，在其表面依次进行缓冲层22、第一导 电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄 膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法、 PED法、VPE法、LPE法等以形成全部的薄膜结晶层或者一部分薄膜结 晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形 成后，可以实施各种处理。需要说明，本说明书中，所记载的“薄膜晶 体生长”包括薄膜结晶层生长后的热处理等。
薄膜结晶层生长之后，为了实现图4-1A、图4-1B、图4-3A所示的 形状，该部分公开的发明中优选如图4-5所示形成第二导电型侧电极27。 即，优选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一 导电型侧电极28之前，对预定的第二电流注入区域35实施第二导电型 侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情 况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
形成第二导电型侧电极27后，如图4-6所示，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图4-7所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未达到基板的形态也是优选的形态。例如， 如果装置间分离槽形成到缓冲层的中途，则可以在第一导电型包层的侧 壁上形成绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完 成后的形态参见图4-1C。)。此时，槽底面形成在缓冲层的中途，其在发 光元件端成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸的 面。需要说明，槽底面在元件分离时接受划线等处理，因而对于元件分 离后的端部阶梯面来说，作为面的平面性和与层方向的平行性多数情况 下不高。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部以及缓冲层22的至 少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层的总和有时为3～ 7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图4-16所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如图4-7所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图4-16所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图4-8所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图4-9所示，除去绝缘层30的规定部分，在第二导电型侧 电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在第一导 电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间分离槽 13内形成去除了绝缘层的划线区域14。除去第二导电型侧电极27上的 绝缘层30时，按照第二导电型侧电极的周边部分覆盖有绝缘层的方式进 行除去。即第二导电型侧电极露出部分的表面积比第二电流注入区域的 面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止 发生由焊料引起意外的短路等，第二导电型侧电极的一部分覆盖有绝缘 层，在覆盖有绝缘层的部分的宽度中，最窄的部分的宽度(L2W)如前所述， 优选为15μm以上。进一步优选为100μm以上。绝缘层覆盖的第二导电 型侧电极的面积大时，特别能够降低由金属焊料引起的与例如第一导电 型侧电极等其他部分的意外短路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
对于划线区域14的宽度，均如前所述，以能够得到规定的Lws的方 式进行设定。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划 线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。需要说 明，装置间分离槽一直形成到缓冲层的中途的情况下，利用上述工艺来 堆积绝缘膜时，绝缘膜堆积在槽底面而不是堆积在基板面，虽然在这点 上是不同的，但可以采用同样的工艺。
接着，如图4-10所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与基 台等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极和 第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与绝 缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使其 在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工序 和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或者含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过在形成层积结构的 最终阶段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n 型的情况下，在优选的方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，这在减少对电极的损害方面是有效的。
如此形成图4-10的结构后，为了将各化合物半导体发光元件分成一 个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
另外，也存在装置间分离槽一直形成到缓冲层的中途的情况，这种 情况下，也使用装置间分离槽，利用金刚石划线对基板实施造伤、利用 激光器划线对基板材料的一部分实施烧蚀。
本发明中，进行元件间分离工序时，装置间分离槽中不存在影响性 能的薄膜结晶层，所以没有向薄膜结晶层引入工艺损伤。并且，由于在 划线区域也不存在绝缘层，所以划线时不会产生绝缘层的剥离等。
造伤(划线)结束后，优选将化合物半导体发光元件在截断工序中分割 成一个个的装置，优选通过焊料等将其安装在基台上。
如上进行操作，制作完成图4-1A所示的发光元件。同样地也可以制 造图4-1C所示的发光元件。
该制造方法中，如上述说明的那样，优选依次实施薄膜结晶层的形 成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序和第二蚀刻工序)、 绝缘层的形成、绝缘层的除去(第二导电型侧电极露出部分的形成、第一 电流注入区域的形成、划线区域的形成)、第一导电型侧电极的形成，通 过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有损 害并且第一导电型侧电极也没有损害的发光元件。所以，装置形状反映 了工序流程。即，该发光元件内部存在依次层积第二导电型侧电极、绝 缘层、第一导电型侧电极得到的结构。即，第二导电型侧电极与第二导 电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层， 第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧 电极与第一导电型侧包层(或其他的第一导电型薄膜结晶层)之间，存在具 有绝缘层的部分，该绝缘层存在于电极外围部分。
<制造方法的实施方式2>
制造方法的实施方式2中，以图4-2A所示的发光元件为主进行说明， 并对图4-2C所示的发光元件的制造方法进行说明。实施方式2中，到绝 缘层30的形成工序之前与实施方式1相同(图4-5～图4-8)。其后，在实 施方式1中仅除去基板面(槽底面)的装置间分离槽的包含中央部的区域， 但在实施方式2中，如图4-9B所示，将装置间分离槽13内在基板21上 (即，槽底面)的绝缘层30全都除去，并且除去在槽内的侧壁上形成的绝 缘层的基板侧(即，槽底面侧)的绝缘层以设置不形成绝缘层部分15。作 为形成方法，可以为如下工艺。首先，通过光刻形成具有与装置间分离 槽13的面积大致相等或略小的开口的抗蚀剂掩模，接着，使用能够蚀刻 绝缘层的蚀刻剂，实施湿蚀刻，从而除去装置间分离槽内的基板面上的 绝缘层。其后，进一步继续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁 的基板侧的绝缘层被湿蚀刻剂除去，得到了如图4-9B所示的在基板侧的 侧壁上不存在绝缘层的形状。
除去绝缘层后露出的侧壁是缓冲层的侧壁的至少基板侧的部分，某 些实施方式下，可以使缓冲层22的侧壁全部露出。不存在绝缘层的露出 的侧壁优选为未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与基 台接合用的焊料等附着在侧壁上，也不会发生意外的电短路。此外，蚀 刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁面之中仅 基板部分露出而缓冲层被覆有绝缘层。
与实施方式1相同，第二导电型侧电极露出部分37、第一电流注入 区域36和不形成绝缘层部分15的形成可分别进行，但通常同时利用蚀 刻形成这些部分。
其后，可以通过与实施方式1同样的工艺制作完成图4-2A所示的发 光元件。
制造方法的实施方式2中，与实施方式1相同，装置间分离槽未达 到基板的形态也是优选的形态。例如，如果装置间分离槽形成到缓冲层 的中途，则可以在第一导电型包层的侧壁上形成绝缘层，从而可以确保 针对焊料等的包绕的绝缘性(发光元件完成后的形态参见图4-2C)。此时， 槽底面形成到缓冲层的中途，其在发光元件端成为端部阶梯面。槽底面 是含有能以蚀刻得到的程度的凹凸的面。另外，未被绝缘层被覆而从侧 壁露出的层优选具有高的绝缘性。因此，堆积绝缘膜30时，堆积在槽底 面而不是堆积在基板面，虽然这点上是不同的，但可以采用同样的工艺 进行堆积。其他与实施方式2相同，也可以制造图4-2C所示的发光元件。
利用实施方式2的工艺(和其变形工艺)制造的发光元件也是形成了 覆盖侧壁的绝缘层未达到发光元件端的形状的装置，保证了不发生绝缘 层的剥离，并且通过用绝缘性高的材料构成露出的层，从而也成为与图 4-1A的形态的发光元件相同的可靠性高的装置。
<<部分E>>
部分E公开的发明涉及以下技术方案。
1.一种化合物半导体发光元件，其具有化合物半导体薄膜结晶层、 第二导电型侧电极和第一导电型侧电极，所述化合物半导体薄膜结晶层 依次具有缓冲层、第一导电型半导体层、活性层结构和第二导电型半导 体层，所述第一导电型半导体层包含第一导电型包层，所述第二导电型 半导体层包含第二导电型包层，从上述活性层结构观察，该化合物半导 体发光元件的主要的光取出方向在缓冲层侧，其特征在于，
上述第一导电型侧电极和上述第二导电型侧电极在空间上相互不重 叠且形成在上述主要的光取出方向的相反侧；
所述化合物半导体发光元件具有支持上述发光元件的支持体，上述 第一导电型侧电极和上述第二导电型侧电极被连接在该支持体上；
在上述发光元件端，上述薄膜结晶层的侧壁面之中至少上述第一导 电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁面构 成在制造工序中形成装置间分离槽时后退的后退侧壁面；
所述化合物半导体发光元件具有绝缘层，该绝缘层至少覆盖上述第 一导电型半导体层、上述活性层结构和上述第二导电型半导体层的后退 侧壁面；该绝缘层：(a)与上述第一导电型侧电极的主要的光取出方向侧 的一部分相接，覆盖上述第二导电型侧电极的与主要的光取出方向相反 一侧的一部分，并且(b)对于上述薄膜结晶层的后退侧壁面，
具有下述(i)形状时，从至少离开发光元件端的位置开始形成上述绝 缘层，所述(i)形状为：上述缓冲层的一部分一同构成后退侧壁面，且与 上述缓冲层没有后退的非后退侧壁面之间形成端部阶梯面；或
具有下述(ii)形状时，在上述缓冲层的至少主要的光取出方向部分没 有形成上述绝缘层，上述绝缘层从上述缓冲层的中途开始被覆上述后退 侧壁面，所述(ii)形状为：上述缓冲层一同构成后退侧壁面，而不存在端 部阶梯面。
2.如上述1所述的发光元件，其特征在于，所述发光元件具有绝缘 层，
对于上述薄膜结晶层的后退侧壁面，具有下述(ii)形状：
(ii)上述缓冲层一同构成后退侧壁面，而不存在端部阶梯面；
所述绝缘层从上述缓冲层的中途开始被覆上述后退侧壁面，而在上 述缓冲层的至少主要的光取出方向部分没有形成所述绝缘层。
3.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
上述绝缘层从至少离开发光元件端的位置开始形成，
其中，上述绝缘膜被覆上述缓冲层的后退侧壁面的至少一部分，但 上述绝缘膜没有形成在端部阶梯面上。
4.如上述1所述的发光元件，其特征在于，对于上述薄膜结晶层的 后退侧壁面，具有下述(i)形状：
(i)上述缓冲层的一部分一同构成后退侧壁面，且与上述缓冲层没有 后退的非后退侧壁面之间形成端部阶梯面；
上述绝缘层从至少离开发光元件端的位置开始形成，
其中，上述绝缘膜从离开发光元件端的位置开始被覆在端部阶梯面 上和与上述第一导电型半导体层的侧壁后退面成一平面的面上。
5.如上述4所述的发光元件，其特征在于，上述缓冲层中，构成侧 壁面上未被覆有上述绝缘层的部分的层为未掺杂型。
6.如上述1～5任一项所述的发光元件，其特征在于，上述第一导 电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度L1w为5μm 以上。
7.如上述1～6任一项所述的发光元件，其特征在于，上述第二导 电型侧电极被上述绝缘层覆盖的部分的宽度中，最窄的部分的宽度L2w 为15μm以上。
8.如上述7所述的发光元件，其特征在于，上述L2w为100μm以上。
9.如上述1～8任一项所述的发光元件，其特征在于，上述第一导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、 Mo和它们的2种以上的组合组成的组中的元素。
10.如上述1～9任一项所述的发光元件，其特征在于，上述第二导 电型侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、 Mo、Au和它们的2种以上的组合组成的组中的元素。
11.如上述1～10任一项所述的发光元件，其特征在于，上述绝缘层 为选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中的材料的单层。
12.如上述1～11任一项所述的发光元件，其特征在于，上述绝缘层 为由2个以上的层构成的电介质多层膜。
13.如上述12所述的发光元件，其特征在于，构成上述绝缘层的层 的至少一个层由含有氟化物的材料形成。
14.如上述13所述的发光元件，其特征在于，上述氟化物选自由 AlFx、BaFx、CaFx、SrFx和MgFx组成的组中。
15.如上述1～14任一项所述的发光元件，其特征在于，分别用R2 表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件 的发光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导 电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被 上述绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述 绝缘层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射 率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元 件的发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层 满足下述所有的条件，
(式1)R2
17.如上述1～16任一项所述的发光元件，其特征在于，上述化合 物半导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在 上述第一导电型包层、上述活性层结构和第二导电型包层中含有选自由 In、Ga和Al组成的组中的元素。
18.如上述1～17任一项所述的发光元件，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B＝W+1。
19.如上述1～18任一项所述的发光元件，其特征在于，第一导电 型为n型，第二导电型为p型。
20.如上述1～19任一项所述的发光元件，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料接合在具有金属层的支 持体上。
21.上述20所述的发光元件，其特征在于，上述第一导电型侧电极 和上述第二导电型侧电极与上述支持体的金属层的接合仅通过金属焊料 或通过金属焊料和金属凸块来实施。
22.如上述20或21所述的发光元件，其特征在于，上述支持体的 母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的 组中。
23.如上述20～22任一项所述的发光元件，其特征在于，在上述支 持体的发光元件间的分离区域没有形成金属层。
24.如上述2所述的发光元件，其特征在于，上述基板的光取出侧 的表面不是平坦的。
25.如上述3所述的发光元件，其特征在于，上述缓冲层的光取出 侧的表面不是平坦的。
26.如上述2所述的发光元件，其特征在于，在上述基板的光取出 侧设置有低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入 射的该发光元件的发光波长的光被基板反射的反射率、用R4表示从上述 基板向光取出侧的空间垂直入射的该发光元件的发光波长的光被基板与 空间的界面反射的反射率时，满足R4
该部分公开的发明的结构中，排除了在制造工艺中各工序下的工艺 损伤，所以成为发光元件的功能没有受到损害的可靠性高的元件。
〔部分E的发明的实施方式的说明〕
图5-1A、图5-2、图5-3A中给出了该部分公开的发明的化合物半导 体发光元件(以下仅称为发光元件)的代表性的例子。图5-1B和图5-3B是 为了进行说明而分别省略了图5-1A和图5-3A的一部分的图5-。图5-4A、 图5-4B是表示制作中途的形状的图，用于详细说明发光元件的结构。下 面参照图5-1A～图5-4B进行说明。
如图5-1A、图5-2和图5-3A所示，该部分公开的发明的发光元件具 有化合物半导体薄膜结晶层、第二导电型侧电极27和第一导电型侧电极 28，所述化合物半导体薄膜结晶层具有缓冲层22、包含第一导电型包层 24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体 层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。
在第二导电型包层26的表面的一部分上配置有第二导电型侧电极 27，第二导电型包层26与第二导电型侧电极27接触的部分成为第二电 流注入区域35。并且，形成了第二导电型包层、活性层结构的一部分、 第一导电型包层的一部分被除去了的构成，与在被除去的位置露出的第 一导电型包层24相接地配置第一导电型侧电极28，由此形成第二导电型 侧电极27和第一导电型侧电极28被配置在基板的相同侧的构成。第二 导电型侧电极27和第一导电型侧电极28分别通过金属焊料42与支持体 40上的金属层41连接。
本发明中，第一导电型侧电极和上述第二导电型侧电极在空间上相 互不重叠。这是指，如图5-1A、图5-2和图5-3A所示，将第一导电型侧 电极28和第二导电型侧电极27相对于基板面进行投影时，其投影不重 叠。
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进 到“第二导电型侧电极与第一导电型侧电极之间”、包绕到“活性层结构等 的薄膜结晶层的侧壁”等而发生意外的短路。同时，本发明中，绝缘层被 配置在最佳位置，以避免对元件造成损伤而影响性能或避免影响合格率。
该部分公开的发明的发光元件可以取在(I)发光元件的端部的阶梯形 状、(II)发光元件端部的绝缘膜的形状这2处不同的形态。对于(I)发光元 件的端部的阶梯形状，基于制造工序中为了进行元件分离而形成装置间 分离槽时的蚀刻深度，大的方面分为(i)蚀刻到缓冲层的中途、(ii)蚀刻到 基板面(或更深)，有这两种选择。另外，装置间分离槽的壁面在元件分离 后较元件端向后退，所以本发明中将装置间分离槽形成时作为侧壁面而 露出的面相对于元件分离后的元件而言称为“后退侧壁面”。另外，将通 过元件分离而显露在元件端的侧壁面称为“非后退侧壁面”。于是，在发 光元件的端部，在后退侧壁面和非后退侧壁面之间形成阶梯面，所以将 其称为“端部阶梯面”。
与装置间分离槽的深度(i)～(ii)对应，(i)中，对于薄膜结晶层的后退 侧壁面来说，形成如下形状：缓冲层的一部分一同构成后退侧壁面，其 余(主要的光取出方向侧)的缓冲层的侧壁成为非后退侧壁面，在缓冲层端 存在端部阶梯面。(ii)中，由于缓冲层的侧壁也构成后退侧壁面(用于形成 装置间分离槽的侧壁面)，所以在元件制作完成后不存在基板的该部分公 开的发明中，不存在端部阶梯面。此外，即使(ii)的情况下，与不形成装 置间分离槽而被分离的元件端面相比，装置间分离槽的壁面也向后退， 所以本发明中统一称为“后退侧壁面”。
与(i)对应的是图5-2、图5-3A(图5-3B)。与(ii)对应的是图5-1A(图 5-1B)。
对于(II)发光元件端部的绝缘膜的形状，在制造工序中，(i)保留在装 置间分离槽的侧壁上形成的上述绝缘层，仅将槽底面上包含中央的区域 的绝缘层除去，或是(ii)除去在槽底面形成的全部绝缘层并将槽内侧壁的 一部分上的绝缘层也一同除去，对发光元件端部的绝缘膜的形状有上述 的选择，其结果，在所制造的发光元件中存在(i)绝缘膜附着在槽底面的 形状、(ii)绝缘膜从槽底面脱离的形状这两种形状。与(i)对应的是图 5-3A(图5-3B)。与(ii)对应的是图5-1A(图5-1B)、图5-2。
需要说明，该部分公开的发明中，由于制造工序中除去生长基板， 所以除去基板时绝缘膜附着在基板上的形态不是优选的。因此，在上述 的组合中，如下组合是不包括在该部分公开的发明中的形态：(I)发光元 件的端部的阶梯形状为(ii)在缓冲层无阶梯的形状、(II)发光元件端部的绝 缘膜的形状为(i)绝缘膜附着在槽底面的形状。
基于(II)发光元件端部的绝缘膜的形状，将该部分公开的发明的发光 元件的形状依次分为第1方式：(ii)绝缘膜从槽底面脱离的形状、第2方 式：(i)绝缘膜附着在槽底面的形状，来进行说明。
其中，该部分公开的发明的发光元件共同点为，绝缘层没有达到主 要的光取出方向的缓冲层端。
〔第1方式〕
属于第1方式的形态示于图5-1A～图5-2。首先，作为具有代表性 的形态，使用图5-1A进行说明。如图5-1A所示，该部分公开的发明的 发光元件在主要的光取出方向不具有基板。绝缘层30被覆除去薄膜结晶 层后露出的侧壁面之中的至少第一导电型半导体层(图中为第一导电型包 层24)、活性层结构25和第二导电型半导体层(图中为第二导电型包层26) 的侧壁面。另外，在缓冲层22的侧壁面的至少主要的光取出方向侧存在 没有被绝缘层覆盖的不形成绝缘层部分15，某些情况下，该不形成绝缘 层部分15可以遍及缓冲层22的侧壁面的全部。这样，该部分公开的发 明的发光元件中，在缓冲层的主要的光取出方向侧的元件端不存在绝缘 层。这一点，在其他实施方式的在缓冲层具有端部阶梯面的情况中也相 同。
另外，没有被绝缘层覆盖的不形成绝缘层部分15的缓冲层优选为没 有进行掺杂的未掺杂部分。只要露出的部分为绝缘性高的材料，就不会 产生焊料的包绕引起的短路等，成为可靠性高的元件。
该结构在制造工序中途的元件分割前经过图5-4A所示的形状。在制 造工序中途，绝缘层30从装置间分离槽13的槽内的基板面(槽底面)和邻 接基板面(槽底面)的槽侧壁面的不形成绝缘层部分15被除去。对于该部 分公开的发明，在制造工序中基板21被剥离。此时，由于绝缘层30不 与基板21相接，所以在基板剥离时不产生绝缘层的剥离。因此，在确保 切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结晶 层造成损伤。
其结果，如图5-1A的A部分所示，得到的分离后的发光元件中， 在缓冲层22的壁面的主要的光取出方向侧存在没有被绝缘层覆盖的不形 成绝缘层部分15。也就是说，通过制成该形状，能够确保在薄膜结晶层 的侧面不产生绝缘层的剥离，其结果，该发光元件即使有焊料的包绕， 也能防止发生意外的短路，并且不会对薄膜结晶层造成损伤，因而，成 为发光元件的功能没有受到损害的可靠性高的元件。
进而，如图5-1B的B部分所示，绝缘层30与第一导电型侧电极28 的基板侧(主要的光取出方向侧)的一部分相接。即，第一导电型侧电极 28与第一导电型半导体层(本实施方式中为第一导电型包层24)之间的一 部分存在绝缘层。其结果，第一导电型侧电极28的面积大于第一电流注 入区域36的面积。如图5-1B所示，第一导电型侧电极与绝缘层相接的 部分的宽度中，最窄的部分的宽度设为L1w时，L1w优选为7μm以上，特 别优选为9μm以上。并且，L1w通常为500μm以下，优选为100μm以下。 通常只要L1w为5μm以上，就能够确保光刻工序和利用剥离法的工序裕 度。
进而，如图5-1B的C部分所示，绝缘层30覆盖第二导电型侧电极 27的支持体侧(主要的光取出方向的相反侧)的一部分。即，第二导电型 侧电极27的电极露出部分37的面积小于第二导电型侧电极27的面积、 第二电流注入区域35的面积等于第二导电型侧电极27的面积。如图5-3 所示，从第二导电型侧电极的周边覆盖绝缘层的宽度中，最窄的部分的 宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特 别优选为100μm以上。被绝缘层覆盖的第二导电型侧电极的面积大时， 特别能够降低由金属焊料引起的与例如第一导电型侧电极等其他部分发 生的意外短路。并且，L2w通常为2000μm以下，优选为750μm以下。
另外，第一导电型半导体层(本实施方式中为第一导电型包层24)、 第二导电型半导体层(本实施方式中为第二导电型包层26)的支持体侧(主 要的光取出方向的相反侧)的表面露出部分通常如图所示那样也被绝缘层 30被覆以防止短路。
由于绝缘层与各电极之间的这种位置关系，能够以工艺损伤小的工 序进行制造。
〔第1方式之二〕
属于第1方式的其他的形态利用图5-2来说明。与图5-1A的形态不 同之处在于，图5-1A的发光元件中，(I)发光元件的端部的阶梯形状为(ii) 在缓冲层不存在阶梯的形状，与此相对，图5-2所示的发光元件中，则为 (i)在缓冲层端具有基于装置间分离槽的端部阶梯面的形状。
该形状是通过将装置间分离槽一直形成到缓冲层的中途而制造的， 其结果，制作完成的装置中，至少第一导电型半导体层、活性层结构和 第二导电型半导体层与装置端相比向内侧后退，构成后退侧壁面，从而 在其与元件端壁面(非后退侧壁面)之间存在端部阶梯面。
图5-2中给出了装置间分离槽形成到缓冲层22的中途而制造的发光 元件的一例。如A部分所示，缓冲层22的一部分作为非后退侧壁面一直 存在至发光装置端，从缓冲层22的中途开始，壁面退到元件端之后，并 且与第二导电型半导体层的侧壁面一同构成了后退侧壁面(装置间分离槽 的侧壁)。在非后退侧壁面与后退侧壁面之间，存在基于装置间分离槽的 底面的端部阶梯面55。非后退侧壁面(元件端的侧壁部分)没有被覆绝缘 层，端部阶梯面也没有被绝缘层被覆，并且，后退侧壁面(装置间分离槽 的侧壁面)中，没有被绝缘层覆盖的不形成绝缘层部分15存在于主要的光 取出方向侧。不形成绝缘层部分15某些情况下可以遍及缓冲层22的侧 壁面的全部。
如该例所述，装置间分离槽一直形成到缓冲层的合层的中途的情况 下，覆盖侧壁的绝缘层没有达到发光元件端，形成了这种形状的装置可 保证不发生绝缘层的剥离，并且通过用绝缘性高的材料构成露出的层， 从而形成与图5-1A的形态的发光元件相同的可靠性高的装置。
〔第2方式〕
第2方式中，(II)发光元件端部的绝缘膜的形状为(i)绝缘膜附着在槽 底面的形状。图5-3A的发光元件在元件分割前如图5-4B所示那样装置 间分离槽一直形成到缓冲层22的中途，绝缘层30并没有覆盖装置间分 离槽13的整个槽底面，而是在槽底面形成无绝缘层30的划线区域14。 因此，制造工序中通过划线、切断等分离元件时，只要切断缓冲层即可， 不会对薄膜结晶层之中与器件性能相关的层即第一导电型半导体层、活 性层结构和第二导电型半导体层造成直接损伤。另外，由于从槽底面的 无绝缘层的划线区域进行分割，所以不会产生绝缘层的剥离，因而在确 保切实的绝缘性的基础上，不会因绝缘层剥离时产生的牵拉而对薄膜结 晶层造成损伤。
其结果，得到的分离后的发光元件中，如图5-3A、图5-3B的A部 分所示，绝缘层并没有将在缓冲层形成的端部阶梯面(槽底面)的整个面覆 盖，而是从距元件端仅Lws的位置开始用绝缘层覆盖内侧的基板面。从划 线区域14的宽度的中央分割时，未覆盖绝缘层的距离Lws在制造的波动 等的范围内与划线区域14的宽度的大致1/2对应。即，通过制成该形状， 能够确保在薄膜结晶层的侧面不产生绝缘层的剥离，其结果，该发光元 件即使有焊料的包绕，也能防止发生意外的短路，并且不会对薄膜结晶 层造成损伤，因而，成为发光元件的功能没有受到损害的可靠性高的元 件。
在制作完成的元件中，Lws越大于0越佳，但通常为10μm以上、优 选为15μm以上。作为设计值，设划线区域14的宽度为2Lws时，2Lws优 选为30μm以上。另外，由于过大会造成浪费，所以2Lws通常为300μm 以下、优选为200μm以下。
第2方式的发光元件中，通过用绝缘性高的材料构成露出的层，也 可以形成与图5-1A的形态的发光元件相同的可靠性高的装置。另外，第 2方式的其他部分的形状与第1方式相同。
下面，更详细的说明构成装置的各部件和结构。
<基板>
部分E公开的发明中，在制作完成的发光元件上不保留基板。选择 能使半导体层在其上生长的基板，并使用最终能除去的基板。基板不必 是透明的，但优选在制造工序利用后述的激光剥离来剥离基板时透过该 特定波长的激光。还优选该基板是电绝缘性基板。这是因为，制造工序 中，同样通过激光剥离法来剥离基板时，导电性基板由于其自由电子导 致产生吸收等，因此难以采用这样的基板剥离方法。
上述的部分D中说明的基板材料都可以在部分E的发明中使用。作 为具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在 其上进行薄膜晶体生长，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、 ScAlMgO4、NdGaO3和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。 特别是使用GaN基板时，从电阻的观点和结晶性的角度出发，优选在使 用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3以下，更优选为 1×1017cm-3以下。另外，除去基板时，如果以化学蚀刻为前提，优选能够 容易地用盐酸等除去的ZnO。
本发明所使用的基板可以是所谓的根据密勒指数完全确定的正基 板，从控制薄膜晶体生长时的结晶性方面考虑，还可以是所谓的倾斜基 板(miss oriented substrate)。倾斜基板具有促进台阶流动模式下的良好的晶 体生长的效果，所以在元件的形态改善方面也有效，被广泛用作基板。 例如使用蓝宝石的c+面基板作为InAlGaN系材料的晶体生长用基板时， 优选使用在m+方向倾斜0.2度左右的面。作为倾斜基板，通常广泛使用 的是带有0.1～0.2度左右的微倾斜的倾斜基板，但对于形成在蓝宝石上 的InAlGaN系材料来说，为了消除由施加在活性层结构内的作为发光点 的量子阱层上的压电效应引起的电场，也可以带有较大的偏角。
为了利用MOCVD、MBE等晶体生长技术制造集成型化合物半导体 发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于与后 述的缓冲层的关系，有意地预先加工成带有凹凸的基板，由此还可以不 将在薄膜结晶层与基板的界面产生的贯通位错导入发光元件或者后述的 发光单元的活性层附近。
该部分公开的发明的一方式中，一般来说基板的厚度在装置制作初 期通常为250～700μm左右，以确保半导体发光装置的晶体生长、元件制 作工艺的机械强度。使用基板进行必要的半导体层生长后，通过例如研 磨、蚀刻或激光剥离等除去基板。特别是在通过激光剥离等光学方法剥 离基板时，优选在薄膜晶体生长时使用两面研磨基板。这是因为，如果 使用单面研磨基板，则从没有进行薄膜晶体生长的面照射的激光等从粗 糙面入射，激光剥离时需要较大的激光输出功率，而该较大的激光输出 功率对于两面研磨基板来说是不需要的。
<缓冲层>
关于缓冲层，部分D中说明的事项也都可以适用于部分E的发明。 由于该部分的发明中不保留基板，所以对优选的事项进一步进行说明。
该部分公开的发明中，由于在制造工序中将基板除去，所以在本方 式的一实施方式中，缓冲层的表面成为主要的光取出面。如后所述，作 为剥离基板的一种方法，可以举出使用对基板透明但缓冲层有吸收的光， 对缓冲层的一部分进行光学分解，从而剥离基板的方法。采用这种方法 的情况下，选择适合该方法的材料。例如基板为蓝宝石、缓冲层为GaN 的情况下，可以实施下述激光剥离：从没有进行薄膜晶体生长的基板侧 照射具有248nm的波长的KrF准分子激光，将缓冲层的GaN分解成金属 Ga和氮，从而剥离基板。
该部分公开的发明中，由于在主要的光取出方向不存在基板，所以 优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂层或者低反 射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实 现高功率化、元件的高效率化。此处，优选在缓冲层的光取出侧设置低 反射光学膜，使得在用R3表示从后述的第一导电型半导体层侧向缓冲层 侧垂直入射的该发光元件的发光波长的光被缓冲层反射的反射率、用R4 表示从上述缓冲层向光取出侧的空间垂直入射的该发光元件的发光波长 的光被缓冲层与空间的界面反射的反射率时，满足R4
<第一导电型半导体层和第一导电型包层>
该部分的发明所采用的第一导电型半导体层和第一导电型包层与部 分D所记载的相同。
<活性层结构>
该部分的发明所采用的活性层结构与部分D所记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明所采用的第二导电型半导体层和第二导电型包层与部 分D所记载的相同。
<第二导电型侧电极>
该部分的发明所采用的第二导电型侧电极与部分D所记载的相同。
<第一导电型侧电极>
该部分的发明所采用的第一导电型侧电极与部分D所记载的相同。
<绝缘层>
该部分的发明所采用的绝缘层与部分D所记载的相同。
<支持体>
支持体40是必须的，基板剥离时，其起到薄膜结晶层的支持体的作 用，另外，非常优选该支持体还同时具有元件完成后的电流的导入和散 热的功能。基于该观点，支持体的母材优选选自金属、AlN、SiC、金刚 石、BN和CuW组成的组。这些材料的散热性优异，能够有效抑制高功 率的发光元件所不可避免的发热的问题，所以是优选的。另外，Al2O3、 Si、玻璃等的成本低，作为支持体的母材，其利用范围宽，所以是优选的。 另外，在后述的去除基板时，通过激光照射，将薄膜结晶层的一部分分 解成金属Ga和氮，此时，优选实施湿蚀刻除去金属Ga，并优选此时支 持体是不被蚀刻的材质。此外，从金属中选择支持体的母材时，优选用 具有耐蚀刻性的电介质等覆盖其周围。作为金属母材，优选在发光元件 的发光波长下的反射率高的材料，并优选Al、Ag等。另外，用电介质等 覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
从还同时具有元件完成后的电流的导入和散热的功能的观点出发， 支持体优选在母材上具有导入电流用的电极配线，并且在该电极配线上 安装装置的部分具有适宜装置和支持体接合用的粘结层。此处，粘结层 可以使用含有Ag的糊料、金属凸块等，从散热性的观点出发，非常优选 由金属焊料构成粘结层。与含有Ag的糊料、金属凸块等相比，金属焊料 能够实现散热性绝对优异的芯片倒装。此处，作为金属焊料，可以举出 In、InAg、InSn、SnAg、PbSn、AuSn、AuGe和AuSi等。特别优选AuSn、 AuSi、AuGe等高熔点焊料。这是因为，注入大电流以使发光元件超高功 率工作时，元件附近的温度上升到200℃左右，因此，焊料的熔点方面， 更优选具有高于驱动时的元件温度的熔点的金属焊料。另外，有时为了 消除芯片倒装时元件的高低差，优选使用凸块并用金属焊料填埋其周围 来进行接合。
另外，通常，如后所述通过分割支持体进行元件分离，所以优选在 制作完成的发光元件中，在支持体40的周边存在无金属配线的分离区域。 如图5-5所示，将无金属配线的区域的宽度设定为LWSPT2(图5-5中用 LWSPT2(left)表示左侧、用LWSPT2(right)表示右侧。)时，在制作完成的元件中 LWSPT2大于0即可，如下文所述，根据分离工序中采用何种手法，优选的 范围不同。
通过划线进行分离时，LWSPT2通常为10μm以上、优选为15μm以上。 因此，对于分离区域47，优选将2LWSPT2设定为30μm以上。并且，过大 会造成浪费，所以2LWSPT2通常为300μm以下，优选为200μm以下。
另外，通过切割进行分离时，LWSPT2通常为100μm以上、优选为500μm 以上。因此，对于分离区域47，优选将2LWSPT2设定为1000μm以上。并 且，由于过大会造成浪费，所以2LWSPT2通常为2000μm以下，优选为 1500μm以下。
此外，不分割支持体的实施方式也是可行的，例如可以将2个以上 的发光元件安装在一个支持体上。通过自由地改变支持体上的金属配线， 能够将一个支持体上的各发光元件并联连接或串联连接，或者混联连接。
〔部分E公开的发光元件的制造方法〕
下面对该部分公开的发明的半导体发光元件的制造方法进行说明。
<第1方式的发光元件的制造方法>
制造方法的一例中，如图5-7所示，首先准备基板21，通过薄膜晶 体生长，在其表面依次进行缓冲层22、第一导电型包层24、活性层结构 25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用 MOCVD法。但是，也可以用MBE法、PLD法、PED法、VPE法、LPE 法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合 元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。 需要说明，本说明书中，所记载的“薄膜晶体生长”包括薄膜结晶层生 长后的热处理等。
薄膜结晶层生长之后，为了实现图5-1A～图5-2所示的形状，该部 分公开的发明中，优选如图5-7所示形成第二导电型侧电极27。即，优 选在形成绝缘层30、或形成第一电流注入区域36、甚至形成第一导电型 侧电极28之前，对预定的第二电流注入区域35实施第二导电型侧电极 27的形成。这是因为，作为优选的实施形态，第二导电型是p型的情况 下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时， GaN系材料中活化率较差的p-GaN包层中的空穴浓度因工艺损伤而会降 低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形 成工序时，在其表面残留了等离子体损伤。因此，本发明中，薄膜晶体 生长之后，优选先于其他处理工序(例如后述的第一蚀刻工序、第二蚀刻 工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第 一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电 型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au的情况为代表例进行假设，露出面是Au等比 较稳定的金属的情况下，即使经历后续的处理，受到工艺损害的可能性 也低。从该角度出发，本发明中也优选薄膜晶体生长之后，先于其他处 理工序实施第二导电型侧电极的形成。
需要说明，本发明中，形成有第二导电型侧电极的层是第二导电型 接触层的情况下，也同样可以减少对第二导电型半导体层的工艺损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空蒸镀、镀覆 等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的 剥离法、使用金属掩模等的场所选择性的蒸镀等。
如图5-8所示，形成第二导电型侧电极27后，使第一导电型包层24 的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结 构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序 中，其目的是后述的第一导电型侧电极露出将第一导电型的载流子注入 的半导体层，所以薄膜结晶层具有其他层例如包层为2层时或者存在接 触层时，可以一起将该层蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用以SiNx 等氮化物或SiOx等氧化物作为蚀刻掩模并利用使用Cl2等的等离子体蚀 刻法的公知的干蚀刻。但是，还优选实施在后述的第二蚀刻工序中详细 说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩 模，并通过使用Cl2、SiCl4、BCl3、SiCl4等气体的等离子体激发干蚀刻进 行蚀刻。另外，作为干蚀刻的方法，最适合的是能生成高密度等离子体 的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但 表面形成有Au等稳定的金属的情况下，第二导电型侧电极受到的工艺损 害变少。
接着，通过第二蚀刻工序形成如图5-9所示的装置间分离槽13。本 发明中，形成装置间分离槽时，需要至少截断第一导电型包层，本实施 方式中所形成的装置间分离槽13达到了基板21。这种情况下，为了将装 置分离，在划线、切断等工序中，从形成有薄膜结晶层的一侧实施金刚 石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实 施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样 优选蚀刻到蓝宝石基板(GaN等其他基板也相同)的一部分来形成装置间 分离槽。
另一方面，装置间分离槽未达到基板的形态也是优选的形态。如果 装置间分离槽形成到缓冲层的中途，则可以在第一导电型包层的侧壁上 形成绝缘层，从而可以确保针对焊料等的包绕的绝缘性(发光元件完成后 的形态参见图5-2。)。此时，槽底面形成在缓冲层的合层的中途，其在 发光元件端成为端部阶梯面。槽底面是含有能以蚀刻得到的程度的凹凸 的面。需要说明，槽底面在元件分离时接受划线等处理，因而对于元件 分离后的端部阶梯面来说，作为面的平面性和与层方向的平行性多数情 况下不高。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘 性。另外，未被绝缘层被覆而从侧壁露出的层优选具有高的绝缘性。
与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。 一般而言，由第一蚀刻工序蚀刻的层的总和通常为0.5μm左右，但是第 二蚀刻工序中，需要蚀刻第一导电型包层24的全部以及缓冲层22的至 少一部分(某些情况下需要蚀刻其全部)，所以蚀刻的层的总和有时为3～ 7μm，某些情况下为3～10μm、甚至有时也超过10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2 系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施有必要 对膜厚较厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序中蚀刻10μm的GaN系材料时，需要厚 度超过2μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在 实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平 方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部 分。
因此，第二蚀刻工序中，在形成装置间分离槽时，优选使用含有金 属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡， 构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中 最优选SrF2。
金属氟化物膜对第一、第二蚀刻工序进行的干蚀刻具有足够的耐性， 另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀 刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的 成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜， 同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选 为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是 在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异， 并且是致密的膜，显示出较高的干蚀刻耐性，并且对于图案形状来说， 侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀 刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且 是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的 线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜， 但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图 案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其 除去。特别是在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子 体中的情况下，在其后实施的掩模层去除时的蚀刻速度与暴露在氯等的 等离子体中之前的情况相比，具有降低的趋势。因此，在过度的高温下 进行金属氟化物的成膜从其图案化和最终去除的角度出发是不优选的。
首先，对于暴露在半导体层干蚀刻时的等离子体中之前的金属氟化 物来说，越是低温成膜的层，对盐酸等蚀刻剂的蚀刻速度越大，蚀刻进 行越快，成膜温度越高，蚀刻速度越低，蚀刻进行越慢。成膜温度为300℃ 以上时，蚀刻速度明显低于成膜温度为250℃左右的膜的蚀刻速度，在 350℃～450℃左右时，处于非常合适的蚀刻速度范围。但是，成膜温度 大于480℃时，蚀刻速度的绝对值过小，需要花费过多的时间用于该金属 氟化物的图案化，并且，在抗蚀剂掩模层等不发生剥离的条件下有时难 以进行图案化。另外，对于在半导体层的干蚀刻时的等离子体中暴露后 的金属氟化物来说，具有在去除时利用盐酸等的湿蚀刻速度降低的性质， 在过高的高温生长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、 进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用经图案化的掩模(可以使金属氟化物层为表面层 来层积SiNx、SiO2等)进行干蚀刻。作为干蚀刻的气体种，优选从Cl2、 BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系 材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且 能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离 子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩 模。这种情况下，既可以在金属氟化物掩模层的下部全都是SiNx、SiO2 等，也可以例如如图5-19所示，在金属氟化物掩模层52的下部不全都是 SiNx、SiO2等掩模51，SiNx、SiO2等掩模51也可以至少形成在不耐酸的 材料上。
通过这样的第二蚀刻工序形成如5-9所示的装置间分离槽13。
需要说明，第一蚀刻工序和第二蚀刻工序先实施哪个工序后实施哪 个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除 去此时的蚀刻掩模的状态下实施第二蚀刻工序。如图5-19所示，首先， 利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀 刻，以使第一导电型包层24露出，不除去掩模51，形成利用了金属氟化 物层的第二蚀刻掩模52。然后，在实施第二蚀刻工序后，优选利用酸除 去掩模52，其后适当除去掩模51。
将所形成的装置间分离槽间的最窄部分的宽度设为2LWSPT1时，通过 切断来进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。 另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外， LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，为 了确保元件制作工序的裕度以及划线区域，这样的宽度是必要的。
需要说明，本发明定义的“后退侧壁面”是第二蚀刻工序即装置间 分离槽形成时作为侧壁露出的侧壁面，并不是仅利用第一蚀刻而露出的 壁面。
第二蚀刻工序后，如图5-10所示，形成绝缘层30。绝缘层只要是能 够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可 以采用等离子体CVD法等公知的方法。
接着，如图5-11所示，除去绝缘层30的规定部分，从而在第二导 电型侧电极27上形成去除了绝缘层的第二导电型侧电极露出部分37、在 第一导电型包层上形成去除了绝缘层的第一电流注入区域36、在装置间 分离槽13内形成从基板面和侧壁上去除了绝缘层的不形成绝缘层部分 15。
除去第二导电型侧电极27上的绝缘层30时，按照第二导电型侧电 极的周边部分覆盖有绝缘层的方式进行去除。即第二导电型侧电极露出 部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序 特别是光刻工序的裕度或者为了防止发生由焊料引起的意外的短路等， 第二导电型侧电极的一部分覆盖有绝缘层，在覆盖有绝缘层的部分的宽 度中，最窄的部分的宽度(L2W)如前所述，优选为15μm以上。进一步优 选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能 够降低由金属焊料引起的与例如第一导电型侧电极等其他部分的意外短 路。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的电介质多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不 形成绝缘层部分15的形成可分别进行，但通常同时用蚀刻形成这些部分。
需要说明，为了将装置间分离槽内的基板附近的侧壁部分的绝缘层 除去来设置不形成绝缘层部分15，例如可通过下述的工艺来形成所述部 分15。首先，通过光刻形成具有与装置间分离槽13的面积大致相等或略 小的开口的抗蚀剂掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿 蚀刻，从而除去装置间分离槽内的基板面上的绝缘层。其后，进一步继 续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀 刻剂除去，得到了如图5-11所示那样在装置间分离槽附近不存在绝缘层 的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁 优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接 合用的焊料等附着在侧壁上，也不会发生意外的电短路。这样的绝缘层 的除去形状是优选的形状，这是因为，这种形状特别是在发光元件的制 造工序中，在除去基板时，不会发生绝缘层随基板的除去而被剥离等的 不希望的情况。
接着，如图5-12所示，形成第一导电型侧电极28。本发明的特征为， 形成的第一导电型侧电极的面积大于第一电流注入区域的面积，并且， 第一导电型侧电极和第二导电型侧电极在空间上不重叠。这是重要的， 以便在用焊料等对该元件进行了芯片倒装时确保足够的面积以确保与支 持体等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极 和第一导电型侧电极之间因焊料等发生意外短路。第一导电型侧电极与 绝缘层相接的部分的宽度中，对最窄的部分的宽度(L1w)进行设定，以使 其在上述的范围。通常只要该宽度(L1w)为5μm以上，就能够确保光刻工 序和利用剥离法的工序裕度。
电极材料与已说明的相同，第一导电型是n型时，优选含有选自Ti、 Al、Ag和Mo中的任意材料作为构成元素，或含有全部的Ti、Al、Ag 和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向 相对的方向露出。
电极材料的成膜可应用溅射、真空蒸镀、镀覆等各种成膜技术，为 了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模 等的场所选择性的蒸镀等。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与该第一导电型侧接触层相接地形成第一导电型侧电极。
该制造方法中，第一导电型侧电极是通过在形成层积结构的最终阶 段制造的，这在减少工艺损害的方面也是有利的。第一导电型是n型的 情况下，在优选的实施方式中，对于n侧电极来说，Al形成在该电极材 料的表面上。这种情况下，如果n侧电极如第二导电型侧电极那样在形 成绝缘层之前形成，则n侧电极表面即Al金属要经历绝缘层的蚀刻处理。 蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的， 但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的处理时，对 电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高， 所以也有可能引入包括氧化在内的损害。因此，本发明中，在形成绝缘 层后并且除去了绝缘层的预定的不需要的部分后进行第一导电型侧电极 的形成，这在减少对电极的损害方面是有效的。
如此形成图5-12的结构后，进行除去基板的前准备。通常首先将图 5-12所示的结构作为晶片整体与支持体40接合，或者将其一部分与支持 体40接合。这是因为，整个薄膜结晶层最多也就是15μm左右的厚度， 所以剥离基板后，机械强度变得不足，仅以这种强度自承则很难承受后 续的工序。支持体的材料等如上所述。
图5-13所示，上述结构利用例如金属焊料42连接在支持体40上的 金属层41(电极配线等)上，进行安装。
此时，本发明的发光元件中，第二导电型侧电极27和第一导电型侧 电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电 流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的 散热性，因此是优选的。另外，绝缘层没有保护缓冲层的一部分、特别 是未掺杂部分，除此之外，其他的薄膜结晶层的侧壁均被绝缘层保护， 因此，即使存在焊料的渗出等，也不会在薄膜结晶层内例如活性层结构 侧壁中发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研 磨、蚀刻、激光剥离等任何方法。对蓝宝石基板进行研磨的情况下，可 以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。 此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜晶体生长部 分的情况下，可以实施如下的激光剥离：使用具有透过蓝宝石基板并在 例如缓冲层使用的GaN中有吸收的248nm的KrF准分子激光，从蓝宝石 基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，从而剥离基板。 在图5-14中示意性地给出通过激光剥离将基板21剥离的状态。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl 等蚀刻剂，通过湿蚀刻除去基板。
该部分公开的发明中，不存在绝缘层与基板相接的部分。所以实施 基板剥离时，不会随之产生绝缘层的剥离等。
其后，如图5-14所示，在与存在装置间分离槽之处对应的分离区域 47，将发光元件与支持体一同分离，得到单个的发光元件。此处，优选 支持体的分离区域不存在金属配线。此处是因为存在金属配线时，难以 实施装置间的分离。
在切断支持体的分离区域部分时，根据母材，可以选择切割、划线 和截断等适当的处理。并且，装置间分离槽一直形成到缓冲层的中途的 情况下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光器划 线对缓冲层的一部分实施烧蚀等，由此能够容易地实现薄膜晶体生长层 部分的发光元件之间的分离。其后，通过切割支持体，可分离成各发光 元件。有时，发光元件间的分离中，能够通过切割同时分离薄膜晶体生 长层和支持体。
如上进行操作，制作完成图5-1A～图5-2所示的方式的发光元件。
<第2方式的发光元件的制造方法>
在如图5-3A所示的第2方式的发光元件的制造中，在第1方式的制 造方法的说明中，在形成装置间分离槽时，蚀刻到缓冲层的中途。同样 地形成绝缘层30，在蚀刻绝缘层时，如图5-4B所示，将装置间分离槽的 包含中央的区域上的绝缘层除去，形成划线区域。第1方式中，除去槽 底面上的全部绝缘层，但本方式中，在槽底面残留绝缘层，不进行有意 的侧蚀。可以对划线区域14的宽度进行设定，如已说明的那样，得到规 定的Lws。其后，与第1方式同样地进行操作，制作完成图5-3A所示的 发光元件。
第1方式和第2方式的共同点为，该制造方法中，如说明的那样， 优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第 一蚀刻工序和第二蚀刻工序)、绝缘层的形成、绝缘层的除去(第二导电型 侧电极露出部分的形成、第一电流注入区域的形成、划线区域的形成)、 第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电 极正下方的薄膜结晶层没有损害并且第一导电型侧电极也没有损害的发 光元件。所以，装置形状反映了工序流程。即，发光元件内部存在依次 层积第二导电型侧电极、绝缘层、第一导电型侧电极得到的结构。即， 第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层) 相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘 层覆盖的部分，第一导电型侧电极与第一导电型侧包层(或其他的第一导 电型薄膜结晶层)之间，存在具有绝缘层的部分，该绝缘层存在于电极外 围部分。
<<部分F>>
部分F公开的发明涉及以下技术方案。
1.一种发光元件的制造方法，其特征在于，其具有如下工序：
工序(a)，在基板上进行缓冲层的成膜；
工序(b)，从上述基板侧依次进行至少具有第一导电型半导体层、活 性层结构和第二导电型半导体层的薄膜结晶层的成膜，所述第一导电型 半导体层包含第一导电型包层，所述第二导电型半导体层包含第二导电 型包层；
工序(c)，在上述第二导电型半导体层的表面上形成第二导电型侧电 极；
第一蚀刻工序(d)，对没有形成上述第二导电型侧电极的部位的一部 分进行蚀刻，使上述第一导电型半导体层的一部分露出；
第二蚀刻工序(e)，为了形成用于分离相邻的发光元件的装置间分离 槽，对没有形成上述第二导电型侧电极的部位的一部分进行蚀刻，蚀刻 深度为，从表面蚀刻至(i)除去上述缓冲层的至少一部分、或蚀刻至(ii)至 少达到上述基板，从而形成上述装置间分离槽；
工序(f)，在包括上述第二导电型侧电极、通过上述第一蚀刻工序而 露出的第一导电型半导体层和上述装置间分离槽内的整个表面形成绝缘 层；
工序(g)，将上述装置间分离槽内的至少槽底面的包含槽中央的区域 的绝缘层除去；
工序(h)，将形成在上述第一导电型半导体层面上的绝缘层的一部分 除去，形成作为第一电流注入区域的开口；
工序(i)，将形成在上述第二导电型侧电极的表面上的绝缘层的一部 分除去，使上述第二导电型侧电极的一部分露出；和
工序(j)，与在上述工序(h)中开口的第一电流注入区域相接地形成第 一导电型侧电极。
2.如上述1所述的方法，其特征在于，在上述工序(g)中，保留形成 于上述装置间分离槽的侧壁上的上述绝缘层，仅除去上述槽底面的包含 槽中央的区域的绝缘层。
3.如上述1所述的方法，其特征在于，在上述工序(g)中，将在上述 装置间分离槽内的上述槽底面上形成的全部绝缘层和在上述装置间分离 槽内的侧壁的至少上述槽底面侧的部分上形成的绝缘层除去。
4.如上述1～3任一项所述的方法，其特征在于，构成经除去上述 绝缘层而露出的面的层为未掺杂型。
5.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后还 具有用上述装置间分离槽将上述基板进行元件分离的工序以及将上述第 一导电型侧电极和第二导电型侧电极接合在基台上的金属层上的工序。
6.如上述1～4任一项所述的方法，其特征在于，在上述工序(j)后， 还具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的 金属层上从而安装在支持体上的工序、除去上述基板的工序、和将上述 支持体分割进行元件分离的工序(其中，不包括上述工序(e)中蚀刻到上述 基板、且上述工序(g)中仅除去上述槽底面上的包含中央的区域的绝缘层 的情况。)。
7.如上述1～6任一项所述的方法，其特征在于，上述缓冲层为上 述薄膜结晶层的一部分，先于上述第一导电型半导体层的形成进行上述 缓冲层的形成。
8.如上述1～7任一项所述的方法，其特征在于，上述工序(j)中，形 成上述第一导电型侧电极，并使得上述第一导电型侧电极与绝缘层相接 的部分的宽度中最窄的部分的宽度L1w为5μm以上。
9.如上述1～8任一项所述的方法，其特征在于，上述工序(i)中，露 出上述第二导电型侧电极的一部分，并使得上述第二导电型侧电极被上 述绝缘层覆盖的部分的宽度中最窄的部分的宽度L2w为15μm以上。
10.如上述9所述的方法，其特征在于，上述L2w为30μm以上。
11.如上述1～10任一项所述的方法，其特征在于，上述第一导电型 侧电极含有由下述材料形成的层，所述材料含有选自由Ti、Al、Ag、Mo 和它们的2种以上的组合组成的组中的元素。
12.如上述1～11任一项所述的方法，其特征在于，上述第二导电型 侧电极含有由下述材料形成的层，所述材料含有选自由Ni、Pt、Pd、Mo、 Au和它们的2种以上的组合组成的组中的元素。
13.如上述1～12任一项所述的方法，其特征在于，上述绝缘层为 选自由SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、 CaFx、SrFx和MgFx组成的组中的材料的单层。
14.如上述1～13任一项所述的方法，其特征在于，上述绝缘层为 由2个以上的层构成的电介质多层膜。
15.如上述14所述的方法，其特征在于，构成上述绝缘层的层的至 少一个层由含有氟化物的材料形成。
16.如上述15所述的方法，其特征在于，上述氟化物选自由AlFx、 BaFx、CaFx、SrFx和MgFx组成的组中。
17.如上述1～16任一项所述的方法，其特征在于，分别用R2表示 从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件的发 光波长的光被上述缓冲层反射的反射率、用R12表示从上述第二导电型 半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长的光被上述 绝缘层反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘 层垂直入射的该发光元件的发光波长的光被上述绝缘层反射的反射率、 用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光元件的 发光波长的光被上述绝缘层反射的反射率时，所构成的所述绝缘层满足 下述所有的条件，
(式1)R2
19.如上述1～18任一项所述的方法，其特征在于，上述化合物半 导体薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成，在上述 第一导电型包层、上述活性层结构和第二导电型包层中含有选自由In、 Ga和Al组成的组中的元素。
20.如上述1～19任一项所述的方法，其特征在于，上述活性层结 构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层 的层数时，B和W满足B＝W+1。
21.如上述1～20任一项所述的方法，其特征在于，第一导电型为n 型，第二导电型为p型。
22.如上述5所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有金属层的基台上。
23.如上述6所述的方法，其特征在于，通过焊料将上述第一导电 型侧电极和上述第二导电型侧电极接合在具有上述金属层的支持体上。
24.如上述22或23所述的方法，其特征在于，上述第一导电型侧 电极和上述第二导电型侧电极与上述基台或支持体的金属层的接合仅通 过金属焊料或通过金属焊料和金属凸块来进行。
25.如上述22～24任一项所述的方法，其特征在于，上述基台或支 持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组 成的组中。
26.如上述22～25任一项所述的方法，其特征在于，在上述基台或 支持体的发光元件间的分离部分没有形成金属层。
27.如上述5所述的方法，其特征在于，上述基板的光取出侧的表 面不是平坦的。
28.如上述6所述的方法，其特征在于，上述缓冲层的光取出侧的 表面不是平坦的。
29.如上述5所述的方法，其特征在于，在基板的光取出侧设置有 低反射光学膜，使得在用R3表示从上述缓冲层向基板侧垂直入射的该发 光元件的发光波长的光被基板反射的反射率、用R4表示从上述基板向光 取出侧的空间垂直入射的该发光元件的发光波长的光被基板与空间的界 面反射的反射率时，满足R4
根据该部分公开的发明，能够提供一种高功率、高效率的倒装芯片 安装型的半导体发光元件的制造方法，该发光元件能进行蓝色或紫外发 光。
该部分公开的发明的制造方法中，由于排除了在制造工艺中各工序 的工艺损伤，所以能够得到发光元件的功能没有受到损害的可靠性高的 元件。
〔部分E的发明的实施方式的说明〕
根据部分E的制造方法，可以制造在部分D和部分E中公开的发光 元件。该制造方法具有工序(a)～工序(j)，其工序顺序示于图6-4的流程 图中。该部分公开的发明中，依次实施工序(a)、(b)和(c)。工序(d)和(e) 在工序(c)之后实施，但工序(d)和(e)的顺序哪一个先哪一个后均可。其后， 实施工序(f)后，实施工序(g)、(h)和(i)，工序(g)、(h)和(i)既可以以任何顺 序进行，也可以同时进行。其后，实施工序(j)。
在对用于薄膜晶体生长的基板进行剥离时，即在部分E公开的发光 元件制造时，在工序(j)后实施剥离。
关于各工序的具体内容，如已在部分D和部分E中进行的说明，部 分C的制造方法包括部分D和部分E的全部内容。但是，部分D中公开 的发光元件中，缓冲层为任选的，所以在制作不具有缓冲层的构成的发 光元件时，缓冲层的成膜工序可以省略。
另外，由于工序(e)的不同和工序(g)的不同，所以元件端的形状、绝 缘膜的槽底面和侧壁面的形状不同。
实施例
下面举出实施例，对本发明的特征进行更具体的说明。下面的实施 例所示出的材料、用量、比例、处理内容、处理过程等可以在不超出本 发明的宗旨的范围进行适当变化。因此，不应理解为下面所示的具体例 对本发明的范围构成限定。另外，下面的实施例中所参照的附图存在为 了便于理解结构而对尺寸进行了改变的部分，其实际的尺寸如下文中所 述。
<部分A的发明的实施例>
(实施例A-1)
按照以下顺序制作图1-11所示的发光元件。相关的工序图参见图 1-5～10。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃将厚度0.5μm的未掺杂GaN和厚度0.5μm的Si掺杂(Si浓 度7×1017cm-3)GaN层层积作为第2缓冲层22b(其厚度为1μm)。继续在 1035℃形成厚度3.5μm的未掺杂GaN层作为光均一化层23。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接 着，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图1-5对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图1-6对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN光均一化层23和未掺杂GaN缓冲层 22。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。能够形成与掩模宽度 相同的宽150μm的装置间分离槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图1-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图1-8对应。
接下来，为了同时实施由Ni-Au构成的p侧电极27上的p侧电极露 出部分的形成、n侧接触层24c上的n侧电流注入区域(36)的形成、装置 间分离槽内的划线区域14的形成，首先使用光刻技术形成抗蚀剂掩模。 接下来用氢氟酸系蚀刻剂除去未覆盖有抗蚀剂掩模的部分的电介质多层 膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成 的绝缘层。并且，形成的划线区域的宽度为100μm(分离后的元件中的LWS 为50μm)。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图1-9A对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图1-10对 应。
接下来，通过真空蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的 低反射光学膜45。此时，以成为对元件的发光波长而言为低反射涂膜的 方式，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个化合物半 导体发光元件。此时，未对薄膜结晶层造成损害，并且未发生电介质膜 的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图1-11所示的发光元件。此时，没有发生元件的意外短路等。
(实施例A-2)
图1-15(与图1-2A类似)所示的发光元件以如下顺序制作。
重复实施例A-1，直至电介质多层膜作为绝缘层形成在晶片整个面 上(大致对应于图1-8)。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域36、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未覆盖有 抗蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀的效 果，还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。 此处，p侧电极27的周边覆盖有150μm由SiNx和SiOx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图1-9B对应。
接下来，与实施例A-1同样地形成n侧电极28。接下来，通过真空 蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此 时，以成为对元件的发光波长而言为低反射涂膜的方式，以光学膜厚的 1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 成图1-15所示的发光元件。此时，没有发生元件的意外短路等。
(实施例A-3、4)
实施例A-1和A-2中，成膜光均一化层23后的薄膜结晶层以如下方 式进行成膜，除此以外，重复实施例A-1和A-2。即，实施例A-1中， 在1035℃形成厚度3.5μm的未掺杂GaN作为光均一化层23后，进而， 以4μm的厚度形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电型(n 型)第二包层24b，以0.5μm厚度形成Si掺杂(Si浓度8×1018cm-3)GaN层 作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接 着，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧为阻隔层。 进而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓 度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电 型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例A-1、 A-2同样地进行操作，分别制作完成图1-11和图1-15所示的发光元件。 此时，没有发生元件的意外短路等。
需要说明，在实施例A-1～A-4的制作过程中，在第一蚀刻工序后除 去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除去。
另外，在实施例A-1(和实施例A-3)中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图1-1D所示的发光元件(其中，绝缘 膜为多层电介质膜)。另外，通过将第二蚀刻工序的蚀刻截止到光均一化 层的中途，可以制作如1-1C所示的发光元件。同样，实施例A-2(和实施 例A-4)中，通过将第二蚀刻工序的蚀刻截止到缓冲层的中途，并且通过 适合预定形状的光刻，准备出适合的蚀刻掩模形状，且基于侧蚀的量， 可以制作如图1-2D或图1-2E所示的发光元件(其中，绝缘膜为多层电介 质膜)。另外，通过将第二蚀刻工序的蚀刻截止到光均一化层的中途，可 以制作如1-2C所示的发光元件。
(实施例A-5)
图1-12所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度1μm 的未掺杂GaN层作为第2缓冲层22b。
作为光均一化层23，形成中心含有层积结构的2μm厚的未掺杂GaN 层，在所述层积结构中，3nm厚的未掺杂In0.05Ga0.95N层和12nm厚的未 掺杂GaN层各10层。此处，未掺杂GaN层在850℃生长、未掺杂 In0.05Ga0.95N层在730℃生长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) GaN层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺 杂(Si浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层 22a。
进而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔 层是于850℃以13nm厚成膜的未掺杂GaN层，量子阱层是于715℃以 2nm成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧为阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p 侧电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理 等对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂InGaN/GaN光均一化层23和未掺杂GaN 缓冲层22为止。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。接下来，为了同时进行在由Pd-Au构成的p侧电极27上形 成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及形 成装置间分离槽的划线区域14，首先使用光刻技术形成抗蚀剂掩模，接 下来，使用SF6气体的RIE等离子体，将未覆盖有抗蚀剂掩模的部分的 绝缘层除去。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除了n 侧电流注入区域没有被绝缘层覆盖之外，薄膜结晶层的侧壁等均被绝缘 层覆盖。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 成发光元件。此时，没有发生元件的意外短路等。
(实施例A-6)
实施例A-5中，如下变更基板和薄膜结晶层的构成，除此以外，与 实施例A-5同样地制作发光装置。
首先，准备厚度为330μm的c+面GaN基板21(Si浓度1×1017cm-3)、 在其上首先使用MOCVD法在1040℃形成厚度2μm的未掺杂GaN作为 缓冲层22。
接着，作为光均一化层23，形成中心含有层积结构的4μm的未掺杂 GaN，在所述层积结构中，3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂 GaN各20层。此处，未掺杂In0.05Ga0.95N层于730℃生长、其相邻的未掺 杂GaN层于850℃生长、其他的GaN层于1035℃生长。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 7×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型) 第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计8层，其两侧是阻隔 层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连 续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导 电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
其后，与实施例A-5同样地完成发光装置，此时，没有发生元件的 意外短路等。
此外，实施例A-5、A-6中，进行第二蚀刻工序，其后实施第一蚀刻 工序，但也可以先实施第一蚀刻工序，其后实施第二蚀刻工序。这种情 况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第 二蚀刻工序。另外，在蚀刻绝缘层30时，通过适合预定形状的光刻，准 备出适合的蚀刻掩模形状，且进行绝缘层的侧蚀，由此也可制造第2方 式的形状的发光元件。
<部分B的发明的实施例>
(实施例B-1)
按照以下顺序制作图2-15所示的发光元件。相关的工序图参见图 2-7～12。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃将厚度0.5μm的未掺杂GaN和厚度0.5μm的Si掺杂(Si浓 度7×1017cm-3)GaN层层积作为第2缓冲层22b(其厚度为1μm)。连续地在 1035℃形成厚度3.5μm的未掺杂GaN层作为光均一化层23。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层5层，其两侧是阻隔层。然 后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图2-7对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图2-8对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN光均一化层23和未掺杂GaN缓冲层 22。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。能够形成与掩模宽度 相同的宽150μm的装置间分离槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图2-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图2-10对应。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未形成抗 蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果， 还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。此 处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图2-11对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图2-12对 应。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图2-15所示的化合物半导体发光元件。
(实施例B-2)
实施例B-1中，成膜光均一化层23后的薄膜结晶层以如下方式进行 成膜，除此以外，重复实施例B-1和B-2。即，实施例B-1中，在1035℃ 形成厚度3.5μm的未掺杂GaN作为光均一化层23后，进而，以4μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电型(n型)第二包 层24b，以0.5μm厚度形成Si掺杂(Si浓度8×1018cm-3)GaN层作为第一 导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si浓度 5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。然后， 阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于850℃ 以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm的厚 度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧是阻隔层。进 而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连续地 以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型 (p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例B-1 同样地进行操作，制作完成图2-15所示的发光元件。此时，没有发生元 件的意外短路等。
需要说明，在实施例B-1和B-2的制作过程中，在第一蚀刻工序后 除去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除 去。
另外，在实施例B-1和实施例B-2中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图2-2B、图2-2C所示的发光元件(其 中，绝缘膜为多层电介质膜)。另外，通过将第二蚀刻工序的蚀刻截止到 光均一化层的中途，可以制作如2-2A所示的发光元件。对支持体内的元 件分离区域部分进行切割，并一同切割装置间分离槽底部的光均一化层 和缓冲层，即可进行元件分离。
另外，为了制作图2-3A～图2-3C所示的发光元件，可以如下进行 实施：在实施例B-1和实施例B-2中，将第二蚀刻工序的蚀刻截止到光 均一化层或缓冲层的中途，并且通过适合预定形状的光刻来准备出适合 的蚀刻掩模形状，且不进行绝缘膜的侧蚀，在槽底面残留有绝缘层的同 时，形成划线区域，使得例如划线区域的宽为100μm(分离后的元件中的 LWS为50μm)(其中，绝缘膜为多层电介质膜)。
(实施例B-3)
按照以下顺序制作图2-16所示的发光元件。准备厚度为430μm的c +面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低 温生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度 1μm的未掺杂GaN层作为第2缓冲层22b。
作为光均一化层23，形成中心含有层积结构的2μm厚的未掺杂GaN 层，在所述层积结构中，3nm厚的未掺杂In0.05Ga0.95N层和12nm厚的未 掺杂GaN层各10层。此处，未掺杂GaN层在850℃生长、未掺杂 In0.05Ga0.95N层在730℃生长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧是阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p 侧电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理 等对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂InGaN/GaN光均一化层23和未掺杂GaN 缓冲层22为止。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。
接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、将装置间 分离槽内的未掺杂缓冲层的侧壁的基板侧部分存在的绝缘层除去的操 作，使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未 形成有抗蚀剂掩模的绝缘层。进而，利用氢氟酸产生的侧蚀效果，还除 去了未掺杂缓冲层的侧壁的基板侧部分的绝缘层。此处，p侧电极27的 周边覆盖有150μmSiNx绝缘层。另外，除n侧电流注入区域没有被绝缘 层覆盖外，薄膜结晶层的侧壁等均覆盖有绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图2-16所示的化合物半导体发光元件。
<部分D的发明的实施例>
(实施例D-1)
按照以下顺序制作图4-11所示的发光元件。相关的工序图参见图 4-5～10。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，在1040℃形成厚度4μm的未掺杂GaN层作为第2缓冲层22b。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电 极的制作。利用到此为止的工序完成的结构大致与图4-5对应。需要说明， 到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p侧电 流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图4-6对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、和未掺杂GaN缓冲层22。该第二蚀刻工序中，SrF2 掩模基本未被蚀刻。能够形成与掩模宽度相同的宽150μm的装置间分离 槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图4-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图4-8对应。
接下来，为了除去绝缘层以同时形成由Ni-Au构成的p侧电极27上 的p侧电极露出部分、n侧接触层24c上的n侧电流注入区域(36)和装置 间分离槽内的划线区域14，使用光刻技术形成抗蚀剂掩模。接下来用氢 氟酸系蚀刻剂除去未覆盖有抗蚀剂掩模的部分的电介质多层膜(绝缘层)。 此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。 并且，形成的划线区域的宽度为100μm(分离后的元件中的LWS为50μm)。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图4-9A对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图4-10对 应。
接下来，通过真空蒸镀法在蓝宝石基板的背面侧形成由MgF2构成的 低反射光学膜45。此时，以成为对元件的发光波长而言为低反射涂膜的 方式，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图4-11所示的发光元件。此时，没有发生元件的意外短路等。
(实施例D-2)
按照以下顺序制作图4-15(与图4-2A类似)所示的发光元件。
重复实施例D-1，直至电介质多层膜作为绝缘层形成在晶片整个面 上(大致对应于图4-8)。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域36、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来用氢氟酸系蚀刻剂除去未覆盖有 抗蚀剂掩模的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果， 还除去了未掺杂缓冲层22的侧壁的一部分的电介质多层膜(绝缘层)。此 处，p侧电极27的周边覆盖有150μm由SiNx和SiOx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图4-9B对应。
接下来，与实施例D-1同样地形成n侧电极28。然后，通过真空蒸 镀法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此时， 以成为对元件的发光波长而言为低反射涂膜的方式，以光学膜厚的1/4 进行MgF2的成膜。
接下来，为了将在晶片上形成的一个个发光元件分开，使用激光划 线器，在装置间分离槽13内从薄膜晶体生长侧形成划线。然后，沿着该 划线，仅将蓝宝石基板和MgF2低反射光学膜断开，制成一个个发光元件。 此时，未对薄膜结晶层造成损害，并且未发生电介质膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成图4-15所示的发光元件。此时，没有发生元件的意外短路等。
(实施例D-3、4)
实施例D-1和D-2中，成膜缓冲层22后的薄膜结晶层以如下方式进 行成膜，除此以外，重复实施例D-1和D-2。即，实施例D-1中，在形 成缓冲层22后，进而以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层 作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 8×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的 厚度形成Si掺杂(Si浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n 型)第一包层24a。然后，阻隔层和量子阱层交替成膜形成活性层结构25， 其中，阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层，量子阱 层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8 层，其两侧是阻隔层。进而，将生长温度设定为1025℃，以0.1μm的厚 度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型) 第一包层26a。进而连续地以0.07μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后，以0.03μm 的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触 层26c。其后，与实施例D-1、D-2同样地进行操作，分别制作完成图4-11 和图4-15所示的发光元件。此时，没有发生元件的意外短路等。
需要说明，在实施例D-1～D-4的制作过程中，在第一蚀刻工序后除 去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除去。
另外，在实施例D-1(和实施例D-3)中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图4-1C所示的发光元件(其中，绝缘膜 为多层电介质膜)。同样，实施例D-2(和实施例D-4)中，通过将第二蚀刻 工序的蚀刻截止到缓冲层的中途，可以制作如图4-2C所示的发光元件(其 中，绝缘膜为多层电介质膜)。
(实施例D-5)
图4-12所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，在1040℃形成厚度2μm 的未掺杂GaN层作为第2缓冲层22b。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于715℃ 以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧 是阻隔层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧 电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理等 对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22为止。该第二蚀刻工序中， SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。接下来，为了除去绝缘层以同时形成由Pd-Au构成的p侧 电极27上的p侧电极露出部分、n侧接触层上的n侧电流注入区域以及 装置间分离槽的划线区域14，使用光刻技术形成抗蚀剂掩模，接下来， 使用SF6气体的RIE等离子体，将未覆盖有抗蚀剂掩模的部分的绝缘层 除去。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除了n侧电流 注入区域没有被绝缘层覆盖之外，薄膜结晶层的侧壁等均被绝缘层覆盖。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法来形成抗蚀图案，从而 进行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真 空蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法 在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极 的制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p 侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热 性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属层41接合，制 作完成发光元件。此时，没有发生元件的意外短路等。
(实施例D-6)
实施例D-5中，如下变更基板和薄膜结晶层的构成，除此以外，与 实施例D-5同样地制作发光装置。
首先，准备厚度为330μm的c+面GaN基板21(Si浓度1×1017cm-3)， 在其上首先使用MOCVD法于1040℃形成厚度6μm的未掺杂GaN作为 缓冲层22。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一 导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度 7×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的 厚度形成Si掺杂(Si浓度5×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型) 第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中，阻隔 层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm 的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层共计8层，其两侧是阻隔 层。
然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进而连 续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导 电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
其后，与实施例D-5同样地完成发光装置，此时，没有发生元件的 意外短路等。
此外，实施例D-5、D-6中，进行第二蚀刻工序，其后实施第一蚀刻 工序，但也可以先实施第一蚀刻工序，其后实施第二蚀刻工序。这种情 况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第 二蚀刻工序。另外，在蚀刻绝缘层30时，通过适合预定形状的光刻来准 备出适合的蚀刻掩模形状，且进行绝缘层的侧蚀，由此也可制造第2方 式的形状的发光元件。
<部分E的发明的实施例>
(实施例E-1)
图5-15所示的发光元件以如下顺序制作。相关的工序图参见图5-7～ 12。
准备厚度为430μm的c+面蓝宝石基板21，在其上首先使用MOCVD 法形成厚度10nm的经低温生长的未掺杂GaN层作为第1缓冲层22a，然 后，于1040℃形成厚度4μm的未掺杂GaN层作为第2缓冲层22b。
进而，形成2μm厚的Si掺杂(Si浓度1×1018cm-3)GaN层作为第一导 电型(n型)第二包层24b，形成0.5μm厚的Si掺杂(Si浓度2×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进而以0.1μm的厚度形成Si掺杂(Si 浓度1.5×1018cm-3)Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。进 而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是于 850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以2nm 的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计5层，其两侧是阻隔层。 然后将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度 5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而连续 地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导 电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg浓度 1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极，使用光刻法形 成抗蚀图案，从而进行用剥离法来图案化p侧电极27的准备。此处，作 为p侧电极，通过真空蒸镀法形成Ni(20nm厚)/Au(500nm厚)，并利用剥 离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成p侧 电极的制作。利用到此为止的工序完成的结构大致与图5-7对应。需要说 明，到此为止的工序中，不存在等离子体处理等对p侧电极正下方的p 侧电流注入区域造成损害的那样的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜 在晶片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利 用p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻 工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等 离子体以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工 序中不进行薄膜结晶层的蚀刻的部分的掩模，并将与预定的薄膜结晶层 的蚀刻部分对应的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n 型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲氢氟酸除去全部的SiNx掩模。 此处，也由于p侧电极表面有Au露出，所以即使进行了利用p-CVD的 SiNx成膜工序，p侧电极也完全不发生变质。利用到此为止的工序所完成 的结构大致与图5-8对应。
接下来，为了实施用于形成装置间分离槽13的第二蚀刻工序，利用 真空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分 离槽的区域的SrF2膜除去，形成薄膜结晶层的装置间分离槽形成用掩模， 即，形成第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，对相当于装置间分离槽的部分的所有 的薄膜结晶层进行使用Cl2气的ICP蚀刻，即，蚀刻p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b和未掺杂GaN缓冲层22。该第二蚀刻工序中，SrF2 掩模基本未被蚀刻。能够形成与掩模宽度相同的宽150μm的装置间分离 槽13。
通过第二蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。 利用到此为止的工序所完成的结构大致与图5-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成电介质多层膜。此时，SiNx和SiOx各形成一层，形成的厚度使光学波 长为元件发光波长的1/4，以使对发光波长具有比较高的反射率。利用到 此为止的工序所完成的结构大致与图5-10对应。
接下来，为了同时实施在由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、除去在装 置间分离槽内的未掺杂缓冲层的侧壁的基板21侧存在的绝缘层的操作， 使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未覆盖 有抗蚀剂掩模的部分的电介质多层膜(绝缘层)。进而，利用氢氟酸产生的 侧蚀效果，还除去了未掺杂缓冲层的侧壁的一部分的电介质多层膜(绝缘 层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘 层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以即使 进行了利用p-CVD的SiNx成膜工序，也完全没有发生变质。利用到此为 止的工序所完成的结构大致与图5-11对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(厚20nm)/Al(厚300nm)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大、其周边有30μm 左右与绝缘层相接，并且与p侧电极27没有重叠，并且还要考虑容易利 用金属焊料进行芯片倒装焊接和散热性等。需要说明，其他制作例中， 以相接10μm左右的方式进行制作，得到了与该实施例同等的性能的发光 元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟 酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以 完全没有受到损害。利用到此为止的工序所完成的结构大致与图5-12对 应。
接下来，作为实施基板剥离的前准备，准备在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(波长248nm)射出的激光，剥离基板(激光剥离)。 其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产 生的Ga金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内的分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件 分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此 操作，制成了图5-15所示的化合物半导体发光元件。
(实施例E-2)
实施例E-1中，成膜缓冲层22后的薄膜结晶层以如下方式进行成膜， 除此以外，重复实施例E-1和E-2。即，实施例E-1中，在形成缓冲层22 后，进而以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电 型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)GaN 层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂 (Si浓度5.0×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。 然后，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔层是 于850℃以13nm的厚度成膜的未掺杂GaN层，量子阱层是于720℃以 2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层共计8层，其两侧是阻 隔层。进而，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂 (Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。进 而连续地以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第 二导电型(p型)第二包层26b。最后，以0.03μm的厚度形成Mg掺杂(Mg 浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后，与实施例 E-1同样地进行操作，制作完成图5-15所示的发光元件。此时，没有发 生元件的意外短路等。
需要说明，在实施例E-1和E-2的制作过程中，在第一蚀刻工序后 除去SiNx掩模，但也可以不除去SiNx掩模，在第二蚀刻工序后再将其除 去。
另外，在实施例E-1和实施例E-2中，通过将第二蚀刻工序的蚀刻 截止到缓冲层的中途，可以制作如图5-2所示的发光元件(其中，绝缘膜 为多层电介质膜)。对支持体内的元件分离区域部分进行切割，并一同切 割装置间分离槽底部的缓冲层，即可进行元件分离。
另外，为了制作图5-3A所示的发光元件，可以如下进行实施：在实 施例E-1和实施例E-2中，将第二蚀刻工序的蚀刻截止到缓冲层的中途， 并且通过适合预定形状的光刻来准备出适合的蚀刻掩模形状，且不进行 绝缘膜的侧蚀，在槽底面残留有绝缘层的同时，形成划线区域，使得例 如划线区域的宽为100μm(分离后的元件中的LWS为50μm)(其中，绝缘膜 为多层电介质膜)。
(实施例E-3)
图5-16所示的发光元件以如下顺序制作。准备厚度为430μm的c+ 面蓝宝石基板21，在其上首先使用MOCVD法形成20nm厚度的经低温 生长的未掺杂GaN层作为第1缓冲层22a，然后，于1040℃形成厚度3μm 的未掺杂GaN层作为第2缓冲层22b。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成 Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一 包层24a。
进而，阻隔层和量子阱层交替成膜形成活性层结构25，其中，阻隔 层是于850℃以13nm厚成膜的未掺杂GaN层，量子阱层是于715℃以 2nm厚成膜的未掺杂In0.13Ga0.87N层，量子阱层共计3层，其两侧为阻隔 层。
然后，将生长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg 浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。进而 连续地以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第 二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓 度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD生长炉中，慢慢地降低温度，取出晶片，结束薄 膜晶体生长。
为了在结束了薄膜晶体生长的晶片上形成p侧电极27，使用光刻法 形成抗蚀图案，从而进行用剥离法来图案化p侧电极的准备。此处，作 为p侧电极，通过真空蒸镀法形成Pd(20nm厚)/Au(1000nm厚)，并利用 剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧 电极27的制作。需要说明，到此为止的工序中，不存在等离子体处理等 对p侧电极正下方的p侧电流注入区域造成损害的那样的工序。
接下来，为了实施用于形成装置间分离槽的第二蚀刻工序，利用真 空蒸镀法，在晶片的整个面形成SrF2掩模。接下来，将形成装置间分离 槽的区域的SrF2膜除去，形成薄膜结晶层的分离蚀刻掩模，即，形成用 于实施第二蚀刻工序的蚀刻掩模。
接下来，作为第二蚀刻工序，使用Cl2气，对相当于装置间分离槽的 部分的所有的薄膜结晶层进行ICP蚀刻，即，蚀刻到p-GaN接触层26c、 p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22为止。该第二蚀刻工序中， SrF2掩模基本未被蚀刻。
通过第二蚀刻工序形成装置间分离槽后，除去不再需要的SrF2掩模。 此处，也由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成来作为形成第一导电型侧电极的前准备。此处，使用 p-CVD法，在基板温度为400℃的条件下将0.4μm厚度的SiNx成膜在晶 片的整个面上。此处，p侧电极表面有Au露出，所以即使进行了利用 p-CVD的SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工 序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子 体，以RIE法实施SiNx膜的不要部分的蚀刻，保留后述的第一蚀刻工序 中不进行薄膜结晶层的蚀刻的部分，并且除去与预定的薄膜结晶层的蚀 刻部分对应的部分的SiNx膜。
接下来，作为第一蚀刻工序，实施使用Cl2气的ICP等离子体蚀刻， 经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx 掩模。此处，也由于p侧电极表面有Au露出，所以即使进行了该工序， p侧电极也完全不发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作 为绝缘层30。
接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电 极露出部分、在n侧接触层24c上形成n侧电流注入区域(36)、将装置间 分离槽内的未掺杂缓冲层的侧壁的基板侧部分存在的绝缘层除去的操 作，使用光刻技术形成抗蚀剂掩模。接下来，用氢氟酸系蚀刻剂除去未 覆盖有抗蚀剂掩模的绝缘层。进而，利用氢氟酸产生的侧蚀效果，还除 去了未掺杂缓冲层的侧壁的基板侧部分的绝缘层。此处，p侧电极27的 周边覆盖有150μm SiNx绝缘层。另外，除n侧电流注入区域没有被绝缘 层覆盖外，薄膜结晶层的侧壁等均覆盖有绝缘层。
其后，用丙酮除去不再需要的抗蚀剂掩模，并利用RIE法通过氧等 离子体进行灰化除去。此时，也由于p侧电极表面有Au露出，所以完全 没有发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，从而进 行用剥离法来图案化n侧电极的准备。此处，作为n侧电极，通过真空 蒸镀法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，并利用剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以完 全没有受到损害。
接下来，作为实施基板剥离的前准备，准备出在表面形成有Ti/Pt/Au 的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn 焊料将制作了发光元件的晶片(基板21)整个接合于该支持体上。接合时， 将支持体40和形成有发光元件的晶片(基板21)加热到300℃，用AuSn 焊料使p侧电极和n侧电极分别与支持体上的经设计的金属配线熔合。 此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜晶体生长的基板21面照 射从KrF准分子激光器(248nm)射出的激光，剥离基板(激光剥离)。其后， 通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga 金属。
最后，为了将一个个发光元件分开，使用切割锯，同时切割支持体 内分离区域部分和晶片内的装置间分离槽。此处，由于支持体内元件分 离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操 作，制成了图5-16所示的化合物半导体发光元件。
工业实用性
本发明作为可以进行蓝色或紫外发光、高功率、高效率的倒装芯片 安装型半导体发光元件是有用的。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种多量子阱钙钛矿材料量子阱阱宽的调整方法及其应用和器件 | 2020-05-13 | 528 |
| microLED多量子阱层生长方法 | 2020-05-11 | 221 |
| 石墨烯量子阱光探测器 | 2020-05-11 | 19 |
| 非平面锗量子阱装置 | 2020-05-12 | 190 |
| 石墨烯量子阱光探测器 | 2020-05-12 | 544 |
| 具有量子阱的光学器件 | 2020-05-12 | 598 |
| 一种稀铋半导体量子阱 | 2020-05-11 | 235 |
| 一种量子阱混合方法 | 2020-05-12 | 708 |
| 基于锗的量子阱器件 | 2020-05-11 | 664 |
| 一种量子阱结构 | 2020-05-12 | 359 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈