半导体器件及其制造方法专利检索-光子物理专利检索查询-专利查询网

半导体器件及其制造方法

阅读：472发布：2023-01-14

专利汇可以提供半导体器件及其制造方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种背照式半导体图像感测器件，该背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。该背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外，辐射屏蔽层设置在介电层上。而且，该背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的侧壁的至少一部分没有被光子阻挡层覆盖，并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。本发明涉及一种半导体器件及其制造方法。，下面是半导体器件及其制造方法专利的具体信息内容。

权利要求

1.一种背照式(BSI)半导体图像感测器件，包括：
半导体衬底，包括图像感测像素区和邻近的外围区，其中，所述外围区接近所述背照式半导体图像感测器件的侧壁；
第一抗反射涂层(ARC)，位于所述半导体衬底的背侧上；
介电层，位于所述第一抗反射涂层上；
辐射屏蔽层，位于所述外围区中的介电层上；以及
 光子阻挡层，位于所述背照式半导体图像感测器件的侧壁上，并且覆盖所述辐射屏蔽层的侧壁的一部分，所述光子阻挡层配置为阻挡光子穿入至所述半导体衬底内。
2.根据权利要求1所述的半导体图像感测器件，其中，所述辐射屏蔽层的第二侧壁的一部分被所述光子阻挡层覆盖。
3.根据权利要求1所述的半导体图像感测器件，其中，所述光子阻挡层的厚度介于约和约之间。
4.根据权利要求1所述的半导体图像感测器件，还包括：所述衬底的侧壁和所述衬底的正侧之间的角度，其中，所述角度等于或大于90度。
5.根据权利要求1所述的半导体图像感测器件，还包括：邻近所述光子阻挡层的第二抗反射涂层。
6.根据权利要求5所述的半导体图像感测器件，其中，所述第二抗反射涂层的厚度为约
7.根据权利要求1所述的半导体图像感测器件，其中，所述光子阻挡层包括氮化硅、氧化硅、金属、金属合金或它们的组合。
8.根据权利要求1所述的半导体图像感测器件，其中，所述光子阻挡层包括至少两个折射率不同的层。
9.一种半导体图像感测器件，包括：
辐射敏感栅格，包括多个图像感测像素；
外围区，环绕所述辐射敏感栅格；
辐射屏蔽层，位于所述外围区的顶面上方；
光子阻挡层，位于所述外围区的第一侧壁的一部分上；以及
抗反射涂层，覆盖所述光子阻挡层和所述辐射敏感栅格的顶面。
10.一种形成半导体图像感测器件的方法，包括：
提供半导体衬底；
在所述半导体衬底中形成辐射敏感区和外围区，其中，所述外围区环绕所述辐射敏感区，并且包括从所述半导体衬底的背侧凸起的顶面和与所述半导体衬底的侧壁共面并且垂直于所述顶面的侧壁；
在所述外围区中形成光子阻挡间隔件，其中，所述光子阻挡间隔件覆盖所述外围区的侧壁的一部分；以及
形成邻近光子阻挡层的抗反射涂层。

说明书全文

半导体器件及其制造方法

技术领域

[0001] 本发明涉及半导体器件及其制造方法。

背景技术

[0002] 半导体图像传感器用于感测诸如光的辐射。互补金属氧化物半导体(CMOS)图像传感器(CIS)广泛用于各种应用中，诸如，数码摄像机或手机摄像头。这些器件使用位于衬底中的像素阵列，包括可以吸收投射向衬底的辐射并且将感测到的辐射转化为电信号的光电二极管和晶体管。

[0003] 背照式(BSI)图像传感器件是图像传感器件类型中的一种。这些BSI图像传感器件感测从背侧投射的光。BSI图像传感器件具有相对薄的硅衬底(例如，几微米厚)，感测光的像素形成在硅衬底中。BSI图像传感器的量子效率和阱容量取决于辐射感测区的尺寸。BSI图像传感器件具有图像感测栅格和一般位于图像感测栅格周围的参考像素。

[0004] 需要降低外界环境对参考像素的干扰，以获得更好的性能。对参考像素的噪声成为改善BSI图像传感器件的精度的问题。

发明内容

[0005] 针对现有技术中存在的问题，根据本发明的一个方面，提供了一种背照式(BSI)半导体图像感测器件，包括：半导体衬底，包括图像感测像素区和邻近的外围区，其中，所述外围区接近所述背照式半导体图像感测器件的侧壁；第一抗反射涂层(ARC)，位于所述半导体衬底的背侧上；介电层，位于所述第一抗反射涂层上；辐射屏蔽层，位于所述外围区中的介电层上；以及光子阻挡层，位于所述背照式半导体图像感测器件的侧壁上，并且覆盖所述辐射屏蔽层的侧壁的一部分，所述光子阻挡层配置为阻挡光子穿入至所述半导体衬底内。

[0006] 在上述半导体图像感测器件中，所述辐射屏蔽层的第二侧壁的一部分被所述光子阻挡层覆盖。

[0007] 在上述半导体图像感测器件中，所述光子阻挡层的厚度介于约和约之间。

[0008] 在上述半导体图像感测器件中，还包括：所述衬底的侧壁和所述衬底的正侧之间的角度，其中，所述角度等于或大于90度。

[0009] 在上述半导体图像感测器件中，还包括：邻近所述光子阻挡层的第二抗反射涂层。

[0010] 在上述半导体图像感测器件中，所述第二抗反射涂层的厚度为约

[0011] 在上述半导体图像感测器件中，所述光子阻挡层包括氮化硅、氧化硅、金属、金属合金或它们的组合。

[0012] 在上述半导体图像感测器件中，所述光子阻挡层包括至少两个折射率不同的层。

[0013] 在上述半导体图像感测器件中，所述光子阻挡层的一端包括弧。

[0014] 根据本发明的另一方面，还提供了一种半导体图像感测器件，包括：辐射敏感栅格，包括多个图像感测像素；外围区，环绕所述辐射敏感栅格；辐射屏蔽层，位于所述外围区的顶面上方；光子阻挡层，位于所述外围区的第一侧壁的一部分上；以及抗反射涂层，覆盖所述光子阻挡层和所述辐射敏感栅格的顶面。

[0015] 在上述半导体图像感测器件中，所述光子阻挡层位于所述外围区的第二侧壁的一部分上，并且所述第二侧壁与所述第一侧壁相对。

[0016] 在上述半导体图像感测器件中，所述第二侧壁接近所述辐射敏感栅格。

[0017] 在上述半导体图像感测器件中，所述辐射敏感栅格包括半导体晶体管和光电二极管。

[0018] 在上述半导体图像感测器件中，所述光子阻挡层的厚度介于所述抗反射涂层的厚度的约0.5倍和约2倍之间。

[0019] 在上述半导体图像感测器件中，所述抗反射涂层的折射率介于约1.8和约2.5之间，并且所述光子阻挡层的折射率介于约1.8和约2.5之间。

[0020] 在上述半导体图像感测器件中，所述光子阻挡层的一端靠近所述辐射屏蔽层的顶面，并且所述端在所述辐射屏蔽层的顶面下方约和之间的位置处。

[0021] 根据本发明的又一方面，还提供了一种形成半导体图像感测器件的方法，包括：提供半导体衬底；在所述半导体衬底中形成辐射敏感区和外围区，其中，所述外围区环绕所述辐射敏感区，并且包括从所述半导体衬底的背侧凸起的顶面和与所述半导体衬底的侧壁共面并且垂直于所述顶面的侧壁；在所述外围区中形成光子阻挡间隔件，其中，所述光子阻挡间隔件覆盖所述外围区的侧壁的一部分；以及形成邻近光子阻挡层的抗反射涂层。

[0022] 在上述方法中，还包括：在所述半导体衬底的侧壁和背侧上沉积光子阻挡材料。

[0023] 在上述方法中，还包括：去除所述光子阻挡材料的一部分，并且使得所述外围区的侧壁被所述光子阻挡间隔件覆盖。

[0024] 在上述方法中，通过相同的工艺形成位于所述外围区中的光子阻挡间隔件和形成邻近所述光子阻挡层的抗反射涂层。附图说明

[0025] 当参考附图进行阅读时，通过以下详细描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

[0026] 图1A是根据本发明的一些实施例的图像感测器件的顶视图。

[0027] 图1B是根据本发明的一些实施例的图1A中的图像感测器件的一部分的截面图。

[0028] 图2是根据本发明的一些实施例的图1A中的图像感测器件的截面图。

[0029] 图3是根据本发明的一些实施例的具有分离式光子阻挡层的图像感测器件的截面图。

[0030] 图4是根据本发明的一些实施例的具有复合式光子阻挡层的图像感测器件的截面图。

[0031] 图5是根据本发明的一些实施例制造半导体图像感测器件的方法的流程图。

[0032] 图6A至图6G是根据本发明的一些实施例的半导体图像感测器件在制造方法中的截面图。

具体实施方式

[0033] 下面，详细论述本发明的各实施例的制造和使用。然而，应该理解，本发明的实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是说明性的，而不用于限制本发明的范围。

[0034] 在本发明中，设计了额外的膜或间隔件以减少穿入到图像感测器件中的参考像素内的光子，在一些实施例中，图像感测器件是背照式(BSI)CMOS。参考像素位于接近图像感测器件的边缘处并且环绕有源像素。在一些实施例中，参考像素在外围区中。在一些实施例中，将额外的膜或间隔件设置在边缘上以阻挡外来光子进入参考像素。

[0035] 根据本发明的一些实施例，通过在参考像素的侧壁上设置额外的膜或间隔件来减小图像感测器件的暗电流；其中，该侧壁也是图像感测器件的边缘。由于通过额外的膜或间隔件阻挡了外来的光子，所以减小了暗电流。

[0036] 图1A是图像感测器件10的顶视图，而图1B是沿图1A中的AA'得到的截面透视图。图像感测器件10具有像素栅格102，像素栅格102包括一些具有相同结构的图像感测像素。为了更好地理解图像感测像素的细节，在下文中将图像感测像素102a用作实例。栅格102由外围区101环绕。在一些实施例中，将外围区101布置在图像感测器件的边缘处。在一些实施例中，外围区由一些控制电路或A/D转换电路环绕。

[0037] 如图1B所示，图像感测像素102a和外围区101位于同一衬底100中。本文中“衬底”指代块状衬底，在其上形成有各种层和器件结构。在一些实施例中，块状衬底包括硅或化合物半导体(诸如，GaAs、InP、Si/Ge或SiC)。各层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，这些器件可以通过互连层互连至附加的集成电路。如图1B中所示，具有第一导电类型的掺杂区310和具有第二导电类型的掺杂区320位于衬底100中。更具体地，掺杂区310和掺杂区320一起形成了感测像素中的辐射敏感二极管。在衬底100的另一部分中，诸如MOS晶体管305和互连件315的一些器件位于外围区101中。在一些实施例中，衬底是半导体外延层。衬底100具有正侧100a和背侧100b。

[0038] 与图像感测像素102a相比，外围区101接近于图像感测器件的侧壁105。外围区101包括从半导体100的背侧100b凸起的顶面，并且侧壁105与半导体衬底100的侧壁共面。侧壁105与顶面垂直。像素102a包括光电二极管120以捕获光子并且将其转化为电信号。在如图1B所示的一些实施例中，将图像感测器件设计作为背照式图像感测器件，因此引导光子通过背侧100b穿透进入衬底100内。在一些实施例中，图像感测像素还包括CMOS电路以将光子转化为电信号。

[0039] 在背侧100b上，将抗反射涂层114设置在其上。抗反射涂层114覆盖图像感测像素102a和外围区101。抗反射涂层是一种应用于图像感测器件的表面以减小反射的光学涂层。由于损失了较少的光所以改善了器件的效率。在一些实施例中，抗反射涂层114包括氮氧化硅、氮化硅、碳化硅、碳氧化硅、氧化钽。在一些实施例中，抗反射涂层114的厚度介于约和约之间。在一些实施例中，抗反射涂层114的折射率介于约1.35和约2.65之间。在一些实施例中，抗反射涂层114的折射率介于约1.8和约2.5之间。在一些实施例中，抗反射涂层在图像感测像素和外围区之上的厚度是均匀的。在一些实施例中，抗反射涂层在图像感测像素之上的厚度与其在外围区上的厚度不同。

[0040] 将介电层116设置在抗反射涂层114上。介电层116覆盖图像感测像素102a和外围区101。在一些实施例中，位于图像感测像素102a上的介电层116的厚度小于位于外围区101上的介电层116的厚度。在一些实施例中，介电层包括诸如SiOy、SiNy、SiCy、SiONy、TaOy、AlOy、HfOy的材料。在一些实施例中，介电层的厚度介于约和约之间。在一些实施例中，介电层是包括至少两种不同材料的复合结构。在一些实施例中，介电层在图像感测像素和外围区之上的厚度是均匀的。在一些实施例中，介电层在图像感测像素之上的厚度与其在外围区上的厚度不同。

[0041] 在一些实施例中，额外的膜设置在背侧100b的一部分上，基本位于外围区101的顶面上。额外的膜包括辐射屏蔽层118，以阻止光子进入位于外围区101中的衬底100内。辐射屏蔽层118包括诸如金属、金属合金、金属化合物或金属氧化物等的材料。在一些实施例中，辐射屏蔽层118包括诸如Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu和它们的组合的材料。在一些实施例中，辐射屏蔽层118包括诸如MgOx、AlOx、TiOx、CrOx、MnOx、FeOx、CoOx、NiOx、CuOx、ZnOx、GeOx、YOx、ZrOx、NbOx、MoOx、SnOx、LaOx、HfOx、TaOx、WOx、CeOx、GdOx、YbOx和LuOx的材料。

[0042] 与图像感测像素形成对照，外围区被配置为与外来的光子隔离。在一些实施例中，外围区是被配置作为邻近的图像感测像素的参考的像素。图1B中示出的外围区101的顶部上的辐射屏蔽区118防止外来的光子通过背侧100b进入半导体衬底100内。因此，减小了干扰。

[0043] 如图1B所示，本发明的另一特征是具有位于图像感测器件10的侧壁105上的光子阻挡层120。光子阻挡层120用于防止外来的光子通过侧壁105穿入到半导体衬底100内。在一些实施例中，光子阻挡层120基本位于半导体衬底100的侧壁上。在一些实施例中，光子阻挡层120还覆盖了辐射屏蔽层118的顶面的至少一部分。

[0044] 在一些实施例中，光子阻挡层120包括各种材料。在一些实施例中，光子阻挡层120包括氮化硅。在一些实施例中，光子阻挡层120包括氮氧化硅。在一些实施例中，光子阻挡层120包括氧化硅。在一些实施例中，光子阻挡层120包括金属，诸如，Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu。在一些实施例中，光子阻挡层120包括金属合金。在一些实施例中，光子阻挡层120包括金属氧化物，诸如，MgOx、AlOx、TiOx、CrOx、MnOx、FeOx、CoOx、NiOx、CuOx、ZnOx、GeOx、YOx、ZrOx、NbOx、MoOx、SnOx、LaOx、HfOx、TaOx、WOx、CeOx、GdOx、YbOx和LuOx。

[0045] 在一些实施例中，光子阻挡层被设计为复合膜。光子阻挡层包括在诸如厚度、折射率、湿蚀刻率等性能上不同的至少两层。在一些实施例中，光子阻挡层包括位于如图1B中的侧壁105上的金属层和邻近金属层的氮化硅层。在一些实施例中，光子阻挡层包括位于侧壁105上的氧化硅层和邻近氧化硅层的氮化硅层。在一些实施例中，光子阻挡层包括位于侧壁105上的氮氧化硅层和邻近氮氧化硅层的氮化硅层。在一些实施例中，光子阻挡层包括位于侧壁105上的氮化硅层和邻近氮化硅层的氧化硅层。

[0046] 参考图1B，在一些实施例中，光子阻挡层120覆盖抗反射涂层114的侧壁和介电层116的侧壁的一部分。光子阻挡层120没有覆盖辐射屏蔽层118的侧壁118a。在一些实施例中，光子阻挡层120至少覆盖抗反射涂层114的侧壁和半导体衬底100的侧壁105。在一些实施例中，在图1B中没有示出，光子阻挡层进一步延伸以覆盖辐射屏蔽层的侧壁118a的一部分。在一些实施例中，侧壁118a的至少一部分没有被光子阻挡层120覆盖。在一些实施例中，光子阻挡层120的端部120a的尖端与辐射屏蔽层118的顶面118b之间的距离为d。在一些实施例中，距离d为约在一些实施例中，距离d为约在一些实
施例中，距离d为约在一些实施例中，距离d介于约和约之间。

[0047] 光子阻挡层120的折射率在约1.8和约2.5之间。在一些实施例中，光子阻挡层120和抗反射涂层114之间存在折射率比例。在一些实施例中，光子阻挡层120和抗反射涂层114之间的折射率比例在约0.8和1.0之间。在一些实施例中，光子阻挡层120和抗反射涂层114之间的折射率比例在约0.8和1.2之间。在一些实施例中，光子阻挡层120和抗反射涂层114之间的折射率比例在约0.75和1.1之间。

[0048] 本发明的光子阻挡层被设计为具有各种形状和特征。在如图1B所示的一些实施例中，将光子阻挡层120设计为“间隔件”。如本文所使用的，本发明中引用的“间隔件”指代环绕设置在表面上的突出物并且与所述突出物的侧壁接触的结构。间隔件用于使突出物的一部分与表面上邻近的元件隔离。“间隔件”通常在一端具有弯曲表面而在另一端具有较宽的基部。

[0049] 在图1B中，光子阻挡层120作为BSI图像感测器件10的间隔件环绕外围区101并且与侧壁105接触。光子阻挡层120具有端部120a(具有弯曲表面)和基部120b(厚度为t)。基部120b与BSI图像感测器件10的正侧100a大致共面。在一些实施例中，将厚度t设计为大于约在一些实施例中，厚度t大于约在一些实施例中，厚度t大于约在一些实施例中，厚度t小于约在一些实施例中，光子阻挡层没
有如图1B的尖端或弯曲表面。在一些实施例中，光子阻挡层沿着外围区101的侧壁105具有基本均匀的厚度。

[0050] BSI图像感测器件10的侧壁105和光子阻挡层120的基部120b具有角度θ。角度θ由前述操作(诸如，用于形成侧壁105的蚀刻操作)确定。在一些实施例中，角度θ基本为约90度。在一些实施例中，角度θ小于90度。在一些实施例中，角度θ大于90度。当角度θ小于90度的时候，预计较少的外来光子穿过侧壁105并且进入外围区101内。因此，可以将光子阻挡层的厚度设计为较薄。在一些实施例中，当角度θ介于约80和90度之间时，厚度t介于约和约之间。在一些实施例中，当角度θ为约90
度时，厚度t介于约和约之间。在一些实施例中，当角度θ介于约90和105
度之间时，厚度t介于约和约之间。在一些实施例中，当角度θ介于约80
和105度之间时，厚度t介于约和之间。

[0051] 在一些实施例中，在半导体衬底的侧壁上附接有复合膜堆叠件。如图1B中所示，设置抗反射涂层130以覆盖光子阻挡层120，以在衬底100的侧壁105上形成复合结构。抗反射涂层130还延伸以覆盖辐射屏蔽层118以及图像感测像素102a的顶面。在一些实施例中，抗反射涂层130覆盖如图1A中的辐射敏感像素栅格102的整个顶面。抗反射涂层130在与基部120b共面的一端具有厚度T。在一些实施例中，厚度T为约在一些实施例中，厚度t与厚度T之间的比例为约0.5。在一些实施例中，厚度t与厚度T之间的比例为约2.0。在一些实施例中，厚度t与厚度T之间的比例介于约0.5和约2.0之间。其他比例都在本发明的预期范围之内。在一些实施例中，抗反射涂层130包括与抗反射涂层114相同的材料。在一些实施例中，抗反射涂层130包括与抗反射涂层114不同的材料。

[0052] 在一些实施例中，光子阻挡层120和抗反射涂层130之间存在折射率比例。在一些实施例中，光子阻挡层120和抗反射涂层130之间的折射率比例在约0.8和1.0之间。在一些实施例中，光子阻挡层120和抗反射涂层130之间的折射率比例在约0.8和1.2之间。在一些实施例中，光子阻挡层120和抗反射涂层130之间的折射率比例在约0.75和1.1之间。

[0053] 图2是背照式(BSI)半导体图像感测器件20的截面图。与图1B中具有相同参考标号的元件之前已参考图1B进行了论述，并且为了简化此处将不再重复。在图2中，光子阻挡层120覆盖介电层116的侧壁和辐射屏蔽层118的侧壁118a的一部分。BSI半导体图像感测器件20还包括位于辐射屏蔽层118的另一侧壁118a'上作为间隔件的光子阻挡层120'。侧壁118a'与侧壁118a相对，并且接近图像感测像素102a(其位于辐射敏感像素栅格中)。光子阻挡层120'还覆盖介电层116的另一侧壁116a'。在一些实施例中，光子阻挡层120只覆盖侧壁116a而不覆盖侧壁118a；并且光子阻挡层120'只覆盖侧壁116a'而不覆盖侧壁118a'。在一些实施例中，光子阻挡层120'的尖端和辐射屏蔽层118的顶面
118b之间的距离为d'。在一些实施例中，距离d'基本上等于距离d。换言之，光子阻挡层
120的尖端与光子阻挡层120'的尖端基本位于同一水平面。在一些实施例中，距离d'为约在一些实施例中，距离d'为约在一些实施例中，距离d'为在一些
实施例中，距离d'介于约和约之间。

[0054] 光子阻挡层120'的尖端具有角度Φ'。在一些实施例中，角度Φ'基本等于光子阻挡层120的角度Φ。在一些实施例中，角度Φ和/或Φ'介于约5和约10度之间。在一些实施例中，角度Φ和/或Φ'介于约5和约25度之间。在一些实施例中，角度Φ和/或Φ'介于约5和约45度之间。在一些实施例中，角度Φ和/或Φ'介于约5和约85
度之间。在一些实施例中，角度Φ和/或Φ'介于约5和约90度之间。

[0055] 在一些实施例中，光子阻挡层120'包括与光子阻挡层120相同的材料。在一些实施例中，光子阻挡层120'包括与光子阻挡层120不同的材料。在一些实施例中，光子阻挡层120'包括与光子阻挡层120相同的结构。在一些实施例中，光子阻挡层120'包括与光子阻挡层120不同的结构。

[0056] 在一些实施例中，将光子阻挡层设计为具有几个部分。如图3所示，半导体图像感测器件30具有分离式光子阻挡层120-1。与图1B中具有相同参考标号的元件之前已参考图1B进行了论述，并且为了简化此处将不再重复。光子阻挡层120-1邻近侧壁105并且被分隔为几部分。在一些实施例中，分隔的每个部分之间都具有相等的间隙w。在一些实施例中，邻近的部分之间的间隙w是不相等的。如图4所示，在一些实施例中，设置附加的光子阻挡层120-1a以覆盖分离式光子阻挡层120-1，从而形成复合膜。在一些实施例中，附加的光子阻挡层120-1a还覆盖另一光子阻挡层120'。

[0057] 通过各种工艺实现形成半导体图像感测器件的方法。在本发明中，采用了半导体工艺(诸如，扩散、光刻、化学汽相沉积(CVD)、物理汽相沉积(PVD)、电镀、化学机械平坦化(CMP)、蚀刻、离子注入)，但是不应该将其认为是限制。该方法包括许多操作，并且描述和说明不应该被视为对操作顺序的限制。

[0058] 如本文所使用的，“沉积”指代利用将要沉积的材料的汽相、材料前体、电化学反应或溅射/反应溅射将材料沉积到衬底上的操作。利用材料的汽相的沉积包括任何操作，诸如但不限于化学汽相沉积(CVD)和物理汽相沉积(PVD)。汽相沉积方法的实例包括热丝CVD、rf-CVD、激光CVD(LCVD)、共形金刚石涂布操作、金属有机CVD(MOCVD)、热蒸发PVD、离子化金属PVD(IMPVD)、电子束PVD(EBPVD)、反应性PVD、原子层沉积(ALD)、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)和低压CVD(LPCVD)等。使用电化学反应沉积的实例包括电镀和化学镀等。沉积的其他实例包括脉冲激光沉积(PLD)和原子层沉积(ALD)。

[0059] 本发明中术语“图案化”或“图案化的”用于描述在表面上形成预定图案的操作。图案化操作包括各种步骤和工艺并且根据实施例的特征而改变。在一些实施例中，采用图案化操作以图案化现存的膜或层。图案化操作包括在现存的膜或层上形成掩模以及使用蚀刻或其他去除工艺去除未受掩蔽的膜或层。该掩模是光刻胶或硬掩模。在一些实施例中，采用图案化操作以在表面上直接形成图案化的层。图案化操作包括在表面上形成光敏膜、执行光刻工艺和显影工艺。将剩余的光敏膜保留并且集成到3D半导体结构中。

[0060] 本发明中术语“镀”或“镀的”用于描述在表面上形成膜或层的操作。镀法操作包括各种步骤和工艺并且根据本发明的特征而变化。镀到表面上的膜或层是单膜或复合堆叠件。在一些实施例中，采用镀法操作以形成金属化膜。在一些实施例中，镀法操作包括形成种晶层以及在种晶层上电镀金属化膜。在一些实施例中，镀法操作包括汽相沉积工艺。在一些实施例中，镀法操作包括溅射工艺。

[0061] 图5是制造半导体图像感测器件的方法50的流程图。在操作500中，提供了半导体衬底。在操作502中，在半导体衬底中形成辐射敏感区和外围区。在操作504中，在外围区中形成光子阻挡层或间隔件。在操作506中，形成邻近光子阻挡层的抗反射涂层。

[0062] 图6A至图6G是半导体图像感测器件在制造方法中的截面图。与图1至图4中具有相同参考标号的元件之前已参考图1至图4进行了论述，并且为了简化此处将不再重复。在图6A中，提供了半导体衬底100。半导体衬底具有正面110a和背侧100b。如图6B所示，在图像感测像素102a中形成诸如310和320的一些掺杂区。掺杂区用作辐射敏感二极管。在一些实施例中，通过离子注入和热扩散驱入形成掺杂区。在一些实施例中，通过高电压离子注入在距离正面110a更深的位置处首先形成掺杂区310。掺杂区310具有第一导电类型。在形成掺杂区310之后在距离正面110a更浅的位置处形成掺杂区320。掺杂区320具有与第一导电类型相对的第二导电类型，由此形成二极管。

[0063] 在衬底中还形成一些器件，诸如，类似浅沟槽隔离的隔离件、LOCOS、类似源极/漏极的掺杂区。在一些实施例中，在图像感测像素102a中形成二极管之前或之后形成那些器件。随后在正侧100a上形成一些金属化层或MOS结构。将一些介电膜或钝化层设置在其上以保护位于正侧100a上的电路。

[0064] 在图6C中，使衬底100(包括位于正面110a上以形成正侧100a的其他结构)翻转以暴露背侧100b从而形成背照式图像感测器件。在一些实施例中，进一步研磨背侧100b，从而使衬底具有预定的厚度。正侧100a接合至载具或胶带以用于继续操作。在一些实施例中，正侧100a接合至晶圆衬底。在一些实施例中，正侧100a接合至ASIC晶圆。

[0065] 在图6D中，将抗反射层114沉积在衬底的背侧100b上。在抗反射层114上形成介电层116。如图6D所示，在一些实施例中，介电层116具有阶状表面，其在图像感测像素102a侧上具有凹槽。

[0066] 在图6E中，在介电层116上形成辐射屏蔽层118。如图6E所示，在一些实施例中，辐射屏蔽层118不覆盖在图像感测像素102a侧上的介电层116。在图6F中，将光子阻挡材料119沉积到辐射屏蔽层118和介电层116的顶面上。光子阻挡材料119进一步延伸以覆盖衬底100的侧壁105a。在一些实施例中，光子阻挡材料119形成在CVD腔室中。在介于约300℃和约450℃之间的温度下形成光子阻挡层119。

[0067] 在图6G中，引入蚀刻操作以去除光子阻挡材料的一部分并且使得外围区101的侧壁由光子阻挡材料覆盖。在侧壁105a上形成间隔件状的光子阻挡层120。也在辐射屏蔽层118的侧壁118a'上形成另一间隔件状的光子阻挡层120'。在一些实施例中，去除光子阻挡材料以仅留下光子阻挡层120，而在侧壁118a'上没有光子阻挡层120'。

[0068] 在形成间隔件状光子阻挡层之后形成第二抗反射涂层(未示出)。形成抗反射涂层以覆盖间隔件状光子阻挡层从而在侧壁105上具有复合结构。在一些实施例中，通过相同的工艺形成光子阻挡材料和形成第二抗反射涂层。在一些实施例中，形成光子阻挡材料和形成第二抗反射涂层用同类型工具实施。在一些实施例中，光子阻挡材料和第二抗反射涂层都通过等离子体增强CVD工艺形成。

[0069] 一种背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外，辐射屏蔽层设置在介电层上。而且，背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的至少一部分没有被光子阻挡层覆盖，并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。

[0070] 一种背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层，并且光子阻挡层的厚度介于约和约之间。

[0071] 一种背照式半导体图像感测器件具有光子阻挡层和第二抗反射涂层。第二抗反射涂层邻近光子阻挡层。

[0072] 一种背照式半导体图像感测器件具有第二抗反射涂层。第二抗反射涂层的厚度为约

[0073] 一种背照式半导体图像感测器件具有光子阻挡层，并且光子阻挡层包括氮化硅、氧化硅、金属、金属合金或它们的组合。

[0074] 一种半导体图像感测器件包括辐射敏感栅格，辐射敏感栅格包括多个图像感测像素。该半导体图像感测器件包括环绕辐射敏感栅格的外围区，其中，外围区包括位于外围区的顶面上的辐射屏蔽层。该半导体图像感测器件包括设置在外围区的第一侧壁的一部分上的光子阻挡层。该半导体图像感测器件还包括覆盖光子阻挡层和辐射敏感栅格的顶面的抗反射涂层。

[0075] 一种半导体图像感测器件包括光子阻挡层，并且光子阻挡层设置在外围区的第二侧壁的一部分上，并且第二侧壁与第一侧壁相对。第二侧壁接近半导体图像感测器件中的辐射敏感栅格。

[0076] 一种半导体图像感测器件包括光子阻挡层和覆盖光子阻挡层的侧壁的抗反射涂层。光子阻挡层的厚度介于抗反射涂层的厚度的约0.5和约2倍之间。

[0077] 一种半导体图像感测器件包括辐射敏感栅格，并且辐射敏感栅格包括多个图像感测像素。该半导体图像感测器件包括环绕辐射敏感栅格的外围区，其中，外围区包括位于外围区的顶面上的辐射屏蔽层。该半导体图像感测器件包括设置在外围区的第一侧壁的一部分上的光子阻挡层。该半导体图像感测器件还包括覆盖光子阻挡层和辐射敏感栅格的顶面的抗反射涂层。光子阻挡层的一端靠近辐射屏蔽层的顶面，并且该端位于辐射屏蔽层的顶面下方约和约之间的位置处。

[0078] 一种形成半导体图像感测器件的方法包括提供半导体衬底。该方法包括形成在半导体衬底中形成辐射敏感区和外围区，其中，外围区环绕辐射敏感区。该方法包括形成外围区的光子阻挡间隔件。该方法还包括形成邻近光子阻挡层的抗反射涂层。

[0079] 尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，可做出各种不同的改变，替换和更改。例如，上述的许多工艺可以用不同的方法实施，并且可以由其他工艺或者它们的组合来替代。

[0080] 而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、手段、方法和步骤的特定实施例。作为本领域普通技术人员应理解，根据本发明，可以使用现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、工具、方法或步骤。因此，附加的权利要求旨在将这些工艺、机器、制造、材料组分、工具、方法或步骤包括在它们的范围内。

标题	发布/更新时间	阅读量
一种无外部电本振可调谐的全光微波光子变频装置	2021-08-10	1
基于光子计数的无线光通信接收装置及光信号检测方法	2021-06-07	4
光子测量前端电路	2020-05-31	2
一种苯乙二烯三苯胺类衍生物双光子吸收材料及其制备方法	2021-10-23	2
基于双芯光子晶体光纤掺杂金属线的偏振耦合器	2021-10-30	0
一种基于布里渊散射效应的全光微波光子变频方法及装置	2021-07-05	0
Gm-APD光子偏振探测系统	2020-08-11	0
一种基于光子晶体的微波光子滤波器实现方法	2020-06-20	1
基于压缩采样与时域展宽技术的微波光子测频装置及其方法	2021-06-16	2
食品生产车间纳米光子波空气灭菌净化装置	2021-12-11	4

半导体器件及其制造方法

半导体器件及其制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：