技术领域
[0001] 本
发明涉及微
电子技术领域，尤其涉及一种高速宽带硅光转接板的制造方法及硅基光互连器件。
背景技术
[0002] 在光电模
块中，主要包括两个部分：光学部分芯片和匹配及控制
电路。其中，
光子芯片主要包括有源和无源的两种。有源的主要包括光电
调制器（modulator）、光电探测器（photodetector），无源器件则主要是一些复用/解复用（mux、demux）和光学
波导等。电芯片则主要涉及到光电调制器的驱动（Driver）、光电探测器的
放大器（
跨阻放大器TIA或者限制放大器LA或者其他类型的放大器）、还有其他一些匹配和控制电路，例如时钟恢复（CDR）、
串并转换（Serdes）、
开关电路（Switches）等。
[0003] 目前这类光电模块多是集成在PCB板上，将分立的光芯片和与之对应的电芯片通过wirebonding和flipchip的方式分别进行装配。其中wirebonding方式虽然装配方便，但是因为损耗等问题，在高频高速系统中RC延迟和电感效应明显这些
缺陷使其应用受限，需要尽可能缩短wirebonding金线的长度来减小损耗，在未来100G甚至Tbit传输的系统中，几乎难以应用。flipchip的方式因为采用直接互连的方式，可以很大程度的避免金线的损耗，但是随着COMS芯片工艺
节点的不断缩小，而继续降低PCB版的电路线宽和线距难度较大，目前工艺
水平仍然停留在微米量级，如果要把已经是封装体的电芯片装配到PCB
基板上，显然会增加成本和功耗，也不利于紧凑型、小型化集成。
[0004] 另一方面，硅基光传输模块的领域内，其发展趋势是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上，例如Cisco的CPAK100G光模块，还有IBM采用90nm COMS工艺将电学和光学部分（除
激光器之外的硅基光子器件）实现片上集成。对于这种采用成熟的COMS工艺来同时完成电学和光学部分的新技术，很多公司和研究团队认为在设计和量产中会有各种问题出现，例如Intel就认为，按照摩尔定律的发展，COMS的工艺节点势必会越来越小，Intel的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言，其工艺量级还停留在几十微米或者是几百纳米，这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成，显然不合适，从成本控制来考虑，也不是最佳的选择。
发明内容
[0005] 本部分的目的在于概述本发明的
实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本
申请的
说明书摘要和
发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
[0006] 鉴于上述和/或现有高速宽带硅光转接板中存在的问题，提出了本发明。
[0007] 因此，本发明的一个目的是通过TSV(Through-Silicon Via)技术解决在高速大带宽信息传输中硅基光学互连中光学芯片及其控制电路高速高
密度集成问题，主要将硅基光子器件单片集成和2.5D转接板技术结合，形成功能硅光转接板，解决光子器件和电子芯片的高速高密度互连这一关键技术问题。
[0008] 为解决上述技术问题，本发明提供了如下技术方案：一种高速宽带硅光转接板的制造方法，包括，提供一实现了光子器件单片集成的
半导体衬底，所述半导体衬底具有
正面和背面，其上设置有光子器件，所述光子器件具有
接触区，所述接触区上形成有金属接触；自所述半导体衬底的正面向背面形成TSV深孔；在所述正面以及所述TSV深孔内沉积绝缘层；形成与所述半导体衬底上的金属接触互连的光子器件接触孔；在绝缘层上以及与金属接触互连的光子器件接触孔内沉积扩散阻挡层和
种子层，并在正面以及所述光子器件接触孔和TSV深孔中填充导电金属；在所述正面形成与所述光子器件接触孔内的导电金属相电性连接的第一RDL和第一凸点，以及与所述TSV深孔内的导电金属相电性连接的第二RDL和第二凸点；自所述背面开始减薄所述半导体衬底直至露出所述TSV深孔的导电金属；在所述背面形成与所述TSV深孔内的导电金属相电性连接的第三RDL和第三凸点；将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。
[0009] 作为本发明所述高速宽带硅光转接板的制造方法的一种优选方案，其中：所述提供一实现了光子器件单片集成的半导体衬底，其制作步骤包括：提供一绝缘体上硅晶片，所述绝缘体上硅晶片包括顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的
氧化物绝缘层，所述绝缘体上硅晶片具有第一主面和第二主面；在所述顶部硅层上形成绝缘材料层，以完成光子器件的制造，且所述光子器件具有接触区；在所述接触区上形成有金属接触；在所述金属接触上形成
刻蚀停止层，所述刻蚀停止层的折射率小于硅材料的折射率；在所述第一主面以及刻蚀停止层上形成不会影响所述半导体衬底光学传输性能的表面
钝化层，且表面
钝化层的折射率小于硅材料的折射率；对所形成的表面钝化层平坦化得到所述集成了光子器件的半导体衬底。
[0010] 作为本发明所述高速宽带硅光转接板的制造方法的一种优选方案，其中：在所述光子器件接触孔和TSV深孔中填充导电金属后，还包括，化学机械平坦化工艺，去除所述正面的阻挡层、
种子层以及导电金属。
[0011] 作为本发明所述高速宽带硅光转接板的制造方法的一种优选方案，其中：在所述正面形成与所述光子器件接触孔内的导电金属相电性连接的第一RDL和第一凸点，以及与所述TSV深孔内的导电金属相电性连接的第二RDL和第二凸点后，自所述背面开始减薄所述半导体衬底直至露出所述TSV深孔的导电金属前，还包括，在所述正面临时键合
晶圆载板。
[0012] 作为本发明所述高速宽带硅光转接板的制造方法的一种优选方案，其中：在所述背面形成与所述TSV深孔内的导电金属相电性连接的第三RDL和第三凸点后，将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接前，还包括，解除临时键合，去掉所述晶圆载板。
[0013] 作为本发明所述高速宽带硅光转接板的制造方法的一种优选方案，其中：将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接后，还包括，将所述第三凸点与基板相连接，完成到基板的装配。
[0014] 本发明的另一个目的是，提供一种硅基光互连器件，以形成功能硅光转接板，解决光子器件和先进COMS电子芯片的高速高密度短距离互连这一关键技术问题。
[0015] 为解决上述技术问题，本发明提供了如下技术方案：一种硅基光互连器件，包括，集成了光子器件的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区上形成有金属接触；光子器件接触孔，所述光子器件接触孔与所述半导体衬底上的金属接触互连，且由光子器件接触孔内壁向光子器件接触孔中心依次设置有阻挡层、种子层以及导电金属，其与所述第一RDL和第一凸点相连接；TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有绝缘层、阻挡层、种子层以及导电金属，其一端与所述正面的第二RDL和第二凸点相连接，另一端与所述背面的第三RDL和第三凸点相连接；第一电子器件与所述第一凸点形成电性连接；第二电子器件与所述第二凸点形成电性连接。
[0016] 作为本发明所述硅基光互连器件的一种优选方案，其中：所述半导体衬底为绝缘体上硅晶片，所述绝缘体上硅晶片包括顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层，所述绝缘体上硅晶片具有第一主面和第二主面。
[0017] 作为本发明所述硅基光互连器件的一种优选方案，其中：所述顶部硅层上还设置有，绝缘材料层，用以完成光子器件的制造；表面钝化层，所述表面钝化层的折射率小于硅材料的折射率。
[0018] 作为本发明所述硅基光互连器件的一种优选方案，其中：所述硅基光互连器件还包括，基板，所述基板与所述第三凸点相连接。
[0019] 本发明提供了一种高速宽带硅光转接板的制造方法及硅基光互连器件，与
现有技术相比，其有益效果为：
[0020] （1）省去光电模块中光子芯片的单独制造、分别对准、逐个装配步骤；进而实现在SOI wafer上硅基光子器件单片集成工艺；
[0021] （2）充分借用CMOS工艺完成电子芯片的制造，进而大幅降低光电混合集成的成本；
[0022] （3）能够减小模块尺寸，增加光网络设备的端口密度，降低功耗；
[0023] （4）利用TSV(Through-Silicon Via)技术，在已经完成单片集成有源无源光子器件的Silicon photonics wafer上进行通孔和再布线，为光芯片及其控
制芯片提供超短距离
电气互连，能够提高集成密度，降低互连线对高频高速的影响；
[0024] （5）SOI wafer上的RDL更适合装配性能更高、技术节点不断缩小的先进COMS电芯片；
[0025] （6）适合片上光电三维集成；实现高速计算、高速宽带
信号传输。
附图说明
[0026] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0027] 图1～图11为本发明所述一种高速宽带硅光转接板的制造方法的各步骤得到的产品的示意图；
[0028] 图12～图19为本发明所述集成了光子器件的半导体衬底的制造方法的各步骤得到的产品的示意图；
[0029] 图20为本发明中通过
光刻定义所述金属接触的结构示意图；
[0030] 图21为CMP工艺平坦化得到产品的示意图；
[0031] 图22为临时键合晶圆载板得到产品的结构示意图；
[0032] 图23为将第三凸点与基板相连接得到产品的结构示意图；
[0033] 图24为本发明所述高速宽带硅光转接板的制造方法的流程示意图；
[0034] 同时，其中，
[0035] 图11为本发明所述硅基光互连器件的一个实施例的剖面示意图；
[0036] 图23为本发明所述硅基光互连器件的另一个实施例的剖面示意图。
具体实施方式
[0037] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0038] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0039] 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0040] 本发明提出了一种高速宽带硅光转接板的制造方法700，请参考图24所示，该制造方法包括如下步骤。
[0041] 步骤710，首先提供一实现了光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，其上设置有光子器件，所述光子器件具有接触区，所述接触区上形成有金属接触。
[0042] 具体的，如图1所示，所述提供一实现了光子器件单片集成的半导体衬底，其实是提供一实现了光子器件单片集成的半导体衬底，在光子器件100上或者周围设置接触区101，即为离子掺杂区，所述离子掺杂区会和金属薄层形成金属硅化物，在接触区101上形成金属接触102。所述的光子器件100可以为硅光电调制器和/或硅/锗光电探测器和/或
阵列波导光栅；或者是除此之外的其他工艺兼容的光子器件，例如taper端面波导等硅基光子器件。
[0043] 而在另一个实施方式中，所述集成了光子器件的半导体衬底，可以通过如下工艺制作，参见图12～图19以及图1：
[0044] D1：如图12所示，所述半导体衬底采用绝缘体上硅晶片，其包括了顶部硅层10，硅衬底30，以及设置于所述顶部硅层10和所述硅衬底30之间的氧化物绝缘层20，所述绝缘体上硅晶片具有第一主面和第二主面。
[0045] D2：参见图13，通过光刻、刻蚀、气相沉积、循环
退火、
离子注入、
金属化等一系列标准半导体工艺，在所述顶部硅层10上绝缘材料层40完成光子器件100的制造，且所述光子器件100具有接触区101。绝缘材料层40的折射率小于硅的折射率，形成阵列波导光栅、锗光电探测器、锗/硅光电调制器的上包层，参与到光子链路中光学模场设计。
[0046] 在此实施方式中，将锗光电探测器集成在所述的绝缘材料层40上，所述锗光电探测器的有源区由锗材料充当，所述硅衬底上的锗材料可以通过超高
真空化学气相沉积（UHV-CVD）、分子束
外延（MBE）等方法选择性外延，或者是通过键合体锗材料到硅衬底，特别地，为了获得更好的器件性能，可以对锗材料进行循环退火，同时或者是按照一定顺序，将阵列波导光栅（AWG）以及硅光电调制器集成在所述的顶部硅层10上。
[0047] D3：在所述接触区上形成有金属接触，如图14～图17所示，先将D2工艺中初步集成了光子器件100的绝缘体上硅晶片涂上
光刻胶，然后进行光刻，刻蚀出初步接触孔60，而后再涂光刻胶，以定义金属接触层；接着，光刻、沉积金属薄层、带胶剥离沉积金属薄层，快速退火形成金属接触102，在此实施方式中，所述金属接触102为金属硅/锗化物。
[0048] D4：在所述金属接触上沉积刻蚀停止层（Etch stop layer），所述金属接触之上形成有刻蚀停止层，作为一个可实施示例，刻蚀停止层可以是硅氮化物；如图18所示，再次光刻刻蚀，在金属接触102表面形成薄的刻蚀停止层103，为了不影响该半导体衬底光学传输性能，刻蚀停止层103的折射率要小于硅材料的折射率，例如，可以是硅的氮化物。
[0049] D5：在所述第一主面以及刻蚀停止层上形成不会影响所述半导体衬底光学传输性能的表面钝化层，参见图19，紧接着，在所述第一主面以及刻蚀停止层103上形成不会影响所述半导体衬底光学传输性能的表面钝化层70，且表面钝化层70的折射率小于硅材料的折射率，在此实施方式中，表面钝化层70为
二氧化硅。
[0050] D6：参见图19以及图1，最后，对所形成的表面钝化层70进行平坦化处理，得到实现了光子器件100单片集成的半导体衬底。
[0051] 在所有光子器件制造完成之后，为保证器件
稳定性，后续工艺需要在
温度不超过400℃的条件下进行。
[0052] 步骤720，自所述半导体衬底的正面向背面形成TSV深孔。
[0053] 如图2所示，并结合图19，经过光刻依次刻蚀表层的表面钝化层70、绝缘材料层40、顶部硅层10以及氧化物绝缘层20直至硅衬底30的一部分，形成所述的TSV（Through-Silicon Via）深孔200。
[0054] 步骤730，在所述正面以及所述TSV深孔内沉积绝缘层。
[0055] 如图3所示，通过TEOS（tetra-ethyl-ortho-silicate）工艺沉积绝缘层201，以绝缘好半导体衬底的正面以及TSV深孔200的内壁表面。
[0056] 步骤740，形成与所述半导体衬底上的金属接触互连的光子器件接触孔。
[0057] 如图4所示并参见图20，在形成光子器件接触孔300时，通过光刻定义所述金属接触102的
位置，依次刻蚀绝缘层201、表面钝化层70，然后调整刻蚀工艺刻蚀掉很薄的刻蚀停止层103，形成与所述半导体衬底上的金属接触102互连的光子器件接触孔300。
[0058] 步骤750，在绝缘层上以及与金属接触互连的光子器件接触孔内沉积扩散阻挡层和种子层，并在正面以及所述光子器件接触孔和TSV深孔中填充导电金属。
[0059] 如图5～图7所示，先在绝缘层201上以及光子器件接触孔300内沉积扩散阻挡层301，而后在所述阻挡层301表面上沉积扩散种子层302，最后在正面以及光子器件接触孔300和TSV深孔200中填充导电金属，在此实施方式中，所填充的导电金属可以为
铜或者钨等，方式可以是电
镀金属铜或者是化学气相沉积（CVD）金属钨。
[0060] 步骤760，在所述正面形成与所述光子器件接触孔内的导电金属相电性连接的第一RDL和第一凸点，以及与所述TSV深孔内的导电金属相电性连接的第二RDL和第二凸点。
[0061] 如图8所示，参见图21，通过CMP（Chemical Mechanical Planarization，化学机械平坦化）工艺，去除步骤750中正面的阻挡层301、种子层302以及导电金属并平坦化，绝缘材料平坦化工艺，可以改善完成光子器件制造之后的半导体衬底第一主面上光子器件之间的高度差；然后，依次在所述正面形成与所述光子器件接触孔300内以及与所述TSV深孔200内的导电金属相电性连接的第一RDL411和第一凸点421，以及与所述TSV深孔200内的导电金属相电性连接的第二RDL412和第二凸点422，而无论第一RDL411还是第二RDL412，其层数根据具体的I/O数目来决定，可以是但不限于一层或者是两层。
[0062] 步骤770，自所述背面开始减薄所述半导体衬底直至露出所述TSV深孔的导电金属。
[0063] 如图22所示，在进行背面减薄工艺时，也可以先在正面临时键合晶圆载板，以保证整体的厚度，而后减薄所述半导体衬底直至露出所述TSV深孔200的导电金属，便于形成背面的电性连接，如图9所示。
[0064] 步骤780，在所述背面形成与所述TSV深孔内的导电金属相电性连接的第三RDL和第三凸点。
[0065] 如图10所示，在背面形成与所述TSV深孔200内的导电金属相电性连接的第三RDL413和第三凸点423。当然，若步骤770中，先在正面临时键合晶圆载板，在此步骤780形成导电金属相电性连接的第三RDL413和第三凸点423后，经过解除临时键合、去除掉所述的晶圆载板、清洗，在此不累述。
[0066] 步骤790，将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。
[0067] 如图11所示，参见图10，通过切片、正面倒贴电芯片，使得第一凸点421、第二凸点422分别与第一电子器件500以及第二电子器件600相连接，完成硅基光互连器件。在此工艺中，第一RDL411和第二RDL412将光子器件和TSV深孔200沟通，第一电子器件500以及第二电子器件600通过第一凸点421、第二凸点422和光子器件连接。
[0068] 当然，在将第一凸点421、第二凸点422分别与第一电子器件500以及第二电子器件600相连接后，再将第三凸点423与基板相连接，完成到基板的装配。如图23所示，并参见图10、图11，在此工艺中，通过TSV深孔200、第三RDL413以及第三凸点423和基板连接，实现基板和正面的第一电子器件500、第二电子器件600以及光子器件的沟通。
[0069] 本发明还提供了一种硅基光互连器件，在一个实施例中，参见图1～图11，其包括了，实现了光子器件100单片集成的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件100，所述光子器件100具有接触区101，所述接触区101上形成有金属接触102，所述光子器件可以包括有源器件和/或无源器件；光子器件接触孔300，其半导体衬底上的金属接触102互连，且由其内壁向其中心依次设置有阻挡层301、种子层302以及导电金属，并与所述第一RDL411和第一凸点421相连接；特别地，所述光子器件100，所涵盖的硅阵列波导光栅（AWG）等无源器件，也可以包含上述金属接触、阻挡层、种子层等及其导电金属（图中未示出），并可通过RDL和凸点完成电学布线，以实现外部电学控制，比如加热
电极。TSV深孔200，由其内壁向其中心依次设置有绝缘层201、阻挡层301、种子层302以及导电金属，其一端与所述正面的第二RDL412和第二凸点422相连接，另一端与所述背面的第三RDL413和第三凸点423相连接；该硅基光互连器件还包括，第一电子器件500和第二电子器件600，第一电子器件500与所述第一凸点411形成电性连接，而第二电子器件600与所述第二凸点412形成电性连接。
[0070] 在另一个实施例中，参见图1～图11以及图23，通过第三凸点423与基板相连接，完成到基板的装配，故硅基光互连器件还包括了基板。
[0071] 半导体衬底可以采用包括了顶部硅层10，硅衬底30，以及设置于所述顶部硅层10和所述硅衬底30之间的氧化物绝缘层20的绝缘体上硅。
[0072] 应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行
修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的
权利要求范围当中。
