电子器件及其制造方法专利检索-电子化学元素和化合物专利检索查询-专利查询网

电子器件及其制造方法

阅读：4发布：2021-06-14

专利汇可以提供电子器件及其制造方法专利检索，专利查询，专利分析的服务。并且一种电子器件包括多个像素电极、在多个像素电极上的有源层、在有源层上并覆盖有源层的整个上表面的相对电极、以及在相对电极上的第一封装膜，其中相对电极和第一封装膜具有共同的平面形状。，下面是电子器件及其制造方法专利的具体信息内容。

权利要求

1.一种电子器件，包括：
多个像素电极；
有源层，在所述多个像素电极上；
相对电极，在所述有源层上并覆盖所述有源层的整个上表面；以及
第一封装膜，在所述相对电极上，
其中所述相对电极和所述第一封装膜具有共同的平面形状。
2.如权利要求1所述的电子器件，其中所述相对电极的垂直面积大于所述有源层的垂直面积。
3.如权利要求2所述的电子器件，其中所述相对电极的一个边缘和所述有源层的一个边缘之间的间隙为1μm至100μm。
4.如权利要求2所述的电子器件，其中所述相对电极覆盖所述有源层的上表面和所述有源层的多个侧表面。
5.如权利要求1所述的电子器件，其中所述第一封装膜包括为氧化物、氮化物或氮氧化物中的一种材料的材料。
6.如权利要求5所述的电子器件，其中所述材料包括铝、钛、锆、铪、钽和硅中的至少一种元素。
7.如权利要求1所述的电子器件，其中所述第一封装膜具有2nm至30nm的厚度。
8.如权利要求1所述的电子器件，还包括在所述第一封装膜上的第二封装膜。
9.如权利要求8所述的电子器件，其中所述第二封装膜具有与所述相对电极和所述第一封装膜共同的平面形状。
10.如权利要求8所述的电子器件，其中所述第二封装膜包括关于所述第一封装膜的共同材料。
11.如权利要求10所述的电子器件，其中所述第二封装膜具有关于所述第一封装膜的膜质量的不同膜质量。
12.如权利要求11所述的电子器件，其中所述第二封装膜具有比所述第一封装膜的膜密度大的膜密度。
13.如权利要求8所述的电子器件，其中所述第二封装膜包括与所述第一封装膜的材料不同的材料。
14.如权利要求13所述的电子器件，其中，
所述第一封装膜包括氧化物、氮化物或氮氧化物中的一种材料，所述第一封装膜中包括的所述一种材料包括铝、钛、锆、铪和钽中的至少一种元素，并且
所述第二封装膜包括氧化物、氮化物或氮氧化物中的一种材料，所述第二封装膜中包括的所述一种材料包括硅。
15.如权利要求8所述的电子器件，其中所述第二封装膜比所述第一封装膜厚，并且所述第二封装膜具有10nm至200nm的厚度。
16.如权利要求8所述的电子器件，还包括覆盖所述第二封装膜的第三封装膜。
17.如权利要求16所述的电子器件，其中所述第三封装膜包括氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物中的一种材料。
18.如权利要求1所述的电子器件，其中所述有源层是光吸收层，所述光吸收层配置为选择性地吸收光的红色波长谱、光的绿色波长谱和光的蓝色波长谱中的光的一个波长谱中的光。
19.如权利要求1所述的电子器件，还包括：
半导体基板，在所述多个像素电极下面，
其中所述半导体基板包括与所述多个像素电极垂直交叠的多个光感测器件。
20.如权利要求19所述的电子器件，还包括在所述多个像素电极和所述半导体基板之间的滤色器层。
21.一种制造电子器件的方法，所述方法包括：
形成像素电极；
在所述像素电极上形成有源层；
在所述有源层上形成用于相对电极的导电层；
在用于所述相对电极的所述导电层上形成用于第一封装膜的薄膜；以及
同时或顺序地蚀刻用于所述第一封装膜的所述薄膜和用于所述相对电极的所述导电层以形成所述第一封装膜和所述相对电极，使得所述第一封装膜和所述相对电极具有共同的平面形状。
22.如权利要求21所述的方法，其中所述蚀刻基于光刻和干法蚀刻中的至少一个工艺来执行。
23.如权利要求21所述的方法，还包括：
在形成用于所述第一封装膜的所述薄膜之后，形成用于第二封装膜的薄膜。
24.如权利要求23所述的方法，其中用于所述第二封装膜的所述薄膜、用于所述第一封装膜的所述薄膜以及用于所述相对电极的所述导电层被同时或顺序地蚀刻以形成所述第二封装膜、所述第一封装膜和所述相对电极，使得所述第二封装膜、所述第一封装膜和所述相对电极具有共同的平面形状。
25.如权利要求23所述的方法，其中所述第二封装膜在比所述第一封装膜高的温度形成。
26.如权利要求25所述的方法，其中，
所述第一封装膜在小于或等于110℃形成，
所述第二封装膜在小于或等于220℃形成。
27.如权利要求24所述的方法，还包括在所述第二封装膜上形成第三封装膜。
28.一种包括根据权利要求1所述的电子器件的电子装置。
29.一种电子器件，包括：
半导体基板；
多个光感测器件，被集成到所述半导体基板中；
在所述半导体基板上的光电器件，所述光电器件包括：
多个像素电极，在所述半导体基板上，每个像素电极垂直地交叠所述多个光感测器件中的一个或多个光感测器件的单独的组，
在所述多个像素电极上的有源层，以及
相对电极，在所述有源层上并覆盖所述有源层的整个上表面；以及
在所述相对电极上的第一封装膜，
其中所述相对电极和所述第一封装膜具有共同的平面形状。
30.如权利要求29所述的电子器件，还包括：
在所述半导体基板上的滤色器层，所述滤色器层包括多个滤色器，所述多个滤色器中的每个滤色器垂直地交叠所述多个光感测器件中的单独的光感测器件。
31.如权利要求30所述的电子器件，其中，
所述光电器件在所述滤色器层与所述多个光感测器件之间，
所述有源层是光吸收层，所述光吸收层配置为选择性地吸收光的红色波长谱、光的绿色波长谱和光的蓝色波长谱中的光的一个波长谱中的光，并且
所述多个滤色器中的相邻滤色器配置为选择性地透射混合光的多个波长谱中的混合光的不同波长谱，所述混合光的不同波长谱分别包括光的所述一个波长谱和光的不同的另外波长谱两者。
32.如权利要求29所述的电子器件，其中所述相对电极的垂直面积大于所述有源层的垂直面积。
33.如权利要求29所述的电子器件，其中所述第一封装膜包括氧化物、氮化物或氮氧化物。
34.如权利要求29所述的电子器件，其中所述第一封装膜具有2nm至30nm的厚度。
35.如权利要求29所述的电子器件，还包括在所述第一封装膜上的第二封装膜。

说明书全文

电子器件及其制造方法

技术领域

[0001] 公开了电子器件及其制造方法。

背景技术

[0002] 光电器件可以基于利用光电效应将光转换为一个或多个电信号。单个光电器件可以包括光电二极管、光电晶体管等。单个光电器件可以应用于电子器件(“被包括在电子器件中”)，其中电子器件可以包括图像传感器、太阳能电池、有机发光二极管等。

[0003] 电子器件的小型化(“缩小尺寸”)是期望的，以使电子器件的改进的紧凑性、便携性、集成度和/或用途成为可能。近来，已经对用于缩小电子器件从而实现电子器件的高集成的新工艺和结构进行研究。发明内容

[0004] 一些示例实施方式通过使用新的工艺提供具有新结构的电子器件。

[0005] 一些示例实施方式提供一种制造该电子器件的方法。

[0006] 根据一些示例实施方式，一种电子器件可以包括：多个像素电极；在所述多个像素电极上的有源层；相对电极，在有源层上并覆盖有源层的整个上表面；以及第一封装膜，在相对电极上。相对电极和第一封装膜可以具有共同的平面形状。

[0007] 相对电极的垂直面积可以大于有源层的垂直面积。

[0008] 相对电极的一个边缘与有源层的一个边缘之间的间隙可以为约1μm至约100μm。

[0009] 相对电极可以覆盖有源层的上表面和有源层的多个侧表面。

[0010] 第一封装膜可以包括为氧化物、氮化物或氮氧化物中的一种材料的材料。该材料可以包括铝、钛、锆、铪、钽和硅中的至少一种元素。

[0011] 第一封装膜可以具有约2nm至约30nm的厚度。

[0012] 电子器件可以包括在第一封装膜上的第二封装膜。第二封装膜可以具有与相对电极和第一封装膜共同的平面形状。第二封装膜可以包括关于第一封装膜的共同材料。第二封装膜可以具有关于第一封装膜的膜质量的不同的膜质量。第二封装膜可以具有比第一封装膜的膜密度更大的膜密度。第二封装膜可以包括与第一封装膜的材料不同的材料。

[0013] 第一封装膜可以包括氧化物、氮化物或氮氧化物中的一种材料，包括在第一封装膜中的所述一种材料包括铝、钛、锆、铪和钽中的至少一种元素，并且第二封装膜可以包括氧化物、氮化物或氮氧化物中的一种材料，包括在第二封装膜中的所述一种材料包括硅。

[0014] 第二封装膜可以比第一封装膜厚，并且第二封装膜具有约10nm至约200nm的厚度。

[0015] 电子器件可以包括覆盖第二封装膜的第三封装膜。第三封装膜可以包括氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物中的一种材料。

[0016] 有源层可以是光吸收层，该光吸收层配置为选择性地吸收光的红色波长谱、光的绿色波长谱和光的蓝色波长谱中的光的一个波长谱中的光。

[0017] 电子器件可以包括在多个像素电极下面的半导体基板。半导体基板可以包括与多个像素电极垂直交叠的多个光感测器件。

[0018] 电子器件可以包括在多个像素电极和半导体基板之间的滤色器层。

[0019] 电子装置可以包括所述电子器件。

[0020] 根据一些示例实施方式，一种制造电子器件的方法可以包括：形成像素电极；在像素电极上形成有源层；在有源层上形成用于相对电极的导电层；在用于相对电极的导电层上形成用于第一封装膜的薄膜；以及同时或顺序地蚀刻用于第一封装膜的薄膜和用于相对电极的导电层，以形成第一封装膜和相对电极，使得第一封装膜和相对电极具有共同的平面形状。

[0021] 蚀刻可以基于光刻和干法蚀刻中的至少一种工艺来执行。

[0022] 该方法可以包括在形成用于第一封装膜的薄膜之后形成用于第二封装膜的薄膜。

[0023] 用于第二封装膜的薄膜、用于第一封装膜的薄膜以及用于相对电极的导电层可以被同时或顺序地蚀刻以形成第二封装膜、第一封装膜和相对电极，使得第二封装膜、第一封装膜和相对电极具有共同的平面形状。

[0024] 第二封装膜可以在比第一封装膜高的温度形成。

[0025] 第一封装膜可以在小于或等于约110℃形成，第二封装膜可以在小于或等于约220℃形成。

[0026] 该方法可以包括在第二封装膜上形成第三封装膜。

[0027] 根据一些示例实施方式，一种电子器件可以包括半导体基板、集成到半导体基板中的多个光感测器件以及在半导体基板上的光电器件，该光电器件包括在半导体基板上的多个像素电极、在所述多个像素电极上的有源层以及在有源层上并覆盖有源层的整个上表面的相对电极，其中每个像素电极垂直地交叠所述多个光感测器件中的一个或多个光感测器件的单独的组。电子器件还可以包括在相对电极上的第一封装膜，其中相对电极和第一封装膜具有共同的平面形状。

[0028] 电子器件可以包括在所述半导体基板上的滤色器层，滤色器层包括多个滤色器，所述多个滤色器中的每个滤色器垂直地交叠所述多个光感测器件中的单独的光感测器件。

[0029] 光电器件可以在滤色器层和多个光感测器件之间。有源层可以是光吸收层，其被配置为选择性地吸收红色波长光谱、绿色波长光谱和蓝色波长光谱中的一个波长光谱中的光。所述多个滤色器中的相邻的滤色器可以配置为选择性地透射混合光的多个波长谱中的混合光的不同波长谱，混合光的该不同波长谱分别包括光的所述一个波长谱和光的不同的另外波长谱两者。

[0030] 相对电极的垂直面积可以大于有源层的垂直面积。

[0031] 第一封装膜可以包括氧化物、氮化物或氮氧化物。

[0032] 第一封装膜可以具有约2nm至约30nm的厚度。

[0033] 电子器件可以包括在第一封装膜上的第二封装膜。附图说明

[0034] 图1是示出根据一些示例实施方式的电子器件的示意性俯视平面图，

[0035] 图2是示出根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图，

[0036] 图3、图4、图5、图6和图7是顺序地示出制造图1和图2的电子器件的方法的剖视图，[0037] 图8是示出根据一些示例实施方式的电子器件的示意性俯视平面图，

[0038] 图9是示出图8的电子器件沿着剖视图线IX-IX'截取的示意性剖视图，[0039] 图10、图11、图12、图13和图14是顺序地示出制造图8和图9的电子器件的方法的剖视图，

[0040] 图15是示出示例1的电子器件中的有源层的颗粒分布的照片，

[0041] 图16是示出比较例1的电子器件中的有源层的颗粒分布的照片，

[0042] 图17是示出根据一些示例实施方式的电子器件的图，

[0043] 图18是示出根据一些示例实施方式的太阳能电池的剖视图，

[0044] 图19是根据一些示例实施方式的有机发光显示装置的剖视图，

[0045] 图20是示出根据一些示例实施方式的传感器的视图，

[0046] 图21是示出根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图，以及

[0047] 图22是示出根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图。

具体实施方式

[0048] 在下文，将详细描述本公开的一些示例实施方式，使得本领域技术人员将理解本公开的一些示例实施方式。

[0049] 然而，本公开可以以许多不同的形式实施，而不被解释为限于这里阐述的示例实施方式。

[0050] 在附图中，为了清楚起见，层、膜、面板、区域等的厚度被放大。在整个说明书中，相同的附图标记表示相同的元件。将理解，当一元件诸如一层、膜、区域或基板被称为“在”另一元件“上”时，它可以直接在另一元件上，或者也可以存在居间元件。相反，当一元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，当一元件被称为“在”另一元件“上”时，将理解，该元件可以在另一元件之上或下面。

[0051] 当术语“约”或“基本上”在本说明书中与数值相关地使用时，意味着相关数值包括在所述数值附近的±10％的公差。当范围被指定时，该范围包括在其间的所有值，诸如0.1％的增量。

[0052] 在下文，描述根据一些示例实施方式的电子器件。

[0053] 作为电子器件的示例，描述了图像传感器，但是不限于此。

[0054] 根据一些示例实施方式的电子器件可以是堆叠型电子器件，例如堆叠型图像传感器。

[0055] 例如，堆叠型图像传感器可以具有其中下部结构和上部结构在垂直方向上堆叠的堆叠结构，例如其中感测不同波长光谱中的光的第一光电探测器、第二光电探测器和第三光电探测器中的至少一个设置在上部结构中的结构。例如，第一光电探测器、第二光电探测器和第三光电探测器中的每个可以选择性地感测红色波长光谱中的光(在下文，“红光”)、绿色波长光谱中的光(在下文，“绿光”)和蓝色波长光谱中的光(在下文，“蓝光”)中的一种。例如，第一光电探测器、第二光电探测器和第三光电探测器中的每个可以选择性地感测红光、蓝光和绿光。例如，第一光电探测器、第二光电探测器和第三光电探测器中的每个可以选择性地感测蓝光、绿光和红光。例如，第一光电探测器、第二光电探测器和第三光电探测器中的每个可以选择性地感测绿光、红光和蓝光。

[0056] 例如，堆叠型图像传感器可以由包括第一光电探测器和第二光电探测器的下部结构以及包括第三光电探测器的上部结构组成。下部结构可以包括沿着行和/或列交替布置的包含第一光电探测器的第一像素和包含第二光电探测器的第二像素，但是布置顺序和方式可以是多样的。例如，下部结构可以包括与第一光电探测器和第二光电探测器集成的基板，上部结构可以包括包含第三光电探测器的光电器件。

[0057] 图1是示出根据一些示例实施方式的电子器件的示意性俯视平面图，图2是根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图。

[0058] 参照图1和图2，根据一些示例实施方式的电子器件包括基板110、下绝缘层62、上绝缘层64、滤色器层70、光电器件10、封装膜50和一组透镜90(该组透镜90可以在这里被简称为单个透镜90)。在一些示例实施方式中，滤色器层70不存在。

[0059] 基板110可以是例如半导体基板、硅基板、硅晶片、其某种组合等。如至少在图2中示出的，基板110可以与光感测器件58a和58b、传输晶体管(未示出)和电荷存储器55集成在一起，使得光感测器件58a和58b、传输晶体管、和电荷存储器55被(部分地或全部地)包围在由基板的外表面限定的体积内。光感测器件58a和58b中的每个光感测器件可以是光电二极管。光感测器件58a和58b、传输晶体管以及电荷存储器55可以被集成在每个像素中。

[0060] 光感测器件58a和58b可以感测光，并且所感测的信息可以通过传输晶体管传输。电荷存储器55可以电连接到后面将描述的光电器件10，并且电荷存储器55的信息可以通过传输晶体管传输。在一些示例实施方式中，包括光感测器件58a和58b中的一个或多个的光感测器件可以配置为感测光的特定波长谱。单独的光感测器件(例如光感测器件58a和58b)可以配置为感测光的不同波长谱。一个或多个光感测器件可以配置为在不存在滤色器层70的情况下感测光的特定波长谱(例如，光的红色波长谱、光的蓝色波长谱、光的绿色波长谱、光的混合波长谱等)。例如，所述一个或多个光感测器件可以配置为感测在该一个或多个光感测器件处接收(“入射在该一个或多个光感测器件上”)的光的整个波长谱的有限部分。

[0061] 金属布线(未示出)和焊垫(未示出)形成在光感测器件58a和58b下面。为了减小信号延迟，金属布线和焊垫可以由低电阻率的金属制成(“至少部分地包括具有低电阻率的金属)，例如铝(Al)、铜(Cu)、银(Ag)和其合金，但是不限于此。此外，不限于该结构，金属布线和焊垫(未示出)可以设置在各种位置，例如在基板110上。

[0062] 下绝缘层62可以形成在基板110上。下绝缘层62可以由无机绝缘材料诸如硅氧化物和/或硅氮化物或者低介电常数(低K)材料诸如SiC、SiCOH、SiCO和SiOF制成。

[0063] 滤色器层70可以形成在下绝缘层62上。滤色器层70可以包括形成在第一像素P1中的第一滤色器70a和形成在第二像素P2中的第二滤色器70b。例如，当配置为选择性地感测红光的红光电探测器和配置为选择性地感测蓝光的蓝光电探测器被分别包括在第一像素P1和第二像素P2中时，第一滤色器70a可以是红色滤色器，第二滤色器70b可以是蓝色滤色器。根据需要，可以省略滤色器层70，并且光感测器件58a和58b中的一个或多个可以配置为感测光的特定波长谱，因此被配置为在不存在滤色器层70的情况下选择性地感测光的特定波长谱(例如红光、蓝光、绿光、混合光等)。

[0064] 如这里提及的，“红光”或“光的红色波长谱”中的光可以包括具有在大于约600nm至小于或等于约700nm的范围内的最大吸收波长(λmax)的波长谱的光。例如，滤色器70a和/或滤色器70b可以是红色滤色器，其被配置为选择性地透射具有在大于约600nm至小于或等于约700nm的范围内的最大吸收波长(λmax)的波长谱的红光。

[0065] 如这里提及的，“蓝光”或“光的蓝色波长谱”中的光可以包括具有在大于或等于约400nm至小于或等于约500nm的范围内的最大吸收波长(λmax)的波长谱的光。例如，滤色器
70a和/或滤色器70b可以是蓝色滤色器，其被配置为选择性地透射具有在大于或等于约
400nm至小于或等于约500nm的范围内的最大吸收波长(λmax)的波长谱的蓝光。

[0066] 如这里提及的，“绿光”或“光的绿色波长谱”中的光可以包括具有在约500nm至约600nm的范围内的最大吸收波长(λmax)的波长谱的光。例如，滤色器70a和/或滤色器70b可以是绿色滤色器，其被配置为选择性地透射具有在约500nm至约600nm的范围内的最大吸收波长(λmax)的波长谱的绿光。

[0067] 上绝缘层64形成在滤色器层70上。上绝缘层64的形成可以消除由于形成滤色器层70导致的使上表面平滑的步骤，因为上绝缘层64的形成可以导致平滑的上表面64a的形成。
上绝缘层64和下绝缘层62可以包括暴露焊垫的接触孔(未示出)以及暴露电荷存储器55的沟槽85。沟槽85可以用填充物填充。在一些示例实施方式中，下绝缘层62和上绝缘层64中的一个可以被省略，使得电子器件包括在基板110上的单独的绝缘层(其是层62和64之一)。

[0068] 光电器件10可以形成在上绝缘层64上。

[0069] 光电器件10包括多个像素电极20、有源层30和相对电极40。

[0070] 像素电极20和相对电极40中的一个是阳极，另一个是阴极。像素电极20和相对电极40中的至少一个可以是透光电极，并且透光电极可以由例如透明导体诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)、或者单层或多层的金属薄膜制成。例如，像素电极20和相对电极40可以是透光电极。

[0071] 像素电极20被分隔并布置在每个像素中，并可以在有源区(A)中沿着行和/或列布置。如图2所示，每个单独的像素电极20可以垂直地交叠多个光感测器件58a和58b中的单独的一个或多个光感测器件58a和/或58b，使得多个像素电极20垂直交叠多个光感测器件58a和58b。

[0072] 有源层30覆盖有源区(A)的整个表面(例如整个上表面)，并可以是单层或多层。

[0073] 有源层30可以是光吸收层，其配置为选择性地吸收光的红色波长谱、光的绿色波长谱和光的蓝色波长谱中的光的一个波长谱中的光。有源层30可以是包括p型半导体和n型半导体以形成pn结的光电转换层。有源层30可以是有机光电转换层。有源层30吸收从外部进入的光以产生激子并将所产生的激子分离为空穴和电子。

[0074] 有源层30包括p型半导体和n型半导体以形成pn结，并且p型半导体和n型半导体中的至少一个可以包括选择性吸收(“配置为选择性吸收”)光的红色波长谱、光的绿色波长谱和光的蓝色波长谱中的光的一个波长谱的有机材料。例如，有机材料可以具有例如约500nm至约600nm(“光的绿色波长谱”)的最大吸收波长(λmax)和约2.0eV至约2.5eV的能带隙。

[0075] 有源层30可以包括各种比例的p型半导体和n型半导体，并可以包括例如约1:9至9:1、约2:8至约8:2、约3:7至约7:3、约4:6至约6:4或约5:5的体积比的p型半导体和n型半导体。

[0076] 例如，有源层30可以包括沿着厚度方向具有p型半导体和n型半导体的不同组成比的多个区域。这里，p型半导体和n型半导体的组成比可以被定义为p型半导体的体积相对于n型半导体的体积，并可以表示为p/n。

[0077] 例如，有源层30可以包括沿着厚度方向具有p型半导体和n型半导体的不同组成比的第一区域、第二区域和第三区域，并且第二区域的p型半导体和n型半导体的组成比(p2/n2)可以大于或小于第一区域的p型半导体和n型半导体的组成比(p1/n1)和第三区域的p型半导体和n型半导体的组成比(p3/n3)。

[0078] 例如，有源层30可以包括沿着厚度方向具有p型半导体和n型半导体的不同组成比的第一区域和第二区域，并且第一区域可以是其中p型半导体以比n型半导体大的量被包括的富p型层，第二区域可以具有比第一区域小的p型半导体和n型半导体的组成比。例如，在该范围内，第一区域的p型半导体和n型半导体的组成比(p1/n1)可以在1.0围内，第二区域的p型半导体和n型半导体的组成比(p /n)可以在0.5≤p /n≤1.2的范围内；并且在该范围内，第一区域的p型半导体和n型半导体的组成比(p1/n1)可以在1.2≤p1/n1≤3.5的范围内，并且第二区域的p型半导体和n型半导体的组成比(p2/n2)可以在0.8≤p2/n2<1.2的范围内。

[0079] 有源层30可以例如是各种组合，诸如本征层(I层)、p型层/I层、I层/n型层、p型层/I层/n型层、p型层/n型层等。

[0080] 在一些示例实施方式中，有源层30配置为吸收(因此光电器件10可以配置为感测)光的红外和/或紫外波长谱中的光。因此，光电器件10可以是红外传感器和/或紫外传感器。

[0081] 相对电极40可以是公共电极。

[0082] 如图2所示，相对电极40可以具有比有源层30大的垂直面积和/或水平面积。例如，如图1所示，相对电极40可以具有比有源层30长的水平和垂直方向长度。例如，相对电极40的一个边缘与有源层30的一个边缘之间的间隙(d)可以小于或等于约100μm，例如约1μm至约100μm或约5μm至约80μm。根据此结构，如图2所示，相对电极40可以覆盖有源层30的整个上表面30a(“有源层30的上表面30a的全部”)，例如可以覆盖有源层30的上表面30a和多个侧表面30b。以此方式，完全覆盖有源层30的上表面和侧表面的相对电极40可以防止有源层30在后续工艺期间直接暴露到热、光和/或化学液体并因此防止有源层30中包括的有机材料的变差。

[0083] 相对电极40可以通过相对电极连接层41a电连接到焊垫和布线。

[0084] 电荷辅助层(未示出)可以被进一步包括在像素电极20和有源层30之间和/或在有源层30和相对电极40之间。电荷辅助层可以促进有源层30中的分离的空穴和电子的传输并提高效率。

[0085] 电荷辅助层可以包括用于促进空穴注入的空穴注入层、用于促进空穴传输的空穴传输层、用于防止电子传输的电子阻挡层、用于促进电子注入的电子注入层、用于促进电子传输的电子传输层以及用于防止空穴传输的空穴阻挡层中的至少一个，但是不限于此。

[0086] 电荷辅助层可以包括例如有机材料、无机材料或有机/无机材料。有机材料可以是具有空穴或电子特性的有机化合物，无机材料可以例如是金属氧化物诸如钼氧化物、钨氧化物、镍氧化物等。

[0087] 封装膜50形成在光电器件10上。

[0088] 封装膜50可以保护其上的光电器件10并可以阻挡或防止来自外部的氧气和/或湿气的流入。

[0089] 封装膜50包括下封装膜51(“第一封装膜”)和上封装膜52(“第二封装膜”)。

[0090] 如图2所示，下封装膜51可以直接在相对电极40上，并可以以与相对电极40相同的图案被蚀刻。结果，如图2所示，下封装膜51和相对电极40可以具有共同的或基本上共同的“平面形状”(例如在制造公差和/或材料公差内的共同的平面形状)。在一些示例实施方式(包括图2所示的示例实施方式)中，下封装膜51和相对电极40两者可以都具有共同的“C”平面形状。如图2所示，例如，下封装膜51和相对电极40中的每个的侧面(垂直)部分在其上设置有下封装膜51和相对电极40的相应元件上延伸，并且下封装膜51和相对电极40的中心(水平)部分每个在其上设置有下封装膜51和相对电极40的相应元件的整个上表面上延伸。

[0091] 下封装膜51可以包括例如氧化物、氮化物或氮氧化物，例如为氧化物、氮化物或氮氧化物中的一种材料的材料，该材料包括铝(Al)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)和硅(Si)中的至少一种元素。

[0092] 下封装膜51可以具有例如约2nm至约30nm的厚度，例如约5nm至约25nm的厚度。当其具有在该范围内的薄的厚度时，可以增大下封装膜51和相对电极40之间的紧密接触性能，并可以在下封装膜51和相对电极40的同时或顺序蚀刻工艺期间减少或防止损伤。

[0093] 在下封装膜51上的上封装膜52可以覆盖下封装膜51和光电器件10的上表面和/或多个侧表面。如图2所示，上封装膜52可以具有与相对电极40和下封装膜51共同的平面形状。上封装膜52可以具有关于下封装膜51的膜质量的不同膜质量。上封装膜52可以具有比下封装膜51的膜密度大的膜密度。上封装膜52可以包括与下封装膜51的材料不同的材料。上封装膜52可以包括例如无机材料、有机材料、有机/无机材料或其组合，例如氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物，或者例如包括铝、钛、锆、铪、钽和硅中的至少一种的氧化物、氮化物或氮氧化物。

[0094] 下封装膜51可以包括氧化物、氮化物或氮氧化物中的一种材料，包括在下封装膜51中的所述一种材料包括铝、钛、锆、铪和钽中的至少一种元素，并且上封装膜52可以包括氧化物、氮化物或氮氧化物中的一种材料，上封装膜52中包括的所述一种材料包括硅。

[0095] 上封装膜52可以比下封装膜51厚，上封装膜52可以具有约10nm至约200nm的厚度。

[0096] 聚焦透镜90形成在封装膜50上。

[0097] 聚焦透镜90可以控制入射光的方向，可以使光聚集在一个区域中并可以设置在像素区域(A)中。聚焦透镜90可以具有例如圆柱形或半球形的形状，但是不限于此。

[0098] 如图1-图2所示，多个像素P1至PN可以被包括在像素区域(A)中，其中每个像素P1至P2包括光感测器件58a和58b中的单独一个、基板110的单独部分、下绝缘层62、上绝缘层64、滤色器层70、光电器件10、封装膜50和单独透镜90。如图2所示，单独的像素之间的边界可以是在单独的相邻光感测器件58a和58b之间的等距离的边界、在单独的相邻像素电极20之间的等距离的边界、在单独的相邻滤色器70a和70b之间的等距离的边界、其某种组合等。

[0099] 在一些示例实施方式(包括图2所示的示例实施方式)中，相邻像素中的相邻滤色器70a和70b可以配置为选择性地透射光的不同波长谱。在一些示例实施方式(包括图2所示的示例实施方式)中，相邻像素中的相邻光感测器件58a和58b可以配置为感测光的不同波长谱。

[0100] 在下文，参照图3至图7，制造图1和图2的电子器件的方法例如被描述。

[0101] 图3、图4、图5、图6和图7是顺序地示出制造图1和图2的电子器件的方法的剖视图。

[0102] 首先，参照图3，制备集成有光感测器件58a和58b、传输晶体管(未示出)以及电荷存储器55的基板110。基板110可以例如是半导体基板，例如硅晶片。

[0103] 随后，下绝缘层62和滤色器层70顺序地形成在基板110上。

[0104] 然后，参照图4，上绝缘层64形成在滤色器层70上，并且形成穿过上绝缘层64和下绝缘层62的多个沟槽85。沟槽85用填充物填充。

[0105] 随后，仍参照图4，多个像素电极20形成在上绝缘层64的表面上。像素电极20可以例如由透明导体诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)、或者单层或多层的金属薄膜制成，并可以例如通过溅射形成。

[0106] 随后，仍参照图4，有源层30形成在多个像素电极20上。有源层30可以沉积在有源区(A)的整个表面上，并可以例如通过热沉积或化学气相沉积(CVD)，例如使用荫罩的热沉积或化学气相沉积(CVD)。

[0107] 接下来，参照图5，用于相对电极(“与相对电极相关”)的导电层40'形成在有源层30上。用于相对电极的导电层40'可以由透明导体诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)、或者单层或多层的金属薄膜制成。用于相对电极的导电层40'可以例如通过热沉积、化学气相沉积(CVD)、原子层沉积或溅射形成，并可以形成在有源层30和上绝缘层64的整个表面上而不使用单独的荫罩。

[0108] 接下来，仍然参照图5，用于下封装膜(“与下封装膜相关”)的薄膜51'形成在用于相对电极的导电层40'上。用于下封装膜的薄膜51'可以包括例如包含铝(Al)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)和硅(Si)中的至少一种的氧化物、氮化物或氮氧化物。用于下封装膜的薄膜51'可以例如通过热沉积、化学气相沉积(CVD)、原子层沉积或溅射形成，并可以形成在用于相对电极的导电层40'的整个表面上而不使用单独的荫罩。

[0109] 接下来，参照图6，用于相对电极的导电层40'和用于下封装膜的薄膜51'被同时或顺序地蚀刻。蚀刻601可以例如基于光刻和/或干法蚀刻中的至少一个工艺和/或可以是光刻和/或干法蚀刻，并且没有被特别地限制。蚀刻601可以通过各种方法进行，并可以例如通过使用一个蚀刻掩模一次蚀刻用于下封装膜的薄膜51'和用于相对电极的导电层40'来形成，或者通过例如使用一个蚀刻掩模蚀刻用于下封装膜的薄膜51'以形成下封装膜51并且使用下封装膜51作为掩模蚀刻用于相对电极的导电层40'以形成相对电极40来形成。通过这样的方法，用于相对电极的导电层40'和用于下封装膜的薄膜51'被一起蚀刻以形成具有基本相同平面形状的相对电极40和下封装膜51。如图6所示，进行蚀刻601以形成具有基本上相同的平面形状(例如如图6所示的“C”形状)的相对电极40和下封装膜51可以包括去除导电层40'和薄膜51'的堆叠的边缘部分602a和602b，使得仅其中央的相应部分保留在上绝缘层64上以形成相对电极40和下封装膜51，其中通过蚀刻601形成的相对电极40的外侧壁40a和下封装膜的外侧壁51a共平面或基本上共平面(例如在制造公差和/或材料公差内共平面)。

[0110] 接下来，参照图7，用于上封装膜(“与上封装膜相关”)的薄膜52'形成在下封装膜51上并被图案化以形成上封装膜52。用于上封装膜的薄膜52'可以包括例如氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物。用于上封装膜的薄膜52'可以例如通过热沉积或化学气相沉积(CVD)形成，并且不特别限于此。如图7所示，上封装膜52可以形成为覆盖下封装膜51的上表面和侧表面。

[0111] 接下来，参照图2，聚焦透镜90形成在上封装膜52上。

[0112] 如上所述，根据一些示例实施方式的电子器件通过形成相对电极40而不使用荫罩并同时或顺序地蚀刻相对电极40和下封装膜51而有效地保护有源层，从而可以防止电子器件的性能劣化。

[0113] 当采用通过使用荫罩形成有源层30和相对电极40的常规方法时，由于荫罩的重复使用而附着在荫罩上的电极材料会在有源层30的形成期间与有源层30一起被沉积为颗粒，因此使有源层30的性能劣化。此外，由于使用荫罩引起的阴影效应会降低图案的中心和边缘部分的均匀性，因此使电子器件的性能劣化。

[0114] 在一些示例实施方式中，有源层30和相对电极40可以分开地形成，因此根据使用荫罩来防止有源层30和电子器件的性能劣化，并同时自由地确定为具有各自的尺寸和面积，因而有效地设置在有限的空间中。此外，用于相对电极的导电层40'形成为完全覆盖有源层30的上表面和侧表面，因此可以防止有源层30在随后的工艺中直接暴露到热、光和/或化学液体。

[0115] 此外，相对电极40和下封装膜51可以被同时或顺序地蚀刻以形成满意的图案，而不用额外的工艺。

[0116] 在下文，参照图8和图9，描述根据一些示例实施方式的电子器件。

[0117] 图8是示出根据一些示例实施方式的电子器件的示意性俯视平面图，图9是图8的电子器件沿着剖视图线IX-IX'截取的示意性剖视图。

[0118] 参照图8和图9，根据一些示例实施方式的电子器件包括：集成有光感测器件58a和58b、传输晶体管(未示出)和电荷存储器55的基板110；下绝缘层62；上绝缘层64；滤色器层
70；光电器件10；以及封装膜50，像一些示例实施方式一样。

[0119] 然而，在根据一些示例实施方式的电子器件中，与根据一些示例实施方式的电子器件不同，封装膜50包括下封装膜51、中间封装膜53和上封装膜52。

[0120] 下封装膜51和中间封装膜53可以包括相同的材料或不同的材料。

[0121] 例如，下封装膜51和中间封装膜53可以包括相同的材料。

[0122] 例如，下封装膜51和中间封装膜53可以在不同的工艺条件下由相同的材料形成。

[0123] 下封装膜51和中间封装膜53可以包括例如氧化物、氮化物或氮氧化物，例如包含铝(Al)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)和硅(Si)中的至少一种的氧化物、氮化物或氮氧化物。

[0124] 下封装膜51和中间封装膜53可以在不同的工艺温度形成。

[0125] 例如，下封装膜51可以在有源层30中包括的有机材料不退化的温度沉积，例如低于有机材料的玻璃转变温度(Tg)或热沉积温度(Td)的温度。

[0126] 下封装膜51可以例如在约110℃或更低或者在约50℃至约110℃的温度沉积。下封装膜51可以例如在该温度范围内通过原子层沉积法或化学气相沉积(CVD)法形成。

[0127] 由于中间封装膜53形成在下封装膜51上，所以可以控制工艺温度而不管有源层30中包括的有机材料的退化。因此，中间封装膜53的工艺余量可以增加并且具有良好质量的封装膜可以形成而没有工艺温度的限制。

[0128] 例如，中间封装膜53可以在比下封装膜51高的温度沉积，例如约220℃或更低。在该范围内，中间封装膜53可以在约80℃至约220℃或者约100℃至约200℃的温度沉积。以这种方式，中间封装膜53在相对高的温度沉积，从而形成具有期望条件的薄膜，并可以有效地阻止来自外部的湿气和氧气的流入。

[0129] 以此方式，由于下封装膜51和中间封装膜53在不同的工艺温度沉积，所以形成具有不同膜质量的薄膜。例如，下封装膜51和中间封装膜53具有不同的膜密度、粗糙度和/或膜颜色，并且这种膜质量的差异可以通过透射电子显微镜(TEM)来确认。

[0130] 例如，中间封装膜53可以具有比下封装膜51高的膜密度。例如，当下封装膜51和中间封装膜53由铝氧化物形成时，下封装膜51可以具有约2.5g/cm3或更大的膜密度，中间封装膜53可以具有约2.8g/cm3或更大的膜密度。然而，膜密度可以根据工艺条件改变，而不限于此。例如，中间封装膜53可以包括比下封装膜51更少的杂质。

[0131] 以这种方式，下封装膜51首先在不强的条件诸如相对较低温度下形成在光电器件10的一个表面上，因此可以在随后的工艺中防止有源层30的退化，并且同时，中间封装膜53在随后的工艺中形成而没有温度限制并可以有效地阻挡或减少来自外部的湿气和氧气的流入。因此，可以在随后的工艺中防止有源层30的退化，并且同时，可以提高电子器件的封装性能。

[0132] 下封装膜51可以具有例如约2nm至约30nm的厚度。

[0133] 中间封装膜53可以例如比下封装膜51厚，并可以具有例如约10nm至约200nm的厚度。

[0134] 下封装膜51和中间封装膜53可以以与相对电极40相同的图案蚀刻，从而下封装膜51、中间封装膜53和相对电极40可以具有基本上相同的平面形状。

[0135] 上封装膜52与上述的相同并可以覆盖下封装膜51、中间封装膜53和光电器件10的上表面和侧表面。上封装膜52可以包括例如无机材料、有机材料、有机/无机材料或其组合，例如氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物，例如包含铝、钛、锆、铪、钽和硅中的至少一种的氧化物、氮化物或氮氧化物，但是不限于此。

[0136] 在下文，参照图10至图14，例如描述制造图8和图9的电子器件的方法。

[0137] 图10、图11、图12、图13和图14是顺序地示出制造图8和图9的电子器件的方法的剖视图。

[0138] 首先，参照图10，制备集成有光感测器件58a和58b、传输晶体管(未示出)和电荷存储器55的基板110。基板110可以是例如半导体基板，例如硅晶片。

[0139] 随后，下绝缘层62和滤色器层70顺序地形成在基板110上。

[0140] 然后，参照图11，上绝缘层64形成在滤色器层70上，并且形成穿过上绝缘层64和下绝缘层62的多个沟槽85。沟槽85可以用填充物填充。

[0141] 随后，仍参照图11，多个像素电极20形成在上绝缘层64上。像素电极20可以例如由透明导体诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)或者单层或多层的金属薄膜制成，并可以例如通过溅射形成。

[0142] 随后，仍参照图11，有源层30形成在多个像素电极20上。有源层30可以沉积在有源区(A)的整个表面上，并可以例如通过热沉积或化学气相沉积(CVD)，例如使用荫罩的热沉积或化学气相沉积(CVD)。

[0143] 接下来，参照图12，用于相对电极(“与相对电极相关”)的导电层40'形成在有源层30上。用于相对电极的导电层40'可以由透明导体诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)或者单层或多层的金属薄膜制成(“可以至少部分地包括上述材料”)。用于相对电极的导电层40'可以例如通过热沉积、化学气相沉积(CVD)、原子层沉积或溅射形成，并可以形成在有源层30和上绝缘层64的整个表面上而不使用单独的荫罩。

[0144] 随后，仍参照图12，用于下封装膜的薄膜51'和用于中间封装膜(“与中间封装膜相关”)的薄膜53'顺序地形成在用于相对电极的导电层40'上。用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以例如通过热沉积、化学气相沉积(CVD)、原子层沉积或溅射形成，并可以形成在用于相对电极的导电层40'的整个表面上而不使用单独的荫罩。

[0145] 例如，用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以由相同的材料(“共同材料”)或不同的材料形成。

[0146] 例如，用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以由相同的材料形成。例如，用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以通过不同的工艺由相同的材料形成。例如，用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以例如通过在彼此不同的温度沉积包括铝(Al)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)和硅(Si)中的至少一种的氧化物、氮化物或氮氧化物来形成。例如，用于下封装膜的薄膜51'可以在约110℃或更低(例如约50℃至约110℃的温度)沉积。用于下封装膜的薄膜51'可以例如在该温度范围内通过原子层沉积法或化学气相沉积(CVD)法形成，但是不限于此。用于中间封装膜的薄膜53'可以在比用于下封装膜的薄膜51'高的温度沉积，并可以例如在约220℃或更低沉积。用于中间封装膜的薄膜53'可以在约80℃至约220℃(例如约100℃至约200℃)的温度沉积。用于中间封装膜的薄膜53'可以例如通过原子层沉积法或化学气相沉积(CVD)法形成，但是不限于此。

[0147] 例如，用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'可以由不同的材料形成。例如，用于下封装膜的薄膜51'可以包括包含铝、钛、锆、铪和钽中的至少一种的氧化物、氮化物或氮氧化物，用于中间封装膜的薄膜53'可以包括包含硅的氧化物、氮化物或氮氧化物。例如，用于下封装膜的薄膜51'可以包括铝氧化物，用于中间封装膜的薄膜53'可以包括SiO2、SiNx(1≤x≤2)或者SiON。

[0148] 接下来，参照图13，用于相对电极的导电层40'、用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'被同时或顺序地蚀刻。蚀刻1301可以是例如光刻和/或干法蚀刻，但是没有被特别地限制。

[0149] 蚀刻可以基于例如光刻和/或干法蚀刻和/或可以是例如光刻和/或干法蚀刻，但是没有被特别地限制。蚀刻可以通过各种方法进行。例如，用于中间封装膜的薄膜53'、用于下封装膜的薄膜51'和用于相对电极的导电层40'可以使用一个蚀刻掩模被同时蚀刻。例如，使用蚀刻掩模蚀刻用于中间封装膜的薄膜53'以形成中间封装膜53，然后用于下封装膜的薄膜51'和用于相对电极的导电层40'使用中间封装膜53作为掩模来蚀刻以形成下封装膜51和相对电极40。例如，使用蚀刻掩模蚀刻用于中间封装膜的薄膜53'和用于下封装膜的薄膜51'以形成中间封装膜53和下封装膜51，然后使用中间封装膜53和下封装膜51作为掩模蚀刻用于相对电极的导电层40'以形成相对电极40。如图13所示，进行蚀刻1301以形成具有基本上相同的平面形状(例如，如图13所示的“C”形状)的相对电极40、下封装膜51和中间封装膜53可以包括去除导电层40'、薄膜51'和薄膜53'的堆叠的边缘部分1302a和1302b使得仅其中央的相应部分保留在上绝缘层64上以形成相对电极40、下封装膜51和中间封装膜53，其中由蚀刻1301形成的相对电极40的外侧壁40a、下封装膜的外侧壁51a和中间封装膜
53的外侧壁53a共平面或基本上共平面(例如在制造公差和/或材料公差内共平面)。

[0150] 通过这样的方法，用于相对电极的导电层40'、用于下封装膜的薄膜51'和用于中间封装膜的薄膜53'被一起蚀刻以形成具有基本上相同的平面形状的相对电极40、下封装膜51和中间封装膜53。

[0151] 接下来，参照图14，用于上封装膜(“与上封装膜相关”)的薄膜52'形成在中间封装膜52上并被图案化以形成上封装膜52。用于上封装膜的薄膜52'可以包括例如氧化物、氮化物、氮氧化物、有机材料或有机/无机复合物。用于上封装膜的薄膜52'可以例如通过热沉积或化学气相沉积(CVD)形成，并且没有被特别限于此。上封装膜52可以形成为覆盖中间封装膜53、下封装膜51和相对电极40的上表面和侧表面。

[0152] 接着，参照图9，聚焦透镜90形成在上封装膜52上。

[0153] 如上所述，根据一些示例实施方式的电子器件被配置为通过形成相对电极40而不使用荫罩并同时或顺序地蚀刻相对电极40、下封装膜51和中间封装膜53而有效地保护有源层，从而可以防止电子器件的性能劣化。

[0154] 通过使用荫罩形成有源层30和相对电极40的常规方法会由于荫罩的反复使用而附着在荫罩上并在有源层30的形成期间作为颗粒沉积的电极材料而使有源层30的性能劣化。此外，根据荫罩的使用，图案的中心和边缘部分的均匀性会由于阴影效应而降低，因此电子器件的性能会劣化。

[0155] 在一些示例实施方式中，有源层30和相对电极40可以分开地形成，因此防止根据荫罩的使用引起的有源层30和电子器件的性能劣化，并且同时，被自由地确定为具有各自尺寸和面积，因此有效地设置在有限的空间中。此外，用于相对电极的导电层40'可以形成为完全覆盖有源层30的上表面和侧表面，因此可以在随后的工艺中防止有源层30直接暴露到热、光和/或化学液体。

[0156] 此外，相对电极40和下封装膜51可以被同时或顺序地蚀刻以形成满意的图案而没有额外的工艺。

[0157] 另外，封装性能可以通过形成下封装膜51和中间封装膜52而被进一步改善。

[0158] 图像传感器作为电子器件的一个示例在以上示出，但是电子器件不限于此，而是可以是例如具有包括电极、有源层和封装膜的结构的任何电子器件。例如，电子器件可以是光电器件、有机发光二极管、太阳能电池、光电传感器等，但是不限于此。

[0159] 电子器件可以是各种电子装置，例如移动电话、数码相机、太阳能电池、有机发光二极管(OLED)显示器等，但是不限于此。

[0160] 在下文，参照示例更详细地说明实施方式。然而，这些实施方式是示例，本公开不限于此。

[0161] 示例1

[0162] 150nm厚的像素电极通过在基板上溅射ITO来形成。随后，5nm厚的电荷辅助层通过在像素电极上设置荫罩并沉积由化学式A表示的化合物来形成，130nm厚的有源层通过以1：1的体积比共沉积作为p型半导体的由化学式B表示的化合物和作为n型半导体的C60来形成。然后，7nm厚的用于相对电极的导电层通过去除荫罩并在有源层和基板上沉积ITO来形成。在用于相对电极的导电层上，30nm厚的用于下封装膜的薄膜通过原子层沉积铝氧化物形成。随后，具有共同平面形状的相对电极和下封装膜通过在用于下封装膜的薄膜上设置蚀刻掩模并依次干法蚀刻用于下封装膜的薄膜和导电层来形成。干法蚀刻在诸如250W的功率、75mtorr的真空度、使用气体并且气体流速为BCl3:Cl2:Ar＝65:25:15sccm、850秒的蚀刻时间的条件下进行。随后，145nm厚的上保护层通过在160℃在下封装膜上沉积硅氮氧化物(SiON)来形成以制造电子器件。

[0163] [化学式A]

[0164]

[0165] [化学式B]

[0166]

[0167] 示例2

[0168] 150nm厚的像素电极通过在基板上溅射ITO来形成。随后，5nm厚的电荷辅助层通过在像素电极上设置荫罩并沉积由化学式A表示的化合物来形成，并且130nm厚的有源层通过以1：1的体积比共沉积作为p型半导体的由化学式B表示的化合物和作为n型半导体的C60来形成。然后，7nm厚的用于相对电极的导电层通过去除荫罩并在有源层和基板上沉积ITO来形成。在用于相对电极的导电层上，30nm厚的下封装膜通过原子层沉积铝氧化物形成，并且用于中间封装膜的145nm厚的薄膜通过在160℃沉积硅氮氧化(SiON)形成。随后，具有共同平面形状的相对电极、下封装膜和中间封装膜通过在用于中间封装膜的薄膜上设置蚀刻掩模并依次干法蚀刻用于中间封装膜的薄膜、用于下封装膜的薄膜和用于相对电极的导电层来形成。用于中间封装膜的薄膜的干法蚀刻在诸如250W的功率、80mtorr的真空度、使用CF4气体和80sccm的气体流速以及220秒的蚀刻时间的条件下进行，用于下封装膜的薄膜和用于相对电极的导电层的干法蚀刻在250W的功率、75mtorr的真空度、使用气体和气体流速为BCl3:Cl2:Ar＝65:25:15sccm以及850秒的蚀刻时间的条件下进行。随后，145nm厚的上保护层通过在160℃沉积硅氮氧化物(SiON)而形成在中间封装膜上以制造电子器件。

[0169] 比较例1

[0170] 150nm厚的像素电极通过在基板上溅射ITO来形成。随后，电荷辅助层通过在像素电极上设置荫罩并沉积由化学式A表示的化合物来形成，130nm厚的有源层通过以1：1的体积共沉积作为p型半导体的由化学式B表示的化合物和作为n型半导体的C60来形成，并且7nm厚的相对电极通过沉积ITO形成。

[0171] 随后，30nm厚的用于下封装膜的薄膜通过在相对电极上原子层沉积铝氧化物形成，并且145nm厚的用于中间封装膜的薄膜通过在160℃沉积硅氮氧化物(SiON)形成。随后，下封装膜和中间封装膜通过在用于中间封装膜的薄膜上设置蚀刻掩模并顺序地干法蚀刻用于中间封装膜的薄膜和用于下封装薄膜的薄膜来形成。用于中间封装膜的薄膜的干法蚀刻在诸如250W的功率、80mtorr的真空、使用CF4气体和80sccm的气体流速以及220秒的蚀刻时间的条件下进行，用于下封装膜的薄膜的干法蚀刻在诸如250W的功率、75mtorr的真空、使用气体和气体流速为BCl3:Cl2:Ar＝65:25:15sccm以及850秒的蚀刻时间的条件下进行。随后，145nm厚的上保护层通过在160℃沉积硅氮氧化物(SiON)而形成在中间封装膜上，以制造电子器件。

[0172] 评估

[0173] 评估1

[0174] 根据示例1和比较例1的电子器件中的每个有源层的污染程度被评估。

[0175] 有源层的污染程度通过使用AIT UVTM(KLA-TENCOR公司)以颗粒计数器方法评估。

[0176] 结果在图15和图16中示出。

[0177] 图15是示出示例1的电子器件的有源层的颗粒分布的照片，图16是示出比较例1的电子器件的有源层的颗粒分布的照片。

[0178] 参照图15和图16，与在相对电极的制造期间使用荫罩的比较例1的电子器件相比，在相对电极的制造期间不使用荫罩的示例1的电子器件示出颗粒的显著减少的数目。这里，由于具有大于或等于约1μm的相对大尺寸的颗粒被检查，所以在示例1的电子器件中发现每单位面积约86个颗粒，而在比较例1的电子器件中发现每单位面积约1144个颗粒。因此，与根据比较例1的使用阴罩的电子器件相比，根据示例1的不使用荫罩而是包括具有共同平面形状的相对电极和下封装膜的电子器件表现出有源层的急剧下降的污染程度，因此表现出示例1的电子器件的改善性能和/或包括示例1的电子器件的电子装置的改善性能。

[0179] 评估2

[0180] 示例1和2以及比较例1的电子器件的外量子效率(EQE)和泄漏电流被评估。

[0181] 外量子效率(EQE)在入射光子-电流转化效率(IPCE)方法中在400nm至720nm的光的波长谱(λmax＝550nm)中以3V来评估。

[0182] 泄漏电流从暗电流密度来评估，并且暗电流密度可以在施加-3V的反向偏压时从电流测量。

[0183] 结果在表1中示出。

[0184] (表1)

[0185]EQE550nm(％) 暗电流密度(h/s/μm2)
示例1 64.6 1
示例2 64.7 1
比较例1 64.1 5

[0186] 参照表1，与比较例1的电子器件相比，示例1和2的电子器件表现出与比较例1的电子器件相当的外量子效率但是约1/5的极大减小的泄漏电流。因此，示例1和2的电子器件预期由于有源层的大大降低的污染程度而示出(“表现出”)大大降低的泄漏电流。结果，示例1和2的电子器件被预期示出(“表现出”)大大改善的性能和因此大大改善的功能性。

[0187] 图17是示出根据一些示例实施方式的电子装置1700的图。

[0188] 参照图17，电子装置1700包括存储器1720、处理器1730、器件1740和通信接口1750。器件1740可以包括这里示出和描述的任何电子器件。

[0189] 电子装置1700可以被包括在一个或多个各种电子设备(包括例如移动电话、数字照相机、传感器设备、生物传感器设备等)中。在一些示例实施方式中，电子装置1700可以包括图像提供服务器、移动装置、计算装置、图像输出装置和图像捕获装置中的一个或多个。移动装置可以包括移动电话、智能手机、个人数字助理(PDA)、其某种组合等。计算装置可以包括个人计算机(PC)、平板电脑、膝上型电脑、上网本、其某种组合等。图像输出装置可以包括电视、智能电视、其某种组合等。图像捕捉装置可以包括照相机、可携式摄像机、其某种组合等。

[0190] 存储器1720、处理器1730、器件1740和通信接口1750可以通过总线1710彼此通信。

[0191] 通信接口1750可以使用各种互联网协议来传送来自外部装置的数据。外部装置可以包括例如图像提供服务器、显示装置、诸如移动电话、智能电话、个人数字助理(PDA)、平板电脑和膝上型电脑的移动装置、诸如个人计算机(PC)、平板电脑和上网本的计算装置、诸如电视和智能电视的图像输出装置、以及诸如照相机和可携式摄像机的图像捕获装置。

[0192] 处理器1730可以执行程序并控制电子装置1700。将由处理器1730执行的程序代码可以存储在存储器1720中。电子系统可以通过输入/输出装置(未示出)连接到外部装置并与外部装置交换数据。

[0193] 存储器1720可以存储信息。存储器1720可以是易失性或非易失性存储器。存储器1720可以是非暂时性计算机可读存储介质。存储器可以存储计算机可读指令，该计算机可读指令在被执行时引起如这里所述的一个或多个方法、功能、处理等的执行。在一些示例实施方式中，处理器1730可以执行存储在存储器1720处的一个或多个计算机可读指令。

[0194] 在一些示例实施方式中，通信接口1750可以包括USB和/或HDMI接口。在一些示例实施方式中，通信接口1750可以包括无线通信接口。

[0195] 图18是示出根据一些示例实施方式的太阳能电池1800的剖视图。参照图18，太阳能电池1800包括第一电极1802和第二电极1810以及位于第一电极1802和第二电极1810之间的感光层1806。

[0196] 基板(未示出)可以位于第一电极1802或第二电极1810处，并可以包括透光材料。透光材料可以包括例如无机材料(例如玻璃)或有机材料(例如聚碳酸酯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰胺、聚醚砜或其组合)。

[0197] 第一电极1802和第二电极1810中的一个是阳极，另一个是阴极。第一电极1802和第二电极1810中的至少一个可以是透光电极，并且光可以朝向透光电极进入。透光电极可以由例如导电氧化物(例如铟锡氧化物(ITO)、铟掺杂的锌氧化物(IZO)、锡氧化物(SnO2)、铝掺杂的锌氧化物(AZO)和/或镓掺杂的锌氧化物(GZO))、或导电碳复合物(例如碳纳米管(CNT)或石墨烯)的透明导体制成。第一电极1802和第二电极1810中的至少一个可以是不透明电极，其可以由不透明导体制成，例如铝(Al)、银(Ag)、金(Au)和/或锂(Li)。

[0198] 感光层1806可以包括根据这里描述的一些示例实施方式的电子器件。

[0199] 第一辅助层1804和第二辅助层1808可以分别位于第一电极1802和感光层1806之间以及在第二电极1810和感光层1806之间。第一辅助层1804和第二辅助层1808可以增大第一电极1802和感光层1806之间以及第二电极1810和感光层1806之间的电荷迁移率。第一辅助层1804和第二辅助层1806可以是从例如电子注入层(EIL)、电子传输层、空穴注入层(HIL)、空穴传输层和空穴阻挡层选择的至少一个，但是不限于此。第一辅助层1804和第二辅助层1808中的一个或两者可以被省略。

[0200] 感光层1806可以具有其至少两个被堆叠的串联结构。

[0201] 图19是根据一些示例实施方式的有机发光显示装置1900的剖视图。

[0202] 参照图19，第一电极1903a和第二电极1903b位于基板1901上，第一发射层1905a位于第一电极1903a上，第二发射层1905b位于第二电极1903b下面。

[0203] 基板1901可以包括从由玻璃、石英、硅、合成树脂、金属及其组合组成的组选择的材料。合成树脂可以包括聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯醇、聚丙烯酸酯、聚酰亚胺、聚降冰片烯和/或聚醚砜(PES)等。金属可以包括不锈钢箔和/铝箔等

[0204] 第一电极1903a可以包括具有约4.3eV至约5.0eV、约4.3eV至约4.7eV、或者约4.3eV至约4.5eV的功函数的材料。根据示例实施方式，该材料可以包括铝(Al)、铜(Cu)、镁(Mg)、钼(Mo)和/或其合金等。此外，这些金属可以被层压以提供第一电极。

[0205] 第二电极1903b可以包括具有约19.3eV至约19.7eV或约19.5eV至约19.7eV的功函数的材料。根据一些示例实施方式，第二电极1903b可以包括Ba:Al。

[0206] 第一发射层1905a和第二发射层1905b可以包括根据这里描述的一些示例实施方式的电子器件。

[0207] 中间电极1909位于第一发射层1905a和第二发射层1905b之间。中间电极1909可以包括具有约5.0eV至约5.2eV的功函数的材料。根据一些示例实施方式，该材料可以包括导电聚合物。导电聚合物可以包括聚噻吩、聚苯胺、聚吡咯、多并苯、聚苯撑(polyphenylene)、聚对苯撑乙烯(polyphenylenevinylene)、其衍生物、其共聚物或其混合物。

[0208] 缓冲层1907可以位于第一发射层1905a和中间电极1909之间，并可以包括从由金属氧化物、聚电解质及其组合组成的组选择的材料。其组合是指金属氧化物和聚电解质被混合或层压以提供多层。此外，可以层压不同种类的金属氧化物或聚电解质。

[0209] 图20是示出根据一些示例实施方式的传感器2000的视图。

[0210] 参照图20，传感器2000(例如气体传感器、光传感器、能量传感器，但是示例实施方式不限于此)包括配置为向处理器2030输出信号的至少一个电极2020。处理器2030可以包括微处理器，但是示例实施方式不限于此。电极2020可以包括根据这里描述的一些示例实施方式的电子器件。

[0211] 图21是根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图。

[0212] 图21包括具有图2所示的元件共同的附图标记的元件；就图21中的这些元件与图2所示的元件相同来说，这些元件将不再进一步详细描述，并且图2所示的元件的描述被并入到图21中的元件的描述中。

[0213] 在一些示例实施方式中，电子器件2100包括其中集成光感测器件58a和58b、传输晶体管(未示出)和电荷存储器55的基板110、下绝缘层62和上绝缘层64中的至少一个、光电器件10、封装膜50和透镜90。如所示的，滤色器层70被省略。

[0214] 在一些示例实施方式中，如图21所示，每个像素P1至PN包括光感测器件58a和58b，其中光感测器件58a和58b在垂直方向上堆叠，但是滤色器层70被省略。光感测器件58a和58b可以电连接到电荷存储器55，并可以由传输晶体管传输。取决于基板110中的堆叠深度，光感测器件58a和58b可以选择性地吸收光的分开的各自的波长谱中的光。

[0215] 如上所述，基板110和光电器件10具有堆叠结构，并且光感测器件58a和58b具有堆叠结构，从而可以减小电子器件的尺寸以实现尺寸减小的电子器件2100。在图21中，例如包括图2的光电器件10，但是不限于此。

[0216] 尽管图21中示出下绝缘层62和上绝缘层64两者，但是将理解，在电子器件2100的一些示例实施方式中，下绝缘层62和上绝缘层64中的一个被省略，使得电子器件2100包括在光电器件10和基板110之间的单独绝缘层，该单独绝缘层是下绝缘层62和上绝缘层64中的一个。

[0217] 图22是根据一些示例实施方式的图1的电子器件沿着剖视图线II-II'截取的示意性剖视图。

[0218] 图22包括具有与图2所示的元件共同的附图标记的元件；就图22中的这些元件与图2所示的元件相同来说，这些元件不再被详细描述，并且图2所示的元件的描述被并入到图22中的元件的描述中。

[0219] 在一些示例实施方式中，电子器件2200包括其中集成光感测器件58a和58b、传输晶体管(未示出)和电荷存储器55的基板110、下绝缘层62和上绝缘层64中的至少一个、光电器件10、封装膜50、滤色器层70和透镜90。

[0220] 在一些示例实施方式中，如图22所示，滤色器层70可以在光电器件10上并远离光感测器件58a和58b，使得光电器件10在滤色器层70和光感测器件58a和58b之间。如图22所示，滤色器层70的滤色器70a和70b可以形成在下封装膜51的上表面上，并且上封装膜52可以形成在下封装膜51和滤色器层70上，使得上封装膜52除了覆盖下封装膜51的由滤色器层70暴露的上表面和侧表面之外，还覆盖滤色器70a和70b的上表面和侧表面，并且上封装膜
52还可以在滤色器层70上存在平滑的上表面。在一些示例实施方式中，滤色器层70可以与上封装膜52成一体，使得滤色器70a和70b的上表面与上封装膜52的上表面(“顶表面”)共平面或者基本上共平面。

[0221] 在一些示例实施方式中，第一滤色器70a和第二滤色器70b中的一个或多个可以配置为选择性地透射三原色(例如红光、蓝光和/或绿光)中的至少两种颜色的混合光的波长谱。由滤色器70a和70b中的每个选择性地透射的光的混合波长谱可以包括由光电器件10配置为选择性地吸收(“感测”)的光的波长谱。

[0222] 例如，在图22所示的示例实施方式中，有源层30可以配置为选择性地吸收可见光的第一波长谱，滤色器70a可以配置为选择性地使与第一可见光不同但是包括可见光的第一波长谱的第一混合波长谱中的光(在下文称为“第一混合光”)通过，滤色器70b可以配置为选择性地使与第一可见光和第一混合光不同但是包括可见光的第一波长谱的第二混合波长谱中的光(在下文称为“第二混合光”)通过。

[0223] 第一混合光和第二混合光可以每个是从蓝光、绿光和红光中选择的至少两种的不同混合光。例如，蓝光和绿光的混合光可以是青色光，红光和绿光的混合光可以是黄光，红光和蓝光的混合光可以是洋红色光，红光、蓝光和绿光的混合光可以是白光。配置为选择性地透射混合光的滤色器可以因此配置为选择性地透射青色光、黄光、品红色光或白光中的一种光(光的波长谱)。

[0224] 例如，在图22所示的示例实施方式中，如果和/或当有源层30配置为选择性地吸收(感测)绿光时，滤色器70a可以是配置为选择性地透射青色光(蓝光和绿光的第一混合光)的青色滤色器，滤色器70b可以是配置为选择性地透射黄光(红光和绿光的第二不同的混合光)的黄色滤色器。光感测器件58a可以感测从滤色器70a通过并经过光电器件10的蓝光，而从滤色器70a通过的绿光被光电器件10的有源层30吸收。光感测器件58b可以感测从滤色器70b通过并经过光电器件10的红光，而从滤色器70b通过的绿光被光电器件10的有源层30吸收。

[0225] 在一些示例实施方式(包括图22所示的示例实施方式)中，相邻像素中的相邻滤色器70a和70b可以配置为选择性地透射混合光的不同波长谱。在一些示例实施方式(包括图22所示的示例实施方式)中，相邻像素中的相邻光感测器件58a和58b可以配置为感测光的不同波长谱。例如，滤色器70a可以是青色滤色器(即配置为选择性地透射青色光)，滤色器
70b可以是黄色滤色器(即配置为选择性地透射黄光)，而光感测器件58a可以是蓝色光感测器件(即配置为感测蓝光)并且光感测器件58b可以是红色光感测器件(即配置为感测红光)。因此，如果和/或当有源层30配置为选择性地吸收光的一个波长光谱中的光(例如绿光)时，滤色器层70的相邻滤色器70a和70b可以配置为选择性地透射混合光的多个波长谱中的混合光的不同波长谱，混合光的不同波长谱分别包括光的所述一个波长谱(例如绿光)和光的不同的另外波长谱(例如蓝光或红光)两者。

[0226] 尽管图22中示出下绝缘层62和上绝缘层64两者，但是将理解，在电子器件2200的一些示例实施方式中，下绝缘层62和上绝缘层64中的一个被省略，使得电子器件2200包括位于光电器件10和基板110之间的单个绝缘层，该单个绝缘层是下绝缘层62和上绝缘层64中的一个。

[0227] 应当理解，这里描述的示例实施方式应当被认为仅是描述性的含义而不是为了限制的目的。根据示例实施方式的每个器件或方法内的特征或方面的描述应当通常被认为可用于根据示例实施方式的其它器件或方法中的其它类似特征或方面。尽管已经具体示出和描述了一些示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化，而没有脱离权利要求书的精神和范围。

[0228] 本申请要求于2016年12月23日在韩国知识产权局提交的韩国专利申请第10-2016-0178267号的优先权和权益，其全部内容通过引用结合于此。

标题	发布/更新时间	阅读量
电子装置	2020-05-11	676
电子设备	2020-05-11	132
电子装置	2020-05-11	380
电子元件	2020-05-12	69
电子装置	2020-05-12	940
电子设备	2020-05-12	477
电子装置	2020-05-13	787
电子书	2020-05-11	914
电子脚炉	2020-05-11	285
电子装置	2020-05-12	507

电子器件及其制造方法

电子器件及其制造方法

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：