基于正弦波激励的单芯片集成式碳纳米管湿度传感器
专利汇可以提供基于正弦波激励的单芯片集成式碳纳米管湿度传感器专利检索，专利查询，专利分析的服务。并且基于 正弦波 激励的单芯片集成式 碳 纳米管 湿度 传感器 ，涉及的是一种湿度检测的传感器，解决了目前在传感器与 接口 电路 的双芯片式或多芯片集成时，普遍存在的传感器与电路芯片的PCB板级连接或外部连线造成的误差和噪声干扰。它包含带加热单元微型的微型 碳纳米管 湿度传感器 和正弦波激励接口电路。本 发明 的所有电路都集成在一个芯片上，结构简单易于实现，尺寸小，集成度高；节省了芯片制作和封装的成本，基于交流激励的传感器的感湿灵敏度更高，输出 信号 稳定性 好；以多孔碳纳米管 薄膜 作为湿敏层，传感器 吸附 水 汽脱附容易，响应速度快，不仅能在高湿度环境下正常工作，而且便于信号检测。，下面是基于正弦波激励的单芯片集成式碳纳米管湿度传感器专利的具体信息内容。
1.基于正弦波激励的单芯片集成式碳纳米管湿度传感器，其特征在于它包含带加热单元的微型碳纳米管湿度传感器(2)和正弦波激励接口电路(1)；
所述正弦波激励接口电路(1)为检测电阻式正弦波激励电路(19)或为检测电容式正弦波激励电路(20)；所述检测电阻式正弦波激励电路(19)由第一正弦波发生电路(8)、第一开关S1、第一前置放大电路(4)、第一相敏解调电路(5)、第一低通滤波电路 (6)、第一温度补偿电路(10)、第一比较器(9)、第一加法器电路(7)组成；所述开关S1为带控制端的标准CMOS对管开关；第一正弦波发生电路(8)的输出端分别与第一前置放大电路(4)的第一输入端、第一比较器(9)的正向输入端相连，第一比较器(9)的反向输入端接地；带加热单元的微型碳纳米管湿度传感器(2)的输出端与第一前置放大电路(4)的第二输入端相连；
第一前置放大电路(4)的输出端与第一相敏解调电路(5)的第一输入端相连；第一比较器(9)的输出端与第一开关S1的控制端相连；第一开关S1通路两端的一端接地，开关S1通路两端的另一端与第一相敏解调电路(5)的第二输入端相连；第一相敏解调电路(5)的输出端与第一低通滤波电路(6)的输入端相连；第一低通滤波电路(6)的输出端和第一温度补偿电路(10)的输入端都与第一加法器电路(7)的输入端相连，第一加法器(7)的输出端为整个芯片的输出端；所述第一正弦波发生电路(8）由电阻R1、电阻R2、电阻R3、电容C1、电容C2、运算放大器OP1组成；电阻R1的一端和电容C1的一端都接地；电阻R1的另一端和电容C1的另一端都与电容C2的一端、运算放大器OP1的反向输入端相连；运算放大器OP1的正向输入端和电阻R3的一端都接地；电容C2的另一端与电阻R2的一端相连；电阻R2的另一端与电阻R3的另一端相连、运算放大器OP1的输出端相连为第一正弦波发生电路（8）的输出端；第一前置放大电路（4）由电阻R4和运算放大器OP2组成；运算放大器OP2的正向输入端为第一前置放大电路（4）的第一输入端；电阻R4的一端与运算放大器OP2反向输入端相连为第一前置放大电路（4）的第二输入端；电阻R4的另一端与运算放大器OP2的输出端相连为第一前置放大电路（4）的输出端；第一相敏解调电路（5）由电阻R5、电阻R6、电阻R7、电容C3、运算放大器OP3组成；电阻R5的一端与电阻R6的一端相连为第一相敏解调电路（5）的第一输入端；电阻R5的另一端分别与运算放大器OP3的反向输入端、电容C3的一端、电阻R7的一端相连；电阻R6的另一端为第一相敏解调电路（5）的第二输入端，并且与运算放大器OP3的正向输入端相连；电容C3的另一端、电阻R7的另一端、运算放大器OP3的输出端相连为第一相敏解调电路（5）的输出端；第一低通滤波电路（6）由电阻R8、电阻R9、电阻R10、电容C4、电容C5、运算放大器OP4组成；电阻R8的一端为第一低通滤波电路（6）的输入端；电阻R8的另一端分别与电阻R9的一端、电阻R10的一端、电容C4的一端相连；电阻R9的另一端与电容C5的一端相连；电阻R10的另一端和电容C5的另一端都与运算放大器OP4的反向输入端相连；电容C4的另一端接地；运算放大器OP4的正向输入端接地；运算放大器OP4的输出端为第一低通滤波电路（6）的输出端；所述检测电容式正弦波激励电路（20）由第二正弦波发生电路（15）、第二前置放大电路（11）、90度移相电路（16）、第二比较器（17）、第二开关S2、第二相敏解调电路（12）、第二低通滤波电路（13），第二温度补偿电路（18）、第二加法器电路（14）组成；所述开关S1为带控制端的标准CMOS对管开关；
第二正弦波发生电路（15）的输出端分别与第二前置放大电路（11）的第一输入端、90度移相电路（16）的输入端相连；带加热单元的微型碳纳米管湿度传感器（2）的输出端与第二前置放大电路（11）的第二输入端相连；90度移相电路（16）的输出端与第二比较器（17）的正向输入端相连；第二比较器（17）的反向输入端接地；第二比较器（17）的输出端与开关S2的控制端相连；开关S2通路两端的一端接地，开关S2通路两端的另一端与第二相敏解调电路（12）的第二输入端相连；第二前置放大电路（11)的输出端与第二相敏解调电路(12)的第一输入端相连；第二相敏解调电路(12)输出端与第二低通滤波电路(13)输入端相连；
第二低通滤波电路(13)的输出端和第二温度补偿电路(18)的输出端都与第二加法器电路(14)的输入端相连；第二加法器电路(14)的输出端为整个芯片的输出端；所述第二正弦波发生电路(15)由电阻R11、电阻R12、电阻R13、电容C6、电容C7、运算放大器OP5组成；电阻R11的一端和电容C6的一端都接地；电阻R11的另一端和电容C6的另一端都与电容C7的一端、运算放大器OP5的反向输入端相连；运算放大器OP5的正向输入端和电阻R13的一端都接地；电容C7的另一端与电阻R12的一端相连；电阻R12的另一端与电阻R13的另一端、运算放大器OP5的输出端相连为第二正弦波发生电路(15)的输出端；90度移相电路(16)由电阻R18、电阻R19、电阻R20、运算放大器OP8组成；电阻R18的一端与电阻R20的一端相连为90度移相电路(16）的输入端；R18的另一端分别与电阻R19的一端、运算放大器OP8的反向输入端相连；电阻R20的另一端与运算放大器OP8的正向输入端相连；电阻R19的另一端与运算放大器OP8的输出端相连为90度移相电路（16）的输出端；第二前置放大电路（11）由电阻R14和运算放大器OP6组成；运算放大器OP6的正向输入端为第二前置放大电路（11）的第一输入端；电阻R14的一端与运算放大器OP6反向输入端相连为第二前置放大电路（11）的第二输入端；电阻R14的另一端与运算放大器OP6的输出端相连为第二前置放大电路（11）的输出端；第二相敏解调电路（12）由电阻R15、电阻R16、电阻R17、电容C8、运算放大器OP7组成；电阻R15的一端与电阻R16的一端相连为第二相敏解调电路（12）的第一输入端；电阻R15的另一端分别与运算放大器OP7的反向输入端、电容C8的一端、电阻R17的一端相连；电阻R16的另一端为第二相敏解调电路（12）的第二输入端，并且与运算放大器OP7的正向输入端相连；电容C8的另一端、电阻R17的另一端、运算放大器OP7的输出端相连为第二相敏解调电路（12）的输出端；第二低通滤波电路（13）由电阻R21、电阻R22、电阻R23、电容C9、电容C10、运算放大器OP9组成；电阻R21的一端为第二低通滤波电路（13）的输入端；电阻R21的另一端分别与电阻R22的一端、电阻R23的一端、电容C9的一端相连；电阻R22的另一端与电容C10的一端相连；电阻R23的另一端和电容C10的另一端都与运算放大器OP9的反向输入端相连；电容C9的另一端接地；运算放大器OP9的正向输入端接地；运算放大器OP9的输出端为第二低通滤波电路（13）的输出端； 当带加热单元的微型碳纳米管湿度传感器（2）与检测电阻式正弦波激励电路（19）连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层（3）；二氧化硅外延层（3）上面一侧的中间部分设置有金属一层（A3），金属一层（A3)的结构具体为一对叉指电极层结构；在二氧化硅外延层(3)边缘处设置有与金属叉指电极导电连通的输出接口焊盘(A5)；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻(A1)，金属二层结构为多个多晶硅电阻(A1)的连线，所有多晶硅电阻(A1)的连接方式为并联，并将其电源输入接口(A6)设置在二氧化硅外延层(3)边缘处；在暴露出的二氧化硅外延层(3)上、金属一层(A3)上、金属二层上和多个多晶硅电阻(A1)上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口(A2)，每个焊盘窗口(A2)都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口(A2)以方形阵列形式排列，同一叉指电极上的焊盘窗口(A2)以最小间距排列；在钝化层上面中间部即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜(A4)；所述碳纳米管湿度敏感薄膜(A4)的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；
检测电阻式正弦波激励电路(19)设置在二氧化硅外延层(3)上表面的另一侧；上述所有层结构、多个多晶硅电阻(A1)结构和检测电阻式正弦波激励电路(19)都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、0.35um、0.18um或非标准工艺条件；当带加热单元的微型碳纳米管湿度传感器(2)与检测电容式正弦波激励电路(20)连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层(3)；二氧化硅外延层(3)上表面的一侧的中间部分设置有金属一层(A3)，金属一层(A3）的结构具体为一对叉指电极层结构；在二氧化硅外延层（3）边缘处设置有与金属叉指电极导电连通的输出接口焊盘（A5）；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻（A1），金属二层结构为多个多晶硅电阻（A1）的连线，所有多晶硅电阻（Ａ1）的连接方式为并联，并将其电源输入接口（A6）设置在二氧化硅外延层（1）边缘处；在暴露出的二氧化硅外延层（3）上、金属一层（Ａ3）上、金属二层上和多个多晶硅电阻（A1）上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口（Ａ2），每个焊盘窗口（A2）都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口（Ａ2）以方形阵列形式排列，同一叉指电极上的焊盘窗口（A2）以最小间距排列；在钝化层上面的中间部，即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜（Ａ4)；所述碳纳米管湿度敏感薄膜(Ａ4)的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电容式正弦波激励电路(20)设置在二氧化硅外延层(3)上表面的另一侧；上述所有层结构、多个多晶硅电阻(Ａ1)结构和检测电容式正弦波激励电路(20)都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、0.35um、0.18um或非标准工艺条件。
基于正弦波激励的单芯片集成式碳纳米管湿度传感器
技术领域
背景技术
发明内容
0.35um、0.18um或非标准等工艺条件；当带加热单元的微型碳纳米管湿度传感器与检测电容式正弦波激励电路连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层；二氧化硅外延层上表面的一侧的中间部分设置有金属一层，金属一层的结构具体为一对叉指电极层结构；在二氧化硅外延层边缘处设置有与金属叉指电极导电连通的输出接口焊盘；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻，金属二层结构为多个多晶硅电阻的连线，所有多晶硅电阻的连接方式为并联，并将其电源输入接口设置在二氧化硅外延层边缘处；在暴露出的二氧化硅外延层上、金属一层上、金属二层上和多个多晶硅电阻上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口，每个焊盘窗口都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口以方形阵列形式排列，同一叉指电极上的焊盘窗口以最小间距排列；在钝化层上面的中间部，即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜；所述碳纳米管湿度敏感薄膜的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电容式正弦波激励电路设置在二氧化硅外延层上表面的另一侧；上述所有层结构、多个多晶硅电阻结构和检测电容式正弦波激励电路都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、
0.35um、0.18um或非标准等工艺条件。
具体实施方式
第一低通滤波电路6的输出端和第一温度补偿电路10的输入端都与第一加法器电路7的输入端相连，第一加法器7的输出端为整个芯片的输出端；所述第一正弦波发生电路8由电阻R1、电阻R2、电阻R3、电容C1、电容C2、运算放大器OP1组成；电阻R1的一端和电容C1的一端都接地；电阻R1的另一端和电容C1的另一端都与电容C2的一端、运算放大器OP1的反向输入端相连；运算放大器OP1的正向输入端和电阻R3的一端都接地；电容C2的另一端与电阻R2的一端相连；电阻R2的另一端与电阻R3的另一端相连、运算放大器OP1的输出端相连为第一正弦波发生电路8的输出端；第一前置放大电路4由电阻R4和运算放大器OP2组成；运算放大器OP2的正向输入端为第一前置放大电路4的第一输入端；电阻R4的一端与运算放大器OP2反向输入端相连为第一前置放大电路4的第二输入端；电阻R4的另一端与运算放大器OP2的输出端相连为第一前置放大电路4的输出端；第一相敏解调电路
5由电阻R5、电阻R6、电阻R7、电容C3、运算放大器OP3组成；电阻R5的一端与电阻R6的一端相连为第一相敏解调电路5的第一输入端；电阻R5的另一端分别与运算放大器OP3的反向输入端、电容C3的一端、电阻R7的一端相连；电阻R6的另一端为第一相敏解调电路 5的第二输入端，并且与运算放大器OP3的正向输入端相连；电容C3的另一端、电阻R7的另一端、运算放大器OP3的输出端相连为第一相敏解调电路5的输出端；第一低通滤波电路6由电阻R8、电阻R9、电阻R10、电容C4、电容C5、运算放大器OP4组成；电阻R8的一端为第一低通滤波电路6的输入端；电阻R8的另一端分别与电阻R9的一端、电阻R10的一端、电容C4的一端相连；电阻R9的另一端与电容C5的一端相连；电阻R10的另一端和电容C5的另一端都与运算放大器OP4的反向输入端相连；电容C4的另一端接地；运算放大器OP4的正向输入端接地；运算放大器OP4的输出端为第一低通滤波电路6的输出端；所述检测电容式正弦波激励电路20由第二正弦波发生电路15、第二前置放大电路11、90度移相电路16、第二比较器17、第二开关S2、第二相敏解调电路12、第二低通滤波电路13，第二温度补偿电路18、第二加法器电路14组成；所述开关S1为带控制端的标准CMOS对管开关；第二正弦波发生电路15的输出端分别与第二前置放大电路11的第一输入端、90度移相电路16的输入端相连；带加热单元的微型碳纳米管湿度传感器2的输出端与第二前置放大电路11的第二输入端相连；90度移相电路16的输出端与第二比较器17的正向输入端相连；第二比较器17的反向输入端接地；第二比较器17的输出端与开关S2的控制端相连；开关S2通路两端的一端接地，开关S2通路两端的另一端与第二相敏解调电路12的第二输入端相连；第二前置放大电路11的输出端与第二相敏解调电路12的第一输入端相连；第二相敏解调电路12输出端与第二低通滤波电路13输入端相连；第二低通滤波电路13的输出端和第二温度补偿电路18的输出端都与第二加法器电路14的输入端相连；第二加法器电路14的输出端为整个芯片的输出端；所述第二正弦波发生电路15由电阻R11、电阻R12、电阻R13、电容C6、电容C7、运算放大器OP5组成；电阻R11的一端和电容C6的一端都接地；电阻R11的另一端和电容C6的另一端都与电容C7的一端、运算放大器OP5的反向输入端相连；运算放大器OP5的正向输入端和电阻R13的一端都接地；电容C7的另一端与电阻R12的一端相连；
电阻R12的另一端与电阻R13的另一端、运算放大器OP5的输出端相连为第二正弦波发生电路15的输出端；90度移相电路16由电阻R18、电阻R19、电阻R20、运算放大器OP8组成；
电阻R18的一端与电阻R20的一端相连为90度移相电路16的输入端；R18的另一端分别与电阻R19的一端、运算放大器OP8的反向输入端相连；电阻R20的另一端与运算放大器OP8的正向输入端相连；电阻R19的另一端与运算放大器OP8的输出端相连为90度移相电路
16的输出端；第二前置放大电路11由电阻R14和运算放大器OP6组成；运算放大器OP6的正向输入端为第二前置放大电路11的第一输入端；电阻R14的一端与运算放大器OP6反向输入端相连为第二前置放大电路11的第二输入端；电阻R14的另一端与运算放大器OP6的输出端相连为第二前置放大电路11的输出端；第二相敏解调电路12由电阻R15、电阻R16、电阻R17、电容C8、运算放大器OP7组成；电阻R15的一端与电阻R16的一端相连为第二相敏解调电路12的第一输入端；电阻R15的另一端分别与运算放大器OP7的反向输入端、电容C8的一端、电阻R17的一端相连；电阻R16的另一端为第二相敏解调电路12的第二输入端，并且与运算放大器OP7的正向输入端相连；电容C8的另一端、电阻R17的另一端、运算放大器OP7的输出端相连为第二相敏解调电路12的输出端；第二低通滤波电路13由电阻R21、电阻R22、电阻R23、电容C9、电容C10、运算放大器OP9组成；电阻R21的一端为第二低通滤波电路13的输入端；电阻R21的另一端分别与电阻R22的一端、电阻R23的一端、电容C9的一端相连；电阻R22的另一端与电容C10的一端相连；电阻R23的另一端和电容C10的另一端都与运算放大器OP9的反向输入端相连；电容C9的另一端接地；运算放大器OP9的正向输入端接地；运算放大器OP9的输出端为第二低通滤波电路13的输出端；当带加热单元的微型碳纳米管湿度传感器2与检测电阻式正弦波激励电路19连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层3；二氧化硅外延层3上面一侧的中间部分设置有金属一层A3，金属一层A3的结构具体为一对叉指电极层结构；在二氧化硅外延层3边缘处设置有与金属叉指电极导电连通的输出接口焊盘A5；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻A1，金属二层结构为多个多晶硅电阻A1的连线，所有多晶硅电阻A1的连接方式为并联，并将其电源输入接口A6设置在二氧化硅外延层3边缘处；在暴露出的二氧化硅外延层3上、金属一层A3上、金属二层上和多个多晶硅电阻A1上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口A2，每个焊盘窗口A2都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口A2以方形阵列形式排列，同一叉指电极上的焊盘窗口A2以最小间距排列；在钝化层上面中间部即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜A4；所述碳纳米管湿度敏感薄膜A4的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电阻式正弦波激励电路19设置在二氧化硅外延层3上表面的另一侧；上述所有层结构、多个多晶硅电阻A1结构和检测电阻式正弦波激励电路19都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、0.35um、0.18um或非标准等工艺条件；当带加热单元的微型碳纳米管湿度传感器2与检测电容式正弦波激励电路20连接时；它的底层为硅衬底层，硅衬底层上面设置有整层二氧化硅外延层3；二氧化硅外延层3上表面的一侧的中间部分设置有金属一层A3，金属一层A3的结构具体为一对叉指电极层结构；在二氧化硅外延层3边缘处设置有与金属叉指电极导电连通的输出接口焊盘A5；在叉指电极结构的周围设置有金属二层及其多个多晶硅电阻A1，金属二层结构为多个多晶硅电阻A1的连线，所有多晶硅电阻Ａ1的连接方式为并联，并将其电源输入接口A6设置在二氧化硅外延层1边缘处；在暴露出的二氧化硅外延层3上、金属一层Ａ3上、金属二层上和多个多晶硅电阻A1上设置有整层钝化层，在钝化层上刻蚀出多个焊盘窗口Ａ2，每个焊盘窗口A2都位于叉指电极正上方并暴露出叉指电极，多个焊盘窗口Ａ2以方形阵列形式排列，同一叉指电极上的焊盘窗口A2以最小间距排列；在钝化层上面的中间部，即整个叉指电极区域的正上方位置，覆盖有一整层碳纳米管湿度敏感薄膜Ａ4；所述碳纳米管湿度敏感薄膜Ａ4的覆盖工艺为不损害芯片的溅射工艺、丝网印刷工艺或者悬涂工艺；检测电容式正弦波激励电路20设置在二氧化硅外延层3上表面的另一侧；上述所有层结构、多个多晶硅电阻Ａ1结构和检测电容式正弦波激励电路
20都是用CADENCE版图绘制软件，通过标准CMOS IC工艺制作；工艺的特征尺寸为0.5um、
0.35um、0.18um或非标准等工艺条件。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 碳纳米管结构 | 2020-05-12 | 320 |
| 碳纳米管的保护 | 2020-05-12 | 519 |
| 单极性N型或P型碳纳米管晶体管及其制造方法 | 2020-05-11 | 805 |
| 碳纳米管复合膜 | 2020-05-13 | 14 |
| 碳纳米管膜 | 2020-05-11 | 923 |
| 碳纳米管油墨 | 2020-05-12 | 442 |
| 碳纳米管集合体 | 2020-05-12 | 737 |
| 碳纳米管分散剂 | 2020-05-12 | 965 |
| 碳纳米管集合体 | 2020-05-12 | 731 |
| 碳纳米管应用于地暖电热膜上的方法 | 2020-05-11 | 334 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
