一种TSV露头结构
阅读：538发布：2023-02-12
专利汇可以提供一种TSV露头结构专利检索，专利查询，专利分析的服务。并且一种TSV露头结构，包括 半导体 衬底，所述半导体衬底内设有至少一个TSV导电柱，该TSV导电柱贯穿于衬底 正面 和衬底背面之间，并延伸出衬底背面上形成露头部分，所述衬底背面与TSV露头部分相连的区域设有坡形的缓冲区，该缓冲区具有连续的高度变化，其高度以邻近TSV露头部分的 位置 最高，并逐渐过渡到与衬底背面相同的高度。通过在TSV露头部分与半导体衬底表面之间设置一个缓冲结构，使TSV露头部分与半导体衬底表面之间呈现一个连续的高度变化，从而改变了原先TSV露头部分与半导体衬底表面的垂直关系，克服了PVD工艺时， 种子 层可能在此处产生的 断层 问题，提高了微凸点与TSV露头的连接可靠性。，下面是一种TSV露头结构专利的具体信息内容。
1.一种TSV露头结构，包括半导体衬底，所述半导体衬底内设有至少一个TSV导电柱，该TSV导电柱贯穿于衬底正面和衬底背面之间，并延伸出衬底背面上形成露头部分，其特征在于：所述衬底背面与TSV露头部分相连的区域设有坡形的缓冲区，该缓冲区具有连续的高度变化，其高度以邻近TSV露头部分的位置最高，并逐渐过渡到与衬底背面相同的高度。
2.如权利要求1所述的TSV露头结构，其特征在于：所述缓冲区的最高高度低于所述TSV导电柱的高度。
3.如权利要求1所述的TSV露头结构，其特征在于：所述缓冲区的坡度呈直线变化，或者该缓冲区的坡度呈现外凸或内凹的弧线变化。
4.如权利要求1所述的TSV露头结构，其特征在于：所述TSV导电柱与半导体衬底之间还设有介质层，该TSV导电柱、介质层以及缓冲区在高度上依次递减。
5.如权利要求4所述的TSV露头结构，其特征在于：所述TSV导电柱和所述介质层之间，还设有阻挡层。
6.如权利要求1所述的TSV露头结构，其特征在于：所述衬底背面上还设有绝缘层，所述绝缘层通过图形化操作的工艺，将位于TSV导电柱区域的绝缘层被刻蚀去除，以暴露出该TSV导电柱的背面。
7.如权利要求1所述的TSV露头结构，其特征在于：在所述TSV导电柱的背面上还设置有一层种子层及位于该种子层上的微凸点。
8.如权利要求7所述的TSV露头结构，其特征在于：所述种子层由多层金属组成。
一种TSV露头结构
技术领域
背景技术
[0002] 随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。
[0003] TSV是通过在芯片和芯片、晶圆和晶圆之间制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。具体来讲，通过晶圆的背面减薄工艺，TSV从基板露头，然后在TSV露出的金属上形成凸点，此凸点与预先制备好的相邻基板或芯片上对应的凸点(即焊球)进行电气兼机械方式的连接。由于微电子工艺本身不可避免地具有非均匀性的问题，在对包含超细间距(小于40微米)微凸点的芯片或晶圆进行3D/2.5D集成工艺时，TSV的露出部分与基板表面会存在高度差（即TTV，total thickness variation），且这一差异通常大于2微米，因此，为了保证晶圆背面所有的TSV均已露出，进而形成微凸点和TSV金属的有效互连，晶圆内TSV的最大露头高度要至少大于2微米。但是大于2微米的高度差对于常规凸点制备工艺中沉积二维电镀种子层的PVD（物理气相沉积）技术是个挑战，现有设备技术很难保证在TSV的露出部分与硅基体形成垂直关系时靠近TSV外侧壁处的种子层的连续性。特别是当在TSV上直接形成超细节距微凸点时，因为微凸点的尺寸一般要稍大于TSV，因此在硅基体和TSV的连结处及TSV的外侧壁很容易形成孔洞，从而影响互连的可靠性。
[0005] 有鉴于此，本实用新型的目的在于提出了一种新的TSV露头结构，能够克服现有TSV露头结构在利用PVD工艺制作种子时，种子层可能在此处产生的断层问题，提高了微凸点与TSV露头的连接可靠性。
[0006] 根据本实用新型的目的提出的一种TSV露头结构，包括半导体衬底，所述半导体衬底内设有至少一个TSV导电柱，该TSV导电柱贯穿于衬底正面和衬底背面之间，并延伸出衬底背面上形成露头部分，所述衬底背面与TSV露头部分相连的区域设有坡形的缓冲区，该缓冲区具有连续的高度变化，其高度以邻近TSV露头部分的位置最高，并逐渐过渡到与衬底背面相同的高度。
[0007] 优选的，所述缓冲区的最高高度低于所述TSV导电柱的高度。
[0008] 优选的，所述缓冲区的坡度呈直线变化，或者该缓冲区的坡度呈现外凸或内凹的弧线变化。
[0009] 优选的，所述TSV导电柱与半导体衬底之间还设有介质层，该TSV导电柱、介质层以及缓冲区在高度上依次递减。
[0010] 优选的，所述TSV导电柱和所述介质层之间，还设有阻挡层。
[0012] 优选的，在所述TSV导电柱的背面上还设置有一层种子层及位于该种子层上的微凸点。
[0013] 优选的，所述种子层由多层金属组成。
[0014] 本实用新型与现有技术相比，其进步之处在于：通过在TSV露头部分与半导体衬底表面之间设置一个缓冲结构，使TSV露头部分与半导体衬底表面之间呈现一个连续的高度变化，从而改变了原先TSV露头部分与半导体衬底表面的垂直关系，克服了PVD工艺时，种子层可能在此处产生的断层问题，提高了微凸点与TSV露头的连接可靠性。附图说明
[0015] 为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016] 图1是本实用新型第一实施方式下的TSV露头结构的示意图。
[0017] 图2是本实用新型第二实施方式下的TSV露头结构的示意图
[0018] 图3是本实用新型第三实施方式下的TSV露头结构的示意图
具体实施方式
[0019] 正如背景技术中所述，现有的TSV露头结构，由于与基板表面呈垂直关系，因此在使用PVD工艺制作电镀用的种子层时，很难在TSV露头部分以及该露头部分与基板的连接处呈现连续性，由此导致在TSV露头部分制作微凸点时，容易出现孔洞或断层，影响微凸点与TSV露头部分的连接可靠性。
[0020] 因此，本实用新型针对现有技术中的缺陷，提出了一种新的TSV露头结构，该TSV露头结构能使TSV露头部分与基板表面之间呈现一个连续的高度变化，从而改变了原先TSV露头部分与基板表面的垂直关系，克服了PVD工艺时，种子层可能在此处产生的断层问题，提高了微凸点与TSV露头的连接可靠性。
[0021] 具体地，该TSV露头结构在TSV露头部分与基板表面之间设置一个缓冲结构，该缓冲结构比如是一个从TSV露头到基板表面高度逐渐减小的坡面，通过该坡面的设置，使得基板表面到TSV露头部分呈现一个过渡的区域，从而实现上述的功能，达到本实用新型的技术效果。
[0022] 下面，将通过具体实施方式对本实用新型的技术方案做详细说明。
[0023] 请参见图1，图1是本实用新型第一实施方式下的TSV露头结构示意图。如图所示，半导体衬底1上具有TSV导电柱3，该TSV导电柱3贯穿于衬底正面101和衬底背面102之间，并延伸出衬底背面102上形成露头部分。
[0024] 其中该半导体衬底1优选为半导体芯片，其材质比如是硅、锗、氮化镓、砷化镓等半导体材料，其包括形成在其衬底正面101和/或其内部的若干电子元器件，和优选但非必须的半导体层间结构，比如介质层、导电层、导电图案区等为上述电子元器件形成完整电路而设计的连接和布线结构。在一种实施方式中，该半导体芯片还可以为包括多层由上述介质和导电层构成的交互层，交互层的层数较为典型的可以为三层至十二层左右。
[0025] 该半导体芯片上的电子元器件包括以半导体工艺制成在该芯片上的有源器件、无源器件或其结合，或者以焊接工艺连接到该半导体芯片上的单个晶体管、单个半导体管芯及其结合。
[0026] TSV导电柱3形成在上述任一方式中的半导体衬底1上，该TSV导电柱3的数量及分布式半导体芯片的连接需求而定，比如可以以多个的方式均匀排布在半导体芯片的器件区域，或者以特定数量（比如2个、4个）分布在半导体芯片的边缘区域，也可以是非均匀的设置在设有连接布线的区域。
[0027] 制作该TSV导电柱3时，首先在确定设置的位置处打孔，打孔的方式可以通过半导体刻蚀工艺进行，也可以是其他可行的方式进行，比如机械钻孔、激光打孔等方式。然后在孔壁上制作一层介质层2，该介质层2比如是氧化物、氮化物或其它绝缘材料，以半导体衬底为硅衬底为例，该介质层2可以是氧化硅、氮化硅、氮氧化硅等等，制作该介质层的方法可以是对衬底进行氧化、氮化等方式直接制得，也可以使用化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、低压化学气相沉积（LPCVD）等镀膜方式制作而成。该介质层2设置在TSV导电柱3和半导体衬底1之间，主要起到绝缘的作用，防止TSV中的导电材料对半导体中的载流子变化造成影响。
[0028] 得到上述具有介质层2的TSV孔洞之后，TSV导电柱3通过金属沉积的方法制作在该孔洞内。TSV导电柱3优选的使用金属材料，比如Al、Cu、Ag等，也可以使用其它导电材料，比如掺杂多晶硅或其组合物等等。TSV导电柱3的正面301优选地与设置于半导体衬底1正面的电子元器件或者导电层、导电图案区连接，TSV导电柱3的背面302则延伸出半导体衬底1的衬底背面102，以此实现半导体衬底1正面的电子元器件电连接至衬底背面。最后，对衬底背面102进行减薄工艺，以露出TSV导电柱3的背面302形成TSV露头部分。
[0029] 在具体应用时，还可以在该介质层2和TSV导电柱3之间设置一层阻挡层（图中未示出）。该阻挡层的作用可以防止在制作TSV导电柱时，导电材料穿过介质层2渗透至半导体衬底中，从而对半导体衬底以及设置于该半导体衬底中的电子元器件造成损坏。
[0030] 在本实用新型中，上述减薄工艺采用区域化减薄，对于TSV露头部分周围相连的区域，保留部分衬底材料，其他区域的衬底则一并去除。并且，该TSV周围区域的衬底部分实施异步刻蚀，该异步刻蚀的处理原则是以距离TSV的远近，其刻蚀速率逐渐增大，即靠近TSV的衬底部分的刻蚀速率相对较小，而远离TSV的衬底部分的刻蚀速率相对较大，以此形成一个坡形的缓冲区103。该坡形缓冲区103具有连续的高度变化，其高度以邻近TSV露头部分的位置最高，并逐渐过渡到与衬底背面相同的高度。且缓冲区103的最高高度最好略低于TSV导电柱3的高度，从而使该TSV导电柱3的露头部分能够有效地露出于半导体衬底，为后续的电接触提供可能。如图式的方式中，该TSV导电柱3、位于TSV导电柱3外围的介质层2以及缓冲区103在高度上依次递减。
[0031] 在图示所示的实施方式中，该缓冲区103的坡度呈直线变化，如果以三维效果示意的话，该缓冲区103的形状近似圆锥状。而在其它实施方式中，该缓冲区103的坡度也可以呈现外凸或内凹的弧线变化，此时，该缓冲区103的三维效果则近似球包状或山锥状。
[0032] 由于该缓冲区103的过渡作用，在使用PVD工艺制作种子层时，可以在衬底背面102、缓冲区103以及TSV导电柱3的背面302形成具有连续的镀层，这样一来，利用该种子层实现电镀制作微凸点的时候，可以避免因种子层在TSV导电柱与半导体衬底之间断层而出现的孔洞等连接问题。
[0033] 请参见图2，图2是本实用新型第二实施方式下的TSV露头结构示意图。如图所示，在该第二实施方式中，以第一实施方式为基础，在半导体衬底1的衬底背面102上制作了一层绝缘层4，该绝缘层4优选地由如二氧化硅、氮化硅、环氧树脂、聚酰亚胺（PI）、苯并环丁烯（BCB）或其组合物等材料形成。绝缘层4优选地通过甩胶，化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、低压化学气相沉积（LPCVD）等镀膜方式制作而成。该绝缘层4优选地形成从衬底背面102的表面具有大约0.2μm到大约10μm之间的厚度，进一步地优选为4μm的厚度。
[0034] 优选地，一旦形成该绝缘层4之后，还包括对该绝缘层4进行图形化操作的工艺，使得位于TSV导电柱3区域的绝缘层4被刻蚀去除，以暴露出该TSV导电柱3的背面302。该绝缘层4的作用是防止在制备微凸点时，凸点金属与半导体衬底形成短路。
[0035] 请参见图3，图3是本实用新型第三实施方式下的TSV露头结构示意图。如图所示，在该第三实施方式中，以第二实施方式为基础，在TSV导电柱3的背面302上设置了一层金属种子层5，该金属种子层5的作用是为后续制作微凸点6时的电镀工艺提供电流的载体。
[0036] 该种子层5优选地可以由多层金属组成，比如一层铬、一层铬铜合金、一层铜，可选择的在铜层之上设置其他金属层。然而，本领域技术人员可以从已有的材料和层排列上得知更多的组合，比如钛/铜的排列或者钛钨/铜的排列等等，只要是适合种子层的结构，都应包括在本申请的范围内。
[0038] 在种子层5被制作完成后，再在其上面进行微凸点6的制作，从而完成完整的TSV结构的制作。具体制作时，先在种子层上涂覆一层光刻胶层，对光刻胶层进行曝光刻蚀，将TSV上方的光刻胶层去除露出种子层5，进而通过电镀形成凸点，形成了TSV导电柱3与微凸点6之间的电接触。该微凸点6比如是镍、铜等金属材料，在一种实施方式中，该微凸点6采用电镀铜后再电镀锡或锡银或锡银铜形成，先以电镀工艺形成所需厚度的铜（10-60μm）和锡焊层(5-25μm)，电镀后去除光刻胶，然后通过回流使材料形成期望的凸点形状，如图示所示的半球状凸点。最后通过湿法刻蚀的方法去除凸点外的种子层。
[0039] 在上述的各实施方式中，由于引入了缓冲层103，使得TSV露头结构中的露头部分与半导体衬底之间具有一个高度上的渐变过渡区，从而使得制作种子层时能够在TSV露头区域形成连续的分布，进而在微凸点制作时，使得微凸点与TSV导电柱之间的连接避免出现孔洞，保证连接的可靠性。
[0040] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 断层映像装置 | 2020-05-11 | 982 |
| 光断层影像装置 | 2020-05-11 | 760 |
| 断层图像中的噪声抑制 | 2020-05-13 | 200 |
| 断层扫描设备和由断层扫描设备重构断层扫描图像的方法 | 2020-05-12 | 777 |
| 断层扫描设备和由断层扫描设备重构断层扫描图像的方法 | 2020-05-12 | 832 |
| 断层图像生成设备、断层图像生成方法和生成断层的程序 | 2020-05-12 | 865 |
| 光断层影像装置 | 2020-05-11 | 787 |
| 断层摄像装置 | 2020-05-11 | 290 |
| 断层摄像装置 | 2020-05-11 | 351 |
| 断层摄影装置 | 2020-05-11 | 476 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈