技术领域
[0001] 本
发明涉及一种在用于
基板处理室的环形屏蔽元件形式的处理室组件上形成表面纹理的方法，该基板处理室被设计成用于制造晶片、芯片或管芯，该处理室组件形成屏蔽并且具有至少一个组件表面，该方法包括在至少一个组件表面上形成表面纹理的步骤，以便在该表面纹理中限定至少一个凹部，并且使得由该表面纹理限定的总表面积大于由所述至少一个组件表面限定的总表面积。
[0002] 此外，本发明涉及一种用于基板处理室的特别为环形屏蔽元件形式的处理室组件，该基板处理室被设计成用于制造晶片、芯片或管芯，该处理室组件具有限定至少一个组件表面的环形处理室组件结构，表面纹理被布置在所述至少一个组件表面上并具有至少一个凹部，其中，由该表面纹理限定的总表面积大于由所述至少一个组件表面限定的总表面积。
[0003] 此外，本发明涉及一种用于基板处理室的处理套件，该处理套件包括特别是环形式的屏蔽元件，该屏蔽元件适于至少部分地围绕处理室中的基板。
[0004] 此外，本发明涉及一种包括至少一个处理室组件的基板处理室。
背景技术
[0005] 特别是在US 2004/0056211 A1、US 2006/0105182 A1和US 2010/0108641 A1中描述了如开篇所定义的方法和处理室组件。所述的表面纹理包括多个
电子束纹理特征，这些特征是通过在处理室组件的表面上或在
覆盖处理室组件的结构的金属涂层上扫描电子束而形成的。
[0006] 所述的纹理特征，例如凹陷和突起，直接形成在处理室组件的表面中。这意味着处理室组件的表面被
修改。结果，如果要对处理室组件进行
翻新，则必须部分去除处理室组件的外表面。如果在通过对处理室组件扫描电子束而使涂层纹理化之前使用涂层覆盖处理室组件，则必须使用繁杂的两步处理。在第一步骤中，处理室组件的外表面必须设有金属涂层，然后在第二步骤中，必须形成电子束纹理特征。
发明内容
[0007] 因此，本发明的目标在于促进特别是在处理室组件上形成表面纹理。
[0008] 根据本发明，通过
增材制造将表面纹理施加至所述至少一个组件表面以在开篇处所述的方法实现了该目标。
[0009] 所提出的在处理室组件上形成表面纹理的改进方法允许通常以单个步骤或过程形成表面纹理。优选地在完全不改变组件表面的情况下将表面纹理添加到组件表面上或组件表面内。简单地将表面纹理添加到组件表面上。这允许在无需去除处理室组件本身的任何部分的情况下完全去除所形成的表面纹理。特别地，如果处理室组件被涂层覆盖，则必须在该方法的第一步骤中涂敷该涂层，而在第二步骤中，通过横跨涂层扫描电子束来设置表面纹理。还应注意，在组件表面和涂层之上扫描电子束并不一定排除至少一个组件表面被电子束修改。此外，应注意，根据本发明不仅可以对一个组件表面进行纹理化，而且还可以对处理室组件的两个、三个以及更多个特别是所有组件表面进行纹理化。此外，在第一步骤中设置涂层，然后用电子束对该涂层进行纹理化通常比仅通过增材制造施加表面纹理的材料需要更多的涂层材料。因此，所提出的改进方法能够比
现有技术中已知的方法成本更低。而且，与去除被施加在至少一个组件表面的顶部上的表面纹理相比，从至少一个组件表面上去除完整的涂层可能更昂贵和耗时。此外，与使用电子束来使处理室组件的组件表面纹理化的方法相比，所提出的改进方法使得处理室组件耐用性显著更高且使用寿命更长。原则上，也能够考虑表面纹理完全覆盖至少一个组件表面。在本
申请的背景下，环形结构应被理解为在其内部封闭的结构，例如环、
套管或管道。
[0010] 基板处理室尤其被用于制造晶片、芯片或管芯。此类基板处理室通常在高
真空或甚至是在超高真空下操作，也称为真空室，所述基板处理室通过
化学气相沉积(CVD)或
物理气相沉积(PVD)、溅射或等离子蚀刻来使基板纹理化，以便形成或构造晶片、芯片或管芯。
[0011] 优选地，施加表面纹理以便仅部分覆盖至少一个组件表面。这允许提供具有最小厚度的表面纹理，这是因为例如凹陷或凹部能够部分地由至少一个组件表面界定。因而，能够使形成表面纹理所需的材料最小化。
[0012] 此外，如果施加表面纹理以便形成开口形式的至少一个凹部则是有利的，所述至少一个凹部允许直
接触及所述至少一个组件表面。换句话说，这种表面纹理仅部分地覆盖所述至少一个组件表面，使得在该表面纹理中形成并形成凹部的任何开口至少部分地由所述至少一个组件表面界定或划界。
[0013] 根据本发明的优选
实施例，表面纹理在不改变或损坏所述至少一个组件表面的情况下被施加到至少一个组件表面。如上已经描述的，这种改进允许在没有任何限制的情况相爱翻新处理室组件。这是可能的，因为所述至少一个组件表面根本没有被修改。因而，能够去除表面纹理，能够清洁所述至少一个组件表面，然后，能够为所述至少一个组件表面设置新的表面纹理，以用于赋予处理室组件其改善的颗粒粘附
力的功能特性，以便避免对例如在处理室中制造的晶片、芯片或管芯的任何污染。
[0014] 优选地，通过3D打印、选择性激光
烧结、直接金属沉积和激光增材制造中的至少一种来执行表面纹理的增材制造。这种列举不是排它性的。所列方法中的任何方法都允许以任何
选定的方式在处理室组件的组件表面的顶部上施加具有凹部和突起的表面纹理。前述方法或过程中的任何一种都允许在无需像从现有技术中已知的方法那样去除其一部分的情况下，直接施加纹理化特征。
[0015] 为了形成表面纹理，如果提供表面纹理材料则是有利的。
[0016] 优选地，表面纹理材料以至少一种金属或金属成分的形式提供。金属成分特别能够以金属
合金的形式提供。这样的表面纹理材料非常适合在由金属(诸如不锈
钢、
钛和
铝)制成的处理室组件的至少一个组件表面上形成纹理特征。
[0017] 有利地，所述至少一种金属以钛、铝或
不锈钢的形式提供。这些金属能够通过增材
制造过程或方法而被容易地施加到组件表面。
[0018] 有利地，该表面纹理材料以粉末形式提供，并且所述粉末通过局部加热和熔融而被施加到所述至少一个组件表面。由粉末形成表面纹理允许通过例如粉末床技术或激光增材构造来制造表面纹理。两种方法都使用激光或电子束局部加热和熔融纹理材料，以便形成表面纹理。特别地，被引导到所述至少一个组件表面的粉末流利用聚焦在粉末上的
激光束加热并熔融，粉末撞击要涂覆的表面。
[0019] 优选地，通过将至少一个三维元件施加到在组件表面来形成表面纹理。该三维元件能够一件式地形成，或者例如通过在另一层的顶部上增加一层以便形成具有分层结构的三维元件而形成。
[0020] 根据本发明的优选实施例，所述至少一个三维元件被形成为相对于所述至少一个组件表面平行或横向延伸的突出体。这允许形成销或蘑菇状元件形式的凸出部。此外，也可能形成具有任意横截面的珠、条或串形式的线。例如，横截面可以是圆形、椭圆形或其任何组合。特别地，可以一层接一层地施加几个椭圆形的线或珠。
[0021] 优选地，多个三维元件被形成在所述至少一个组件表面上。特别地，多个三维元件可以包括彼此连接或交叉的多条线。因而，能够容易地形成多个三维元件，诸如凹部、凹陷或突起。
[0022] 在处理室组件上设置表面纹理的一种简单方法是通过将至少一层表面纹理材料施加到至少一个组件表面上来形成表面纹理。特别地，能够通过将表面纹理材料施加到至少一个组件表面来形成单个的线或珠。当然，能够一层接一层地施加两层、三层或甚至更多层。每一层的宽度或横截面都能够相同或不同，使得能够实现在平行于至少一个组件表面的方向上的增大和减小的横截面。
[0023] 优选地，在至少一个组件表面上形成多个层，以用于形成多层表面纹理。这种替选方案允许形成表面纹理的或多或少的任意形状或横截面。能够一层接一层地施加不同厚度的多个层。原则上也能够考虑，表面纹理完全覆盖所述至少一个组件表面。
[0024] 此外，如果所述至少一个三维元件是通过在至少一个组件表面上施加多个层而形成的，则是有利的。如上所述，这允许提供所述至少一个三维元件的增大或减小的横截面宽度。
[0025] 有利地，凸出部和至少一层中的至少一个以条或串中的至少一个的形式制造。这种改进的方法特别允许使用专用
喷嘴，该专用喷嘴用于将粉末形式的表面材料施加到组件表面，同时用激光束加热和熔融该粉末。因而，任何表面纹理都能够由多个条或串组成，这些条或串在组件表面上形成焊珠或
焊丝。
[0026] 此外，如果凸出部和至少一层中的至少一个被制造成限定椭圆形或大致椭圆形的横截面，则可以容易地形成明确的表面纹理。特别地，如横截面图所示，可以形成薄煎饼状的叠层。
[0027] 为了形成相对于组件表面具有任意高度的至少一个三维元件，如果通过在另一层之上形成一层来施加多个层，则是有利的。特别地，如果层厚度受到用于将表面纹理施加到处理室组件的增材制造方法的类型的限制，则能够通过施加一定数量的层来实现所需的厚度。
[0028] 优选地，这些串以之字形、笔直、圆形和波浪形构造中的至少一种构造施加。所有这些形式都允许构造三维结构，该三维结构限定了由至少一个串或条划界的凹部或凹陷。特别地，两个之字形串可以彼此连接，从而形成从上方看为矩形或正方形的表面纹理元素。
[0029] 根据本发明的另一优选实施例，建议被一层接一层地施加以形成三维元件的串或层中的每一个都在平行于或大致平行于所述至少一个组件表面的方向上具有一定宽度，并且所述串或层随着相应的串或层与组件表面的距离增大以恒定或增大的宽度施加。这种方法允许根据各个层到组件表面的距离来形成宽度增大的三维结构。因而，能够形成具有最小开口宽度或最小开口横截面的凹部，从而形成具有更大宽度或更靠近组件表面的横截面的空腔。这允许将喷射的颗粒固位在基板处理室中，以便避免不期望地污染建立或构造在基板处理室中的基板或晶片。
[0030] 为了容易地形成具有包括或限定其最小横截面的颈状开口的空腔或凹部，如果至少一个三维元件的横截面被制成蘑菇形或大致蘑菇形，则是有利的。在这个意义上说，蘑菇形是具有连接到组件表面的
基座的任何结构，该基座比三维元件的顶部薄。在这个意义上说，横截面尤其是在下列平面中限定了横截面，该平面相对于形成有至少一个三维元件的至少一个组件表面垂直或大致垂直或成一定
角度。
[0031] 此外，如果所述至少一个凹部形成有在朝向所述至少一个组件表面的方向上具有增大的凹部横截面，以便限定出具有减小的进口开口的空腔，则是优选的。如上所述，这样空腔易于固位由在基板处理室中执行的化学气相沉积(CVD)或物理气相沉积(PVD)、溅射或等离子磨边(用于使基板纹理化，以建造或构造例如晶片、芯片或管芯)所产生的任何喷射颗粒。
[0032] 此外，根据本发明的另一实施例，提供了一种制造用于基板处理室的环形屏蔽元件形式的处理室组件的方法，该基板处理室被设计成用于制造晶片、芯片或管芯，该方法包括：提供环形处理室组件结构，其限定了至少一个组件表面；和如上文结合在用于基板处理室的处理室组件上形成表面纹理的任何一个优选方法所述的，在该至少一个组件的表面上形成表面纹理。
[0033] 提供这种制造用于基板处理室的环形屏蔽元件形式的处理室组件的改进方法也具有上文结合在处理室组件上形成表面纹理的方法的优选实施例所述的优点。特别地，术语“环形”是为了限定具有开口的元件，使得该元件形成闭环形结构。
[0034] 在本发明的另一实施例中，提供了一种翻新用于基板处理室的环形屏蔽元件形式的处理室组件的方法，该基板处理室被设计成用于制造晶片、芯片或管芯，该方法包括：提供具有受污染、受损和/或老化的表面纹理的已使用的环形处理室组件；去除表面纹理以便获得具有限定至少一个组件表面的组件表面的环形处理室组件结构；以及如上文结合在用于使用基板处理室的处理室组件上形成表面纹理的方法的优选实施例所述的，在所述至少一个组件表面上形成表面纹理。
[0035] 这种翻新方法也具有上文结合在处理室组件上形成表面纹理的方法的优选实施例所述的优点。特别地，这种方法能够包括：去除由表面纹理固位并处于在表面纹理内的、并且粘附到未被表面纹理覆盖的组件表面的所有颗粒。因而，可以完全去除在基板处理室中进行的制造过程中被过量的喷射颗粒污染的任何使用过的处理室组件，使得优选地获得原始的组件结构。如上已经描述的，这种翻新方法通常通过在组件表面的顶部上添加表面纹理并在衬底处理室的一定操作时间之后去除表面纹理来无限地重复使用处理室组件。应注意，如果处理室组件中过载了过量的颗粒，则可以使用化学药剂对其进行清洁，以便从处理室组件中去除过量的颗粒。然而，在经过一定数量的清洁和使用循环之后，由于清洁和溅射步骤而老化的处理室组件可以通过
机械加工去除整个表面纹理来进行翻新。
[0036] 优选地，在不需要修改或损伤所述至少一个组件表面的情况下去除表面纹理。如果其基于如上所述规律进行翻新，则这允许大致上无限地重复使用处理室组件，这是因为所述至少一个组件表面保持相同，即不被这种翻新方法修改。
[0037] 上述目标进一步根据本发明在开篇处限定的处理室组件中实现，表面纹理通过增材制造被施加至所述至少一个组件表面。
[0038] 如上文结合在处理室组件上形成表面纹理的方法所述，这种改进的处理室组件能够通过单个过程容易地制造，这是因为与从现有技术中已知的处理室组件相反，所述表面纹理形成不需要在第一步骤中涂覆组件表面然后使涂层纹理化。利用单一的增材制造过程，能够制成表面纹理。这样更快、更容易并且能够更便宜。此外，如上已经描述的，通过去除表面纹理和在其使用期间污染表面纹理和/或组件表面的任何颗粒，也能够容易地翻新这种处理室组件。因而，所述至少一个组件表面能够保持完全不变，使得能够对处理室组件进行通常无限的翻新。此外，与用电子束纹理化的处理室组件相比，所提出的改进处理室组件具有显著更大的耐久性和更长的使用寿命。
[0039] 优选地，表面纹理仅部分地覆盖所述至少一个组件表面。这样的表面纹理的优点在于能够用最少量的表面纹理材料来施加表面纹理。换句话说，由表面纹理限定的至少一个凹部或凹陷能够至少部分地由组件表面界定或划界。取决于增材制造的类型，与首先提供所述至少一个组件表面的涂层，然后以电子束使其纹理化相比，所述至少一个组件表面的被表面纹理仅部分覆盖能够甚至更快地形成表面纹理。
[0040] 有利地，施加表面纹理以便形成开口形式的至少一个凹部，该凹部允许直接触及所述至少一个组件表面。例如，表面纹理能够限定由所述至少一个组件表面界定或划界的多个环结构。
[0041] 此外，如果在不改变或损坏所述至少一个组件表面的情况下将表面纹理施加到至少一个组件表面，则是优选的。换句话说，表面纹理粘着或粘附到组件表面，使得组件表面完全不被修改或损坏。如现有技术中公开的处理室组件的情况那样，这允许通过在无需损坏的情况下完全去除表面纹理或部分去除处理室组件的一部分容易地翻新该处理室组件。
[0042] 优选地，表面纹理是通过3D打印、
选择性激光烧结、直接金属沉积和激光增材制造中的至少一种方法制成的。通过表面纹理的内部结构，特别是通过表面纹理的结构及其成分，能够容易地识别上述增材制造方法。这些方法中的每一种方法都特征性地修改了构成表面纹理的表面纹理材料。
[0043] 如果表面纹理由表面纹理材料制成，则是有利的。特别地，表面纹理材料能够是与制成处理室组件的材料相同的材料。然而，处理室组件能够由不同于表面纹理材料的材料制成。
[0044] 优选地，表面纹理材料至少为一种金属或金属成分。例如，所述金属成分能够为金属合金的形式。
[0045] 如果所述至少一种金属为钛、铝或不锈钢，则能够容易地制成三维表面纹理。
[0046] 表面纹理材料优选地为粉末形式，其通过局部加热和熔融而被施加到至少一个组件表面。由于粉末的局部加热和熔融，表面纹理具有一定的内部结构，这是制造方法的特征。与通过电子束纹理化制成的表面纹理相比，这允许容易地区分通过增材制造方法制成的表面纹理。
[0047] 根据本发明的优选实施例，表面纹理包括形成在组件表面上的至少一个三维元件。该三维元件增加了处理室组件的总表面积，这允许在基板处理室的使用期间发生过量颗粒的粘附。
[0048] 如果所述至少一个三维元件被设计为相对于至少一个组件表面平行且横向地延伸的凸出部，则能够容易地制成表面纹理。特别地，该三维元件能够呈平行于所述至少一个组件表面延伸的珠的形式。然而，该三维元件也能够具有凸出的销或蘑菇状元件的形状。
[0049] 为了显著地增大处理室组件的总表面积，如果表面纹理在所述至少一个组件表面上包括多个三维元件，则是有利的。
[0050] 优选地，表面纹理由至少一层表面纹理材料形成。当然，所述至少一层通过增材制造而被形成。能够一层接一层地施加两层、三层、四层或者甚至更多层，以便形成表面纹理和/或至少一个三维元件。
[0051] 此外，如果表面纹理包括形成多层表面纹理的多个层，则能够容易地调节表面纹理的厚度。通过这种方式，特别是也能够根据相应层与所述至少一个组件表面的距离来改变每一层的宽度。
[0052] 如果所述至少一个三维元件包括多个层，则能够易于实现相对于所述至少一个组件表面具有任意高度的三维元件。例如，能够由离散数量的层以离散步骤定制所述至少一个三维元件的高度。
[0053] 如果凸出部和至少一层中的至少一个被设计成条或串中的至少一种形式，则能够容易地制造处理室组件。这样的串也能够被称为珠，其在垂直于所述至少一个组件表面的平面中的横截面图中具有平行于所述至少一个组件表面的变化宽度。
[0054] 优选地，凸出部和至少一层中的至少一个具有椭圆形或大致椭圆形的横截面。这允许在横截面图中形成具有薄煎饼叠层形状的多层三维元件。
[0055] 虽然能够设想，所述多个层彼此相邻地形成，以用于完全覆盖所述至少一个组件表面，但是如果所述多个层彼此叠置，则是有利的。这允许形成至少一个具有多层结构的三维元件。
[0056] 为了进一步促进处理室组件的制造，如果以之字形、笔直、圆形和波浪形中的至少一种形式施加这些串，则是有利的。也可以将这些串称为串珠或条。这样的设计允许以用于形成表面纹理的增材制造过程的最少的开始和停止来连续施加表面纹理。
[0057] 优选地，彼此叠置并形成三维元件的所述串或层中的每一个都在平行于或大致平行于所述至少一个组件表面的方向上具有一定宽度，并且这些串或层随着相应的串或层离组件表面的距离增大而具有恒定或增大的宽度。这种设计能够被用于形成空腔，这些空腔部分地由表面纹理并且部分地由组件表面划界或界定。这些空腔能够具有背离组件表面的开口，该开口在空腔的进口，即小于空腔的内部的开口附近具有横截面。这种设计具有改善的性能，以用于固位在基板上制造晶片、芯片或管芯期间不可避免地生成的过量颗粒。
[0058] 优选地，所述至少一个三维元件具有蘑菇形或大致蘑菇形的横截面。蘑菇状形状的主要特征在于，三维元件具有与组件表面连接的较薄的基座和进一步背离所述至少一个组件表面的较宽的伞状顶部。
[0059] 此外，如果所述至少一个凹部在朝向所述至少一个组件表面的方向上具有增大的凹部横截面，以便限定具有减小的进口开口的空腔，则是有利的。表面纹理的这种设计提供了改进的粘附特性，以用于将过量颗粒固位在基板处理室中，否则可能污染在其上构建或建造晶片、芯片或管芯的基板。
[0060] 优选地，处理室组件限定了纵轴，并且被设计成相对于该纵轴
旋转对称或大致旋转对称。这样的处理室组件可以是环状的，并且能够特别地制成环或套管的形式，并且因而能够有利地被用作基板处理室(特别是物理
蒸汽沉积基板处理室)中的屏蔽元件。
[0061] 如果处理室组件具有背离纵轴的外表面区段，并且如果该外表面区段至少部分地，特别是完全地支承或
支撑表面纹理，则是有利的。这样的处理室组件能够容易地将过量的颗粒粘附并固位在基板处理室中。在处理室组件的外表面区段上提供表面纹理允许粘附过量的颗粒，即使当它们离开由基板处理室的屏蔽布置所限定的内部空间时也是如此。这避免了过量的颗粒污染基板处理室的内壁。此外，在处理室组件的外表面区段上提供表面纹理允许捕捉或捕获暂时粘附到基板处理室的内壁但返回到该基板的颗粒。因而，处理室组件形成了保护基板免受污染的屏蔽。
[0062] 为了容易地将过量的颗粒粘附在处理室组件上，如果外表面区段相对于纵轴同心地或大致同心地延伸，或者凹入或凸出或凹凸地延伸，则是有利的。外表面区段的这些形状根据基板处理室的形状而改善了过量颗粒的粘附。
[0063] 此外，如果处理室组件具有指向纵轴的内表面区段，并且如果该内表面区段至少部分地，特别是完全地支承或支撑表面纹理，则是有利的。这种设计允许粘附未到达基板或从基板偏转的过量颗粒。
[0064] 为了使处理室组件最佳地粘附过量的颗粒，如果内表面区段相对于纵轴同心地或大致同心地延伸，或者凹入或凸出或凹凸地延伸，则是有利的。
[0065] 此外，如果处理室组件具有相对于纵轴横向地，特别是垂直地延伸的横向区段，并且如果该横向区段至少部分地，特别是完全地支承或支撑表面纹理，则是有利的。这样的设计对于PVD基板处理室的屏蔽布置的覆盖物是特别有利的，这些覆盖物被布置成覆盖屏蔽类型的两个处理室组件的连接区域。
[0066] 为了改进在处理室组件上粘附过量的颗粒，如果横向表面区段平面地或大致平面地延伸，或者凹入或凸出或凹凸地延伸，则是有利的。
[0067] 优选地，处理室组件沿纵轴具有贯通开口。处理室组件的这种设计允许将贯通开口布置在基板处理室中，以便围绕用于生产晶片、芯片或管芯的待被纹理化的基板，。
[0068] 根据本发明的优选实施例，处理室组件限定了相对于纵轴的最大外半径，贯通开口限定了相对于纵轴的最大内半径，并且最大内半径至少是最大外半径和最大内半径之差的两倍大。这种处理室组件允许限定特别是由处理室组件的内表面区段划界的相当大的内部空间。特别地，如所建议的那样选择处理室组件的尺寸特别允许设计具有套管或管形式的环形结构的基板处理室组件，该环形结构非常适合在基板处理室内形成用于过量颗粒的屏障，以便防止由于捕捉过量颗粒而污染待被纹理化的基板。
[0069] 为了将处理室组件快速且容易地安装在基板处理室中，如果处理室组件具有用于接收紧固元件的至少一个紧固开口，特别是多个紧固开口，则是有利的。特别地，所述至少一个紧固开口可以被制成孔或凹部或类似物的形式，以特别用于接收螺钉形式的紧固元件。此外，所述至少一个紧固开口特别可以设有
螺纹。
[0070] 此外，如果处理室组件形成被设计成用于制造晶片、芯片或管芯的基板处理室的屏蔽布置的一部分，并且如果处理室组件以盖环、杯形外部进给支撑件、沉积环、屏蔽布置的内屏蔽件、下屏蔽件或上屏蔽件的形式设计，则是优选的。这尤其允许在屏蔽布置的一些部分甚至所有部分上提供有利的表面纹理。
[0071] 本发明还涉及一种用于基板处理室的处理套件，该处理套件包括特别是环形式的至少一个，特别是单个屏蔽元件，其适合至少部分地围绕处理室中的基板，其中，所述至少一个屏蔽元件为处理室组件的上述优选实施例中的一个优选实施例的形式。以具有通过增材制造而制成的表面纹理的处理室组件形式提供的这种屏蔽元件能够被容易地设计，并且制成有粘附特性，以用于最优化过量颗粒在基板处理室中的固位。特别地，屏蔽元件可以被形成为环等。
[0072] 本发明还涉及一种基板处理室，其包括处理室组件的上述优选实施例和上述处理套件的优选实施例中的至少一个优选实施例。
[0073] 提供这种基板处理室具有上文结合处理室组件的优选实施例所述的优点。
[0074] 最后，本发明涉及一种根据上文结合所述优选实施例所限定的用于制造处理室组件的上述优选实施例中的一个优选实施例，在用于基板处理室的处理室组件上形成表面纹理的方法的使用。
附图说明
[0075] 可以结合附图更好地理解上述发明内容和下文的说明，其中：
[0076] 图1示出了具有通过电子束纹理化制成的表面纹理的处理室组件的横截面图；
[0077] 图2示出了处理室组件的横截面图，其全部涂层都通过电子束纹理化而被纹理化；
[0078] 图3示出了根据本发明的在处理室组件上形成的表面纹理的图示表示图；
[0079] 图4示出了在处理室组件上形成的三个三维元件的布置的显微图像；
[0080] 图5示出了增材制造设备的图示表示图；
[0081] 图6示出了增材制造设备的可替选实施例的一部分的图示横截面图；
[0082] 图7示出了处理室组件的横截面图；
[0083] 图8示出了被部分机械加工的图7的处理室组件的横截面图；
[0084] 图9示出了具有附加表面涂层的图8的处理室组件的截面图；
[0085] 图10示出了由相交线形成的表面纹理的细节的图示表示图；
[0086] 图11示出了具有由交叉线形成的表面结构的处理室组件的显微图像；
[0087] 图12示出了沿图11中的线12-12截取的横截面图；
[0088] 图13示出了为处理室组件设计的表面纹理的另一实施例的另一图示表示图；
[0089] 图14示出了为处理室组件设计的表面纹理的另一实施例的另一图示表示图；
[0090] 图15示出了包括处理套件的基板处理室的图示表示图，该处理套件包括处理室组件形式的环；
[0091] 图16示出了环形式的处理室组件的照片；
[0092] 图17示出了图16中所示的处理室组件的细节的放大图；
[0093] 图18示出了图16中所示的处理室组件的细节的放大图；
[0094] 图19示出了图16中所示的处理室组件的细节的另一放大图；
[0095] 图20示出了沿处理室组件的另一实施例的图21中的线20-20截取的截面图；
[0096] 图21示出了沿图20中所示的处理室组件的箭头方向A的顶平面图；
[0097] 图22示出了沿图21中的线22-22的横截面图；
[0098] 图23示出了沿图24中所示的处理室组件的另一实施例的线23-23截取的横截面图；
[0099] 图24示出了在箭头方向B上的图23中所示的处理室组件的部分断开顶平面图；
[0100] 图25示出了图23和图24中所示的处理室组件的透视图；
[0101] 图26示出了沿图24中的线26-26截取的横截面图；
[0102] 图27示出了沿处理室组件的另一实施例的图28中的线27-27截取的横截面图；
[0103] 图28示出了在箭头方向C上的图27中所示的处理室组件的顶平面图；
[0104] 图29示出了沿图28中的线29-29截取的横截面图；
[0105] 图30示出了沿处理室组件的另一实施例的图31中的线30-30截取的横截面图；
[0106] 图31示出了在箭头方向D上的图30中所示的处理室组件的顶平面图；
[0107] 图32示出了图31中的区域E的放大局部视图；
[0108] 图33示出了在箭头方向F上的图31中所示的处理室组件的侧视图；
[0109] 图34示出了在箭头方向G上的图31中所示的处理室组件的侧视图；
[0110] 图35示出了在箭头方向H上的图34中所示的处理室组件的底平面图；
[0111] 图35a示出了图35中的区域I的放大局部视图；
[0112] 图36示出了沿图35中的线36-36截取的横截面图；
[0113] 图37示出了沿图35中的线37-37截取的横截面图；
[0114] 图38示出了沿处理室组件的另一实施例的图39中的线38-38截取的横截面图；
[0115] 图39示出了在箭头方向K上的图38中所示的处理室组件的顶平面图；
[0116] 图40示出了沿图39中的线40-40截取的横截面图；
[0117] 图41示出了沿图39中所示的无表面纹理的处理室组件的实施例的线41-41截取的横截面图；
[0118] 图42示出了屏蔽布置的实施例的局部横截面图；
[0119] 图43示出了屏蔽布置的另一实施例的横截面图；以及
[0120] 图44示出了屏蔽布置的另一实施例的局部横截面图。
具体实施方式
[0121] 图1示出了穿过从现有技术中已知的处理室组件10的一部分的图示截面图。处理室组件10具有包括外表面14的组件结构12。
[0122] 处理室组件10具有包括多个凹部18和突起20的表面纹理16，这些凹部和突起是通过在处理室组件10的外表面14上扫描电子束22而被形成的。电子束22局部加热并熔融制成处理室组件10的材料，使得凹部18以具有小于空腔24的最大宽度30的宽度28的进口开口形成空腔24。
[0123] 在处理室组件10的外表面14上设置表面纹理16至少部分地修改了处理室组件10。通常可能重复使用这种处理室组件10。然而，为了翻新这种处理室组件10，必须例如通过在虚线32上方对处理室组件10进行机械加工来去除表面纹理16。这种翻新过程通过每个机械加工过程减小了处理室组件10的厚度，使得在翻新后的处理室组件10的重新使用限于一定数量的使用周期。
[0124] 在图2中示出了处理室组件10'的另一实施例的截面图的另一图示表示图。从现有技术也已知这种处理室组件10'。
[0125] 组件结构12设有涂层34，其完全覆盖组件结构12的外表面14。通过电子束形成多个空腔24。涂层34具有厚度36。表面纹理16'在涂层34中形成，以便形成多个空腔和突起20。突起20延伸超过涂层34的外表面38。
[0126] 处理室组件10和处理室组件10'的空腔24两者都用作一种捕获器，当特别是用于形成晶片、芯片和管芯的基板经历物理蒸汽沉积过程或化学蒸汽沉积过程时，该捕获器用于固位在基板处理室中生成的过量颗粒40。处理室组件10通常绕该处理室中的基板布置，以便防止过量的颗粒40污染基板。
[0127] 图3是根据本发明的、设置在形成处理室组件46的组件结构44上的表面纹理42的图示侧视图或截面图。
[0128] 组件结构44可以是任何适当的形式和形状，以被布置在基板处理室中。组件结构44具有组件表面48。
[0129] 表面纹理42通过增材制造，特别是通过3D打印、选择性激光烧结、直接金属沉积和激光增材制造而被形成在组件表面48的顶部上。
[0130] 表面纹理42包括具有多层结构的三维纹理元素50。如图3中示意性示出的每个纹理元素50都由四个层52a、52b、52c以及52d组成。
[0131] 层52a被直接施加到组件表面48。层52b被施加在层52a的顶部上。层52c被施加在层52b的顶部上。顶层52d被施加在层52c的顶部上。层52a、52b和52c的宽度54近似恒定。顶层52d的宽度56大于宽度54。
[0132] 特别地，层52a、52b、52c以及52d能够被形成为线。因而，形成了由至少两个纹理元素50和组件表面48的其余未覆盖部分划界或界定的空腔58或凹部59。
[0133] 由于宽度56大于宽度54，所以由层52d划界的进口开口60具有宽度62，该宽度显著小于由紧挨彼此布置的两个纹理元素50的相应层52a、52b和52c所限定的宽度64。因此，空腔42的横截面大于由开口60限定的区域的横截面。因而，过量的颗粒40能够易于被固位或捕获在纹理元素50之间。
[0134] 图4示出了穿过处理室组件46截取的截面的显微图像。大致任意的组件结构44具有组件表面48，三个纹理元素50被形成在该组件表面48上。它们的形状大致对应于如图3中示意性所示的纹理元素50的形状。
[0135] 三个纹理元素50具有多层结构，并且也由四个层52a、52b、52c以及52d组成。顶层52d的宽度64约为810μm。在图像的右下角指示了这张照片的比例。紧挨彼此布置的两个纹理元素50的中心之间的距离66约为1300μm。宽度64约为640μm。
[0136] 图5示出了增材制造设备的一种替选方案。该设备基于所谓的粉末床技术。
[0137] 设备68包括建造室70，该建造室70具有由可移动建造平台74的上侧限定的底部72。底部72和
侧壁76限定了建造室70。建造室70在其顶侧处是敞开的。
[0138] 粉末室78紧挨建造室70布置。粉末室78也具有由可移动平台82限定的底部80。
[0139] 粉末室78也由周围的侧壁76和底部80限定。粉末室78被填充有粉末形式的纹理材料84。
[0140] 设备68还包括
激光器86，该激光器86用于发射能够激光束90形式的激光
辐射，其能够通过偏转装置92横跨建造室70的顶表面而被偏转。
[0141] 能够制造三维目标94，从其承载粉末形式的
单层纹理材料84的最向上
位置中的平台74开始。
[0142] 通过横跨该粉末层扫描激光束90，粉末被加热并熔融，并且因而形成
固化的目标层94。在待建造的第一层目标94已经固化后，平台74平行于重力方向向下移动与一层目标94的厚度相对应的距离。
[0143] 平台82在与重力方向相反的方向上向上移动，使得位于粉末室78中的纹理材料84的一部分从粉末室78中逸出。辊96使逸出的粉末在将建造室70与粉末室78分开的侧壁76上移动，并由于平台74的向下移动而填充建造室70顶部上的间隙。因而，建造室70再次完全填充有粉末状纹理材料84。
[0144] 在下一步骤中，激光束90能够横跨粉末状纹理材料84的顶层扫描，以用于如上所述地固化粉末状纹理材料84。
[0145] 这一过程通过在另一个物体上形成一个固化层而持续形成三维目标94。
[0146] 三维目标94能够为任何形状。特别地，三维目标94能够被用于在组件结构44的顶部上制造如图3和图4中所示的表面纹理42。为此，组件结构44被布置在平台74上，并且如接合图5针对目标94所述地建造表面纹理42。
[0147] 在图6中图示地示出在组件结构44的顶部上产生表面纹理42的替选方式。这是激光增材制造的示例，也称为
激光熔覆。
[0148] 图6示出了通过激光熔覆进行激光增材制造的设备98的必要部分。
[0149] 图6示出了穿
过喷嘴110的横截面图，喷嘴110具有中心限制开口102，激光束104通过透镜106穿过该中心限制开口102聚焦在组件表面48(也称为建造平面)上。圆锥形喷嘴开口108同心地围绕开口102。该圆锥形喷嘴开口108被设置用于将粉末形式的纹理材料84施加到组件结构44上。另一圆锥形喷嘴开口110同心地围绕喷嘴开口108。该另一圆锥形喷嘴开口110被用于施加护罩气体，以屏蔽由如图6中的虚线所示的
焊接区域114。
[0150] 激光束104熔融粉末状的纹理材料84，使得热液体纹理材料186被形成在焊接区域114中。随着喷嘴100在组件表面48上移动，纹理材料116冷却，并且以焊珠118的形式固化，以形成表面纹理层42。
[0151] 喷嘴100还包括围绕喷嘴开口110的至少一个冷却通道120，穿过该冷却通道120引导
冷却液，以便避免由于焊接区域114中的高温而导致的对喷嘴110的任何损伤。
[0152] 通常，根据本发明，结合图5和图6中所述的两种技术能够被用于形成表面纹理。然而，结合图5所述的粉末床技术当前存在限制可能尺寸的
缺陷。相反，激光熔覆通常没有关于尺寸的限制。
[0153] 纹理材料优选地为钛、铝或不锈钢。纹理材料也可能为不同金属或金属合金的粉末的混合物。
[0154] 粉末具有球形形状，其平均粒径在约30μm至约70μm，优选为约60μm。
[0155] 组件结构44也优选地由金属或金属成分制成，诸如不锈钢、铝或钛。也能够考虑任何金属成分或合金。
[0156] 图7示出了穿过处理室组件46的组件结构44的横截面图。组件结构44通常能够为任何形式。优选地，组件结构44限定环。
[0157] 组件结构44具有能够对其施加表面纹理的组件表面48。
[0158] 为了提供明确的表面122，组件表面48可被部分地机械加工，以形成如图8中所示的限定彼此垂直或彼此平行地延伸的平面的表面122、124、126以及128。或者，作为替选方案，组件结构44可以如图8中所示被原始地设置，使得在施加表面纹理42之前不需要机械加工。
[0159] 在下一步骤中，表面122、124、126以及128能够被上述表面纹理42覆盖。应注意，表面122、124、126以及128能够被表面纹理42完全覆盖。
[0160] 在一定数量的使用循环之后，能够容易地去除表面纹理42而无需修改所述表面122、124、126和128中的任何一个表面。因而，能够以明确的方式翻新处理室组件46。
[0161] 因为表面纹理42被施加到组件结构44上而无需对其进行修改，所以通常不限制对这样的处理室组件46的翻新循环的数量。
[0162] 图10示出了在其上形成有表面纹理42的处理室组件46的顶视图的图示细节。
[0163] 表面纹理42包括由直线形成的多个纹理元素50。纹理元素50包括多个平行的串130。此外，提供了多个平行的串132。串130和132被布置成大致彼此垂直地交叉。
[0164] 一方面是串130之间，另一方面也是串132之间的距离66优选地约为1000μm。取决于宽度54和56，距离66能够变化。激光熔覆允许在从约0.5mm至约15mm的范围内的珠宽度。因此，相应地调整距离66，以便在彼此平行地延伸的纹理元素50之间，特别是在纹理元素50的顶层52d之间具有剩余间隙，如结合图3所示和所述。
[0165] 图11示出了这种表面纹理42的细节的显微图像，其中多个串130和132彼此相交或交叉。纹理元素50被布置成使得形成凹部134，所述凹部134由在该顶视图中可见的两个串130、两个串132和组件表面48界定或划界。开口60也是可见的。
[0166] 图12示出了沿线12-12穿过图11中所示的处理室组件46的截面图。在图12的右下部分示出了比例。紧挨彼此布置的纹理元素50之间的距离66约为1500μm。
[0167] 所述纹理元素50中的每一个纹理元素都由四个层52a、52b、52c以及52d组成。
[0168] 开口60由顶层52d划界，并且允许直接触及到未修改的组件表面48。
[0169] 图13图示地示出纹理元素50的可替选布置。纹理元素50以被应用到以之字形布置的多个串130和132被施加到组件表面48。取决于相应的串130、132的宽度，一方面是串130，另一方面是串132的边缘的接触点之间的距离在从约0.5mm至2mm的范围内。
[0170] 图13中示意性地示出的布置也允许对由串130和132以及组件表面48所划界的空腔形成开口60。
[0171] 图14示出了处理室组件46的实施例的另一图示顶视图。表面纹理42由每个都具有波浪形式的多个串130和132形成。串130和132彼此接触，以便使由串130和132以及组件表面48划界的空腔58形成开口60。串130和132的接触点之间的距离136优选地在约0.5mm至约2.5mm的范围内。距离133通常取决于相应的串130和132的宽度。
[0172] 图10、图13和图14中的示意性布置仅作为示例示出。能够设想用于形成空腔58或凹部59的其它布置。
[0173] 图10、图13和图14中所示的示意图中的串130和132的宽度不是按比例的。应注意，宽度取决于用于将这些表面纹理42施加至组件结构44的相应增材制造处理。图10、图13和图14仅被用于通过示例示出线的定向，特别是串130、132是否为笔直、之字形、圆形或波浪形结构。
[0174] 图15示出了具有基板140的基板处理室138的图示示意图。基板140被环142形式的处理室组件46围绕。环42形成用于基板处理室138的处理套件144的一部分。应注意，也能够考虑适合作为下面进一步描述的保护元件的处理室组件46的任何其它设计。处理室组件46被设计成环形屏蔽元件146的形式，该环形屏蔽元件146形成被布置成围绕基板140的屏蔽布置148的一部分，以用于粘附过量颗粒40。
[0175] 基板140被用于制造例如晶片、芯片或管芯。基板能够通过辐射被纹理化，并覆盖有导电和非导电材料层。特别地，基板140可以通过物理气相沉积(PVD)和/或化学气相沉积(CVD)进行处理。此外，也能够将材料层溅射到基板140上。
[0176] 环形处理室组件46被用于固位在处理基板140期间生成的过量颗粒40。为了避免由这些过量颗粒40对基板140的污染，处理室组件46必须不时更换。如果处理室组件46过载了过量颗粒40，则可以使用化学药剂对其进行清洁，以便从处理室组件46去除过量的颗粒40。
[0177] 如上所述，在清洁处理室组件46的一定数量的循环之后，能够使用新的或翻新的处理室组件46来替换被污染、损坏和/或老化的处理室组件46。例如，在通过机械加工去除整个表面纹理42来对其进行翻新之前，能够对处理室组件46进行大约十次清洁循环。
[0178] 图16示出了如图15中图示示出的环形处理室组件46的图像。环形处理室组件46形成了围绕待在基板处理室138中处理的基板的屏蔽布置148的屏蔽元件146。
[0179] 处理室组件46包括在图16中的处理室组件46的在图17、图18和图19中所示的放大图像中仍可见的组件表面48。另外，被施加至图10中所示的布置的组件表面48的串130和132清楚可见。
[0180] 关于图21和图22，处理室组件46的另一实施例被设计成盖环150的形式。盖环150为环形，其高度152显著小于由贯通开口156限定的最大内半径154。
[0181] 最大外半径158相对于由盖环150限定的纵轴160之间的差异显著小于最大内半径154的50％。
[0182] 盖环150具有关于纵轴160旋转对称的形状。
[0183] 如图22中示意性地所示，表面纹理42被施加至盖环150的表面的一部分。盖环150限定背离纵轴160的外表面区段162。此外，盖环150具有横向表面区段164和内表面区段166。横向表面区段164是平面的，并且相对于纵轴160垂直地延伸。内表面区段166指向纵轴
160凸起弯曲。
[0184] 外表面区段162和横向表面区段164经由指向大致背离纵轴160的凸起弯曲的连接段而被连接。
[0185] 另一横向表面区段168平行于横向表面区段164延伸，并且被形成为盖环150的下壁侧上的凹部的底部。
[0186] 从外表面区段162上的盖环150的下边缘170开始，经由横向表面区段164到内表面区段166，施加连续的表面纹理42。此外，表面纹理42也被施加到横向表面区段168。
[0187] 关于图23和图26描述了处理室46的另一实施例，并且其被形成为屏蔽布置148的杯形外部进给支撑件172。该杯形外部进给支撑件172也关于纵轴160旋转对称地形成。该杯形外部进给支撑件172包括贯通开口156并具有凹凸的外表面区段162。
[0188] 贯通开口156的在杯形外部进给支撑件172的底端174处的最大内半径154显著大于其与底端174处的最大外半径158之间的差值，该差值限定了壁厚176。
[0189] 通过从杯形外部进给支撑件172的顶侧延伸，两个
盲孔178平行于纵轴160延伸到杯形外部进给支撑件172的环形主体180中。
[0190] 为了粘附过量的颗粒40，如上所述，整个外表面区段162都支承表面纹理42。
[0191] 处理室组件46的另一实施例被设计成沉积环182的形式，其也具有沿着旋转对称的沉积环182的纵轴160延伸的贯通开口156。
[0192] 沉积环182的宽度184由最大外半径158和最大内半径154之间的差值限定。最大内半径154约比宽度184大五倍。
[0193] 沉积环182限定了由沉积环182的下侧上的凹部的底部形成的凹凸横向表面区段160。为了粘附过量颗粒40，所述横向表面区段168支承或支撑上述表面纹理42中的任何一个形式的表面纹理42。
[0194] 另一处理室组件46被设计成屏蔽布置148的内屏蔽件186的形式，并且关于图30至图37进行描述。
[0195] 内屏蔽件168的主体具有包括在其外表面上的向
外延伸的凸缘190的套管188的形状。贯通开口156沿着纵轴160延伸，使得壁192大致同心地围绕纵轴160。壁厚176由内屏蔽件168的最大外半径158和贯通开口156的最大内半径154之间的差值限定。
[0196] 平行于纵轴160延伸的通孔形式的多个紧固开口194和背离纵轴160敞开的凹部形式的多个紧固开口194和196绕凸缘190的周边均匀地分布。
[0197] 内屏蔽件168具有指向纵轴160的内表面区段166，该内表面区段166被如上所述的表面纹理42覆盖，用于粘附过量颗粒40。
[0198] 如图36和图37中示意性所示，被施加在内屏蔽件186的内表面区段166上的表面纹理42特别可以包括两个层，这两个层绕套管188的上边缘和下边缘连续。此外，表面纹理42的第二层可在套管188的壁192包括贯通开口和/或凹部的区域中包括凹部。
[0199] 处理室组件46的另一实施例被设计成下屏蔽件198的形式，该下屏蔽件198被形成为具有壁192的套管，该壁192同心地围绕由下屏蔽件198的贯通开口156限定的纵轴160。
[0200] 套管188的上边缘限定U形凹部200或环形凹槽，该U形凹部200或环形凹槽包括关于彼此垂直地延伸的三个侧壁表面区段。套管状壁192的内表面区段166延伸U形凹部200的外壁区段。内表面区段166和凹部200的内壁表面两者都支撑或支承至少一个上述类型的表面纹理42。
[0201] 为了翻新处理室组件46，去除表面纹理42，使得如图41中示意性地所示的环形处理室组件结构44保持不变。在去除受污染的表面纹理42之后，如上所述，将新的表面纹理施加到内表面区段166上的下屏蔽件198和凹部200的内表面区段。
[0202] 屏蔽布置148的实施例包括例如如图42中示意性所示的下屏蔽件198、覆盖下屏蔽件198和基架202之间的空间的盖环150，该基架202用作快
门片204的支承元件。
[0203] 上屏蔽件206部分地掩蔽下屏蔽件198的内表面区段166的一部分。
[0204] 上屏蔽件206通过屏蔽间隔件208安装至下屏蔽件198，该屏蔽间隔件208支承安装有另一间隔件212的转接器屏蔽件210，该另一间隔件212承载上屏蔽件206的上边缘。
[0205] 关于图43，屏蔽布置148的另一实施例特别包括内屏蔽件186，其通过夹紧屏蔽件214安装至下屏蔽件198。内屏蔽件186遮蔽下屏蔽190的50％以上。
[0206] 下屏蔽件198的下边缘被也部分覆盖沉积环182的盖环150部分地围绕。
[0207] 屏蔽布置148的另一实施例包括处理室组件46，该处理室组件46限定部分地重叠沉积环182的盖环150形式的屏蔽元件。沉积环182具有环状凹槽或凹部200，其限定局部平面并部分凹形的凹槽底部。凹槽底部朝着部分重叠凹部200的盖环150的边缘背离沉积环。凹部200支撑上述任何类型的表面纹理42。此外，盖环150的外侧，即外表面区段162、横向区段164、内表面区段和横向区段168支承上述任何类型的表面纹理42，以便形成用于捕捉基板处理室138中的过量颗粒的捕捉元件。
[0208] 屏蔽布置148的所述实施例可在基板处理室138中使用，在该基板处理室中，通过物理蒸汽沉积制造晶片、芯片和管芯形式的基板140。
[0209] 如上文进一步详述的，处理室组件46能够为任何形式。能够视需要通过完全去除在组件结构44的组件表面48上形成的表面纹理42，并且通过由增材制造形成新表面纹理42翻新处理室组件46。
[0210] 附图标记列表
[0211] 10 处理室组件
[0212] 12 组件结构
[0213] 14 外表面
[0214] 16 表面纹理
[0215] 18 凹部
[0216] 20 突起
[0217] 22 电子束
[0218] 24 空腔
[0219] 26 开口
[0220] 28 宽度
[0221] 30 宽度
[0222] 32 线
[0223] 34 涂层
[0224] 36 厚度
[0225] 38 外表面
[0226] 40 颗粒
[0227] 42 表面纹理
[0228] 44 组件结构
[0229] 46 处理室组件
[0230] 48 组件表面
[0231] 50 纹理元素
[0232] 52 层
[0233] 54 宽度
[0234] 56 宽度
[0235] 58 空腔
[0236] 59 凹部
[0237] 60 开口
[0238] 62 宽度
[0239] 64 宽度
[0240] 66 距离
[0241] 68 设备
[0242] 70 建造室
[0243] 72 底部
[0244] 74 平台
[0245] 76 侧壁
[0246] 78 粉末室
[0247] 80 底部
[0248] 82 平台
[0249] 84 纹理材料
[0250] 86 激光器
[0251] 88 激光辐射
[0252] 90 激光束
[0253] 92 偏转装置
[0254] 94 目标
[0255] 96 辊
[0256] 98 设备
[0257] 100 喷嘴
[0258] 102 开口
[0259] 104 激光束
[0260] 106 透镜
[0261] 108 喷嘴开口
[0262] 110 喷嘴开口
[0263] 112 护罩气体
[0264] 114 焊接区域
[0265] 116 纹理材料
[0266] 118 珠
[0267] 120 冷却通道
[0268] 122 表面
[0269] 124 表面
[0270] 126 表面
[0271] 128 表面
[0272] 130 串
[0273] 132 串
[0274] 134 凹部
[0275] 136 距离
[0276] 138 基板处理室
[0277] 140 基板
[0278] 142 环
[0279] 144 处理套件
[0280] 146 屏蔽元件
[0281] 148 屏蔽布置
[0282] 150 盖环
[0283] 152 高度
[0284] 154 半径
[0285] 156 贯通开口
[0286] 158 半径
[0287] 160 纵轴
[0288] 162 外表面区段
[0289] 164 横向表面区段
[0290] 166 内表面区段
[0291] 168 横向表面区段
[0292] 170 下边缘
[0293] 172 杯形外部进给支撑件
[0294] 174 底端
[0295] 176 壁厚
[0296] 178 盲孔
[0297] 180 主体
[0298] 182 沉积环
[0299] 184 宽度
[0300] 186 内屏蔽件
[0301] 188 套管
[0302] 190 凸缘
[0303] 192 壁
[0304] 194 紧固开口
[0305] 196 紧固开口
[0306] 198 下屏蔽件
[0307] 200 凹部
[0308] 202 基架
[0309] 204 快门片
[0310] 206 上屏蔽件
[0311] 208 屏蔽间隔件
[0312] 210 转接器屏蔽件
[0313] 212 间隔件
[0314] 214 夹紧屏蔽件
