不挥发性存储器在取消电源后仍能保持存储的数据。这在许多不同种类的 计算机和其它电子设备中是必不可少的或者起码是非常期望的。通常的一种不 挥发性存储器是可编程只读存储器(“PROM”)，它利用诸如熔丝、反熔丝之类 的字线/位线交叉点元件和诸如浮置栅雪崩注入金属氧化物半导体(“FAMOS”) 晶体管之类的俘获电荷器件来存储逻辑信息。PROM一般是不可再编程的。
2001年4月10日颁发给赖兴格尔(Reinsinger)等人的美国专利(美国专 利号：6,215,140)所披露的利用电容器中二氧化硅层的击穿来存储数字数据的 一种PROM单元就是一个例子。赖兴格尔(Reinsinger)等人所披露的基本PROM 就是利用一个氧化物电容器和一个结形二极管作为交叉点元件组合而成。一个 完整的电容器代表逻辑值0，一个电击穿电容器代表逻辑1。二氧化硅层的厚度 调节到能够获得所需要的性能规范。
制作各种非挥发性存储器所采用的各种工艺在改进方面普变落后于广泛使 用的工艺(如先进的CMOS(互补金属氧化物半导体)逻辑工艺)的改进。例 如，如果要制作高压发生电路所需要的各种特殊区域和结构、三阱、浮置栅、 ONO层、以及这种器件中通常看到的特殊源和漏结，象快闪EEPROM(电可 擦除只读存储器)那样的器件工艺所需要的光刻次数要比标准的先进CMOS逻 辑工艺多30％。相应地，快闪器件的制作工艺要落后于标准的先进CMOS逻辑 工艺一到两代，而每块大圆片的成本要比后者贵30％左右。作为另一个例子， 制作反熔丝的工艺必须适合于制作各种反熔丝结构和高压电路，但该工艺同样 比标准的先进CMOS工艺落后大约一代。

本发明给出了一个与CMOS兼容的单层多晶硅非挥发性存储器单元和阵 列，以及编程电路和与之相关联的方法。
涉及的相关申请：本文所提出的发明，是2001年12月17日提出的美国 专利申请(申请号10/024,327)和2001年9月18日提出的美国专利申请(申 请号09/955,641)的部分继续。是根据35U.S.C.(美国法典)第120节规 定，对上述各专利申请中权利要求的进一步阐述并与其合成一体的。
本发明的内容是：一种用于存储器单元编程的设备，存储器单元包含一个 选择晶体管和一个数据存储元件，上述的选择晶体管有一个栅与选择字线相连， 源与上述的数据存储元件的第一端点相连，漏与列位线相连，其特征是上述设 备包括：
列电流控制晶体管连接到上述列位线；
字线解码器通过上述选择字线连接到上述选择晶体管的栅，上述字线解码 器提供一个输出信号给上述选择晶体管来激活上述选择晶体管；
一个可调电压发生器提供一个可变电压输出，一个高电压电平转换器通过 行字线连接到上述数据存储元件的第二端点，上述高电压电平转换器连接到上 述可调电压发生器并且实施把上述变化电压输出加到上述行字线。
本发明的内容中：所述的高电压电平转换器设备是由上述字线解码器的上 述输出信号激活的。
本发明的内容中：所述的数据存储元件是一个MOS(金属氧化物半导体) 电容器。
本发明的内容中：所述的数据存储元件包含一个构成上述第二端点的传导 结构，一个在上述传导的下面作为数据的物理存储的超薄介质，一个在超薄介 质和传导结构下形成上述第一端点的掺杂半导体区域。
本发明的内容中：所述的列电流控制晶体管设备是由固定列电压发生器控 制的，所以上述列电流控制晶体管允许电流在上述列位线上流动。
所述的数据存储元件是通过在上述第一终端和第二终端之间加电压击穿上 述超薄介质来编程的。
本发明的另一内容是：一种用于存储器单元编程的设备，存储器单元包含 一个选择晶体管和一个数据存储元件，上述选择晶体管的栅连接选择字线，源 连接上述数据存储元件的第一终端，漏连接列位线，其特征是上述设备包括：
列电流控制晶体管连接到上述列位线，
一个可调栅压发生器提供可变电压输出，
栅电平转换器通过上述选择字线连接到上述选择晶体管的栅，
上述栅电平转换器连接到上述可调栅压发生器，并且加上述可变电压输出 到上述选择字线，
字线解码器提供一个输出信号到上述栅电平转换器来使上述可变输出电压 被加到上述选择字线上，
一个高压电平转换器通过一个行字线连接到上述数据存储元件的第二终 端，上述高压电平转换器给上述行字线加一个固定的高压。
所述的设备中，上述高压电平转换器是由上述字线解码器的输出信号激活 的。
所述的设备中，数据存储元件是一个MOS(金属氧化物半导体)电容器。
所述的设备中，数据存储元件包括：一个传导结构构成上述第二个终端， 一个在上述传导的下面用作数据的物理存储的超薄介质，一个在超薄介质和传 导结构下形成上述第一终端的掺杂半导体区域。
所述的设备中，所述的列电流控制晶体管设备，是由固定列电压发生器控 制的，所以上述列电流控制晶体管允许预先确定的固定电流在上述列位线上流 动。
所述的数据存储元件，是通过在上述第一终端和第二终端之间加电压击穿 上述超薄介质来编程的。
本发明的另一内容是：一种用于存储器单元编程的设备，存储器单元包含 一个选择晶体管和一个数据存储元件，上述选择晶体管的栅连接选择字线，源 连接上述数据存储元件的第一终端，漏连接列位线，其特征是上述设备包括：
字线解码器通过上述选择字线连接到上述选择晶体管的栅，上述字线解码 器提供给上述选择晶体管一个输出信号来激活上述选择晶体管，
一个可调列电压发生器提供一个可变电压输出，
一个高压电平转换器通过编程行字线连接到上述数据存储元件的第二终 端，上述高压电平转换器加一个固定高压到上述编程字线；
列电流控制晶体管连接到上述列位线，上述列电流控制晶体管的栅连接到 上述可调电压发生器来接受上述可变电压输出。
所述设备中：所述高压电平转换器，是由上述字线解码器的上述输出信号 激活的。
所述设备中的数据存储元件，是一个MOS(金属氧化物半导体)电容器。
所述设备中的数据存储元件，包括一个构成上述第二个终端的传导结构， 一个在上述传导的下面作为数据物理存储的超薄介质，一个在超薄介质和传导 结构下形成上述第一终端的掺杂半导体区域。
所述的数据存储元件，是通过在上述第一终端和第二终端之间加电压击 穿上述超薄介质来编程的。
本发明的另一内容是：一种用于存储器单元编程的方法，存储器单元包 含一个选择晶体管和一个数据存储元件，上述选择晶体管的栅连接选择字线， 源连接上述数据存储元件的第一终端，漏连接列位线，其特征是上述方法包 括：
允许电流流过上述列位线；
开启上述选择晶体管，并且通过编程行字线给上述数据存储元件的第二 终端提供一个可变电压，上述可变电压通常用来控制上述数据存储元件 的编程电流。
所述的方法中，上述选择晶体管是在上述可变电压输出提供给上述编程 行字线的同时开启的。
本发明的另一内容是：一种用于存储器单元编程的方法，存储器单元包 含一个选择晶体管和一个数据存储元件，上述选择晶体管的栅连接选择字线， 源连接上述数据存储元件的第一终端，漏连接列位线，其特征是上述方法包 括：
允许电流流过上述列位线；
通过编程行字线给上述数据存储元件的第二终端提供一个高压；
通过上述选择字线给上述选择晶体管的栅提供一个可变电压，上述可变 电压通常用来控制上述数据存储元件的编程电流。
所述的方法中，上述可变电压是在上述高压提供给上述第二终端的同时应 用与上述选择晶体管的。
本发明的另一内容是：一种用于存储器单元编程的方法，存储器单元包含 一个选择晶体管和一个数据存储元件，上述选择晶体管的栅连接选择字线，源 连接上述数据存储元件的第一终端，漏连接列位线，其特征是上述方法包括：
开启上述选择晶体管，
通过编程行字线给上述数据存储元件的第二终端提供一个高压， 调节通过上述列位线的电流来控制上述数据存储元件的编程电流。
所述的方法中，调节电流流量是列电流控制晶体管来完成的。
所述的方法中，上述列电流控制晶体管是被一个可调列电压发生器调节的。
附图说明
图1采用本发明的一种存储器阵列的部分电路示意图；
图2图1所示的一部分存储器阵列的部分布局图；
图3对应于图2的部分存储器阵列的集成电路结构的断面图；
图4图3中集成电路的变种结构的断面图；
图5采用本发明的另一种存储器阵列的部分电路示意图；
图6图5所示部分存储器阵列的部分布局图；
图7对应于图6的部分存储器阵列的集成电路结构的断面图；
图8电压值表；
图9电压值表；
图10电压值表；
图11半导体存储器阵列的其中一种结构的具体原理图；
图12在图11中所示的存储器阵列的部分布局图；
图13半导体存储器的方框图；
图14图11所示存储器阵列的电原理图，带有使用可变字线电压的编程 电路；
图15图11所示存储器阵列的电原理图，带有使用可变选择晶体管电压 的编程电路；
图16带有使用可变电流控制的编程电路的图11所示存储器阵列的原理图。

给出了编程和读出一个存储器单元的的编程电路和方法。一种具有在超薄 介质(如栅氧化层)周围构成的数据存储元件的半导体存储单元被用于存储信 息，其操作方法是给超薄介质加应力出现击穿(软击穿或硬击穿)来建立存储 器单元的漏泄电流电平。存储器单元通过检测单元吸收的电流来读出。在当今 的先进CMOS逻辑工艺中通常会使用一种合适的超薄介质(比如说约50埃厚 或50埃厚以下的高质量栅氧化层)。这种氧化层通常的形成方法有淀积、硅有 源区的氧生长、或者它们的组合工艺。其它一些合适的介质包括氧化物-氮化 物-氧化物复合介质、化合氧化物等。
下面详细说明中，介绍了三种不同具体装置的存储器单元。这里所介绍的 编程方法和电路适用于所有的三种单元。此外，给出了大量的具体细节以便对 本发明的具体装置有一个透彻的理解。然而，熟悉相关工艺的人将会认识到本 发明在没有一个或多个具体细节的情况下，即采用其它的方法、元件、材料等 就可以实施。另外，为了避免本发明的某些方面被掩盖，对一些大家所熟知的 结构、材料或操作原理就不再详述或图解说明。
整个详细说明中提到的“一个具体装置”或“某个具体装置”表示与该具 体装置关联的具体特点、结构或特性至少包含在本发明的一个具体装置中。因 此，在整个详细说明中的各处所出现的“在一个具体装置中”或“在某个具体 装置中”等措词不一定全指同一个具体装置。而且，具体的特点、结构或特性 可以在一个具体装置或多个具体装置中以任何合适的方式结合在一起。
首先，图1-13中给出了存储器单元和阵列的详细描述。接着，图14-16给 出了编程电路和方法的详细描述。
图1中的示意图给出了由多个这样的存储器单元构成的一个存储器阵列100 的4×4部分的例子。  图1给出了16个存储器单元，每一个单元有一个MOS (金属氧化物半导体)晶体管和一个MOS半晶体管。例如，在第1行R1和第 1列C1的交叉点的存储器单元有一个n沟MOS晶体管115，它的栅极与行线R1 连在一起，它的源极与源线S1连在一起，它的漏极与MOS半晶体管111的一 个端连在一起。
这里的MOS晶体管115也称为选择晶体管，用来“选择”一个特定的存 储器单元用于编程或读出。如下所述，在编程步骤中，给选择晶体管和MOS 半晶体管111加一个电压来击穿MOS半晶体管111的栅氧化层。然而，击穿选 择晶体管的栅氧化层是不期望的。因此，在某些替代的具体装置中选择晶体管 的栅氧化层比MOS半晶体管111的要厚一些。另外或者换一种方法，选择晶体 管可以用一种更能抗击穿的器件来代替。
MOS半晶体管111的栅极与列线C1连接在一起。图1中给出的其它存储 器单元由下面的一些半晶体管一晶体管对构成：112和116，113和117，114和 118，125和121，126和122，127和123，128和124，131和135，132和136， 133和137，134和138，145和141，146和142，147和143，以及148和144。
MOS半晶体管的工作原理如下：在编程或读出时，给栅极加上一个正电压 (对p-型有源区来说)，栅极是电容的一个端。栅极起电容的一个板极的作用， 同时也使栅极的下面形成一个n形反型层。反型层起电容的另一个板极的作用， 并与源/漏区一起构成电容的第二个端。
在图1的存储器阵列100中使用半晶体管型数据存储元件是有利的，因为 半晶体管可用许多常规的MOS和CMOS工艺制作而不需添加任何掩膜步骤。 然而，如果需要，也可使用其它种类的超薄介质数据存储元件。例如，电容型 数据存储元件的好处是可在任一个方向上编程，而且当给超薄介质加应力时它 的电阻要小一些，但在某些工艺中需要增加一次掩膜步骤。图3为半晶体管数 据存储元件的截面图，图4为电容型数据存储元件的截面图。
虽然只给出了存储器阵列100的4×4部分，但实际上当用比如说先进的0.13 μmCMOS逻辑工艺制作时，这样的存储器阵列包含有大约1000兆位量级的 存储器单元。随着CMOS逻辑工艺的进一步改进还可实现更大的存储器。存储 器100实际上被组织成一些字节、页面和冗余行或者列(未示出)，这种组织可 用你所需要的任何方式进行。在工艺界有许多合适的存储器组织结构是大家所 熟知的。
图2示出的是存储器阵列100一部分的局部布局图200。图3为一个例证 性MOS集成电路300的断面图。该图示出了一些主要的结构方面，根据图2 的布局图，这些结构对应于由晶体管-半晶体管对115和111、121和125构成 的存储器单元对。图2的布局图适合于比如说先进CMOS逻辑工艺。“MOS” 这个词在字面上的意思是金属-氧化物-硅。虽然字母“M”表示“金属”栅结 构、字母“O”表示氧化物，但MOS这个词语通常理解为适用于任何栅材料， 包括掺杂多晶硅、其它良导体以及二氧化硅以外的各种不同的栅介质。这个词 语在本说明中就是这样用的。例如，介质可以是任何一种介质，比如氧化物或 氮化物，它在加上一段时间的电压时就会发生硬击穿或软击穿。在一个具体装 置中，使用了约50埃厚的热生长栅二氧化硅。
存储器阵列100最好是采用栅格方式布局，使列线(如C1和C2)与行线(如 R1，R2，R3和R4)及扩散源线垂直。为形成氧化物隔离结构，包括氧化物沟槽302 和314(图3)和刻出有源区如313(图3)，使用了具有图形213(图2)的有 源区掩膜版进行光刻。有源区将包括各种晶体管、半晶体管和存储器阵列的扩 散源线。位于行线R1和列线C1交叉点的MOS半晶体管111和MOS晶体管115 和位于行线R2和列线C1交叉点的MOS半晶体管125和MOS晶体管121是在 p阱有源区313以下面的方式形成的。
在形成超薄栅氧化层312后淀积和掺杂多晶硅。然后用栅掩膜版光刻图形。 栅掩膜版包含的图形有：半晶体管111，125的栅极311和301的图形211、214、 221和224以及(未给出的)半晶体管112，126和其它半晶体管的栅极；和行 线R1和R2的R1和R2图形，这些图形也起选择晶体管115、121、116和122(以 及其它选择晶体管)的栅极的作用。各种源区和漏区用n型轻掺杂沟道 (“NLDD”)工艺步骤(注入、隔离、和n+源/漏注入)形成，制作出n+区306、 308和310。n+区308也是扩散源线的一部分。用包括图形210、215、220和 225(图2)的接触掩膜版形成栅极301和311(图3)和其它栅极(未给出) 的接触通孔。金属掩膜版包括标有C1和C2(图2)的虚线图形，用于形成如C1 和C2那样的列线，这些列线与多晶硅行线(如R1，R2，R3和R4)及扩散源线 垂直。存储器100中的其它晶体管-半晶体管对用同样的方法同时形成。
图4所示是一个说明性MOS集成电路400的主要结构的断面图。断面图400 与图3的断面图300类似，只是图3中的半晶体管125和111被另一种超薄介 质数据存储元件，即电容器425和411所代替。位于行线R1和列线C1交叉点 的电容器411是通过多晶硅栅311形成的。它是通过用图形210刻出的金属接 触来实现接触的，并覆盖在栅氧化层312和深扩散n+区410上面。同样，位 于行线R2和列线C1交叉点的MOS电容器425是通过多晶硅栅301形成的，它 是通过用图形215刻出的金属接触来实现接触的，并覆盖在栅氧化层312和深 扩散n+区406上面。
n+区406和410可让电容器425和411相对于图3的半晶体管125和111 具有阻值非常低的导电态，但这要取决于传导电流的反型层的建立。电容器425 和411的另一个优点是它们可通过任一个方向流动的电流进行编程。电容器406 和410的一个缺点就是一般都需要通过增加一道光刻工艺和/或注入工艺来对市 场上的可利用工艺进行修改。例如，形成n+区406和410的合适技术包括在 淀积多晶硅柵之前使用的埋层n+注入，或者在淀积多晶硅和刻蚀之后进行侧 面注入扩散。虽然n+区406和410看来要比集成它们的掺杂区306和310扩 散得更深一些，但扩散的深度是可以按要求改变的。
图5所示的存储器阵列500就是存储器阵列100的一个变种。该图示出了 由存储器单元构成的一个更大的存储器阵列的任意4×4部分，每一个存储器单 元有一个MOS晶体管和一个MOS半晶体管。例如，位于第1行R1和第1列C1 的交叉点的存储器单元包括一个栅连接到行线R1、漏连接到第1列C1、源连接 到一个MOS半晶体管511的n沟MOS晶体管515。MOS半晶体管511的栅 端连接到源线S1。图1中所示的其它存储器单元是通过类似的半晶体管-晶体管 对构成的，它们是：512和516、513和517、514和518、521和525、522和526、 523和527、524和528、531和535、532和536、533和537、534和538、541 和545、542和546、543和547、544和548。
正如图1的存储器阵列的情况那样，在图5所示的存储器阵列中，可用MOS 电容器来代替MOS半晶体管。
图6所示为存储器阵列500的一部分的局部布局图600。图7给出了一个 说明性MOS集成电路700主要结构的断面图，根据图5的布局图，这些主要 结构对应于由晶体管一半晶体管对515和511、525和521构成的存储器单元对。 图6的布局图适合于比如说先进CMOS逻辑工艺。存储器阵列500最好是用一 种栅格方式布局，使列线(如C1和C2)与行线(如R1，R2，R3和R4)及源线 (如S1)垂直。用包括图形612、614、622和624(图6)的一块n+扩散和 有源区掩膜版进行光刻，形成氧隔离结构和有源区如710(图7)。氧隔离结构 包括氧化物沟槽704 (图7)；有源区将包括存储器阵列的各种晶体管和半晶体 管。位于行线R1和列线C1交叉点的MOS半晶体管511和MOS晶体管515以 及位于行线R2和列线C1交叉点的MOS半晶体管521和MOS晶体管525是在 p阱有源区710以下面的方式形成的。形成一层超薄栅氧化层702后进行多晶 硅淀积和掺杂。其图形是用具有图形R1，S1和R2的栅掩膜版光刻出的，这些图 形结构用作选择晶体管515、525、516和526以及半晶体管511、521、512和 522的栅。各个源区和漏区通过使用n型轻掺杂沟道(“NLDD”)工艺步骤(注 入、隔离和n+源/漏注入)来形成，制作出n+区712、714、716和718(图7)。 使用一块具有图形610、616、620和626(图6)的接触掩膜版进行光刻形成漏 712和718(图7)以及到其它漏(未给出)的接触通孔。金属掩膜版包括标 有C1和C2(图6)的虚线图形，用来形成列线(如C1和C2)，列线与多晶硅行 线(如R1、R2、R3和R4)以及多晶硅源线(如S1)垂直。存储器500中的其它 晶体管-半晶体管对用同样的方法同时形成。
现在参照图8所示的说明性电压来说明存储器阵列100的工作原理。需要 理解的是这些电压是说明性的，在不同的应用中或当使用不同的工艺技术时， 很可能就要使用不同的电压。在编程时，存储器阵列100中的各个存储器单元 就暴露在四种可能的电压组合的一种情况下，这些电压表示在图8的线801、 802、803和804上；写电压表示在线805、806、807和808上。
假定被选择的行和列(“SR/SC”)是R1和C1，用它来对晶体管115和半晶 体管111组成的存储器单元进行编程。正如线801上所示的那样，在行线R1上 的电压是2.5V，在源线S1上的电压是0V，足以使晶体管115导通，使晶体管 115的漏电压变成0V。在列线C1上的电压是7.0V，它在半晶体管111的两端 造成一个7V的电位差。半晶体管111中的栅氧化层212是设计成在这个电位 差下击穿，从而对存储器单元进行编程的。当半晶体管111被击穿时，获得的 导电通路有足够的电阻率来阻止晶体管115的栅氧化层212退化或击穿。作为 一个例子，在某些器件中，晶体管115的沟道电阻大约在10kΩ左右，而击穿 氧化层的电阻却大于100kΩ。
假定R1和C1是被选择的行和列，考虑一下这个选择对于位于被选择行和 未被选择列(“SR/UC”)的交叉点上的由晶体管116和半晶体管112所构成的 存储器单元的影响。正如线802上所示那样，在行线R1上的电压是2.5V，在源 线S1上的电压是0V，足以使晶体管116导通并使晶体管115的漏电压变成0V。 然而，在列线C2上的电压是0V，这会使半晶体管112的两端产生一个0V的电 位差。存储器单元不能编程。
假设R1和C1是被选择的行和列，考虑一下这个选择对于位于未被选择的 行和被选择的列(“UR/SC”)交叉点上的由晶体管121和半晶体管125构成的 存储器单元的影响。正如线803所示那样，行线R2上的电压是0V，源线S1上 的电压是0V，于是晶体管121不导通，而且晶体管121和半晶体管125之间的 节点浮置。在列线C1上的电压是7.0V，这使半晶体管125两端产生一个不到4V 的电位差。存储器单元不编程，而这个没有任何电流流动的不到4V的电位差 不足以使半晶体管125或晶体管121中的栅氧化层出现损伤或者衰降。
假定R1和C1是被选择的行和列，考虑一下这个选择对于位于未被选择的 行和未被选择的列(“UR/UC”)交叉点上的由晶体管122和半晶体管126所构 成的存储器单元的影响。正如线804上所示那样，在行线R2上的电压是0V， 在源线S1上的电压是0V，所以晶体管122不导通。在列线C2上的电压也是0V， 所以在半晶体管126两端没有电位差。存储器单元不编程。
存储器阵列100的读出方式如下：在被选择行(“SR”)上加一个2.5V的 读选电压，在被选择列(“SC”)上加一个1.5V的读选电压。所有其它未被选 择的行(“UR”)和未被选择的列(“UC”)设置为0V。假定R1和C1是被选择 的行和列(“SR/SC”)，由晶体管115和半晶体管111形成的存储器单元已被 编程。正如线805上所示那样，通过行线R1给晶体管115的栅加上一个2.5V 的读选电压，通过源线S1给其源加上一个0V电压，使电流从列线C1被吸收。 列线C1上的电压为1.5V，表明存储器单元已被编程。如果存储器单元未被编程， 就不会有电流的流动，指示存储器单元未被编程。
在交叉点的存储器单元如果具有未被选择行或者未被选择列就不会吸收电 流。正如线806所示的一条被选择行线和一条未被选择列线的情况一样，给存 储器单元中的晶体管的栅加上2.5V的电压，但是由于在列线上的电压是0V， 所以没有电流流动。正如线807上所示的一条未被选择行线和一条被选择的列 线的情况那样，加在存储器单元中晶体管栅上的电压是0V。虽然列线上存在的 电压是1.5V，但晶体管保持关态，所以没有电流流动。正如线808上所示的 一条未被选择行线和一条未被选择列线的情况那样，加在存储器单元中晶体管 的栅上的电压是0V，而且在列线上存在的电压是0V，所以没有电流流动。
现在参照图9和10所示的电压来说明存储器阵列500的工作原理。这些电 压是说明性的，在不同的应用中或当使用不同的工艺技术时，很可能就要使用 不同的电压。还要指出的是，虽然在图8、9和10的表中所列的电压值是不同 的，但这些电压值后面的原理是一样的，这说明了有用电压的广度。
先来考虑图9表中所列的说明性编程电压。在半晶体管具有一层超薄栅介 质，但选择晶体管是栅氧化层厚度大于50埃的输入/输出器件的情况下这些电 压是适用的。在编程时，存储器阵列500中的各个存储器单元就暴露在四中可 能的电压组合中的一种情况下，这在图9的线901、902、903和904上示出。 所有电压组合的一个共同点就是源线S1的电压值为0V。
假定被选择的行和列(“SR/SC”)是R1和C1，这种选择将用来对晶体管515 和半晶体管511构成的存储器单元进行编程。正如线901上所示的那样，在行 线R1上的电压是7.0V，在列线C1上的电压是7.0V。这就使栅和漏上出现7.0V 的电压，足以使晶体管515导通。晶体管515的源电压升到7.0V，使晶体管515 两端稍微有一点电压降，从而使半晶体管511的两端出现一个6.6V的电位差。 半晶体管511中的栅氧化层712是设计成在这个电位差下击穿，从而对存储器 单元进行编程的。当半晶体管511击穿时，获得的导电通路具有足够的电阻率 来阻止晶体管515的栅氧化层712出现衰降或者击穿。
假设R1和C1是被选择的行和列，考虑这种选择对于位于被选择的行和未 被选择列(“SR/UC”)交叉点上的由晶体管516和半晶体管512构成的存储器 单元的影响。正如线902上所示那样，在行线R1上的电压是7.0V，在列线C1 上的电压是0V。这使栅上的电压为7.0V，足以使晶体管516导通，并使晶体 管516源上的电压与列线C2上的电压大致相同，即0V。因为半晶体管512两 端的电位差约为0V，所以存储器单元不编程。
假设R1和C1为被选择的行和列，考虑这种选择对于位于未被选择行和被 选择列(“UR/SC”)交叉点上的由晶体管525和半晶体管521构成的存储器单 元的影响。正如线903上所示的那样，行线R2上的电压是0V，列线C1上的 电压是7.0V。这使得栅上的电压为0V，漏上的电压为7.0V。虽然在漏上的电 位和源线S1上的电位间有7.0V的电压差大致在晶体管525和半晶体管125之 间平分，并使半晶体管521的氧化层两端出现不到4V的电位差，但晶体管525 不导通。存储器单元不编程，没有任何电流流动的不到4V的电位差不足以使 半晶体管521或晶体管525的栅氧化层出现损伤或衰降。
假设R1和C1为被选择的行和列，考虑这种选择对位于未被选择的行和未 被选择的列(“UR/UC”)交叉点上的由晶体管526和半晶体管522构成的存储 器单元的影响。正如线904上所示出的那样，在行线R2上的电压是0V，在列 线C2上的电压为0V，所以晶体管526不导通。在源线S1上的电压也是0V，所 以在半晶体管522的两端没有电位差。存储器单元不编程。
然后考虑图10的表中所列的说明性编程电压。对于半晶体管和选择晶体管 都具有超薄栅氧化层的情况下，这些电压值是合适的。在编程时，存储器阵列 500中的各个存储器单元就暴露在四种电压组合中的一种情况下。在图10中的 线1001、1002、1003和1004上表示出了这种情况。所有的电压组合的一个共 同点就是源线S1上的电压值都是-4.5V。
假设R1和C1是被选择的行和列(“SR/SC”)，这种选择将用于对由晶体管 515和半晶体管511构成的存储器单元进行编程。正如线1001上所示的那样， 在行线R1上的电压是2.5V，在列线C1上的电压是2.5V。这就使栅和漏上出现 了2.5V的电压，足以使晶体管515导通。晶体管515的源电压被升到2.5V， 使晶体管515两端出现了轻微的电压降，从而使半晶体管511的两端出现6.6V 的电位差。半晶体管511中的栅氧化层712是设计成在这个电位差下击穿，从 而对存储器单元编程的。当半晶体管511击穿时，获得的导电通路具有足够的 电阻率来阻止晶体管515的栅氧化层712出现击穿或衰降。
假设R1和C1为被选择的行和列，考虑这种选择对位于被选择的行和未被 选择的列(“SR/UC”)交叉点上的由晶体管516和半晶体管512构成的存储器 单元的影响。正如线1002上所示的那样，在行线R1上的电压是2.5V，在列线 C1上的电压是0V，这就使栅上的电压为2.5V，足以使晶体管516导通，并使 晶体管516的源极电压升到约为列线C2上的电压值，即0V。由于半晶体管512 两端的电位差大约为4.0V，所以存储器单元不编程。
假设R1和C1为被选择的行和列，考虑这种选择对位于未被选择的行和被 选择的的列(“UR/SC”)交叉点上的由晶体管525和半晶体管521构成的存储 器单元的影响。正如线1003上所示的那样，在行线R2上的电压是0V，在列线 C1上的电压是2.5V。这就使栅上的电压为0V，源上的电压为2.5V。晶体管525 不导通，尽管漏上的电位和源线S1上的电位有约6.5V的电位差并且大致均分 在晶体管525和半晶体管125上，导致半晶体管521的氧化层两端出现不到4V 的电位差。存储器单元不编程，这个在没有任何电流流动的情况下不到4V的 电位差不足以对半晶体管521或者晶体管525中的栅氧化层造成损伤或者衰降。
假设R1和C1为被选择的行和列，考虑这种选择对位于未被选择的行和未 被选择的列(“UR/UC”)交叉点上的由晶体管526和半晶体管522构成的存储 器单元的影响。正如线1004上所示的那样，在行线R2上的电压是0V，在列线 C2上的电压是0V，所以晶体管526不导通。由于在源线S1上的电压是-4.5V， 所以在半晶体管522两端出现的电位差小于4V。存储器单元不编程。这个在没 有任何电流流动的情况下不到4V的电位差不足以使半晶体管522或晶体管526 中的栅氧化层出现损伤或者衰降。
无论用不用图9或图10表中列出的编程电压，存储器阵列500都是以下面 的方式读出的。给被选择的行(“SR”)加上一个2.5V的读选电压并给被选择 的列(“SC”)加上一个1.5V的读选电压。所有其它未被选择的行(“UR”)和 未被选择的列(“UC”)置于0V。假定R1和C1为被选择的行和列(“SR/SC”) 并且由晶体管515和半晶体管511构成的存储器单元已被编程。正如线905和 1005上所示的那样，通过行线R1给晶体管515的栅加上一个2.5V的读选择电 压并通过列线C1给漏加上一个1.5V的电压，就会使电流从列线C1被吸收，表 明存储器单元已被编程。如果存储器单元未被编程，就不会有电流流动，表明 存储器单元未被编程。
在交叉点有一个未被选择的行或者未被选择的列的情况下，不会有电流被 存储器单元吸收。正如线906和1006所示的一条被选择行和一条未被选择列的 情况那样，存储器单元中晶体管的栅加上了2.5V电压，但在列线上存在的电压 是0V，所以不会有电流流动。正如线907和1007上所示出的一条未被选择行 线和一条被选择列线的情况那样，加在存储器单元中晶体管栅上的电压是0V。 虽然在列线上出现的电压是1.5V，但没有电流流动，因为晶体管保持关态。正 如线908和1008上所示的一条未被选择行线和一条未被选择列线的情况那样， 加在存储器单元晶体管栅上的电压是0V，并且列线上的电压是0V，所以没有 电流流动。
前面描述的并在图1到图10所示的存储器单元和阵列的设计比先前工艺下 的存储器单元有很大的价格、性能优势。然而，如前所见，编程过程中相对较 大的编程电压(典型值是6或更大)应用于半晶体管的氧化层。对于那些没有 被选来编程的行(如，非编程单元的选择晶体管)来说，如果该单元已经事先 编程，相对较大的电压会加在未编程的选择晶体管的氧化层上。这可能损害(击 穿)被选中晶体管的氧化层。为了解决这个问题，也许选择晶体管会用到一个 较厚(70埃左右)的栅氧化层。可是，厚的栅氧化层导致存储器单元尺寸变大。
通过修改版图和编程电压，前面提出的问题也许可以得到解决。具体地， 在下面描述的一个具体装置中，选择晶体管的栅氧化层可以做成和半晶体管存 储元件一样的超薄介质。这是因为未被选中的存储器单元的选择晶体管的栅氧 化层不能够经受大的电压。翻到图11、12，可以看到本发明其中一种具体装置 的示意图和顶层版图。在这种具体装置里，选择晶体管1701被一个信号VWR1 (下标表示“第1个读出字线”)控制。存储器单元其他的行由信号VWn控制 选择晶体管，这里n是从1到N(存储器阵列行的总数)。信号VWRn在提到的 行选择线上传输，或者说在字选择线上。
选择晶体管1701的漏与提供电压VC1的一个列选择线1705(也称列位线) 相连。存储器单元其它的列与由信号VCm控制的选择晶体管的源相连，这里的 m是从1到M(存储器阵列里列的总数)。
选择晶体管1701的源与电容器1703的一端相连。在一种具体装置中，电 容器1703是一个由离子注入区、栅氧化层和多晶硅层形成的MOS电容器。在 一种具体装置中，选择晶体管1701的源与MOS电容器1703的离子注入区相 连。电容器的栅氧化层用作存储元件(如前所述，为了编程，可以将栅氧化层 选择性地击穿)。MOS电容器1703的多晶硅层与编程行1701(其提供电压VMP1) 相连。其它的具有MOS电容器1703多晶硅层的存储器单元的行，与信号VWPn 相连接，这里n从1到N(存储器阵列里的行的总数)。信号VWRn在提到的行 编程线上传输，或行字线上传输。
图12中可以看到存储器阵列的顶层版图。这个顶层图显示了六个存储器单 元。图11和图12有着相同的单元数和同样的设计结构。从而，图12中的选择 晶体管1701显示为源区和漏注入区之间形成的多晶硅层(VWR1)。图12也显示 出把选择晶体管1701的漏连向一个列位线的接触孔1801。
作为例证，下表列出图11和12中的存储器单元在说明性电压下的运行状 况。    VC   VWP   VWR    VXO   VGO    编程   编程   SC/SR    0   5.5    2    5.5    2     是   SC/UR    0    0    0     0    0     否  UC/SR     2    5.5     2    3.5    0     否  UC/UR     2     0     0     0    2     否    读出    电流     读  SC/SR    1.2     0     1.2     是  SC/UR    1.2     0      0     否  UC/SR     0     0      0     否  UC/UR     0     0      0     否
需要指出的是，上述电压数值是例证性的，不同的应用方式或不同的加工 工艺，应用的电压很可能不同。编程过程中，存储器阵列里众多的存储器单元 可能暴露于四种电压组合中的一组，分别对应于：(1)被选择列(SC)和被选 择行(SR)交叉点上的单元；(2)不在被选择列(指未被选择列或“UC”)， 但是在被选择行的单元；(3)不在被选行(指未选择行或“UR”)，但是在被选 列的单元；(4)既不在被选行又不在被选列的单元。
对于被选择行和被选择列(“SR/SC”)上的单元来说，在行线VWR上的电 压是2伏，在列选择线VC上的电压是0伏，在编程线VWP上的电压是5.5伏。 这就在电容器1703的氧化层上造成5.5伏的电势差(VXO)。电容器的氧化层被 设计在这个电势差击穿，以此来编程存储器单元。此外，选择晶体管氧化层上 的电压(VGO)的最大值设计为2伏。这防止了选择晶体管的氧化层被击穿。
接下来，我们考虑在被选择行和未被选择列(“SR/UC”)交叉点的存储 器单元上的影响。如前表所示，行线VWR上的电压是2伏，列选择线VC上的电 压是2伏，编程线VWP上的电压是5.5伏。这使电容器氧化层上的电压VXO为3.5 伏。这不能击穿氧化层，从而，该单元不会被编程。这就允许选择晶体管使用 超薄栅氧化层。
接着，我们考虑在未被选择行和被选择列(“UR/SC”)交叉点的存储器 单元上的影响。如前表所示，行线VWR上的电压是0伏，列选择线VC上的电压 是0伏，编程线VWP上的电压是0伏。这使电容器氧化层上电压VXO是0伏。 这不能击穿氧化层，因此，该单元不会被编程。此外，没有电压VGO穿过选择 晶体管的氧化层。这就再一次允许选择晶体管使用超薄栅氧化层。
接着，我们考虑在未被选择行和未被选择列(“UR/UC”)交叉点的存储 器单元上的影响。如前表所示，行线VWR上的电压是0伏，列选择线VC上的电 压是2伏，编程线VWP上的电压是0伏。这使电容器氧化层上的电压VXO是10 伏。这不能击穿氧化层，因此，该单元不会被编程。此外，穿过选择晶体管的 氧化层的最大电压VGO是2伏。这就再一次允许选择晶体管使用超薄栅氧化层。
存储器可以用下面的方法来读：被选择行(“SR”)上设置1.2伏的读选 择电压，被选择列(“SC”)上设置1.2伏的读列选择电压。其他所有未被选 择行(“UR”)和未被选择列(“UC”)设置为0伏。假定被选择列和被选 择行交叉点的存储器单元已被编程。选择晶体管1701通过行线VWR提供给栅1.2 伏(读选择电压)，通过列线VC提供给漏1.2伏电压。如果单元已被编程，电 流将从1.2伏的列线VC被吸收。如果单元没有被编程，没有电流流动，表明存 储器单元没有被编程。
除了存储器阵列100(图1)和500(图5)所示的存储器单元外，在应用 的文献中对氧化层击穿进行了各种研究。这些研究指出了击穿超薄介质的合适 电压，并确定击穿是可控的。当超薄栅氧化层暴露于电压感应的应力下时，栅 氧化层中就会出现击穿。虽然导致栅氧化层本征击穿的确切机制还不清楚，但 击穿过程是一个通过软击穿(“SBD”)到硬击穿(“HBD”)阶段的渐进过程。一 种击穿原因被认为是氧化层的缺陷中心。这些缺陷中心可以单独起作用引起击 穿，或者俘获电荷从而引起局部的高电场和大电流和一种导致热逃逸的正反馈 条件。改进制造工艺可减少这种氧化层缺陷从而减少这种击穿的出现。击穿 的另一个原因被认为是即使在无缺陷的氧化层中各种中心的电子和空隙俘获， 这种俘获也可导致热逃逸。
图1所示的存储器阵列100实际上是一种存储器集成电路的一部分，它包 括许多其它大家所熟知的元件，比如说读出放大器、上拉电路、字线放大器、 译码器、电压倍增器等等。图13示出了一个说明性存储器1600，它包括一 个控制逻辑1602、一个地址锁存器1604、一个高压泵1606、一个Y译码器1608、 一个X译码器1610、一个输入/输出缓冲器1612、一个读出放大器1614、和一 个存储器单元阵列1616。存储器阵列可能象存储器阵列100或者存储器阵列 500。高压泵1606在某些布局设计中是有用的，比如说图8和9的表中所示的 需要如7.0V那样的高编程电压的情况。高压只供给所需要的线；在图13中， 只在列或者Y线上才需要高压，如图8的表中所指出的布局所要求的那样。由 于这些元件以及这些元件与存储器阵列的一起应用都是工艺界所熟知的，而且 工作参数都很确定，所以在这里不予详述。需要指出的是存储器1600只是例证 性的，因为必要时可能需要使用许多其它技术来对存储器阵列进行寻址、将数 据传入或传出存储器阵列、供应存储器阵列所需要的各种工作电压等等。
存储器单元和阵列可以应用于各种高级的工艺(如制造n型栅装置、p型 栅装置或两种栅装置同时制作)，并且可以使栅介质做到足够薄，以便在实际的 使用时采用一个低于结压的电压或现今最厚的氧化层击穿电压使其经受应力达 到软击穿(SBD)或者硬击穿(HBD)。采用不同光刻技术的MOS工艺有许多 种，但任何一种都可以使用，包括但并非局限与目前通常应用的0.25微米、0.18 微米、0.15微米和0.13微米光刻技术以及将来要普遍使用的0.10微米甚至更好 的光刻技术。
这里所述的各种存储器单元中使用的各种MOS晶体管、MOS半晶体管和 MOS电容器在多数情况下都是一些正常的低压逻辑晶体管，例如，如果采用0.25 μm工艺，这些晶体管的超薄栅氧化层厚度在50埃左右；如果采用0.13μm工 艺，这些晶体管的超薄栅氧化层厚度在20埃左右。这样一种超薄栅氧化层两 端上的电压在编程时可暂时大大高于VCC，对于用0.25μm工艺制造的集成电 路来说VCC一般为2.5V；对于用0.13μm工艺制造的集成电路来说，VCC一般 为1.2V。这样的超薄氧化层一般能够经受4或5V的电压而不会降低晶体管性 能。当存储器阵列加上电压时如果其单元的选择晶体管暴露于4V以上的电压 (图9表中所列的电压就是这种情况)，那么单元的选择晶体管最好采用较厚的 栅氧化层来制作而半晶体管或电容器则采用超薄栅氧化层来制作。许多CMOS 逻辑工艺都能形成超薄栅氧化层和用于输入/输出(“I/O”)的较厚的氧化层。例 如，较厚的氧化层对于3.3V I/O的集成电路来说约为70埃，对于2.5V I/O的集 成电路来说约为50埃。
图14显示了适用于可编程存储器阵列的编程电路的第一种具体装置。图14 显示的是图12用的存储器单元，可是，叙述的电路和方法可以容易地适合前面 所述的各种存储器单元。
通过选择晶体管1701的单元的编程包括电容器1703的氧化层的击穿。氧 化层的击穿程度可以由三种参数来控制：通过氧化层的击穿电流、施加于氧化 层上的击穿电压、氧化层暴露于电流和电压下的时间长度。因此，时间、电压、 电流这三个参数控制电容器1703的编程。
现在已经发现时间参数的变化不能有效地调节氧化层击穿的程度。相反， 发现电流和/或电压控制是调节氧化层击穿的更有效和更直接的方法。
图14中，存储器阵列1401由存储器单元1603的三列的两行组成。应用于 实际的存储器阵列1401要大许多，但是为了清晰地描述本发明，只显示了一个 相对小的存储器阵列1401。编程电路由以下几部分组成：字线解码器1605(1- 2，每行一个)，电平转换器1607(1-2，每行一个)，可调电压发生器1601，固 定列电压发生器1611(1-3，每列一个)，列电流控制晶体管1609(1-3，每列 位线一个)。
如前所述，单元1603通过击穿它的电容器1703的氧化层来编程。通过给 电容器加一个电压来完成这一过程。因此，如前所述与图12、13有关的，列位 线接地(或其它低电压)，而行字线经由电平转换器1607有一个相对高的电压 加在上面。如下所示，在图14的具体装置中，加在行字线上的高电压的确切数 值随着需要编程的范围而变。此外，为了给电容器1703的一个端点加列位线电 压和允许电流流过电容器1703，字线解码器1605有选择地开启单元1603的选 择晶体管1701。
在一种具体的装置里，存储器阵列1401的行同时编程。因此，只有一个字 线解码器1605是始终“激活”或“打开”的。作为例子，假定对应于第一行的 字线解码器1605-1是激活的。字线解码器1605-1将提供一个固定电压(比选 择晶体管阈值电压大)给与选择晶体管相连的栅，从而使存储器阵列1401的第 一行的全部选择晶体管开启。当激活的时候字线解码器1605也许仅仅是一个简 单的开关，给选择晶体管1701的栅提供一个电压。当然，也可以用到其它更复 杂的或混杂电路或方法来完成同样的任务。
其余的字线解码器(除第一行外的所有行上的)是“未激活的”或“关闭 的”，从而加一个低电压到他们各自连接的其余的存储器单元的选择晶体管的栅 上。这导致所有其他行的选择晶体管关闭。因此，没有电流流过电容器和那些 没有编程的存储器单元。
回过来看第一行的存储器单元，选择晶体管被开启，列位线全部被置于低 电压(典型的接地或源电压VSS)。这导致电容器1703的一个端点置于低电位。 电容器的另一个端点(它有一个相对较高的电压加在上面)经由第一行的电平 转换器1607连接编程行字线。注意字线解码器1605-1逻辑上控制关联的电平 转换器1607-1的激活。换句话说，电平转换器1607-1只有在字线解码器1605- 1激活时才激活。当被来自字线解码器1605的信号激活时，电平转换器1607-1 可能被当作简单的开关来执行，将引起一个来自可调电压发生器1601，被加在 编程行字线上的电压。当然，也可以用其它更复杂的或混杂的电路或方法来完 成同样的任务。
尽管电容器1703两端有一个电压差，除非电流可以流过电容器1703，否 则不会引起编程。图14显示了电流从编程行字线流过的通路：穿过电容器1703， 穿过选择晶体管1701，直至列位线。
在每列位线的底部是一个关联的列电流控制晶体管1609(它被固定的列电 压发生器1611控制)。只有当固定的列电压发生器1611作为一个特定的列位线 开启，列电流控制晶体管1609才被开启，从而允许电流流过。另外，列电流控 制晶体管1609可以控制流过列位线、用来编程存储器单元的最大电流。
作为一个例子，可以假定需要编程第一列的存储器单元，而不编程第二列 的存储器单元。在这种情况下，列控制晶体管1609被固定的列电压发生器1611-1 开启。这允许电流流过电容器1703、选择晶体管1701、直至位线1603-1，结果 成为一个被编程的存储器单元。然而，列控制晶体管1609-2被固定的列电压发 生器1611-2所关闭。这不允许电流流过电容器1703、选择晶体管1701、直至 位线1603-1，结果成为一个没有被编程的存储器单元。因此，存储器单元的编 程是由通过控制固定列电压发生器1611的这种具体装置控制的。
图14的编程电路中还有其他重要的方面，就是可以通过控制加在行字线上 电压的大小来实现存储器单元1603不同的编程。从而电平转换器1607(在字 线解码器1605控制下)加一个由可调电压发生器1601决定的电压到行字线上。 在一个例子中，可调电压发生器可以产生一个6伏到12伏之间的电压，电压将 经过电平转换器1607传到行字线上。可调电压发生器的典型电压输出由一个控 制信号决定。
通过可以控制行字线上的电压来控制电容器1703的氧化层击穿程度。接近 6伏的低电压可以造成最小限度的击穿，而接近12伏的较高电压可以引起较大 的击穿。这将在读操作时反过来影响流过电容器的电流总数。在这种方式下， 存储器单元1603可以存储多级数据。因此，在行字线上变化控制电压的能力为 多级数据编程提供了方便。此外，在一些装置中，行字线上变化的电压可以用 在模拟信号的编程应用中。
另外，在编程行字线上变化控制电压的能力也提供了控制编程电流的能力， 从而控制编程过程的功耗。如果功耗是个问题，那么可能会用较低的编程电压。 在其它应用中，功耗问题不是主要的，但读速度是更重要的。在这种情况，可 能趋向于用大编程电流，这通常会导致已经被编程的存储器单元较快的读速度。 最后，在编程行字线上变化控制电压的能力也提供了控制编程电流的能力以避 免使电容器损坏。
图15显示了第二种编程电路的具体装置，它通过控制存储器单元1603的 选择晶体管来控制编程电流。在此装置中，固定高电压发生器2001通过电平转 换器1607向编程行字线提供一个高固定电压。此外，固定列电压发生器1611 与图14所示的相同。
但是，增加了用来调节选择晶体管1701栅电压的一些元件。具体地说，增 加了一个可调栅压发生器2003，它根据控制行响应而输出不同的电压。可调栅 压发生器2003的输出被提供给栅电平转换器2005。操作时，字线解码器1605 可以用来激活栅电平转换器2005，从而把可调栅压发生器2003提供的电压传 递到选择晶体管1701的栅上。如图15所示，对应于编程行字线的高电压电平 转换器1607和对应于选择晶体管1701栅极的栅电平转换器2005都是由字线解 码器1605控制激活状态。在这种方式下，通过控制应用于选择晶体管栅的电压 来控制编程电流。
最后，在图16所示的第三种具体装置中，编程过程中的电流由列电流控制 晶体管1609控制。此装置中，图14中的可调电压发生器1601被固定电压发生 器2001代替。这导致了编程过程中电容器1703有一个固定编程电压。
然而，图14中的固定列电压发生器1611被图16中的可调列电压发生器2001 代替。如图16所示，每一列位线都有一个可调列电压发生器2011。因此，在 图16的第三种装置里。通过控制列电流控制晶体管1609的栅压(用可调列电 压发生器)，正好可以控制流过其中和因此通过电容器1703的电流总量。例如， 可以改变列电流控制晶体管1609的栅压，从而可以使流经其中的电流与栅压相 关。
这种装置的另外一个优点是，同一行里的不同单元的多级编程可以用一个 编程步骤完成。可以通过不同的列位线的列电流控制晶体管1609栅压的不同， 从而区分同一行中的存储器单元。例如，可调列电压发生器2011-1可以提供零 输出电压，导致第一列的存储器单元没有电流流动，没有编程。此外，可调列 电压发生器2011-2可以提供一个中级输出电压，导致第二列的存储器单元有一 个中级电流流动和初级编程。最后，可调列电压发生器2011-3可以提供一个高 输出电压，导致第三列的存储器单元有一个高电流流动和二级编程。从而，可 以实现存储器单元的多级编程或甚至纯模拟信号的编程。
这里所述的发明说明及其应用只是例证性的，并不是要限制发明范围。对 这里披露的一些具体装置可能有许多变种和修改，在工艺界具有普通技能的人 都知道这些具体装置中各种元件的实际替代品和等效品。例如，各个例子中采 用的各种电压只是例证性的，因为人们在一个电压范围中选择一个精确的电压 值是有分歧的，而且在任何一种情况下电压值都与器件特性有关。为了叙述存 储器中通常使用的线条种类，使用了行线、列线和源线等词语，但有些存储器 对这些词语可能有另外的叫法。一般来讲，行线可看成是一种特殊的选择线， 列线和源线可看成是特殊的存取线。对这里披露的具体装置进行的这些和其它 一些改变和修改不会偏离本发明的范围和中心思想。