一种电容式Si基辐射探测器件及其制备方法
阅读：809发布：2023-01-13
专利汇可以提供一种电容式Si基辐射探测器件及其制备方法专利检索，专利查询，专利分析的服务。并且一种电容式Si基 辐射 探测器件及其制备方法，该器件包括Si衬底层，Si衬底层的上方设有埋 氧 层，埋氧层上从中心向四周依次设有金属填充区、栅介质区、Si 薄膜 层、欧姆 接触 注入区和氧化隔离层， 欧姆接触 注入区的上方设有欧姆接触区，金属填充区的上方设有 栅极金属 电极 。该器件辐射灵敏度高、感生电荷容量高、工作栅 电压 低、可靠性高。方法为：在基片上生长氧化隔离层；轻重离子掺杂形成欧姆接触注入区；溅射淀积形成欧姆接触区； 刻蚀 形成凹槽区； 原子 层淀积工艺形成栅介质区；二次刻蚀形成金属填充凹槽区；采用Cu互联工艺形成金属填充区和栅极金属电极。该方法工艺简单、重复性好、成本低、易于和现有的大规模集成 电路 的制作工艺整合。，下面是一种电容式Si基辐射探测器件及其制备方法专利的具体信息内容。
1.一种电容式Si基辐射探测器件，其特征在于：包括Si衬底层(1)，Si衬底层(1)的上方设有埋氧层(2)，埋氧层(2)上从中心向四周依次设有金属填充区(8)、栅介质区、Si薄膜层(4)、欧姆接触注入区(5)和氧化隔离层(3)，欧姆接触注入区(5)的上方设有欧姆接触区(9)，金属填充区(8)的上方设有栅极金属电极(10)。
2.根据权利要求1所述的电容式Si基辐射探测器件，其特征在于：所述的栅介质区包括填充复合栅介质区(7)，以及位于填充复合栅介质区(7)外侧的过渡SiO2介质层(6)；
所述的填充复合栅介质区(7)的厚度d为10-60nm；
所述的过渡SiO2介质层(6)的厚度为0.5～1.5nm；
所述的填充复合栅介质区(7)是由二元金属氧化物介质叠层构成的。
3.根据权利要求2所述的电容式Si基辐射探测器件，其特征在于：所述的二元金属氧化物介质包括LaAlO3、NdAlO3和HfAlO。
4.根据权利要求1-3中任意一项所述的电容式Si基辐射探测器件，其特征在于：所述的Si薄膜层(4)的掺杂类型为N型或P型；
12 13
每立方厘米的Si薄膜层(4)内掺杂有5×10 -1×10 个掺杂离子；
所述的Si薄膜层(4)在其长度方向的最小厚度D大于其势垒最大耗尽宽度XD，其中XD
1/2
＝[2εrεoVD/qNA] ，εr为Si材料的相对介电常数，εo为Si材料的真空介电常数，VD为内建电势，q为电子电量，NA为Si薄膜层的掺杂浓度。
5.一种电容式Si基辐射探测器件的制备方法，其特征在于：包括以下步骤：
1)在SOI CMOS基片上，利用LOCOS或者STI工艺，生长氧化隔离层(3)，其中SOI CMOS基片包括Si衬底层(1)、以及Si衬底层(1)上方的埋氧层(2)；
2)采用光刻工艺，在生长氧化隔离层(3)的SOI CMOS基片上光刻出有 源区的图形，
12 13
对其进行能量为50-100KeV，剂量为5×10 -1×10 的掺杂离子注入，再除去光刻胶，得到掺杂的Si薄膜层；而后在有源区内光刻出欧姆接触注入区(5)的图形，对其进行能量为
13 15
50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再除去光刻胶，得到欧姆接触注入区(5)；掺杂类型为N型或P型，且两次的掺杂类型相同；
3)采用溅射淀积的方法，利用Ti作为靶材，将金属Ti溅射在整个SOI CMOS基片上，接着在600-800℃下烧结1-10min，金属Ti与欧姆接触注入区(5)的接触处形成欧姆接触区(9)，然后采用湿法化学清洗掉其余部分的金属Ti；
4)在掺杂的Si薄膜层上，采用ICP或者RIE工艺刻蚀窗口区，至露出埋氧层，在形成凹槽区的同时得到Si薄膜层(4)；其中窗口区包括金属填充区(8)和栅介质区；
5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在270-350℃的反应温度及0.5-1.5Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层(6)；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质；
6)采用氟基ICP工艺在二元金属氧化物介质上二次刻蚀凹槽区，形成金属填充凹槽区和填充复合栅介质区(7)，其刻蚀工艺参数分别为：上电极功率50-300W、偏压0-80V、压力
1-3Pa、刻蚀时间50-200s；
7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区(8)，并在金属填充区(8)的顶部形成栅极金属电极(10)，得到电容式Si基辐射探测器件。
6.根据权利要求5所述的电容式Si基辐射探测器件的制备方法，其特征在于：所述的步骤1)中利用LOCOS工艺，生长氧化隔离层(3)的具体步骤为： 去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度为50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出氧化隔离层(3)的图形，经氧化得到氧化隔离层(3)，最后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并去除光刻胶；
所述的步骤1)中利用STI工艺，生长氧化隔离层(3)的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度大于50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出氧化隔离层(3)图形，而后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并完成氧化隔离层(3)的刻蚀；之后采用低压化学气相淀积的方法生长厚度为180-220nm的TEOS氧化物填充氧化隔离层(3)，其中淀积压力为45-55Pa，淀积时间为30-60min，淀积温度为600-850℃；再利用化学机械抛光的方法完成SOI CMOS基片表面的平整化；最后，利用磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到氧化隔离层。
7.根据权利要求5或6所述的电容式Si基辐射探测器件的制备方法，其特征在于：所述的步骤4)中采用ICP工艺刻蚀的具体步骤为：先在掺杂的Si薄膜层上光刻出窗口区，再采用氯基ICP工艺刻蚀窗口区至埋氧层，形成凹槽区，其刻蚀工艺参数分别为：上电极功率
50-300W、偏压0-80V、压力1-3Pa、刻蚀 时间50-200s；
所述的步骤4)中采用RIE工艺刻蚀的具体步骤为：先在掺杂的Si薄膜层上光刻出窗口区，再采用氯基RIE工艺刻蚀窗口区至埋氧层，形成凹槽区，其刻蚀工艺参数分别为：电极功率80-400W、偏压210-620V，压力5-10mTorr、刻蚀时间30-210s。
8.根据权利要求5或6所述的电容式Si基辐射探测器件的制备方法，其特征在于：所述的步骤5)中分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质的具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在290-300℃下进行high-k介质原子层淀积，其工艺步骤具体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为(1～-5
5)×10 Torr时，在N2保护下升温到320-330℃，然后进行表面N2吹扫，再喷Mo源进行淀积前的表面预反应，然后交替喷Mo源和去离子水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
9.根据权利要求5或6所述的电容式Si基辐射探测器件的制备方法，其特征在于：所述的步骤7)的具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290-300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度-5
为(1～5)×10 Torr时，在N2保护下升温到320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃ 的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区(8)；之后，采用CMP的方法使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极(10)的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为0.2-1.5Pa，溅射功率为20-200W，溅射时间为20-50min，溅射厚度为
0.5-6um。
一种电容式Si 基辐射探测器件及其制备方法
技术领域
背景技术
[0002] 辐射探测器主要是为了测量各种辐射环境粒子，例如光子、中子、α粒子、β粒子和高能离子等。因此，它在核物理、医疗、生物医学场合以及宇航卫星探测等领域有着广泛的应用。例如，在空间应用领域，需要实时测量空间环境粒子的计量率，从而确保电子设备的正常工作。
[0003] MOS型电容式辐射剂量计指的是用半导体材料制作出来的剂量计。在辐射条件下，器件的栅氧介质区域会产生感生的空穴电子对，其中一定数量的电子空穴对会立即发生复合并消失，而那些没有发生复合的电子空穴对在电场的作用下会慢慢漂移。如果栅极加上正偏压，那么电子就会迅速漂移到栅极上并离开灵敏区域。这意味着在栅极加上正偏压可以增加剂量计的灵敏度。与电子运动方向相反，空穴会缓慢的向Si衬底方向移动。作为SiO2的一个固有特性，在SiO2中会有一些空穴陷阱。在Si和SiO2的界面处附近，空穴陷阱的密度最高。因此，当空穴向Si衬底方向移动时，一定数量的空穴就会被空穴陷阱俘获，从而引起SiO2区域中正电荷的增加量跟所受到的辐射量服从一定的函数关系，是一种次线性的关系。这是因为随着辐照量的增加，空穴陷阱的数量会减少，栅压区域的灵敏度会下降。随着SiO2区域中正电荷的增加，MOS管电容的CV曲线会发生平移，所以通过测量MOS电容CV曲线平移电压之差△V，就可以计 算出MOS电容式剂量计受到的辐射累计剂量D。
[0004] 1983年，Ian thomson首次利用MOS器件来进行辐射效应的探测并对其p-MOS的RADFET辐射剂量计进行了标定。1985年，M einhard knoll利用浮栅MOS器件对辐射剂量率进行计量，由于采用浮栅结构和干法氧化二氧化硅栅介质工艺，从而使MOS器件的抗辐射性能进一步提高，辐射感生的电荷主要产生在浮栅上。
[0005] 1996年，R istic利用厚栅氧结构，得到了具有高抗辐射退化能力的RADFET器件，但其栅极的工作电压过高。1998年，O'cornell利用干法热氧化和PECVD的工艺方法，研制出一种SiO2/SiON的叠层栅介质结构，利用此结构，将其辐射灵敏度提升到7.54mv/rad，并成功将其应用到临床工作医疗中。
[0006] 2004年，Arner haran系统研究了非掺杂和掺杂的介质的MOS器件的长期可靠性问题，研究表明掺杂后的栅介质能够有效的改善RADFET器件的长期可靠性。
[0007] 综上所述，当前国际上的RADFET器件都是基于体硅工艺，采用SiO2(SiN)栅介质薄膜形成的。该型RADFET器件的主要问题有以下几个方面：1)由于采用了体硅工艺，未对单粒子效应做有效的隔离；2)为了抑制RADFET器件辐射后阈值电压的退化，一般都采用较厚的栅氧厚度，造成RADFET器件的工作电压过高；3)现有的RADFET器件普遍采用SiO2(SiON)结构栅介质，这使其灵敏度响应偏低；4)现有的RADFET器件的工作时间较短，无法满足长期的辐射信息数据的记录；5)缺乏保护装置，在突发性的高辐射环境下，容易造成MOS剂量率器件的烧毁。
发明内容
[0008] 本发明的目的在于提供一种电容式Si基辐射探测器件及其制备方法，该电容式Si基辐射探测器件的辐射灵敏度高、感生电荷容量高、工作栅电压较低，该制备方法成本低、工艺简单、重复性好、易于和现有的大规模集成电路工艺整合。
[0009] 为实现上述目的，本发明采用的技术方案为：
[0010] 一种电容式Si基辐射探测器件，包括Si衬底层，Si衬底层的上方设有埋氧层，埋氧层上从中心向四周依次设有金属填充区、栅介质区、Si薄膜层、欧姆接触注入区和氧化隔离层，欧姆接触注入区的上方设有欧姆接触区，金属填充区的上方设有栅极金属电极。
[0011] 所述的栅介质区包括填充复合栅介质区，以及位于填充复合栅介质区外侧的过渡SiO2介质层。
[0012] 所述的填充复合栅介质区的厚度d为10-60nm；
[0013] 所述的过渡SiO2介质层的厚度为0.5～1.5nm；
[0014] 所述的填充复合栅介质区是由二元金属氧化物介质叠层构成的。
[0015] 所述的二元金属氧化物介质包括LaAlO3、NdAlO3和HfAlO。
[0016] 所述的Si薄膜层的掺杂类型为N型或P型；
[0017] 每立方厘米的Si薄膜层内掺杂有5×1012-1×1013个掺杂离子；
[0018] 所述的Si薄膜层在其长度方向的最小厚度D大于其势垒最大耗尽宽度XD，其中1/2
XD=[2εrεoVD/qNA] ，εr为Si材料的相对介电常数，εo为Si材料的真空介电常数，VD为内建电势，q为电子电量，NA为Si薄膜层的掺杂浓度。
XD=[2εrεoVD/qNA] ，εr为Si材料的相对介电常数，εo为Si材料的真空介电常数，VD为内建电势，q为电子电量，NA为Si薄膜层的掺杂浓度。
[0019] 一种电容式Si基辐射探测器件的制备方法，包括以下步骤：
[0020] 1)在SOI CMOS基片上，利用LOCOS或者STI工艺，生长氧化隔离层， 其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层；
[0021] 2)采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源区的图形，12 13
对其进行能量为50-100KeV，剂量为5×10 -1×10 的掺杂离子注入，再除去光刻胶，得到掺杂的Si薄膜层；而后在有源区内光刻出欧姆接触注入区的图形，对其进行能量为
13 15
50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再除去光刻胶，得到欧姆接触注入区；
掺杂类型为N型或P型，且两次的掺杂类型相同；
对其进行能量为50-100KeV，剂量为5×10 -1×10 的掺杂离子注入，再除去光刻胶，得到掺杂的Si薄膜层；而后在有源区内光刻出欧姆接触注入区的图形，对其进行能量为
13 15
50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再除去光刻胶，得到欧姆接触注入区；
掺杂类型为N型或P型，且两次的掺杂类型相同；
[0022] 3)采用溅射淀积的方法，利用Ti作为靶材，将金属Ti溅射在整个SOI CMOS基片上，接着在600-800℃下烧结1-10min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti；
[0024] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在270-350℃的反应温度及0.5-1.5Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质；
[0025] 6)采用氟基ICP工艺在二元金属氧化物介质上二次刻蚀凹槽区，形成金属填充凹槽区和填充复合栅介质区，其刻蚀工艺参数分别为：上电极功率50-300W、偏压0-80V、压力1-3Pa、刻蚀时间50-200s；
[0026] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0027] 所述的步骤1）中利用LOCOS工艺，生长氧化隔离层的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度为50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出氧化隔离层的图形，经氧化得到氧化隔离层，最后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并去除光刻胶；
[0028] 所述的步骤1）中利用STI工艺，生长氧化隔离层的具体步骤为：去除SOICMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度大于50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出氧化隔离层图形，而后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并完成氧化隔离层的刻蚀；之后采用低压化学气相淀积的方法生长厚度为180-220nm的TEOS氧化物填充氧化隔离层，其中淀积压力为45-55Pa，淀积时间为30-60min，淀积温度为600-850℃；再利用化学机械抛光的方法完成SOI CMOS基片表面的平整化；最后，利用磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到氧化隔离层。
[0029] 所述的步骤4）中采用ICP工艺刻蚀的具体步骤为：先在掺杂的Si薄膜层上光刻出窗口区，再采用氯基ICP工艺刻蚀窗口区至埋氧区，形成凹槽区，其刻蚀工艺参数分别为：上电极功率50-300W、偏压0-80V、压力1-3Pa、刻蚀时间50-200s；
[0030] 所述的步骤4）中采用RIE工艺刻蚀的具体步骤为：先在掺杂的Si薄膜层上光刻出窗口区，再采用氯基RIE工艺刻蚀窗口区至埋氧区，形成凹槽区，其刻蚀工艺参数分别为：电极功率80-400W、偏压210-620V，压力5-10mTorr、刻蚀时间30-210s；
[0031] 所述的步骤5）中分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质的具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在290-300℃下进行high-k介质原子层淀积，其工艺步骤具体为：用N2清洗Mo源管道、放置样品、抽真空，当真-5空度为（1～5）×10 Torr时，在N2保护下升温到320-330℃，然后进行表面N2吹扫，再喷Mo源进行淀积前的表面预反应，然后交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0032] 所述的步骤7）的具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290-300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样-5
品、抽真空，当真空度为（1～5）×10 Torr时，在N2保护下升温到320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得 到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为0.2-1.5Pa，溅射功率为20-200W，溅射时间为
20-50min，溅射厚度为0.5-6um。
品、抽真空，当真空度为（1～5）×10 Torr时，在N2保护下升温到320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得 到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为0.2-1.5Pa，溅射功率为20-200W，溅射时间为
20-50min，溅射厚度为0.5-6um。
[0033] 本发明与现有技术相比，具有以下有益效果：
[0034] 本发明提供的电容式Si基辐射探测器件，包括Si衬底层，Si衬底层的上方设有埋氧层，埋氧层上从中心向四周依次设有金属填充区、栅介质区、Si薄膜层、欧姆接触注入区和氧化隔离层，欧姆接触注入区的上方设有欧姆接触区，金属填充区的上方设有栅极金属电极。Si衬底层和埋氧层采用SOI CMOS基片得到，从而有效抑制单粒子效应对电容式Si基辐射探测器件性能参数的影响。栅介质区具有较大的辐射感生陷阱密度，因此能在减少栅氧厚度的情况下，不影响其感生陷阱的总量，能制作出大容量的电容式Si基辐射探测器件，从而保证能长期有效的在辐射环境下工作；而且栅介质区的介电常数较大，可以有效降低工作栅电压；栅介质区在辐射条件下易于产生大量感生电荷，因此，能够提高电容式Si基辐射探测器件的灵敏度。通过改变栅介质区的填充介质的填充范围，能够有效地调整电容式Si基辐射探测器件的探测范围；通过组合不同填充范围的电容式Si基辐射探测器件，还可以实现对剂量率的数字式读出。本发明的电容式Si基辐射探测器件利于集成，可以将不同厚度的栅介质区的器件作为一个探测单元，从而提升了电容式Si基辐射探测器件的探测精度。而且采用的是电容式测量，因此可以通过检测积累电容值来提前预知电容式Si基辐射探测器件的寿命。因此本发明提供的电容式Si基辐射探测器件的辐射灵敏度高、感生电荷容量高、工作栅电压较低、可靠性高，可用于核物理，医疗、生物医学场合以及宇航卫星探测中，具有良好的应用前景。
[0035] 本发明提供的电容式Si基辐射探测器件的制备方法，先在SOI CMOS基 片上，利用LOCOS或者STI工艺，生长氧化隔离层；然后进行轻、重离子掺杂，形成欧姆接触注入区；接着采用溅射淀积的方法形成欧姆接触区；再利用RIE或者ICP工艺刻蚀形成凹槽区；而后利用原子层淀积薄膜生长工艺形成栅介质区；再二次刻蚀形成金属填充凹槽区；最后采用Cu互联工艺形成金属填充区，并在金属填充区的顶部形成栅极金属电极，最终得到SOI器件结构的电容式Si基辐射探测器件。SOI器件结构能够保证电容式Si基辐射探测器件工作在强辐射的环境条件下，而不被烧毁。采用原子层淀积薄膜生长工艺时，先制得过渡SiO2介质层，再叠层生长二元金属氧化物介质，得到填充复合栅介质区，从而得到high-k叠层栅介质结构的栅介质区。由于采用的high-k介质（叠层生长的二元金属氧化物介质）本身具有较大的辐射感生陷阱密度，因此能够在减少栅氧厚度的情况下，不影响其感生陷阱的总量；由于high-k介质的介电常数较大，可以有效降低工作栅电压。high-k介质在辐射条件下易于产生大量感生电荷，因此能够提高灵敏度。并能够通过改变high-k介质的填充范围，能够有效地调整探测范围。本发明提供的电容式Si基辐射探测器件的制备方法工艺简单、重复性好、可靠性高、成本低、完全兼容现有的CMOS体硅工艺，易于和现有的大规模集成电路工艺整合，同时降低了器件的开发成本。
附图说明
附图说明
[0036] 图1是本发明的电容式Si基辐射探测器件的剖面结构示意图；
[0037] 图2是本发明的电容式Si基辐射探测器件的俯视图；
[0038] 图3是本发明的电容式Si基辐射探测器件的制备工艺流程图。
[0039] 其中：1为Si衬底层，2为埋氧层，3为氧化隔离层，4为Si薄膜层，5为欧姆接触注入区，6为过渡SiO2介质层，7为填充复合栅介质区，8为金属填充 区，9为欧姆接触区，10为栅极金属电极。
具体实施方式
[0040] 下面结合附图对本发明作进一步详细说明。
[0041] 参见图1和图2，本发明提供的电容式Si基辐射探测器件包括Si衬底层1，Si衬底层1的上方设有埋氧层2，埋氧层2上从中心向四周依次设有金属填充区8、栅介质区、Si薄膜层4、欧姆接触注入区5和氧化隔离层3，欧姆接触注入区5的上方设有欧姆接触区9，金属填充区8的上方设有栅极金属电极10；其中栅介质区包括填充复合栅介质区7，以及位于填充复合栅介质区7外侧的过渡SiO2介质层6。填充复合栅介质区7的厚度d为
10-60nm；过渡SiO2介质层6的厚度为0.5nm～1.5nm；填充复合栅介质区7是由二元金属氧化物介质叠层构成的。其中二元金属氧化物介质包括LaAlO3、NdAlO3和HfAlO。Si薄膜
15
层4的掺杂类型为N型或P型；每立方厘米的Si薄膜层4内至少掺杂有10 个掺杂离子；
Si薄膜层4在其长度方向的最小厚度D大于其势垒最大耗尽宽度XD，其中XD=[2εrεoVD/
1/2
qNA] ，εr为Si材料的相对介电常数，εo为Si材料的真空介电常数，VD为内建电势，q为电子电量，NA为Si薄膜层的掺杂浓度。
10-60nm；过渡SiO2介质层6的厚度为0.5nm～1.5nm；填充复合栅介质区7是由二元金属氧化物介质叠层构成的。其中二元金属氧化物介质包括LaAlO3、NdAlO3和HfAlO。Si薄膜
15
层4的掺杂类型为N型或P型；每立方厘米的Si薄膜层4内至少掺杂有10 个掺杂离子；
Si薄膜层4在其长度方向的最小厚度D大于其势垒最大耗尽宽度XD，其中XD=[2εrεoVD/
1/2
qNA] ，εr为Si材料的相对介电常数，εo为Si材料的真空介电常数，VD为内建电势，q为电子电量，NA为Si薄膜层的掺杂浓度。
[0042] 下面结合图3和具体实施例对本发明提供的电容式Si基辐射探测器件的制备方法作进一步详细说明。
[0043] 实施例1
[0044] 1)在SOI CMOS基片上，利用LOCOS工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层。
[0045] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为50nm的SiO2垫氧层，其中所使用的氧化炉温度为900℃， 氧化瓶温度为85℃，氧化时间为5min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为220nm的Si3N4掩蔽层，其中淀积压力为335Pa，淀积时间为30min，淀积温度850℃；利用光刻工艺，光刻出氧化隔离层的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得氧化隔离层，最后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0046] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0047] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源12
区的图形，对其进行能量为50KeV，剂量为5×10 的掺杂离子注入（每平方厘米的有源区内
12
掺杂个5×10 个掺杂离子），再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光
15
刻工艺，光刻出欧姆接触注入区的图形，对其进行能量为100KeV，剂量为5×10 的掺杂离
12
子注入（每平方厘米的欧姆接触注入区内掺杂个5×10 个掺杂离子），并采用湿法去除光刻胶，得到欧姆接触注入区；两次的掺杂类型均为N型。
区的图形，对其进行能量为50KeV，剂量为5×10 的掺杂离子注入（每平方厘米的有源区内
12
掺杂个5×10 个掺杂离子），再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光
15
刻工艺，光刻出欧姆接触注入区的图形，对其进行能量为100KeV，剂量为5×10 的掺杂离
12
子注入（每平方厘米的欧姆接触注入区内掺杂个5×10 个掺杂离子），并采用湿法去除光刻胶，得到欧姆接触注入区；两次的掺杂类型均为N型。
[0048] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0049] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在600℃下烧结1min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0050] 4)在掺杂的Si薄膜层上，采用ICP工艺刻蚀窗口区，至露出埋氧区，在形成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区。
[0051] 其中采用ICP工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：上电极功率50W、偏压0V、压力1Pa、刻蚀时间200s。
[0052] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在270℃的反应温度及0.5Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在290℃下进行high-k介质原子层淀积，其工艺步骤具-5体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为1×10 Torr时，在N2保护下升温到320℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0053] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区：先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率50W、偏压0V、压力1Pa、刻蚀时间50s；二元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0054] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0055] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层 淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-51×10 Torr时，在N2保护下升温到320℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为
0.2Pa，溅射功率为200W，溅射时间为20min，溅射厚度为0.5um。
0.2Pa，溅射功率为200W，溅射时间为20min，溅射厚度为0.5um。
[0056] 实施例2
[0057] 1)在SOI CMOS基片上，利用LOCOS工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层。
[0058] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为100nm的SiO2垫氧层，其中所使用的氧化炉温度为950℃，氧化瓶温度为88℃，氧化时间为9min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为190nm的Si3N4掩蔽层，其中淀积压力为32Pa，淀积时间为55min，淀积温度750℃；利用光刻工艺，光刻出氧化隔离层的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得氧化隔离层，最后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0059] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0060] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源12
区的图形，对其进行能量为70KeV，剂量为9×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
15
为90KeV，剂量为4×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为N型。
区的图形，对其进行能量为70KeV，剂量为9×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
15
为90KeV，剂量为4×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为N型。
[0061] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0062] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在650℃下烧结4min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0063] 4)在掺杂的Si薄膜层上，采用RIE工艺刻蚀窗口区，至露出埋氧区，在形成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区；
[0064] 其中采用RIE工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基RIE工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：电极功率80W、偏压620V，压力5mTorr、刻蚀时间210s。
[0065] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在300℃的反应温度及0.7Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2 介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在298℃下进行high-k介质原子层淀积，其工艺步骤具-5体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为2×10 Torr时，在N2保护下升温到322℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0066] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区：先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率100W、偏压20V、压力2Pa、刻蚀时间75s；二元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0067] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0068] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在298℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-52×10 Torr时，在N2保护下升温到322℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为60℃的含Cu 的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为
0.7Pa，溅射功率为150W，溅射时间为25min，溅射厚度为1um。
0.7Pa，溅射功率为150W，溅射时间为25min，溅射厚度为1um。
[0069] 实施例3
[0070] 1)在SOI CMOS基片上，利用LOCOS工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层。
[0071] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为150nm的SiO2垫氧层，其中所使用的氧化炉温度为1000℃，氧化瓶温度为90℃，氧化时间为7min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为210nm的Si3N4掩蔽层，其中淀积压力为29Pa，淀积时间为50min，淀积温度800℃；利用光刻工艺，光刻出氧化隔离层的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得氧化隔离层，最后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0072] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0073] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源12
区的图形，对其进行能量为90KeV，剂量为6×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺， 光刻出欧姆接触注入区的图形，对其进行
15
能量为70KeV，剂量为3×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；两次的掺杂类型均为P型。
区的图形，对其进行能量为90KeV，剂量为6×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺， 光刻出欧姆接触注入区的图形，对其进行
15
能量为70KeV，剂量为3×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；两次的掺杂类型均为P型。
[0074] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0075] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在750℃下烧结8min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0076] 4)在掺杂的Si薄膜层上，采用ICP工艺刻蚀窗口区，至露出埋氧区，在形成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区。
[0077] 其中采用ICP工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：上电极功率300W、偏压80V、压力2Pa、刻蚀时间100s。
[0078] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在280℃的反应温度及1.2Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在296℃下进行high-k介质原子层淀积，其工艺步骤具-5体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为3×10 Torr时，在N2保护下升温到324℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表 面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0079] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区：先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率150W、偏压40V、压力1.5Pa、刻蚀时间150s；二元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0080] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0081] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在296℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-53×10 Torr时，在N2保护下升温到324℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为80℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为
1.2Pa，溅射功率为100W，溅射时间为40min，溅射厚度为2um。
1.2Pa，溅射功率为100W，溅射时间为40min，溅射厚度为2um。
[0082] 实施例4
[0083] 1)在SOI CMOS基片上，利用STI工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层；
[0084] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于200nm的SiO2垫氧层，其中所使用的氧化炉温度为1100℃，氧化瓶温度为95℃，氧化时间为10min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为180nm的Si3N4掩蔽层，其中淀积压力为25Pa，淀积时间为60min，淀积温度600℃；利用光刻工艺，光刻出氧化隔离层图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成氧化隔离层的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为180nm的TEOS氧化物填充氧化隔离层，其中淀积压力为55Pa，淀积时间为60min，淀积温度为600℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到氧化隔离层3。
[0085] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0086] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源13
区的图形，对其进行能量为100KeV，剂量为1×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
13
为50KeV，剂量为2×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为P型。
区的图形，对其进行能量为100KeV，剂量为1×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
13
为50KeV，剂量为2×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为P型。
[0087] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0088] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在800℃下烧结10min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0089] 4)在掺杂的Si薄膜层上，采用RIE工艺刻蚀窗口区，至露出埋氧区，在形成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区；
[0090] 其中采用RIE工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基RIE工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：电极功率400W、偏压210V，压力10mTorr、刻蚀时间30s。
[0091] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在350℃的反应温度及1.5Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在300℃下进行high-k介质原子层淀积，其工艺步骤具-5体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为5×10 Torr时，在N2保护下升温到330℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0092] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区： 先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率300W、偏压80V、压力3Pa、刻蚀时间200s；二元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0093] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0094] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-55×10 Torr时，在N2保护下升温到330℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为
1.5Pa，溅射功率为20W，溅射时间为50min，溅射厚度为6um。
1.5Pa，溅射功率为20W，溅射时间为50min，溅射厚度为6um。
[0095] 实施例5
[0096] 1)在SOI CMOS基片上，利用STI工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层；
[0097] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于75nm的SiO2垫氧层，其中所使用的氧化炉温度为975℃，氧化瓶温度为92℃，氧化时间为8min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为200nm的Si3N4掩蔽层，其中淀积压力为30Pa，淀积时间为40min，淀积温度700℃；利用光刻工艺，光刻出氧化隔离层图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成氧化隔离层的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为200nm的TEOS氧化物填充氧化隔离层，其中淀积压力为50Pa，淀积时间为45min，淀积温度为700℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到氧化隔离层3。
[0098] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0099] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源12
区的图形，对其进行能量为80KeV，剂量为7×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
14
为60KeV，剂量为1×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为N型。
区的图形，对其进行能量为80KeV，剂量为7×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
14
为60KeV，剂量为1×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为N型。
[0100] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0101] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在700℃下烧 结2min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0102] 4)在掺杂的Si薄膜层上，采用ICP工艺刻蚀窗口区，至露出埋氧区，在形成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区。
[0103] 其中采用ICP工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：上电极功率150W、偏压40V、压力3Pa、刻蚀时间50s。
[0104] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在320℃的反应温度及1Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在292℃下进行high-k介质原子层淀积，其工艺步骤具体-5为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为4×10 Torr时，在N2保护下升温到
326℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
326℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0105] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区：先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率200W、偏压60V、压力2.5Pa、刻蚀时间100s；二 元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0106] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0107] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在292℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-54×10 Torr时，在N2保护下升温到326℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为70℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为1Pa，溅射功率为50W，溅射时间为30min，溅射厚度为3um。
[0108] 实施例6
[0109] 1)在SOI CMOS基片上，利用STI工艺，生长氧化隔离层，其中SOI CMOS基片包括Si衬底层、以及Si衬底层上方的埋氧层；
[0110] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于125nm的SiO2垫氧层，其中所使用的氧化炉温度为1050℃，氧化瓶温度为90℃，氧化时间为6min；而后采用低压化学气相淀积的 方法(LPCVD)生长厚度为220nm的Si3N4掩蔽层，其中淀积压力为28Pa，淀积时间为45min，淀积温度650℃；利用光刻工艺，光刻出氧化隔离层图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成氧化隔离层的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为220nm的TEOS氧化物填充氧化隔离层，其中淀积压力为45Pa，淀积时间为30min，淀积温度为850℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到氧化隔离层3。
[0111] 2)在SOI CMOS基片上，对有源区进行轻掺杂注入，而后对欧姆接触注入区进行重掺杂注入。
[0112] 其具体步骤为：采用光刻工艺，在生长氧化隔离层的SOI CMOS基片上光刻出有源12
区的图形，对其进行能量为60KeV，剂量为8×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
15
为80KeV，剂量为1×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为P型。
区的图形，对其进行能量为60KeV，剂量为8×10 的掺杂离子注入，再采用湿法除去光刻胶，得到掺杂的Si薄膜层；其中有源区包括金属填充区、栅介质区、Si薄膜层和欧姆接触注入区的区域；而后在有源区内采用光刻工艺，光刻出欧姆接触注入区的图形，对其进行能量
15
为80KeV，剂量为1×10 的掺杂离子注入，并采用湿法去除光刻胶，得到欧姆接触注入区；
两次的掺杂类型均为P型。
[0113] 3)采用硅化物工艺，形成良好的体区欧姆接触。
[0114] 其具体步骤为：采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片上，接着在725℃下烧结6min，金属Ti与欧姆接触注入区的接触处形成欧姆接触区，然后采用湿法化学清洗掉其余部分的金属Ti。
[0115] 4)在掺杂的Si薄膜层上，采用RIE工艺刻蚀窗口区，至露出埋氧区，在形 成凹槽区的同时得到Si薄膜层；其中窗口区包括金属填充区和栅介质区；
[0116] 其中采用RIE工艺刻蚀窗口区的具体步骤为：先在掺杂的Si薄膜层上光刻出圆形的窗口区，再采用氯基RIE工艺刻蚀窗口区至埋氧区，形成圆柱体的凹槽区，其刻蚀工艺参数分别为：电极功率200W、偏压400V，压力7mTorr、刻蚀时间130s。
[0117] 5)采用原子层淀积薄膜生长工艺，首先利用去离子水作为O源，在330℃的反应温度及0.8Torr的反应气压下处理凹槽区，使凹槽区的表面形成过渡SiO2介质层；然后分别交替利用Mo源和O源在凹槽区内部叠层生长二元金属氧化物介质，其具体步骤为：将形成过渡SiO2介质层后的SOI CMOS基片放入到原子层淀积的腔体中，使用Mo源和去离子水分别作为金属源和O源，N2作为载气，在294℃下进行high-k介质原子层淀积，其工艺步骤具-5体为：用N2清洗Mo源管道、放置样品、抽真空，当真空度为2.5×10 Torr时，在N2保护下升温到328℃，然后进行样品表面N2吹扫，再向样品表面喷Mo源进行淀积前的表面预反应，然后向样品表面交替喷Mo源和水，进行表面反应生成high-k介质的循环淀积，最后通N2，完成叠层生长二元金属氧化物介质。
[0118] 6)采用氟基ICP干法刻蚀工艺在二元金属氧化物介质上二次刻蚀凹槽区：先在二元金属氧化物介质上二次光刻出金属填充凹槽区的圆形窗口区，再采用氟基ICP工艺刻蚀窗口区至埋氧区，形成圆柱体的金属填充凹槽区，其刻蚀工艺参数分别为：上电极功率250W、偏压50V、压力2.75Pa、刻蚀时间125s；二元金属氧化物介质未被刻蚀掉的部分为填充复合栅介质区。
[0119] 7)采用Cu互联工艺填充金属填充凹槽区形成金属填充区，并在金属填充区的顶部形成栅极金属电极，得到电容式Si基辐射探测器件。
[0120] 其具体步骤为：将形成金属填充凹槽区后的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在294℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真空度为-52.5×10 Torr时，在N2保护下升温到328℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为90℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使金属填充区表面平整；最后，通过物理溅射Cu的方法，完成栅极金属电极的制作，最终得到电容式Si基辐射探测器件；其中物理溅射Cu时反应室工作气压为
0.4Pa，溅射功率为80W，溅射时间为35min，溅射厚度为4um。
0.4Pa，溅射功率为80W，溅射时间为35min，溅射厚度为4um。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 高活性化学镀铜溶液及化学镀铜方法 | 2020-05-13 | 699 |
| 化学镀铜 | 2020-05-11 | 784 |
| 镍磷合金酸性浴化学镀废液的综合处理工艺 | 2020-05-11 | 189 |
| 一种化学镀铜液和一种化学镀铜方法 | 2020-05-12 | 262 |
| 一种化学镀铜液及化学镀铜方法 | 2020-05-12 | 447 |
| 一种化学镀铜溶液及化学镀方法 | 2020-05-12 | 631 |
| 化学镀装置 | 2020-05-11 | 312 |
| 化学镀铂液 | 2020-05-11 | 948 |
| 化学镀铜溶液 | 2020-05-12 | 566 |
| 一种化学镀钯液 | 2020-05-11 | 38 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈