一种芯片及其制作方法
阅读：917发布：2023-01-24
专利汇可以提供一种芯片及其制作方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种芯片及其制作方法，通过对第一SiO2层进行 抛光 ，使第一SiO2层相对传统的紧贴顶层金属的SiO2层更加平整致密；在抛光后的第一SiO2层中注入高 能量 离子生成介质层，注入的高能量离子使生成的介质层更加致密、使紧贴顶层金属部分的第一SiO2层产生的局部应 力 减小，同时注入的高能量离子固定了介质层中的可动离子电荷减小了介质层与抛光后的第一SiO2层的界面态；在介质层表面生长第二SiO2层，在第二SiO2层表面生成SiN层以及在SiN层表面生成 聚合物 层，解决了 现有技术 中存在的传统 钝化 层膜层产生较高的机械 应力 以及紧贴顶层金属处产生较大的局部应力而影响器件可靠性的问题。，下面是一种芯片及其制作方法专利的具体信息内容。
1.一种芯片的制作方法，其特征在于，包括：
在半导体衬底上完成器件层的制备并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成第一SiO2层；
将所述第一SiO2层进行化学抛光；
在抛光后的第一SiO2层中注入高能量离子生成介质层；
在所述介质层的表面生成第二SiO2层；
在所述第二SiO2层表面生成SiN层；
在所述SiN层表面生成聚合物层。
2.如权利要求1所述的方法，其特征在于，在所述半导体衬底上生成的第一SiO2层的厚度为1000-1500nm；所述抛光后的第一SiO2层的厚度为500-1000nm。
3.如权利要求1所述的方法，其特征在于，所述在抛光后的第一SiO2层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。
4.如权利要求3所述的方法，其特征在于，所述介质层的厚度为200-600nm。
5.如权利要求1所述的方法，其特征在于，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法制备所述第一SiO2层、所述第二SiO2层、所述SiN层，采用热解法制备所述聚合物层。
6.一种芯片，其特征在于，包括：
在半导体衬底上完成器件层的制备并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成的第一SiO2层；
在进行化学抛光后的第一SiO2层中注入高能量离子后生成的介质层；
在所述介质层的表面生成的第二SiO2层；
在所述第二SiO2层表面生成的SiN层；
以及在所述SiN层表面生成的聚合物层。
7.如权利要求6所述的芯片，其特征在于，在所述半导体衬底上生成的第一SiO2层的厚度为1000-1500nm；所述抛光后的第一SiO2层的厚度为500-1000nm。
8.如权利要求6所述的芯片，其特征在于，所述在抛光后的第一SiO2层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。
9.如权利要求8所述的芯片，其特征在于，所述介质层的厚度为200-600nm。
10.如权利要求6所述的芯片，其特征在于，所述第一SiO2层、所述第二SiO2层、所述SiN层的的制备方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
一种芯片及其制作方法
技术领域
背景技术
[0002] 集成电路的制造过程中会不可避免地混入一些可动离子电荷，可动离子电荷是广泛存在于芯片中的一种杂质污染，其主要成分为碱金属离子，如Na离子和K离子等，这种可动离子在电场、机械应力、温度的作用下会在氧化层中自由移动，最终引发器件参数漂移，如MOS器件的阈值电压，高压器件的击穿电压等。
[0003] 在半导体的制作过程中，在半导体衬底上形成器件层以及金属导线后，为了防止该金属导线被外界环境中的水汽、可动离子电荷等的污染和损伤，通常在金属导线形成后会在半导体器件表面形成一层钝化层，如氮化硅层或二氧化硅层。氮化硅层的硬度较大，产生的应力也较大，但它阻绝外界水汽和杂质污染的效果最好，而二氧化硅层的硬度较小，产生的应力也相对较小，为了防止氮化硅层产生的应力对金属导线带来的损伤，通常会在金属导线和最外层钝化层(氮化硅层)中间的生长一层应力较小的缓冲层，如二氧化硅层。
[0004] 由于顶层金属线的存在，在钝化膜层制作时钝化膜层会紧贴着顶层金属生长，因顶层金属具有高低起伏的台阶形貌，紧贴着顶层金属的钝化膜层在不同台阶附近产生的局部应力很大。采用传统的钝化膜层结构，对于顶层金属较厚的芯片顶层金属越厚，钝化膜层带来的机械应力也越大，对于工作温度较高的芯片，在芯片发热时钝化膜层和金属线的涨缩系数的不同将产生更大的机械应力。高机械应力将诱发可动离子电荷聚集，产生不希望有的界面态，影响器件的参数和可靠性，更严重的时候甚至直接导致钝化膜层的开裂。
[0005] 综上，现有技术中存在着顶层金属较厚或工作温度较高的芯片的传统钝化膜层结构，因产生较高的机械应力以及紧贴顶层金属处产生较大的局部应力而导致的可动离子电荷聚集形成不希望的界面态进而影响器件的参数和可靠性的问题。
发明内容
[0006] 本发明提供一种芯片及其制作方法，用以解决现有技术中存在的传统钝化层膜层产生较高的机械应力以及紧贴顶层金属处产生较大的局部应力而导致的可动离子电荷聚集形成不希望的界面态进而影响器件的参数和可靠性的问题。
[0007] 本发明方法包括：
[0008] 本发明实施例提供一种芯片的制作方法，该方法包括：
[0009] 在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成第一SiO2层；
[0010] 将所述第一SiO2层进行化学抛光；
[0011] 在抛光后的第一SiO2层中注入高能量离子生成介质层；
[0012] 在所述介质层的表面生成第二SiO2层；
[0013] 在所述第二SiO2层表面生成SiN层；
[0014] 在所述SiN层表面生成聚合物层。
[0015] 进一步地，在所述半导体衬底上生成的第一SiO2层的厚度为1000-1500nm；所述抛光后的第一SiO2层的厚度为500-1000nm。
[0016] 进一步地，所述在抛光后的第一SiO2层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。
[0017] 进一步地，所述介质层的厚度为200-600nm。
[0019] 本发明实施例还提供一种芯片，包括：
[0020] 在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成的第一SiO2层；
[0021] 在进行化学抛光后的第一SiO2层中注入高能量离子后生成的介质层；
[0022] 在所述介质层的表面生成的第二SiO2层；
[0023] 在所述第二SiO2层表面生成的SiN层；
[0024] 以及在所述SiN层表面生成的聚合物层。
[0025] 进一步地，在所述半导体衬底上生成的第一SiO2层的厚度为1000-1500nm；所述抛光后的第一SiO2层的厚度为500-1000nm。
[0026] 进一步地，所述在抛光后的第一SiO2层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。
[0027] 进一步地，所述介质层的厚度为200-600nm。
[0028] 进一步地，所述第一SiO2层、所述第二SiO2层、所述SiN层的的制作方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
[0029] 本发明实施例提供的一种芯片及其制作方法，通过对第一SiO2层进行抛光，使第一SiO2层相对传统的紧贴顶层金属的SiO2层更加平整致密；在抛光后的第一SiO2层中注入高能量离子生成介质层，注入的高能量离子使生成的介质层更加致密、使紧贴顶层金属部分的第一SiO2层产生的局部应力减小，同时注入的高能量离子固定了介质层中的可动离子电荷减小了介质层与抛光后的第一SiO2层的界面态；在介质层表面生长第二SiO2层，与传统钝化膜层中位于第一SiO2层和SiN层之间的第二SiO2层相比，因介质层平整致密而使第二SiO2层与介质层之间的机械应力较小；在第二SiO2层表面生成SiN层以及在SiN层表面生成聚合物层，与传统钝化膜层的最外层SiN层相比，聚合物层具有的热稳定性和良好的介电性能，作为保护层，可以更好的减少外界对内部钝化层结构的影响。附图说明
[0030] 图1为本发明实施例提供的一种芯片的制作方法流程图；
[0031] 图2为本发明实施例提供的一种制作顶层金属后的芯片的剖面结构示意图；
[0032] 图3为本发明实施例提供的一种生成第一SiO2层后的芯片的剖面结构示意图；
[0033] 图4为本发明实施例提供的一种第一SiO2层抛光后的芯片的剖面结构示意图；
[0034] 图5为本发明实施例提供的一种注入离子生成介质层后的芯片的剖面结构示意图；
[0035] 图6为本发明实施例提供的生成第二SiO2层后的芯片的剖面结构示意图；
[0036] 图7为本发明实施例提供的生成SiN层后的芯片的剖面结构示意图；
[0037] 图8为本发明实施例提供的生成聚合物层后的芯片的剖面结构示意图；
[0038] 图9为本发明实施例提供的一种芯片的结构示意图。
具体实施方式
[0039] 本发明实施例提供的
[0040] 为了使本发明所解决的技术问题、技术方案以及有效果更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0041] 实施例1
[0042] 如图1所示的本发明实施例提供的一种芯片的制作方法，该方法包括：
[0043] 步骤101，在半导体衬底上完成器件层的制作并在器件层表面完成顶层金属的制作后，在半导体衬底上生成第一SiO2层；
[0044] 步骤102，将第一SiO2层进行化学抛光；
[0045] 步骤103，在抛光后的第一SiO2层中注入高能量离子生成介质层；
[0046] 步骤104，在介质层的表面生成第二SiO2层；
[0047] 步骤105，在第二SiO2层表面生成SiN层；
[0048] 步骤106，在SiN层表面生成聚合物层。
[0049] 实施例中的半导体衬底为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上的硅，如SOI(Silicon-On-Insulator，绝缘衬底上的硅)。
[0050] 步骤101中，在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，对顶层金属进行刻蚀和去除光刻胶后，生成的芯片的剖面图如图2所示，此时芯片包括半导体衬底1，器件层2，顶层金属3。
[0051] 然后在如图2所示的芯片的半导体衬底上生成第一SiO2层，本实施例中采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法制作所述第一SiO2层。以PECVD为例，将如图2所示的芯片放入等离子增强化学气相淀积设备中，然后在温度为480℃、压力为7torr、功率为300W的条件下生成第一SiO2层，生成第一SiO2层后的芯片的剖面图如图3所示。较佳地，在所述半导体衬底上生成的第一SiO2层的厚度为1000-1500nm。制作的第一SiO2层为TEOS(正硅酸乙脂二氧化硅)、USG(无掺杂硅玻璃)、PSG(磷硅玻璃，磷含量2％-6％)、SRO(富硅氧化物)等，其中，第一SiO2层中的二氧化硅是由硅烷SiH4与氧气O2反应生成的。
[0052] 步骤102中，采用CMP化学机械抛光的方法将所述第一SiO2层进行化学抛光，抛光后的芯片的剖面图如图4所示，较佳地，抛光后的第一SiO2层4的厚度为500-1000nm。
[0053] 通过对第一SiO2层进行抛光，将如图3所示的表面凹凸不平的第一SiO2层抛光掉，使抛光后的第一SiO2层4相对传统的紧贴顶层金属的SiO2层更加平整致密，也有利于后续步骤中高能离子的注入。
[0054] 步骤103中，所述在抛光后的第一SiO2层4中注入高能量离子后的部分第一SiO2层为介质层，也称作SiO2介质层。较佳地，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。如图5所示的芯片的剖面图中，在抛光后的第一SiO2层4中注入高能量离子的部分第一SiO2层为介质层5，较佳地，注入离子后生成的所述介质层5的厚度为200-600nm。
[0055] 可动离子电荷是广泛存在于芯片中的一种杂质污染，其主要成分为碱金属离子，如Na离子和K离子等，这种可动离子在电场、机械应力、温度的作用下会在氧化层中自由移动，最终引发器件参数漂移，如MOS器件的阈值电压，高压器件的击穿电压等。
[0056] 在第一SiO2层中注入高能量离子生成介质层5时，注入的高能量离子使生成的SiO2介质层更加致密、使紧贴顶层金属的第一SiO2层的局部应力减小，同时注入的高能量+ +离子固定了SiO2介质层中的可动离子电荷(如Na、K)，减小了SiO2介质层5与抛光后的第一SiO2层4之间的界面态。
[0057] 步骤104中，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法在所述介质层5的表面生成第二SiO2层，如图6所示的芯片的剖面图中生成的所述第二SiO2层6的厚度为100-500nm。制作的第二SiO2层为TEOS(正硅酸乙脂二氧化硅)、USG(无掺杂硅玻璃)、PSG(磷硅玻璃，磷含量2％-6％)、SRO(富硅氧化物)等，其中，第二SiO2层6中的二氧化硅是由硅烷SiH4与氧气O2反应生成的。
[0058] 与传统钝化膜层中位于第一SiO2层和SiN层之间的第二SiO2层相比，步骤104中的第二SiO2层6是在介质层5表面生成的，因介质层5注入了高能量离子而呈现平整致密的特点，使生成的第二SiO2层6与介质层5之间的机械应力较小。
[0059] 步骤105中，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法在所述第二SiO2层表面生成SiN层，如图7所示的芯片的剖面图中，生成的所述SiN层7的厚度为100-1000nm。
[0060] 在所述第二SiO2层表面生成的SIN层7，相对传统的钝化层结构更为平滑其折射率在1.8-2.2之间，产生的机械应力更小，产生的应力在-1000Mpa到-10Mpa之间，且不会施加或传递到底部的器件层2，不会影响到器件的参数，更不会发生开裂，从而可以显著改善器件的可靠性。
[0061] 步骤106中，采用热解法在所述SiN层7表面生成所述聚合物层，如图8所示的芯片的剖面图中，聚合物层8的厚度为100-1000nm。
[0062] 实施中，聚合物层8由聚酰亚胺构成，聚酰亚胺的热分解温度达600℃，是聚合物中热稳定性最高的材料之一。聚酰亚胺可耐极低温，在-269℃的液态氦中不会脆裂。聚酰-5 -5亚胺具有优良的机械性能，其热膨胀系数在2×10 ～3×10 ℃。聚酰亚胺具有很高的耐辐
9
照性能，聚酰亚胺薄膜在5×10rad快电子辐照后强度保持率为90％。聚酰亚胺具有良好的介电性能，介电常数为3.4左右，用作介电层进行层间绝缘，作为缓冲层可以减少应力、提高成品率。因此，聚酰亚胺作为芯片的外部保护层可以减少环境对芯片的影响，还可以对a-粒子起屏蔽作用，减少或消除器件的软误差。
9
照性能，聚酰亚胺薄膜在5×10rad快电子辐照后强度保持率为90％。聚酰亚胺具有良好的介电性能，介电常数为3.4左右，用作介电层进行层间绝缘，作为缓冲层可以减少应力、提高成品率。因此，聚酰亚胺作为芯片的外部保护层可以减少环境对芯片的影响，还可以对a-粒子起屏蔽作用，减少或消除器件的软误差。
[0063] 上述实施例提供的一种制作芯片的方法中，通过对第一SiO2层进行抛光，使第一SiO2层相对传统的紧贴顶层金属3的SiO2层更加平整致密；在抛光后的第一SiO2层4中注入高能量离子生成介质层5，注入的高能量离子使生成的介质层5更加致密、使紧贴顶层金属部分第一SiO2层的局部应力减小，同时注入的高能量离子固定了介质层5中的可动离子电荷减小了介质层与抛光后的第一SiO2层4的界面态；在介质层5表面生长第二SiO2层6，与传统钝化膜层中位于第一SiO2层和SiN层之间的第二SiO2层相比，因介质层5平整致密而使第二SiO2层6与介质层5之间的机械应力较小；在第二SiO2层6表面生成SiN层7以及在SiN层7表面生成聚合物层8，与传统钝化膜层的最外层SiN层相比，聚合物层8具有的热稳定性和良好的介电性能，作为保护层，可以更好的减少外界对芯片的影响。
[0064] 上述实施例提供的一种制作芯片的方法的适用性极广，可适用于几乎所有的半导体制造工艺中。
[0065] 针对上述方法流程，本发明实施例还提供一种芯片，这些芯片的具体内容可以参照上述方法实施，在此不再赘述。
[0066] 如图9所示的一种芯片，该芯片包括：
[0067] 在半导体衬底1上完成器件层2的制作并在所述器件层2表面完成顶层金属3的制作后，在所述半导体衬底1上生成的第一SiO2层；
[0068] 在进行化学抛光后的第一SiO2层4中注入高能量离子后生成的介质层5；
[0069] 在所述介质层的表面生成的第二SiO2层6；
[0070] 在所述第二SiO2层表面生成的SiN层7；
[0071] 以及在所述SiN层表面生成的聚合物层8。
[0072] 较佳地，在所述半导体衬底1上生成的第一SiO2层的厚度为1000-1500nm；所述抛光后的第一SiO2层4的厚度为500-1000nm。
[0073] 较佳地，所述在抛光后的第一SiO2层4中注入高能量离子生成介质层5时，注入的高能量离子包括Ar、As、P、O离子，注入的能量是80-300KeV。
[0074] 较佳地，所述介质层5的厚度为200-600nm。
[0075] 较佳地，所述第一SiO2层4、所述第二SiO2层6、所述SiN层7的的制作方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
[0076] 较佳地，生成的所述第二SiO2层6的厚度为100-500nm，生成的所述SiN层7的厚度为100-1000nm，生成的所述聚合物层8的厚度为100-1000nm。
[0077] 尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0078] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 太阳能电池钝化层 | 2020-05-11 | 854 |
| 一种用于电镀锌层钝化的钝化液及其应用 | 2020-05-13 | 516 |
| 一种锌-镍合金镀层钝化液及其钝化方法 | 2020-05-13 | 146 |
| 判断PERC电池背钝化膜层钝化质量的方法 | 2020-05-13 | 131 |
| 涂覆有钝化层的硅晶片 | 2020-05-12 | 481 |
| 一种镀锌层无铬钝化液 | 2020-05-12 | 291 |
| 常温钝化的镀锌层三价铬彩色钝化剂 | 2020-05-11 | 88 |
| 形成钝化层的方法、含钝化层的基底及钝化层去除方法 | 2020-05-11 | 898 |
| 多层钝化或蚀刻终止TFT | 2020-05-11 | 392 |
| CMOS器件钝化层形成方法 | 2020-05-12 | 99 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈