薄膜晶体管阵列基板制造方法
专利汇可以提供薄膜晶体管阵列基板制造方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种 薄膜 晶体管阵列 基板 制造方法，该制造方法形成栅极和栅极绝缘层后，先形成 像素 电极 ，然后利用不同 光刻 胶 层高度和剥离方法形成 半导体 层和漏极金属层，最后形成 钝化 层薄膜，由于像素电极不需要贯穿 钝化层 薄膜和漏极相连，因而减少了一道光罩工序，简化 制造过程 ，降低成本，提高产量。，下面是薄膜晶体管阵列基板制造方法专利的具体信息内容。
1.一种薄膜晶体管阵列基板的制作方法，包括： 提供基板； 形成第一金属层和第一光刻胶层于该基板上，利用第一道光刻形成栅极、栅焊盘； 形成栅极绝缘层于该基板上，以覆盖该栅极； 形成透明导电层和第二光刻胶层于该栅极绝缘层上，利用第二道光刻形成像素电极、源极下电极和数据焊盘下电极，该像素电极、源极下电极位于栅极两侧，保留像素电极、源极下电极上的第二光刻胶层，该第二光刻胶层在栅极上方形成沟道； 继续形成半导体层于该基板上，剥离第二光刻胶层及其上的半导体层，该沟道处形成半导体层，暴露该像素电极、源极下电极； 继续形成第三金属层和第三光刻胶层于该基板上，利用第三道光刻形成漏极、源极上电极和数据焊盘上电极，该漏极和该像素电极相接触，该源极上电极和该源极下电极相接触，其中该栅极、该漏极、该半导体层、该源极下电极和该源极上电极构成薄膜晶体管； 形成钝化层薄膜于该像素电极、该薄膜晶体管上。
2. 如权利要求l所述的薄膜晶体管阵列基板制造方法，其特征在于，所述继 续形成半导体层于该基板上包括沉积非晶硅层和欧姆接触层。
3. 如权利要求l所述的薄膜晶体管阵列基板制造方法，其特征在于，所述形 成钝化层薄膜包括：保留该像素电极、该薄膜晶体管、该栅焊盘和该数据悍盘以外其余区域的第 三光刻胶层；继续形成钝化层于该基板上，剥离第三光刻胶层及其上的钝化层，形成钝化 层薄膜于该像素电极、该薄膜晶体管上，暴露其余区域的第三金属层，湿刻去除 其余区域的第三金属层刻掉，千刻去除其余区域的非晶硅半导体层。
薄膜晶体管阵列基板制造方法
技术领域
背景技术
目前量产的TFT阵列基板大多至少需要四轮光罩工序。图1为采用四道光罩 工序制造的现有技术TFT阵列基板的平面图，图2为沿图1的A-A'和B-B'线提 取的截面图。参照图1和图2所示，现有技术的阵列基板在基板1上形成有彼此 交叉的栅线11和数据线52，栅线11与数据线52的交叉区形成TFT 91。 TFT 91 包括栅极10、源极51和漏极50。所述栅极10形成在与基板1直接接触的第一金 属层上，在栅极10上依次覆盖有栅绝缘层20、半导体层30、欧姆接触40、源极 51、漏极50和钝化层60。栅极10连接到栅线11，源极51连接到数据线52。在 由栅极10和数据线52交叉限定的像素区域中形成像素电极78，所述像素电极78 通过接触孔70和TFT 91的漏极50相连。
以下将参照图3A〜3D详细说明采用四道光罩工序的液晶面板的TFT阵列基板 的制造方法。
参照图3A，采用第一道光罩在基板上形成包括栅线11 (参照图1)、栅极10 和栅焊盘12的第一导电图案组。
参照图3B，先在形成有栅图案的基板上依次沉积栅绝缘层20、有源层30和 欧姆接触层40，再在欧姆接触层40上沉积第二导电金属层50。然后利用第二道 光罩在栅绝缘层20上形成包括有源层30和欧姆接触层40的图案，以及包括数据 线52 (参照图1)、源极51、漏极50以及数据焊盘53 (参照图1)的第二导电图 案层。参照图3C，在第二导电层图案形成之后，接着在基板上用PECVD沉积钝化层 60,在形成钝化层之后，通过采用第三道光罩的光刻和蚀刻工序，形成接触孔61。
参照图3D,在接触孔61形成之后，沉积上一层透明导电层70，通过第四道 光罩在钝化层上形成包括像素电极78、栅焊盘上电极72和数据焊盘上电极73的 第三导电图案组。
在液晶显示器中，由于TFT阵列基板需要半导体工序和多轮光罩工序，其制 造工序很复杂并因此制造成本比较高，主要原因在于一轮光罩工序包括诸如薄膜 沉积工序、清洗工序、光刻工序、蚀刻工序、光刻胶剥离和检査工序等多个工序。
为了解决这个问题，希望能够提供一种可以减少光罩工序数量的TFT阵列基 板的制造方法。
发明内容
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基 板制造方法，包括以下步骤：
提供基板；形成第一金属层和第一光刻胶层于该基板上，利用第一道光刻形 成栅极、栅焊盘；形成栅极绝缘层于该基板上，以覆盖该栅极；
形成透明导电层和第二光刻胶层于该栅极绝缘层上，利用第二道光刻形成像 素电极、源极下电极和数据焊盘下电极，该像素电极、源极下电极位于栅极两侧， 保留像素电极、源极下电极上的第二光刻胶层，该第二光刻胶层在栅极上方形成 沟道；
继续形成半导体层于该基板上，剥离第二光刻胶层及其上的半导体层，该沟 道处形成半导体层，暴露该像素电极、源极下电极；
继续形成第三金属层和第三光刻胶层于该基板上，利用第三道光刻形成漏极、 源极上电极和数据焊盘上电极，该漏极和该像素电极相接触，该源极上电极和该 源极下电极相接触，其中该栅极、该漏极、该半导体层、该源极下电极和该源极 上电极构成薄膜晶体管；形成钝化层薄膜于该像素电极、该薄膜晶体管上。
上述方法中，所述继续形成半导体层于该基板上包括沉积非晶硅层和欧姆接触层。
上述方法中，所述形成钝化层薄膜包括：保留该像素电极、该薄膜晶体管、 该栅焊盘和该数据焊盘以外其余区域的第三光刻胶层；继续形成钝化层于该基板 上，剥离第三光刻胶层及其上的钝化层，形成钝化层薄膜于该像素电极、该薄膜 晶体管上，暴露其余区域的第三金属层，湿刻去除其余区域的第三金属层刻掉， 干刻去除其余区域的非晶硅半导体层。
本发明对比现有的四道光罩工序的薄膜晶体管阵列基板的制造方法有如下的 有益效果：本发明提供的制造方法形成栅极和栅极绝缘层后，先形成像素电极， 然后利用不同光刻胶层高度和剥离方法形成半导体层，最后形成钝化层薄膜，由 于像素电极不需要贯穿钝化层薄膜和漏极想连，因而减少了一道光罩工序，简化 制造过程，降低成本，提高产量。
附图说明
图1是采用现有技术四道光罩工序的TFT阵列基板的平面图。
图2是沿图1的A-A'和B-B'线提取的截面图。
图3A〜3D是现有技术的TFT阵列基板的制作流程剖视图。
图4A本发明的第一道光罩工序的平面示意图。
图4B〜4D是本发明第一道光罩工序及后续工序的流程剖视图。
图5A是本发明的第二道光罩工序的平面示意图。
图5B〜5D是本发明第二道光罩工序流程剖视图。
图6是本发明的第三道光罩工序的平面示意图。
图7A〜7C是本发明的第三道光罩工序及后续工序的流程剖视图。
具体实施方式
图4A本发明的第一道光罩工序的平面示意图，图4B〜4D是本发明第一道光罩工 序及后续工序的流程剖视图，其中，图4B〜4D是沿图4A中C-C和D-D线的剖面图。 请参照图4A，采用第一道光罩工序在基板1上形成具有栅线101、栅极100 和栅焊盘下电极102的第一导电图案层。具体流程如图图4B〜4D所示，首先，如
5图4B所示，提供一基板l，并通过诸如溅射或其他沉积的方法在基板l上形成第 一金属层，然后，利用第一光罩（图未示）在第一金属层之上形成第一光刻胶图 案。第一道光罩是多灰阶光罩（HTM),其具有由透明材料构成的光罩衬底、形 成在光罩衬底上的遮光区域以及半遮光区域。采用第一道光罩曝光显影后，分别 在光刻胶上对应于第一光罩的遮光部分和半遮光部分的位置形成具有预定台阶 图案。其中覆盖该栅线和栅极区（参照图4A所示形成栅线101和栅极100的位 置）的光刻胶层805具有第二高度，而覆盖栅焊盘区（参照图4A所示形成栅焊 盘下电极102的位置）的光刻胶层806具有第一高度，且第二高度小于该第一高 度。光刻胶既可以是正型光刻胶，也可以是负型光刻胶，在制程中可以根据光刻 胶的材料调整多灰阶光罩的各个不同遮光量区域的位置。
接着，以第一光刻胶图案为掩模，去除部分第一金属层，以形成一包含栅线 101、栅极102和栅焊盘下电极102的第一导电图案层（如图4A)。
之后，去除该第一光刻胶图案的部分厚度，从而去除具有第二高度的光刻胶 图案805，并且降低具有第一高度的光刻胶图案806，以暴露被光刻胶层805所覆 盖的栅线101和栅极100。去除该第一光刻胶图案的部分厚度的方法例如可以采用
氧等离子体来执行灰化工序。
之后，如图4C所示，在基板上继续沉积一栅绝缘层200，通过剥离工序去除 剩余的第一光刻胶层806，同时也将沉积在剩余光刻胶806上的栅绝缘层200去 除，以暴露其下覆盖的栅焊盘下电极102，如图4D所示。
图5A是本发明的第二道光罩工序的平面示意图，图5B〜5D是本发明第二道光罩 工序流程剖视图，其中图5B〜5D是沿图5A中E-E和F-F线的剖面图。
请参照图5A和图5B，在之前形成的第一导电层上溅射溅射透明导电层和第二光 刻胶层800。该透明导电层由氧化铟锡（ITO)、氧化锡（TO)、氧化铟锡锌（ITZO) 或者氧化铟锌（IZO)形成。然后采用普通光罩的光刻工序和蚀刻工序，形成像素电极 708、栅焊盘上电极701、数据焊盘电极702、漏极下电极700、源极下电极703和数 据线下电极704的透明导电图案。像素电极708和源极下电极703位于栅极100的两 侧，第二光刻胶层800在栅极100上方形成沟道。
之后，如图5C所示，在第二光刻胶层800剥离之前，沉积半导体层300，半导体 层300可以为非晶硅层和欧姆接触层，使沟道处沉积有半导体层。然后剥离第二光刻
6胶层800，连同其上的半导体层一同剥离掉。这样，在源漏极区域、像素区域、栅焊 盘和数据焊盘上都没有半导体层，如图5D所示。
图6是本发明的第三道光罩工序的平面示意图，图7A〜7C是本发明的第三道光罩 工序及后续工序的流程剖视图，其中图7A〜7C是沿图6中G-G和H-H线的剖面图。
请参见图6和图7A，在图5D的基板上溅射第三金属层（数据金属层）和第三光 刻胶层，然后通过第三道HTM光罩后，在像素电极、沟道处没有光刻胶，栅极焊盘和 数据焊盘周边也没有光刻胶；源漏极处第三光刻胶层801比较薄，为第四高度光刻胶； 栅焊盘和数据焊盘以及其他地方光刻胶803、 802为第三高度，第三高度光刻胶厚于第 四高度光刻胶。通过湿刻去掉没有第三光刻胶层覆盖的第三电金属层，形成漏极500、 源极上电极501和数据线上电极502。然后，采用氧气等离子体执行灰化工序从而去 除具有第二高度的光刻胶图案，并且降低具有第一高度的光刻胶图案，这样又露出源 漏极处的第三导电层金属。
之后，如图7B所示，在上述基板上沉积钝化层（PA) 600,并剥离剩余的第三光 刻胶层极其上的钝化层，形成钝化层薄膜，这样，像素区、源漏极、沟道处以及焊盘 附近都被PA保护起来，而其余区域则无钝化层薄膜。为了减少寄生电容，本发明还可 以在上述工序后追加一次湿刻和干刻，以去掉多余的第三金属层和半导体层。由于本 发明通过上述工序制成的基板的其余区域则无钝化层薄膜，即露出栅焊盘、数据焊盘 以及第三光刻胶层802下的第三金属层，如图7B。这样通过湿刻，去掉露出的第三金 属层。即刻掉栅焊盘上电极701、栅焊盘下电极102、数据焊盘702上的第三金属层， 使得数据信号通过数据焊盘702传输到数据线下电极704和数据线上电极502中。同 时，光刻胶802下的第三金属层刻掉以后，露出下边的半导体层，再通过干刻刻蚀掉 这部分半导体层，最后形成如图7C的图案。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技 术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发 明的保护范围当以权利要求书所界定的为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 芯片的钝化层及形成芯片的钝化层的方法 | 2020-05-12 | 377 |
| 涂覆有钝化层的硅晶片 | 2020-05-12 | 770 |
| 一种镀锌层无铬钝化液 | 2020-05-12 | 291 |
| 用于封装芯片的钝化层 | 2020-05-12 | 381 |
| 一种锌-镍合金镀层钝化液及其钝化方法 | 2020-05-13 | 146 |
| 一种镀锌层无铬钝化剂 | 2020-05-11 | 757 |
| 钝化层干法刻蚀方法 | 2020-05-11 | 999 |
| 形成钝化层的方法、含钝化层的基底及钝化层去除方法 | 2020-05-11 | 898 |
| 钝化层干法刻蚀方法 | 2020-05-11 | 176 |
| 一种银及银涂层的无铬钝化液及其钝化方法 | 2020-05-13 | 184 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
