本发明涉及成象装置、成象系统及成象方法，具体地说，涉及一 种用作图象传感器的半导体象素成象装置，并涉及采用所述半导体象 素成象装置的成象系统和成象方法。

在以下的现有技术中已知半导体象素装置的两种基本类型是， 1)电荷耦合图象传感器，又称电荷耦合器件(CCD)，和2)脉 冲计数半导体象素装置。

CCD作为图象传感器大致已经使用了15年(比如见S·M Sze 的“半导体器件物理”1981年第2版)。差不多所有可用的CCD 都用硅(Si)工艺来制作。CCD的工作原理是根据这样的事实，当 经栅极加上适当的电压时，大体积的Si变得缺少多数载流子(如空 穴)，并形成一个可使电子聚集的区域(耗尽区)。这个耗尽区相当 于一个深度与所加电压成正比的势阱。因而一个CCD象素中所能储 存的电荷最大值取决于该电极下的面积、所加电压、来自连续落入阱 内的大体积Si的暗电流或漏泄电流，以及所述电极与大体积Si间的 氧化层厚度。这些因素决定实际的CCD电荷存储容量。

当所述势阱内积聚了电子并需读出它们时，所述栅极的电位被脉 冲调制，并且一个栅极下所存的电子包开始定时地向下一个栅极移 动，并依此类推。所述电子包从不脱离Si衬底，而且为了读出某一 象素位置处所存的电荷，必须按顺次的方式先读出它前面所有其它象 素的信息。在这个过程中，不会再有电荷被积聚，因为这种积聚将破 坏每个象素电荷所含的信息，因而将会损害图象的分辨率和对比度。 所以，在读出期间，所述图象传感器是不起作用的。上述过程每个象 素需要至少三个栅极。

CCD可被用来检测、存储和读出由光和/或辐射产生的电荷， 或者可以像一个读出装置一样只是被用来读出其它检测装置(如光电 二极管)所产生的电荷。当不仅被用来检测入射的辐射，而且还用来 读出这样的信号时，CCD另外还有效率低的缺点。

具体地说，在高能情况下(几千电子伏以上的X-射线)，可 把CCD和把X-射线转换成可见光的光转换屏一起使用，CCD对 可见光更灵敏。但是，光的散射使分辨率及对比度变差。

所以，CCD按下述方式工作：

1)使电荷被积聚在由所加电压而产生的耗尽区内。对于每个象 素来说，耗尽区具有势阱的形状，并将电子约束在所述栅极下而保持 在Si的体积内。

2)脉冲调制所述栅极的电压，以便使每个电荷包定时地移向和 下一个象素对应的体积。所述电荷包在全部时间保持在Si衬底内， 并逐个象素地按定时通过其路径而到达一个公共的输出端。在此过程 中不可能另外积聚电荷。

上面的结果使CCD成为一种存在有两个基本缺点的器件，即：

1)折中的动态范围。一般地说，一个CCD可以存储100,000 -700,000个电子。使动态范围受到限制的原因在于，由于Si容 积内的暗电流使所述势阱被填满；在其下积累电荷的栅极的表面至多 不超过总象素面积的1/3(因而不能利用象素的总电荷存储容量)， 而要耐受为读出所需之突变电压脉冲，与存储容量有关的氧化层厚度 必须是厚的，(说明：氧化层越厚，能被存储在势阱中的电荷越少)。

2)不活动时间长。读出所要求的不活动时间是相当长的。在很 多情况下，这妨碍CCD被用为快速动态多帧图象积累。

专利申请GB-A-2249430和GB-A-2262383中有两个 采用CCD系统的例子。这两份申请都涉及克服CCD的固有缺点的 方法。

半导体象素探测器包括一个带有电极的半导体衬底，所述各电极 将耗尽电压加给各象素，并确定一个电荷收集容积。当有光子被光吸 收，或者当有致电离辐射穿过所述半导体衬底的耗尽区时，简单的缓 冲电路就读出电信号。所述缓冲电路可以是在作为电荷收集容积的同 一个衬底上(参看EP-A-0,287,197)，或者是在一个分开的衬底上 (参看EP-A-0,571,135)，按照比如公知的凸点键合技术，使该 衬底以机械方式被连接到带有电荷收集容积的衬底上(凸点键合是在 十年前或更早就已知的一种工艺方法)。这些象素探测器以脉冲方式 工作。可以通过连续地读出各象素，或者通过在足够快速的情况下顺 次读出各象素，来实现脉冲计数方式或简单地脉冲成象。

在任何一种情况中，当作为高能射线或光照的结果而产生电荷 时，目的是要读出它，并处理信息。由于有较多的分段和较多并列的 读出通道，象素探测器使所需的读出速率降低。但是，由于读出电子 线路将会溢出，或者计数能力饱和，因而损害图象的对比度，使得它 们不能适应高强度的应用。在有些这样的器件中，同时入射的射线会 引起不能被分辨的含糊的“重影”照射，并有损分辨率。虽然这些器 件直接探测入射的辐射，但由于工作是以单个脉冲计数方式为基础 的，并且是以对不连续点的计数为基础成象的，所以它们有这些缺 点。

从上面可以理解，所有现有的这种器件都有不能解决的缺点。具 体地说，CCD能通过连续的照射积累电荷，但仅限于所述Si衬底内 的势阱的可能范围之内，这实质上限制了所述的动态范围。另外，由 于电荷积累方法的缘故，电荷读出是以时间顺序的方式发生的，它需 要把象素电荷内容按定时方式转到相邻的象素存储单元中(它总是在 同一Si衬底上)。于是，一直到全部象素按时间顺序被读出之前， 在读出过程中不可能把另外入射的辐射和/或光记录在一一对应的 象素位置处，因而CCD不能积累一幅新的图象。所以，受到限制的 动态范围和在成象过程中的较长的不活动时间是CCD的两个主要缺 点。

另一方面，已提出使某些半导体象素器件在每探测到一次照射就 直接读出象素的电荷含量信息。这些器件按单个脉冲计数方式工作， 但在高计数率情况下，会有饱和问题的缺点。这种常规的单次照射的 计数器件的动态范围非常小。

因此，本发明的目的在于提供一种成象装置，它根据不同的途径 使现有技术的各种问题被减轻和/或被解决。

按照本发明的一种情况，提供了

一种用于使辐射成象的成象装置，这种成象装置包括一个象素元 阵列，所述象素元包括一个具有象素探测器阵列的半导体衬底，探测 器响应入射的辐射产生电荷；所述象素元还包括一个对应的象素电路 阵列，每个象素电路与一个相关的象素探测器相联系，以积聚由入射 到所述象素探测器上的辐射所产生的电荷，这些象素电路是可单独寻 址的，并且包括用来积聚各象素探测器上由连续辐射的照射所产生的 电荷的电子线路。

本发明提供一种成象装置，可将其描述为一种有源象素半导体成 象装置(ASID)。本发明成象装置的一些实施例特别适用于高能辐 射成象，如X-射线、β-射线以及α-射线的实时成象。本发明 还可用于对别种辐射，包括比如光的成象。

ASID在受照射期间能够有效地对每个象素积聚电荷。它直接探 测入射到半导体衬底的象素元探测器上的射线，并(通过以电荷值的 形式直接存储电荷，或者通过将其转换成电压或电流，再存储最后的 电压或电流)在与所述象素元探测器相应的有源电路中存储电荷。通 过使每个象素的有源电路能单独地、也即与其它象素电路无关地被寻 址(如以随机方式或顺次方式)，可在照射期间或照射之后的任何时 间读出所存储的电荷。

在本发明的一个实施例中，电荷被存储在电荷存储电子线路中 (如集成的晶体管栅极或集成的电容器)。不要而且也不使用像CCD 情况中那样的耗尽层和势阱。诸如FET栅极或电容器等电荷存储器 件可使其优化以便基本上覆盖整个象素电路区，从而使氧化层厚度为 最小。这两个因素使电荷存储容量最大化，比如比CCD的电荷存储 容量大两个数量级。此外，每个象素都不影响它的邻近的象素。独立 访问各象素可实现不可能由CCD所做到的快速动态成象帧的积聚。

本发明的一种实施例还能克服前述脉冲计数象素器件在高计数 率情况下的缺点，它在要被读出之前可存储几百或几千个脉冲。因 而，可减少读出通道的数目，却不损害器件的性能。

最好将有源电路安置在靠近象素探测器处，(或者和包含象素元 探测器的半导体衬底集成在一起，或者在另外连接的一个衬底上)， 并有足以存储与几百或几千次辐射照射到相应象素探测器上相对应 的电荷的动态范围。

可将各象素电路的读出安排成极为快速且独立于所有其它象素 电路，以致实际上没有无效时间，使所述有源电路及相应的象素元探 测器随时可以继续存储辐射照射。

每个探测元和相联系的有源电路构成一个可随机使用的、在辐照 期间能够(直接以电荷方式，或者以电压或电流等效值方式)存储电 荷的、并能够在照射期间或之后被读出的动态有源成象象素。每个象 素的信息并不被顺序地传给邻近的象素，而是独立于所有其它的象素 而被读出。可使读出的速度以及对读出信息进行并行或串行的信号处 理的程度优化以便和存储一帧图象的辐射强度及时间相配合。

因此，本发明的成象装置，利用与相应的探测象素元一一对应所 具有的较大的晶体管动态范围和/或电容器动态范围，可存储来自连 续辐射照射或光照射的电荷。CCD是使用Si衬底内侧的耗尽层将电 荷存储在势阱中，而ASID则将电荷存在晶体管的栅极上和/或电容 器中。因而，ASID将有比CCD高过两个数量级的动态范围。同样 的电荷存储象素电路部分还能按与相应的象素探测元一一对应的方 式读出每个被存储的电荷值，而在图象的帧幅累计期间实际上没有无 效时间。ASID还减少了普通半导体象素器件在按脉冲计数方式工 作时成象是按照与所存的总电荷成正比而不与辐射照射的次数成比 例的缺点。普通脉冲计数象素器件在高计数率情况下有饱和的缺点， 而ASID在它要被读出之前可存储几百或几千次照射。较长的电荷存 储时间(从几微秒到大约1秒都是可能的)降低了重置所述象素电路 的影响。于是，各象素电路的总无效时间是所述电荷存储时间(或有 效时间)的一个非常小的百分数。

本发明对于高强度成象的应用有特殊的用场。CCD器件的不实 际的读出速度、前面的象素探测器的含糊的‘重影’照射、以及效率 低下、动态范围小和无效时间长等问题都被本发明的实施例所克服。 不过，应该理解，本发明并不限于高能和高强度的应用，本发明的实 施例也可用于低能应用(如紫外波长、可见光波长或红外波长)，以 及低强度的应用(天文学)。

各象素电路最好包含一个用来存储电荷的电荷储存器件，如电容 器和/或晶体管。在本发明的一个优选实施例中。将电荷存储在最好 由一对被连接成级联放大级的FET的其中一个FET的栅极上。

每个象素电路最好还包括电路系统，用以在比如读出其中所存任 何电荷之后以选择方式对电荷存储器件复位。本发明的一个优选实施 例包括第一FET开关，它响应一个能使电荷存储器件与输出线路相 连的信号，以便输出所存的电荷；还包括第二FET开关，它响应一 个复位信号，用以使所述电荷存储器件接地，以复位该电荷存储器 件。

在有些应用，如γ照相机和核医学中，象素尺寸可为1mm量级 或小于1mm的宽度，最好接近350μm。

在其它应用中，象素元的尺寸可接近150μm或更小，最好接 近50μm或更小，以接近10μm尤好，衬底厚度可在200μm到 3mm之间。

可将象素电路集成地做在衬底上，并与相应的象素探测器对准。 另一种可供选择的是，可将象素电路形成于另一个衬底上，与象素电 路相结合的这一衬底与跟象素探测器相结合的衬底相耦合，使每个象 素电路与相应的象素探测器对准并与之耦合。

在本发明的特定实施例中，所述阵列包括唯一一行象素探测器和 与之相联系的象素电路，形成呈缝隙形的成象装置，或者包括多行象 素探测器和与之相联系的象素电路，形成呈槽形的成象装置。在这样 的实施例中，还可将用来响应象素探测器的象素电路排列成横向靠近 相应的象素探测器。

用于所述成象装置的成象系统包括用于所述成象装置的控制电 子线路，所述线路包括寻址逻辑线路，用于寻址单个象素电路，以便 从所述象素电路读出所存的电荷，并选择性地复位所述象素电路。寻 址逻辑线路最好包括：用以将所述象素电路的输出线连接到所述成象 装置输出端的装置；向象素电路的读出使能输入端加给读出使能信号 的装置；还包括向象素电路的复位输入端加给复位信号的装置。

用于连接输出线的装置可包括一个移位寄存器或者一个计数 器，用来将各列象素之象素电路的输出线顺次连接到成象装置的输出 端。同样地，用以加给读出使能信号的装置也可包括一个移位寄存器 或者一个计数器，以便将读出使能信号顺次加给每行象素的象素电路 的读出使能输入端，和/或用以加给复位信号的装置也可包括一个移 位寄存器或者一个计数器，以便顺次加给复位信号到每行象素之象素 电路的复位输入。

这样，在本发明的一个优选实施例中，所述寻址逻辑线路包括： 第一移位寄存器，用以将各列象素之象素电路的输出线连接到成象装 置的输出端；第二移位寄存器，用以将读出使能的信号顺次加给每行 象素之象素电路的读出使能输入端；以及第三移位寄存器，用以将复 位信号顺次加给每行象素之象素电路的复位输入端。在另一个优选实 施例中，同样的控制信号可由一个计数器来实现，该计数器产生行和 列的地址，它们被解码以输出选择、复位和读出使能信号。所述控制 电子线路可包括一个模拟-数字转换器(ADC)，用以将象素电路 的电荷读数转换成数字电荷值。

至少可将部分控制电子线路集成地形成于在其上也形成有象素 电路的半导体衬底中。

所述成象系统最好包括一个与所述控制电子线路连在一起的图 象处理器，用以处理各象素电路的数字电荷值，形成供显示装置上显 示的图象。

为了最佳地显示所收集到的图象，所述处理器要确定用于显示的 各象素最大电荷值和最小电荷值，对最大电荷值和最小电荷值分配极 端的灰度或色度值，并根据象素的电荷值在极端值之间斜率对单个象 素规定其灰度或色度。

最好按下述公式规定灰度或色度：

在本发明的一个优选实施例中，一个包括多个如上面所限定之成 象装置的成象系统被铺在一起以形成镶嵌结构。这样就可以构成大面 积成象装置，而没有集成非常大面积器件方面通常的成品率问题。所 述镶嵌结构包括多列铺在一起的成象装置，相邻各列的成象装置在列 的方向有一定偏移。成象系统最好包括一个用于步进或移动所述成象 装置和/或一个拟被成象的目标的机构，以便在整个图象区内积累一 个图象。

在一个实施例中，成象系统包括两个成象面，每个面包括一个成 象装置的镶嵌结构，所述二成象面大体上互相平行地布置，并且所述 两个面之间由拟被成象的物体互相隔开，所述镶嵌结构彼此间有横向 偏离，以便实际上给出所述物体的整个图象。这能在某些应用中实现 基本上完整的成象，而不需要对成象平面的平移机构。

最好将多个铺在一起的成象装置的相应图象输出连到一个公用 的多路复用器，所述多路复用器的输出被连到一个公用的模拟-数字 转换器。另一种可供选择的是，可先使多个铺在一起的成象装置成为 菊花链接法，然后再转换到一个公用的ADC。另外，可将单个的象 素电路编址，用以按一定的速率读出所存的电荷，以便使模拟-数字 转换器的分辨率最佳化，所述模拟-数字转换器将模拟的所存电荷值 转换成数字值。这些措施给出预期的灵活性，以便在成本(多路复用 较多，ADC较少)与图象对比度(多路复用较少，ADC较多)之 间选择最佳条件。

在一个包括一个或多个如上面所限定的呈缝隙形或呈槽形成象 装置的成象系统中，可设置沿垂直于所述成象装置纵轴方向移动该呈 缝隙形或呈槽形成象装置的机构，以便遍及整个成象区积累一个完整 的图象。

按照本发明的另一种情况，提供一种操作具有如上所限定的呈缝 隙形或呈槽形成象装置之成象系统的方法，所述方法包括沿横向移动 所述呈缝隙形或呈槽形的成象装置，并按对应于所述成象装置沿移动 方向移过象素尺寸之半或少于一半的速率，从所述呈缝隙形或呈槽形 成象装置的象素电路读出所积累的电荷。

按照本发明的再一种情况，提供一种操作包括一个或多个如上所 限定的呈缝隙形或槽形成象装置之成象系统的方法，所述方法包括， 在下述参数之间选择最佳关系，使被散射的辐射的影响为最小，所述 参数有：辐射源与拟成象物体之间的距离；拟成象物体与所述呈缝隙 形或呈槽形成象装置间的距离，和所述呈缝隙形或呈槽形成象装置的 宽度。

本发明还提供一种使与象素阵列中每个象素位置对应的积累值 成象的方法，所述积累值是比如如上面所限定的成象装置中每个象素 位置所积累的电荷值，所述方法包括：

-确定拟成象的象素阵列区内各象素所积存电荷的最大值和最 小值；

-把最终拟成象的灰度或色度的极端值赋给所存电荷的最大值 和最小值；

-按极端值标度对各象素的积累值赋以灰度或色度；

-在各成象象素位置使所赋值的灰度或色度形成图象。

换句话说，对由本发明成象装置所收集的图象的每一部分，比较 拟被显示的所有象素的电荷密度，对最高电荷密度点和最低电荷密度 点将它们的色度指定为两个极端的灰度或色度。其余部分的象素点根 据每个象素中所积累的电荷被给定一个灰度或色度的值。

本发明还提供一种采用比如如上限定之成象系统时自动选择成 象最佳条件的方法以用于不同的成象应用，所述的应用中，入射的辐 射根据所用的半导体材料或所用的组合物、以及入射的辐射的能量和 种类，在半导体衬底的象素探测器中留下不同的电信号。所述方法包 括：

-用重心法确定预期的最好分辨率；

-作为辐射种类和能量的函数，确定预期的效率；

-作为所选辐射种类和能量以及所选半导体材料或组合物的函 数，确定象素尺寸及厚度。

本法还可以包括自动选择具有所确定的象素尺寸及厚度的成象 装置的步骤。

本方法能对不同的成象应用自动地选择成象过程的最佳条件，所 述应用取决于所用半导体材料或组合物，入射辐射留下与所述入射辐 射的能量和种类有关的不同的电信号。按照本方法，采用重心法以确 定预期的最好分辨率，利用该重心法，在半导体内辐射的每个步骤都 被能量的损失或者等效地被该步骤中所得的电荷信号所加权。所以， 分辨率由电荷加权平均所确定。类似地，预期效率作为辐射种类及能 量的函数而被确定。对于每个ASID的半导体材料或组合物而言，有 一个数据库给出各种辐射的种类和能量的值，这样，就允许直接和自 动对设计规范进行优化。

本发明还提供一种自动检测和消除被检测象素的值的方法，所述 值表示入射到如上面所限定的成象装置的象素元上的辐射，所述方法 包括：

-使被检测象素的值与阈值相比较，所述阈值与对直接入射的辐 射所预期的被检测电荷值的最小值有关；

-除去小于所述阈值的被检测的象素值。

本发明的这种情况使在进入成象装置之前已经散射的入射辐射 (特别是低强度的辐射)，在处理前就被消除。这是通过按照以电信 号形式所积存的能量来辨识被检测的辐射而进行的。由于被散射的辐 射已经失去它的一些能量，它将通不过最小的能量截止区。

根据本发明的又一种情况，还提供一种进行有机物体或无机物体 实时成象的方法，所述方法包括：

-利用产生X-射线、γ-射线、β-射线或α-射线的放射 源辐照所述物体；

-在如上所限定的成象装置的一个或多个半导体成象平面处检 测未被吸收的辐射或从物体的选定区域发出的辐射，从而由入射的辐 射在成象装置的每个象素元处引起的电荷被积存在每个象素元的有 源电路中；

-对各象素元的有源电路单独编址，以读出所积累的电荷；

-处理读出的电荷，以给出图象的象素数据；

-显示图象象素的数据。

于是，除了提供一种新的成象装置以外，本发明还提供利用所述 成象装置的系统。在第一种优选的结构中，各成象象素被布置成一个 M×N矩阵，其中M和N可为几千，从而给出一个全范围的成象平 面。在另一种优选的结构中，各成象象素被布置成有几千行、每行有 几列的缝隙形状或槽形。以恒定的速率遍及拟成象的面移动所述的缝 隙或槽，并足够快速地读出所述缝隙(或槽)的帧，使在相邻各帧间 扫过的距离小于沿移动方向半个象素的尺寸。以此结构及工作方式， 能够得到的沿移动方向的点分辨率等于在同一方向上的象素尺寸。于 是，能使由全范围成象平面所得到的、或者由普通的未按上述方式工 作的缝隙或槽所得到的位置分辨率有2倍的改善。在又一种优选的结 构中，几个上述的缝隙(或槽)被互相平行地、并且各缝隙(或槽) 的纵轴间有恒定间隔地布置在同一平面上。于是，如果有n个这样的 缝隙(或槽)，并且被扫过的总距离是Xcm，则每个缝隙(或槽) 只需扫X/ncm。这将减少对高速扫描机构的要求，而且对一个时 间周期，用较低电流(比采用单独一个缝隙/槽时的电流低n倍)工 作的X-射线源能形成同样的图象。

本发明还提供一种操作如上限定的成象装置或成象系统的方 法，包括在一定的速率下从各象素电路读出所存的电荷，使得将模拟 的所积累电荷值转换成数字值的模拟-数字转换器的分辨率最佳 化。

本发明还提供多种使用所述装置和系统的方法。

因此，本发明与以照射计数为基础的普通数字成象技术相反，它 可提供直接检测高能射线的有源积累模拟成象。按照本发明，电荷值 (或者电流或电压的等效值)是积累的，而不是大量的点，所述电荷 值直接并成线性地相应于原始射线的总能量。CCD只能在很低的能 量(接近可见光谱)下直接提供成象。对于高能的应用(10keV以 上的X-射线)，CCD与转换屏一起工作，所述转换屏将高能射线 转换成可见光波长，CCD对它较为灵敏。在此过程中，光的发生和 扩散明显地使图象的对比度和分辨率变坏。此外，就全部实际意义而 言，CCD只限于用Si实现。然而，公知的是，Si是比较低密度的 材料，就探测具有上述几个keV能量的射线而言，效率非常低。

按照本发明的一种情况，提供一种方法，将电荷积累成图象，以 便对图象的给定部分提供所能得到的最高的对比度和分辨率。对于图 象的各部分而言，可通过比较所有象素的电荷密度来做到这一点。最 高电荷密度点和最低电荷密度点可被指定为所用的两个极端的灰度 或色度的色值。其余的点按照那些象素所积累的电荷(或者电流或电 压的等效值)被给定一个来自所述灰度或色度的值。

本发明还提供一种方法，用来使对在进入成象装置之前已被散射 的射线对图象分辨率的影响最小，因此，当有源积累的被直接检测的 射线的模拟成象在起作用时，被散射的射线在对比度中的权重非常 小，因为它们在成象装置中积聚极少的能量。对于未被散射的射线来 说，所积聚的能量对应于电荷值(或者电流或电压的等效值)是非常 大的。于是，当图象处理期间每个象素按其积累的电荷值被分配一个 色度或灰度值，可使被散射的辐射的影响为最小。

本发明还提供一种用来排除散射射线的方法，所述射线是已在进 入成象装置之前被相干地散射或被非相干地散射过的。为此采用了带 有准直射线源的缝隙技术，所述射线源受到调节以发射指向成象缝隙 的射线。通过优化射线源与物体在观察中分开的距离、物体与成象缝 隙在观察中分开的距离、以及缝隙宽度，可以确定一个几何形状，它 使被散射的射线的探测成为最小。这是被散射的射线“看见”一个小 的相空间并且“无理由”进入细的成象缝隙的结果。这种方法是特别 有效的，因为它是一种几何方法，并且不需要了解射线的能量。被散 射的射线是否已被非相干散射并已失去它们的一些能量(康普顿散 射)，或是已被相干散射并保持它们的所有能量(瑞利散射)很可能 不会被检测到。

本发明还提供一种方法，用来在低强度的应用中排除在进入成象 装置之前已被散射的辐射的检测。利用阈值排除能量低于一个预定能 量值的被检测到的辐射，这种辐射被非相干散射并已失去它最初的一 些能量，它可以被从检测中排除。

本发明还能自动使每个成象应用的特定结构最佳化。根据所使用 的半导体材料以及辐射的种类和能量，将积聚不同的电信号。利用重 心法可发现所希望的最好分辨率。所需的效率也可作为辐射种类和能 量的函数而被确定。对于每种半导体象素材料或组合物来说，可由数 据库提供各种函数种类及能量的值，因而能够直接并且自动地使设计 规范最佳化。

如上限定的成象装置或成象系统可被用于普通X-射线，用于 胸部X-射线，用于乳腺X-射线摄影，用于X-射线断层照相， 用于计算机化X-射线断层照相，用于X-射线骨密度测量，用于 γ-射线核射线摄影，用于单光子发射计算机化X-射线断层照相 (SPECT)用的γ-照相机，用于正电子发射X-射线断层照相 (PET)，用于X-射线牙齿成象，用于X-射线全景牙齿成象， 用于利用同位素的β-射线成象，用于DNA、RNA和蛋白质定序， 原位杂交，DNA、RNA和分离蛋白质或合成蛋白质的杂交，以及 一般地用于β-射线成象，和采用色谱法和聚合物链式反应的射线自 显影，用于产品质量控制中的X-射线成象和γ-射线成象，用于 实时和在线的无损检测和无损监视，以及用于安全控制系统和采用包 括光在内的辐射的实时成象。

以下将参照附图，仅以举例方式描述本发明的实施例，其中：

图1是包括本发明成象装置的实施例之成象系统的示意方框 图；

图1a是FET的示意表示；

图2是本发明成象装置的象素电路一个实例的示意电路图；

图3是本发明成象装置的一个成象阵列和控制电子线路的部分 示意图；

图4是一个具有本发明成象装置的多组象素元的成象装置的成 象阵列和控制电子线路的部分示意电路图；

图5是表示多个成象装置的示意图，它们被铺成本发明成象装置 的镶嵌结构；

图5A是本发明实施例部分控制电子线路的示意图，包含被铺成 镶嵌结构的多个成象装置；

图6A-6C是铺在一起的成象装置示意图；

图7A-7D表示一个按照本发明一种应用的例子，其中两个成 象平面被置于拟成象物体的相对两侧；

图8是本发明成象装置的另一个象素电路实例的示意电路图；

图9A和9B分别是图8实施例部分成象阵列和控制连接的示意 方框图；

图10是本发明成象装置一个实例的部分截面图；

图11是本发明成象装置的另一个象素电路实例的示意电路图；

图12表示按照本发明的成象方法，采用呈缝隙形的成象装置或 呈槽形的成象装置；

图13表示为减少散射的影响，使呈缝隙形的成象装置或呈槽形 的成象装置的参数最佳化；

图14是β-射线穿过Si的通路的示意表示。

图1是包含本发明成象装置一个实施例的成象系统10的一种应 用实例的示意表示。

本应用涉及受到辐射14的物体12的辐射成象。所述辐射可以是 比如X-线辐射，物体12可以是比如人体的一部分。

所述成象装置包括一个含有多个象素元18的有源象素半导体成 象装置(ASID)16。本成象装置借助相应的象素元探测器上的或 邻近的、可随机访问的有源动态象素电路直接检测表示高能入射辐 射，如X-射线、γ-射线、β-射线或α-射线入射到该象素元 上的辐射值并将其积存在各象素元中。

可将ASID构造成单独一块带有象素元的半导体衬底(如Si)， 每个象素元包括一个象素探测器19和一个有源象素电路20。另一种 可供选择的是，可将ASID构造于两块衬底上，一个带有象素探测器 19的阵列，一个带有有源象素电路20的阵列，此二衬底通过比如普 通的凸点键合方法互相机械地连在一起。

每个象素元18通过电极(未示出)被有效地限定在所述衬底上， 所述电极加给一个偏压，用以对象素元18确定一个检测区(即象素 探测器19)。各有源象素电路20依其电结构形式(如晶体管形式、 电容器形式等)可被确定于每个象素元18上，或在相关的第二衬底 上的相应位置处，以存储在比如光子或辐射的带电粒子入射到象素 18的耗尽区上时象素探测器中所产生的电荷。有源象素电路20和象 素探测器19的尺寸可以是几十微米量级(如10-50μm)。下面 将参照图2、8和11描述有源象素电路的几个实例。

如上所述，可将有源象素电路20作为半导体加工的一部分整体 地构造于象素元18的半导体衬底16上。可采用特殊的处理方法，使 各象素电路与各检测象素集成在同一晶片上。另一种可供选择的是， 可将有源象素电路20构造于第二晶片上，并分配到与第一晶片上的 每个象素元18所确定的象素探测器19相对应。然后再用公知的方 法，如凸点键合将此二元件连在一起，使对于每个象素元18的有源 象素电路20被置于靠近(在后面)并叠置在该象素元18的相应象素 探测器19上。

象素探测器19由耗尽区形成，以便当在半导体衬底16中把光子 吸收在一个象素元18处时产生一个电荷，或者当带电的辐射粒子电 离在一个象素元18处的半导体衬底16的耗尽区时，一个电脉冲从半 导体衬底的耗尽区移到所述象素元18的有源象素电路20处。然后使 与该电脉冲相关的值或者直接以电荷值、或者以等效的电压值或电流 值的形式存储在一个有源电路部分，以使由随后入射辐射所产生的新 的电荷连续地相加。可能的存储器件的实例是被集成的电容器或被集 成的晶体管的栅极。有源象素电路20中的这种电荷积累过程继续进 行，直到控制电路24送出控制信号，通过寻址各象素元以随机访问 的方式开始从各单个象素元有效地读出信息的过程。在读出所存电荷 值的过程中，由于对检测象素元的读出总是单个地进行的，所以电荷 仍继续地积累。读出后，可以有选择地对各象素电路复位，使各电荷 存储电路元件放电，只有在这个时候有极短的时间各象素无效(如将 表示的那样，实际上没有无用时间)。因而，只在复位期间每个象素 是无效的。

图1a表示的是按照本发明的一个象素电路电荷积聚部分实例的 电荷积聚原理。在这个例子中，场效应晶体管被形成于半导体衬底 上。具体地说，在P-型硅衬底1中，分别由源极和漏极形成n+搀 杂区4和6。源极3和漏极5形成于氧化层2中，栅极7则形成于所 述氧化层2上方。借助FET的栅极电容，使电荷积累在场效应晶体 管(MOSFET)的栅极7上。随着电荷在FET栅极上积累，使FET 翻转层8(具有FET工作所需的少数电子载流子的层)中的电子浓 度降低。可以存储的电荷最大值取决于所述翻转层中能容许的电子密 度的最小值。因此，电荷的积累不受任何像在CCD中的情况那样来 自大体积硅的暗电流的影响，因为电荷不会被存储在任何耗尽的容积 内。电荷存储的容量只由FET栅极的总面积(实际上它接近于象素 电路的面积)、氧化层的厚度(可以是像几个nm和几十个nm那样 薄)，以及FET的动态范围(它决定最大栅极电压)决定。应予说 明的是，这仅是象素电路电荷存储部分的一个例子，按照本发明，可 将电荷积聚在任何适当的在相应象素电路中实现的电荷积聚器件 中。

象素的间距可以像10μm这样小，这会带来优良的位置分辨 率，并因而带来优良的图象分辨率。

图2表示本发明成象装置一个实例中象素元的有源象素电路20 的一个优选实施例。本发明的这个例子中采用被布置成级联放大器的 场效应晶体管(FET)。VBIAS40是跨越象素元的象素探测器19 所形成的耗尽区的偏压输入端。象素探测器19用二极管符号D11表 示。在象素电路自身中，SIGOUT42是模拟信号输出端，VANA44 是模拟的电源输入端。RES-R-1是复位输入端，ENA-R-1 是象素电路的启动输入端。当RES-R-146和ENA-R-148 二输入端都为低电平时，电荷被存储在晶体管M11A50的栅极处。

栅极电容实际上形成输入节点电容(总电容)，因而使电荷的存 储能力最大。本发明的目的在于通过使所有其它电路(及探测器)元 件的寄生电容或无用电容成为最小，并由电荷存储晶体管M11A50 形成基本上是全部的输入节点电容以提供最大电荷积聚能力。对于 35μm×35μm的象素电路，M11A50的电容可为2pF，而FET 栅极电压的动态范围至少可为2V。这对应于大约25,000,000 个电子的存储容量，这比同样尺寸的CCD的容量大100倍。应予 说明的是，上例中FET的2pF电容基本上形成了象素元的全部输入 节点电容。在上述35μm×35μm象素的例子中，检测器及各象 素电路中的元件和相应的象素探测器的总寄生电容在几fF或几十fF 的范围。应使电荷存储器件的电容最大化，并且在任何情况下都使之 明显地大于每个象素元中寄生电容。在上面的例子中，充当象素电路 中电荷积聚器件的FET的电容大于包含象素探测器及相应象素电路 的象素元总电容的90％。这样的结果是所有被收集的电荷实际上将 被积聚在存储电荷的FET中，而不会分散在各探测器元件中间和其 余象素电路元件中间。

应该理解，FET的使用只给出了本发明的一个例子，在这个例 子中，使用象素电荷存储器件(比如FET的栅极或电容器)时积累 电荷的电容量最大，这造成了各象素大部分的输入节点电容。

为了读取象素元，取ENA-R-1为高电平，使电流能从晶体 管M11A50经晶体管M11B52流到SIGOUT42。将RES-R-1 接到高电平，使该象素电路被复位，随着RES-R-1已经处于高 电平只不过几微秒之后，一切所存电荷都已从晶体管M11A50的栅 极移走。紧接着RES-R-146到达低电平后，电荷立刻开始积聚 在晶体管M11A50的栅极。如果未将复位脉冲加到恢复输入端RES -R-146，则须说明，当启动输入端ENA-R-1变为高电平 时，读出操作就不会损失电荷，而只是让与所存电荷成正比的电流流 过。这样就能多次读出而不复位。

图11表示本发明成象装置一个例子中象素元的有源象素电路 320的又一实例。该例类似于图2的例子。象素探测器被表示成象素 元PD319。在这个象素电路本身中，VBIAS140是栅偏压，OUT342 是模拟信号输出端，RESET346是与复位FET347相连的复位输入 端，ENABLE348是与象素电路的启动FET352相连的启动输入端。 当ENABLE348输入端为低电平、而RESET346输入端为高电平时， 电荷(电子)被存在电荷存储FET350的栅极。为了读取该象素元， 取ENABLE348为高电平，使电流从FET350经FET352流到 OUT342。将RESET接到低电平，使该象素电路复位，随着 RESET346已经处于低电平只不过几微秒之后，一切所存电荷将从晶 体管FET350的栅极移走。在RESET346到达高电平后，电荷立刻 开始积聚在晶体管FET350的栅极。如果不把复位脉冲加到复位输入 端RESET346，则须说明，当启动输入端ENABLE为高电平时，读 出操作不会损失电荷，而代之以引起与所存电荷成正比的电流流过。 于是可看出，图11电路的工作情况与图2情况类似。附带说明，图 11的电路包括二极管354和356，它们起所述象素电路的过载保护 线路的作用。这两个二极管提供保护，既防止能够损坏FET的静电， 又防止FET过载。如果FET350的栅极存储量超过预定的电荷阈值 (如相当于5V的偏压)，则电流将开始通过二极管356流到地，从 而保护了FET350。这将保护各象素元，它们比如接受了要成象物体 周围外边的全部辐射。最好将两个FET350和352做成级联放大级。 在这种结构中，两个FET350和352提供使阻抗增加的转换，而不会 相应地增加噪声。因此，本实施例所述每个象素电路的噪声电平只是 大约500e，而象素电路仍保持非常小的尺寸(小到10-20μm的 象素尺寸)、非常大的约50,000,000e的动态范围、和单独编址的可 能性。

图11还示出可选的双极型晶体管360，它是可以被省去的。后 面将述及与电压源VBASE相连的双极型晶体管的用途。

图10是本发明成象装置一个具体实施例的示意图示。图10所 示的成象装置包括象素探测器衬底214，它带有在第二衬底212上形 成的有源象素电路，所述第二衬底借助多个微小凸块222与象素探测 器214相连。用符号FET将有源象素电路20示意地示于衬底212中。

在暴露于入射辐射的象素探测器衬底214的部分上面设有连续 电极110。换句话说，图10中假设入射的辐射是沿着朝上的方向到 达的。因而，象素探测器衬底112本体处于连续电极110后面。层 112的后表面上设有多个象素探测器电极114。正是象素探测器电极 114的阵列，它们实际上在象素探测器衬底214内确定各个象素探测 器元19。每个象素探测器电极114通过相应的微小凸块222与相应 的象素电路20作电耦合和机械耦合。应予理解的是，图10的表示是 非常示意的，而未按比例。

除上面已描述的特征之外，图10还示出可选的特征，它们可按 下述方式被用于隔离各个象素电路。

对于不同探测器的象素元来说，相应的电荷存储FET350可以 由于不同的辐射或光强度入射到各探测器象素元上而积聚不同量电 荷。因而在相邻的象素之间产生电势差。如果未将各象素电分离，则 电位降可引起信号电荷通过探测器从一个象素电路泄漏到邻近的象 素电路中。存储时间越长，问题就会越严重。按照本发明的优选情况， 利用提供电隔离的方法，或者等效地使相邻象素元的电阻最大化，可 使这种影响被减小或者被消除。因此，在各探测器的象素元之间(即 确定探测器象素元的电极114之间)加置钝化层116，如聚酰氨。由 于这样的钝化层不是导体，这就在电气上隔离了相邻的探测器象素 元。此外，还可将电极加在所述钝化层上，并且所加电压V将建立 贯穿探测器容积内几微米的势垒118。这种试图从象素电路20中的 电荷积累FET逃逸的电荷将会碰到该势垒，将不会被扩散到邻近的 象素电路FET中。

此外，第三种选择方案在每个象素电路入口处设置一个npn型 晶体管(双极型晶体管)。这被示于图11中。当把双极型晶体管的 基极设置在适当的对所有象素电路的双极型晶体管公用的电压(大约 1V)时，所述双极型晶体管将起二极管的作用，使电荷流入FET350 的栅极，但同时阻止任何沿相反途径的逃逸。按照这种方式，当电荷 存储FET350的栅极保持不同的电位降(与已存储的不同信号电荷 成比例)时，对于所有象素电路其入口处的电位是共同的。于是，按 照本发明的这种情况，在所述成象装置中设置使各象素元电气上隔离 的装置，用以保持每个象素电路上所积存的全部或基本全部的电荷。 本发明的这一优选情况在存储时间比较长的情况下，如几十或几百微 秒范围内，是特别有用的，当存储时间是在毫秒范围或者几十或几百 毫秒范围内时，就尤为有用。

在维持一个象素的尺寸小于50μm×50μm时，象素电路20 可在每个象素存储多达60,000,000个电子所表示的电荷。象素的厚度 或者象素探测器被完全耗尽的部分可达3mm，因而使这些探测器对 能量小于200keV的X-射线非常灵敏。对于带电辐射而言，这种灵 敏度实际上可到达100％。象素厚度的最小值可为200μm量级， 这在要探测低能带电辐射时可给出得到改善的分辨率。对辐射不灵敏 的半导体衬底的不工作层可以是薄到50nm，以使来自小于30keV 的β-辐射信号不受损失。

图3是图1的控制电子线路24的一种可能的结构和该控制电子 线路24与象素元18的有源电路20的m×n矩阵的关系。为易于表 示，图3中表示了一个9象素元的阵列，并且只有一部分信号线，它 们组成图1所示的路径22。应该理解，按照本发明的一个成象装置 正常地将包括比图3所示数目大得多的象素元。行选择逻辑线路60 控制行读出(ENA74)和行复位(RES76)，列逻辑线路62按照 时钟信号79而启动(COL-SEL)读出每个象素电路20所存的电 荷值。

控制电子线路24包括行选择逻辑线路60、列地址逻辑电子线路 62、电源电路70、模拟-数字转换器(ADC)56和信号处理电路 58。最好将控制电子线路24(若不是全部也至少是一部分)做在衬 底16上的由象素元18阵列形成的图象阵列周围。

电源电路70经(图3中示意地表示的)线路54为象素元18上 的各个有源电路20提供电源，还可将其安排成经一些线路(未示出) 而为确定各象素元的电极提供偏压。

行选择逻辑线路60经行启动线路64和行复位线路66分别为选 定列而提供信号(图3中也示意地表示)，所选的列分别用来读出和 复位象素元18的各个有源电路20。行选择线路64和行复位线路66 分别连到所述行的每个象素电路的启动输入端ENA-R-148和复 位输入端RES-R-146。在所述行选择逻辑线路60内还示出用 来连续扫描各行的行启动信号74和行复位信号76。可以看到，复位 脉冲76跟着行启动脉冲74而发生，以使在读取之后复位各有源电 路。

列选择逻辑线路62实际上包括一个多路复用器，用以经(图3 中也示意地表示的)列线路68选择信号输出端，每条列线路被连到 该列中每个象素电路20的SIGOUT输出端42。于是，所述列选择 逻辑线路62中所显示的COL-SEL信号78选择列，以读出现在已 由行启动脉冲74选择的象素元18的各个有源电路20。在所示的实 施例中，在一个行启动周期内，响应时钟CLK79而对连续的列位置 定时地给出选择脉冲，使得在行选择脉冲处置下一行之前，当前所选 中的行上的每个有源象素电路所存电荷值于每个时钟脉冲处被定时 读出。然后利用行复位脉冲76，同时使刚刚读过的这一行的各有源 象素电路复位。

采用常规的双金属化工艺很容易实现图3所示的连接。正像参照 图3所描述的那样，虽然各象素被按预定的次序顺次读出，但应理解 的是，借助分开的行启动信号和列启动信号，各象素是按随机访问的 方式被有效地访问的。还应理解的是，利用适当的行启动信号和列启 动信号可使扫描方向被互换(行到列)，或者实际上各象素可按完全 随机的方式被存取。还应理解，为配合各种应用的需要，可以很容易 改变顺次处理或并行处理的程度。例如，可将各行同时设置为高启动 电平，使列选择时钟将按各行并行的方式输出，从而提高读出速度。 各行的复位不需要配合读出速度。在多次读取之后，每一行可在低于 读出速度的情况下被复位。应该理解，行和列的规定可以是任意的， 并且可以被互换。

为了以有效的方式覆盖一个很大的成象面，最好使各象素元以块 的形式组成m×n个象素元的组，块内的象素元按行被顺次读出并 复位。图4是表示2行×4列象素电路20的块的示意图。各象素电 路将电荷存储在晶体管MijA的栅极，其中i＝1，2而j＝1，2， 3，4。为使晶体管保持在低电位，在读取之后使每个栅极接地。通 过给CLK输入端80加一个时钟脉冲串，并给RB-IN输入端82 加一个高电平的时钟周期(读位)而使读出开始。

在第一时钟周期内，RB-IN输入端82启动开关SW4，这个 开关将第四列的模拟输出线路68与模拟输出端ROUT88连在一起。 从而，当第一行的行启动输入端ENA-R-1为高电位时，它打开 第一行的开关晶体管M1*B52，在此第一时钟周期内，代表象素电路 20(1，4)的晶体管M14A50栅极上所存一切电荷的信号电流流 过该晶体管，并经开关SW4流到模拟输出端ROUT90。

时钟CLK的下一个时钟周期之前，必须使RB-IN输入降下 来。原来触发器U1输入端的高电平被时钟脉冲串CLK定时地送到 触发器U2的输入端，这时，开关SW3将第三列的模拟输出线路68 与模拟输出端ROUT88连在一起，使代表象素电路20(1，3)的 晶体管M14A50栅极上所存一切电荷的信号电流流过该晶体管，并 经开关SW3流到模拟输出端ROUT90。由于SW4此时为低电平(下 降)，第四列的模拟输出线路68被断开。于是，读位由于时钟CLK 的连续时钟脉冲而按行波传送通过开关SW4-SW1以及触发器U1 -U4。列启动触发器U1-U4形成第一移位寄存器。

读位被触发器U4按定时送出后，它又回到触发器U1。它还对 行启动逻辑线路U5-U7和行复位逻辑线路U9-U11的时钟输入 端送定时脉冲。每接收一次来自触发器U4的时钟输入，它们分别送 进一个读位和一个复位位，复位位跟在读位后面一步移动。行启动逻 辑线路的触发器U5-U7形成第二移位寄存器，而行复位触发器U9 -U11形成第三移位寄存器。

按照这种方式，每次读出一行时，读位就上移一行。同样地，也 使复位位上移一行，但是是在读位后面的一行。当复位位从最后的触 发器U11读出时，它被送到读位输出RBO的输出端84，同时可以 开始一个新的读出周期。顺次读出操作之间的时间应足够地短，以保 持各晶体管MijA栅极具有比较小的电位差，相对于复位电位(或0 电荷积累电位)这个电位差最好低于2V。

在本发明的另一实施例中，可以通过计数实现图4所示的同样功 能，所说的计数产生行地址和列地址，它们可被解码成与图3一样的 控制信号、COL-SEL78、RES76和EAN74。

晶体管MijA的存储容量取决于晶体管栅极的电容和电压。晶体 管MijA可耐受10V电压，但希望的是保持栅极电压充分地低于此， 最高到与复位电位大约有2V的电位差。对于尺寸小于50μm×50 μm的象素来说，栅极电容最高可达大约5pF。这意味着可存6× 107个电子。这是CCD将电荷存储在衬底内的存储势阱中容量的大 约86倍。

为了评估本发明成象装置所表现的优点，我们考虑单独一个尺寸 为2cm×2cm的成象装置。如果象素的尺寸是35μm×35μm， 则成象平面包括571行×571列个象素。因此，如果所述成象装置是 一个ASID，则利用多路复用器的10MHz时钟频率，每32毫秒可读 出总共326,041个象素。这样，在只有一个读出通道的本例中，每 32毫秒将显示一个帧，从而给出实时成象。由于象素电路具有几千 万个电子的电荷存储容量，所以ASID实际上能适应可预见的最高强 度的应用。这是在既不损害图象的空间分辨率(本例中象素尺寸为 35μm)，也不增加无用时间和无效成象时间的情况下完成的。实 际上，在读出之后，只要继续读出下一行(读出的循环已在前面一段 说明)，都能使每一行象素立刻被复位。这种行读出时间是100纳秒 乘以每行象素数目，即57.1微秒。因而，在整个32毫秒的图象帧采 样时间内，无效时间只是57微秒，或者只是0.17％，这实际上是没 有无用时间。所以，ASID可到达很高的空间分辨率、适应32毫秒 图象帧的实时成象、极高的动态范围、实际上没有无用时间、极低的 电噪声，并且由于在这个特定的例子中只需要一个读出通道，尽管有 这一切优点其费用仍很低廉。另外，通过直接访问每个象素电路，在 一个ASID中，存储一幅校正图象帧是不重要的，这种校正图象帧的 每个象素的消隐电平都要存储起来并从每个积聚的图象帧中减掉。由 于在ASID中可稳定地保持这种消隐脉冲电平和极低的噪声电平，在 实时成象应用中这种标定运行可每几秒钟进行一次或更少地进行。

图8是本发明一种具体实施例中象素元18的有源电路20又一实 例的电路图。

用与偏置电压Vbias180相连的二极管符号182表示象素探测器 19(这种探测器可换成电阻器)，这个偏压是经确定象素元18的耗 尽容积或象素探测器19的电极(未示出)而加上的。

由入射到象素元18的耗尽容积19上的辐射所产生的电荷被输入 到第一输入晶体管(这里是比如跨导为0.3mS，漏-源极电流值IDs 为100μA，电容为0.1pF的场效应晶体管(FET))184的基极。 所述输入FET184的源极和漏极被连到第一电流源186(这里是一个 适当连接的的FET，尽管也能由一个电阻器来代替)和接地线 GND174之间。所述电流源186又接到正电源线V+172上。

输入FET184与电流源186之间的结点接到第二晶体管188的一 端，形成一个共基极双极型放大器，该放大器受其基极上所加偏压的控 制。第二晶体管188的基极与偏压线VQ178相连。第二晶体管剩下 的一端经一反馈电容器Cf190(如具有0.3pF电容值)接到输入 FET184的基极。

第二晶体管188与电容器Cf190之间的结点还接到第二电流源 (在此是一个适当结构的FET，尽管可用一个电阻器替代它)，接 到负电源线V-176上。由入射到象素元耗尽容积上的辐射所引起 的电荷因而可被存储在电容器Cf190中。

X和Y读取线即X读取线160和Y读取线164被连到读出逻辑 线路198(在此是双基极FET)，该逻辑线路又被连到负电源线V -176和输出开关196(在此是一个FET)之间，因而，当把信号 同时送到X读取线160和Y读取线164上时，聚集在电容器Cf190 中的电荷可经输出线路156被输出。X和Y复位线即X复位线162 和Y复位线168被连到放电逻辑线路100(在此是双基极FET)， 该逻辑线路又被连到负电源线V-176和放电开关192(在此是 FET192)之间，为的是在把信号同时送到X线162和Y复位线168 上时用来放电，并因此而使电容器Cf190复位。

图8所示的电路形成一个电荷敏感放大器，它有在反馈电容器 Cf190中存储电荷能力，还具有输出及复位电路。根据电荷存储时间 及辐射强度的需要，所述FETS可由适当的工艺，如JFET或 MOSFET实现。如果电容器Cf190的电容值为0.3pF，这就对应于 大约1.8百万个电子的存储容量。如果电容器Cf190的电容值为 1pF，这就对应于大约6百万个电子的存储容量。在输出线路中，有 复位FET时的最大输出时钟频率为5-10MHz。而在输出线路中 没有复位FET时这个最大输出时钟频率将减小为200KHz。

图8中所表示的容量可以在比如尺寸近似为150×150μm的 象素元上来实现。在比如γ照相机和血管造影术的应用中，象素的尺 寸不需要小于大约150μm的横截面。在这种情况下，象素电路上 多余的空间允许进行除电荷存储、读出和复位以外的其它操作。例 如，图8的结构能放大已存储的电荷值。另外，可使图8的结构得到 改造，用以优先于在象素电路上的电荷积累而提供入射辐射照射的电 荷识别。在这种方法中，相应于比预期的能量低的入射辐射，在其被 积累于象素电路上之前可以被排除。还可将控制电子线路24的一部 分或全部作为所述半导体衬底晶片16的整体部分，围绕在成象元阵 列形成的成象区的外边来实现。

图9A是控制电子线路24比较详细的示意表示、以及控制电子 线路24与图8所示类型衬底16上有源象素电路20关系的示意表示。 为易于表示，图9A中示出一个16象素元的阵列，并且只表示了构 成图1中路径22的一部分信号线。应该理解，按照本发明的成象装 置正常地将包括比图9A所示数目大得多的象素元18。

控制电子线路24包括X寻址逻辑电路144、Y寻址逻辑电路 146、电源电路150和信号处理电路148。即使不是全部，最好也要 将一部分控制电子线路24完成于衬底上，所述衬底上已将象素电路 完成在象素电路阵列周围。所述电源电路150经(图9A中示意地表 示的)线路170为各象素电路20提供电源，另外它还被布置成经线 路(未示出)给各确定各象素元探测器的电极加上偏压。X寻址逻 辑电路144和Y寻址逻辑电路146分别经行线路152和列线路154 (图9中示意地表示)提供信号，以控制各象素电路20的读出和复 位。信号处理电路148被连到图9A中示意地表示的各有源电路20 的输出线156。在图9A的实施例中，为每行象素电路20提供一个 输出线，并经输出放大器158连到信号处理电路148。然而，应当理 解，作为可替代的方案可自由地为每一列、或者为行或列的组，或者 为所述的象素元/象素电路的组提供独立的输出线路。

图9B比较详细地示出信号线路，按照本发明的这种实施例，它 们被设在控制电子线路24与象素元18的象素电路20之间。电源线 路170包括正电源线V+172、接地线GRD174、负电源线V-176 和放大电源线Vq178。行线路152包括X读取线160和X复位线 162，列线路154包括Y读取线164和Y复位线168。正像已经说 明的那样，本实施例中为每一行提供一个输出线路。

图2、8和11所示的象素电路和图3、4、9A和9B所示的连 接一起，可采用普通集成电路制作工艺被整体地完成于一块半导体衬 底上，或者可被完成于两块叠置的半导体衬底上，将一象素探测器阵 列完成于第一衬底上，而将一象素电路阵列完成于第二衬底上，利用 比如凸点键合连接将第二衬底机械地附着在第一衬底上，使各象素探 测器与它们相应的象素电路一一对应。

在本发明用于乳腺X-射线摄影术的典型实施例中，每块包括 80×240个象素。乳腺X-射线摄影术或许是本成象装置的一种在 读出速度以及存储容量方面具有某些最严格要求的应用。为了成功地 对乳腺X-射线摄影，每个象素一秒钟之内应记录104次20keV的X -射线。在每个象素电路有6×107个电子的存储容量时，这意味着， 在要读出所需象素的信息之前，一个象素上可存储一万(104)次以 上的X-射线。因此，就允许能以比如每秒10次或更小的量级读出 每个象素，这等同于10Hz的象素读出速率。在每块80行每行240 个象素的情况下，整个块的读出时间由时钟频率除以19200来确定， 19200是该块中象素的总数。对于典型的10MHz时钟频率来说，可 在520Hz的频率下输出整个块。在对于乳腺X-射线摄影术只需要 10Hz的情况下，可以看到，本发明的实施例能处理高达50倍于乳腺 X-射线摄影术所需的强度。正像将简短地说明的那样，冗余的能力 提供了一起多路复用多块(片)输出并使读出通道的总数最小化的能 力。

本装置工作的一个方面是无用时间，这可被确定为每一行已被读 出之后要使它复位的时间。可在10微秒之内或更短复位一行象素。 在这段时间内，各象素是无效的。由于在1秒钟内(对于乳腺X- 射线摄影来说，这是有代表性的)要完成10次或更少一些的读出和 复位操作，这意味着，总的无用时间为0.0001秒，或者与所述成象 装置需要有效的有效总时间相比的0.01％。所以，本发明的实施例 所具有的无用时间是不重要的，就像没有无用时间一样的好。为了理 解这个无用时间是何等地小，可说明在这个时间(假设每秒每象素 104次X-射线)内X-射线丢失的数目是104×0.0001(接近每象 素1次X-射线)。比起作为万次X-射线的统计误差一量子起伏 限度(100)来，这是非常非常小的。因此，本发明的这个实施例是 以与统计学所能得到的最大可能的特性工作的。

可以按主要尺寸小于35μm来实现图2或图11所表示的象素 电路实例，使得各象素元可以是35μm见方或更小。这样，每个块 的尺寸为4mm×12mm，并且可以由几百片的镶嵌结构形成具有比 如18cm×24cm面积的成象面，所说的每一片对应于一个比如115 ×341个象素元的块。

采用铺片的方法来得到大的成象面具有较高制作成品率的优 点。这还给出模件性的优点，如果一个片无效，可以替换该片，而无 需更换整个成象面。这使得大的成象阵列从经济角度是可行的。

意想不到的是，尽管这种片含有m×n个象素元的块，并且伴 有电路及控制电子线路，采用贴片的方法仍能得到良好的图象质量。 每个片最少将需要4个、可能5到10个外部连接。另外，每个片上， 在包含m×n个象素元的阵列的有效图象区边缘处，存在一些放置 该片的控制及逻辑电子线路的不工作的间隙。因此，在本发明的优选 实施例中，将多个片安置在图5所示的镶嵌结构中。

为了用于乳腺X-射线摄影术，检测平面应该是30×30cm2的 量级。在所述的检测平面内不允许有无效的间隙。为做到这一点，采 用图5所示的结构，按两个步骤来移动该镶嵌结构，使整个要成象的 面可完全被所积累的3个帧所覆盖。片的形状基本上可为矩形。一个 片的检测(或有效)区的最佳长度等于总不工作间隔长边的2倍。但 是，当贴片对准精度估计为50-100μm时，它要求对各片的有效 区要有一些重叠，因此，片的尺寸可能不与最佳尺寸对应。一种乳腺 X-射线摄影术应用的可能的镶嵌结构实例可包含621个片，每个片 有41760个象素元，每个元为35×35μm2。

采用普通机械结构，能够以足够的精度和速度实现这种图象镶嵌 结构的移动。图5示出，每个片上已为电子线路提供了足够的间隔。 图5所示的结构使得从3个分别在移动两步12mm的间隔之前、之 间和之后而被收集的图象所产生整个图象最佳化。然而，应当理解， 其它实施例可采用图5所示布局的变形，而且，也可将这里所揭示的 技术用于一切应用中，以积累100％的图象。

图5A表示包含如图5所示的贴片镶嵌结构的本发明实施例的一 部分控制电子线路。

每个片(如T2)的基本控制电子线路一般与图3所示的相对应。 不过，并非给每片提供一个ADC56(如图3所示)，而是多个片(如 T1-T10)的输出端经一个主多路复用器MM(如在10MHz- 100MHz时钟频率下工作)连到一个共用的ADC561，从这里再连到 信号处理逻辑线路、显示器58等。主多路复用器MM不需要放在各 片本身上面，但可放在其近傍。ADC561也并不设在各片上，但最 好靠近它们。

采用主多路复用器的优点在于，可减少所需ADC的数目，从而 降低成象系统的总成本。作为图5A的另外方案，可使各片按菊花链 式连接，并使用一个单独的共用ADC来读出。高分辨率的ADC是 整个系统的昂贵部分，因此减少它们的数目的同时，可对总成本有显 著的影响。在比如乳腺X-射线摄影术、常规X-射线、胸X-射 线等应用中，它们可包括一个几百片的镶嵌结构，为了给出所需的读 出特性，即使对于高强度的应用，至少需要大约9个ADC(即只要 9个输出通道)。本发明中的电子线路能以受到控制的方式读出各 片，为的是通过多次读出各片而积累一个图象。这是比如CCD装置 所不能做到的事。多次读取各片能按下述方式使对比度得到改善。作 为一个例子，考虑探测器象素上入射5000次X-射线。如果该象素 的存储容量能够应付所有这5000次X-射线，则能够把读出的速率 定为与接受5000次X-射线相对应的时间，使得所有这5000次X -射线的模拟电荷值能存储于一个象素中，然后再读出总的所存电荷 值。如果采用10比特的ADC(即1024级灰度)，则每4.88次X -射线(即5000次X-射线/1024)将对应于不同灰度的量化值。 但如果采用较快的读出速率，比如采用与接受1000次X-射线对应 的时间并使用同样的ADC，则每1000次X-射线/1024＝0.97 对应于所述的灰度量化值。从这个示意的例子可以看到，只要通过在 较高速率下的读出，就能提高灰度的分辨率。

上面参照图5A刚刚描述的方法能使成本(较多的多路复用，而 较少的ADC)与图象对比度(较少的多路复用，较多的ADC)之 间有最佳选择。

图6A-6C较为详细地示出一个具有层状结构的片的实例结 构，所述层状结构包括混合支承板210，安装在该支承板上的硅读出 芯片212，以及象素探测器层214，它由比如CdZnTe、CdTe、 HgI2、GaAs、Ge、Si或TlBr制成，并由凸点键合连接于所述读 出芯片上。图6A是象素探测器层214的平面图，在本例中，它有一 个19.985mm×19.985mm的有效表面区216。所述象素探测 器层有效表面区周围为包括探测器保护环218的无效区。图6B是安 装在读出芯片212和支承板210上的探测器层的平面图。应当理解， 除了探测器保护环218以外，有效区周围的无效区还包括读出芯片 212和混合支承板210的边缘以及各片间所需的间隙。支承层或支承 板210上的各导线焊点220使读出芯片能与所述板210上的电子线路 电连接，并从这里经一主底板连到图象处理电子线路。图6C是片的 横截面，它表示在每个象素位置处，通过凸点键合连接222，使探测 器层214与所述读出芯片连在一起。支承板具有一个引脚224的阵 列，用以把片定位并连接在主底板上。

图7A-7D表示参照图5所述的一个单个探测平面的平移措施 的替代方案，比如对于射线自显影的应用，其中是要被成象的面发出 辐射，而非外部辐射源。考虑一个射线自显影的例子，其中试样有同 位素作标记(如C14、P32、P35、S32、I125、H3等)，并且 被定位于尽可能靠近图象探测器(如图7A中所示的成象平面)。为 避免沾污，通常将所述试样放在一个厚度大约1.5μm的薄聚酯 薄膜层上。如果将试样放在所述成象平面上，则有如按图5所述那 样，试样平面的移动将是不可能的。但是，由于围绕各片有效区的无 效区的缘故，如图7A所示那样，单独一个镶嵌结构层的有效成象面 积将只提供总面积所涉及范围的大约85％。图7A对片镶嵌结构的 一个实例显示一些尺寸。

如图7B和7C中示意地表示那样，对这个问题的解决办法是提 供一个夹层，即在试样的上下分别有两个成象平面DP1和DP2。使 第二成象平面尽可能靠近第一成象平面，其间带有所述试样，使所述 二成象平面互相平行，并且一个对另一个略有平移。位置精度可以达 到像1-2μm这样程度。图7D表示图7B和7C中所示结构中有 效成象区之间的无信号区或无效区。白色区域表示无效区，交叉阴影 线表示有重叠的有效区，而剩下的阴影区表示只有一个有效区覆盖在 样品的表面上。在所示的这个特定例子中，而且正与图7D一样，只 有总面积的1.2％为无效区，68.9％被两个成象平面成象(由 于同时在试样的两边有探测辐射，所以提高了效率)，同时29.9 ％只被一个面成象。这1.2％的无效区还可以通过临时抬起上平 面，并沿着比如对角线方向略为平移它而被覆盖。

在射线自显影时，理想地需要有如42cm×39cm这样大的成象 面。当片的各尺寸像上面所述那样，并且象素为35μm×35μm 时，总面积的98.8％可以由578个片所覆盖。如果像在另外地方 所描述的那样，使这些片一起被多路复用，则将只需要40个或更少 的ADC。采用这些方法可产生一种新的总体图象，并且每3秒钟就 被显示。本发明的这种应用实际上能够给出试样的4π覆盖区，提高 总体效率、实时成象、35μm的空间分辨率，以及数量级为6的动 态范围。    

这样，这个可供选择的结构适合于拟成象的物体带有辐射源的应 用，它设有基本上互相平行布置的第一和第二检测平面，并且在该二 检测平面之间以拟成象的物体源互相间隔开。通过将各成象平面的片 安排成彼此间有横向偏移，能够得到实质上完整的物体成象，其中来 自所述物体朝向两个平面的辐射实际上是一样的。

成象装置的其它结构可被用于不同的应用中。例如，对于计算机 化层析X-射线摄影的应用，可将所述成象装置基本上按切向围绕 地布置在一个包围或部分包围一部分拟成象片状物体的环或开环的 周围。为了所述物体的多切片成象，还可将所述成象装置基本上切向 围绕地布置在多个环或开环的周围，所说多个环或开环沿形成它们的 一个公共轴的方向彼此偏移。在其它的诸如无损检验和实时监测的应 用中，可将成象装置贴在一起，形成与要成象物体的面积和形状相配 合的镶嵌结构，和/或形成围绕部分或全部要成象物体的镶嵌结构。

在本发明的其它实施例中，并不将各象素元安排成较大的矩形阵 列，而可以将所述成象装置构造成像是被排成单独一列的象素元缝 隙，或者像是被排成若干列并排的象素元槽。缝隙或者槽都能被用于 很多应用中，如放射线照相的物体扫描、牙齿全景成象、安全扫描等。 因为成象面比较小，利用槽还可以低成本的优点代替全场扫描。在具 有一行或两行象素的缝隙或槽的情况下，可将各象素电路置于同一半 导体衬底上各相应象素探测器的旁边，而不是在同一或不同的半导体 衬底上的各象素探测器的后面。将若干缝隙(或槽)的片首尾相接地 放置，可形成很长的不间断的缝隙(或槽)。可使相邻各列的片沿着 列的方向平移，以便在扫描期间将没有与各片之间的无效间隙相对应 的无效区。这如图5所示。通过将控制电子线路放在由象素探测器和 象素电路形成的各象素元旁边，各象素元实际上可直伸到各个缝隙 (或槽)的片的端部。按照这种方法，可以以成本效益非常好的方式 制作很长的不间断的缝隙(或槽)。

回到图1，所述控制电子线路24包括参照图3和4所述的处理 电路和控制电路，像双箭号22示意地表示的那样，它们被连到半导 体衬底上的象素元18。所述控制电子线路24能够使与每个象素元 18相联系的有源电路20被寻址(即被扫描)，用以读出在每个象素 元18处象素电路20中所积存的电荷。读出的电荷被送到模拟-数字 转换器(ADC)以便数字化，并送到数据简化处理器(DRP)， 以便处理二进制信号。

由DRP进行的处理可包括判别不满足某些条件的信号，如最小 能量条件。在每个读出信号对应单个入射辐射事件的情况下，这是特 别有用的。如果与测量信号对应的能量小于对所用辐射所预计的能 量，就可以断定所存电荷值的减少是由散射效应引起的。在这样的情 况下，可放弃测量，以改善图象分辨率。另一种可选方案是对大于 100μm截面的象素，这种区别可如前面所述，在每个象素回路中 实现。在这种情况下，低能照射被排除，而将其余部分积累于各象素 电路上。

控制电子线路24经箭号26所示意地表示的路径还与图象处理器 28相接。图象处理器28包括数据存储器，它把表示每个象素元读出 电荷的数字值和与该有关的象素元18的位置一起存储在其中。对于 每个象素元18来说，将从该象素元读出的电荷值加到已为该象素元 所储存的电荷值上，以便积累一个电荷值。结果，可将每个图象作为 一个二维阵列象素值的表示被存储；所述这些象素值可被存在比如数 据库中。

图象处理器28可以存取数据库内所存的图象数据，以选择一个 给定的图象(所有阵列)、或部分图象(所述图象阵列的子样本)。 图象处理器28对所选定的各象素位置读取所存的值，并经箭号30 所示意表示的路径使数据的表示在显示器32上显示。当然，这样的 数据也可被打印，或者另外还被显示，也可受到进一步的处理操作。 可将背景和噪声作为一个常数而从各象素电荷值中除去。如果此前已 经采集到一个“空”图象，则这种消隐脉冲电平和/或背景的扣除是 可能的。因此，对于每个象素来说，可以推导出而且可以相应地扣除 其背景值。

以下将更详细地描述图象处理器28的工作情况。

图12表示本发明的成象方法，它采用本发明具有可随机访问的 有源动态象素元的缝隙或槽的成象装置。按照这种方法，所述缝隙或 槽以一恒定的速率v侧向移动，并在每t1-t0个时间单元被读出。

在图12所示的例子中，缝隙有6个象素，每个象素具有尺寸 (x，y)。所述恒速移动是沿x方向的。如果读出发生在时刻t0， 则按照本发明的这种情况，应使缝隙移动直至时刻t1，然后再被读 出。在期间t1-t0内所移动或扫描的距离是dx，而且应该不大于在 移动方向上的象素尺寸之半(即dx≤x/2)。与全视场成象或者 常规的缝隙(槽)方法相比，本法使沿移动轴的分辨率改善到2倍。 这种改善的理由在于所采用的多重采样方式，按照这种方式，如果所 述缝隙(槽)的帧是在足够短的空隙(被扫描的距离必须短于半个象 素尺寸)内积累的，则在下面的结构是以等于象素尺寸而不是两倍象 素尺寸的分辨率被“感知”的。两倍象素尺寸是对全视场成象或那种 不按本发明这种情况的方式工作的缝隙(槽)的有效分辨率。上述方 法可被用于比如牙齿全景成象。扫描速率通常是4cm/秒，槽宽 4mm，长8cm。这转换成80×1600个具有50μm2象素尺寸的象 素。整个图象的积累应持续大约10秒钟。按照本发明的这个实施例， 至少应在每25μm读出所述槽，这意味着槽的读出频率为1.6KHz。 如果采用80列×20行象素的象素信息组和5MHz的时钟频率，则 所述信息组的读出速率为5×106/(20×80)＝3.1kHz；远大 于所需的1KHz。

当采用这种缝隙(槽)的方法时，应将X-射线源置于较高的 工作电流下，或者如果可能，应将X-射线从全视场范围紧缩成所 述缝隙(槽)的尺寸。这对于保持图象积累时间恒定是必需的。在很 多情况下，这从技术上讲和从成本上讲这可能是困难的。一种可替换 这种单一的缝隙(槽)的方法是多缝隙(多槽)方法。按照这种变化， 多个缝隙(多个槽)互相平行地定位于一个平面上，并且在各缝隙 (槽)的纵轴之间有恒定的距离。按照这种方式，如果有n个缝隙 (槽)，并且要扫描的总距离是Xcm，则每个缝隙(槽)只需被扫 描X/ncm。这就减少了对机构的要求，但更重要的在于，X-射 线源的强度只需增加X/(n×缝隙(槽)宽)。

现在将叙述本发明成象装置和成象系统的各种操作方法。如上所 述，本发明的装置和系统旨在提供高强度辐射的成象，这种辐射被规 定为直接入射于所述成象装置上。在本发明的各实施例中，是以响应 辐射的照射以与入射辐射的总能量直接和线性相关的电荷值(通过直 接存储电荷值或者等值的电压或电流)的方式积聚电荷，而不是通过 对点数、事件数目或脉冲数进行计数的。这样，ASID将电荷存储在 各晶体管的栅极和/或电容器(或关于象素电路做成的其它电荷存储 器件)上，所述电容器主要是依靠每个象素电路和每个象素探测器的 输入结点电容，并且ASID对所有象素元一对一地直接存取。这两个 主要特点就特性而言具有引人注目的影响。ASID可存储比CCD多 2个数量级的电荷。ASID还提供清楚的图象和小于百分之零点几的 无效时间。电子噪声电平仅仅是大约几百个电子。

与普通的脉冲计数半导体象素探测器相比，ASID没有对辐射 (和/或光)强度的限制。较长的图象帧积累时间(如果需要，可达 1秒钟)和非常大的动态范围允许高密度的实时成象，而没有饱和。

如上面参照图1所述的那样，在ADC之后，有一个图象处理器 28，它把表示从每个象素元读取的电荷的数字值和所涉及的象素元 18的位置一起存储。对于每个象素元18，从象素元读取的每个电荷 值被加到该象素元已存储的电荷值上，以便把电荷值积累起来。结 果，可将每个图象作为象素值的二维阵列的表示而被存储。

可将图象数据作为关于该图象的二维阵列存储在比如一个数据 库中：

图象(1：N象素，1：3)

其中第一个下标包括N象素项，它表示成象平面上象素号，它从 1直到最大的象素数N象素，第二个下标包括三个值，分别是x和y 坐标，以及每个象素所存的电荷值。对于每个象素可将背景/消隐脉 冲电平阵列减掉。所述背景/消隐脉冲电平象素值可以作为一个校准 图象在比如图象积累刚开始之前被存储。这样可对每个象素分别地提 供校准，而不是对所有象素提供成一个总的常数。

图象处理器28存取数据库中所存的图象数据，用以选择一个给 定的图象(所有阵列)或部分图象(所述图象阵列的子样本)，并使 数据的一个表示被显示、打印或进一步处理。

在显示、打印或进一步处理这种图象数据之前，图象处理器28 最好选出所选象素存储的象素两个极端的电荷值，并将这些值规定为 两个灰度或色度的极值，它们可被适当地用于图象的显示、打印或进 一步处理。然后，可根据象素上所存的电荷，将对各象素位置保持的 电荷值规定一个在这两个极值之间的中间灰度或色度值。例如，可按 下式对各个象素的电荷值规定灰度值：

可借助普通的用户输入装置36，经箭号34所示意表示的数据路 径，并可能像双箭号38所示意地表示的那样与显示器32互相配合， 以实现选择拟被放大的部分图象。所述用户输入装置36可包括比如 键盘、鼠标等。

作为在每个象素元的有源电路中积累电荷的结果，本发明带来许 多好处。

在各象素元的有源电路中积聚电荷、然后再以选择的方式从可单 个寻址的、与各象素元一一对应的有源电路读出所存电荷的能力完全 解决了关于同时入射的辐射的入射点的任何模糊性。

因为电荷可在一段时间内积累在各个有源电路中，读出速率就无 需非常高，因而，比如以实时方式和以软件为基础来产生并处理图象 的方案就是可能的，实际上还能够通过现成的计算机硬件廉价地实 现。

对于所收集的图象的每一部分，可自动调节对比度和分辨率，并 全屏显示。当部分所收集的图象被显示时，在由本成象装置收集的图 象区的各象素元之间，无论何处存在电荷密度的变化时，图象的特性 都可被分辨。

假设各象素元的有源电路的电荷存储器件的电荷可被读出，而且 在该电荷存储器件的存储能力用完之前，重复地复位该电荷存储器 件，则动态范围实际上是不受限制的。所需要的只是选择各有源电路 的“更新率”，即那些电路的读出频率和复位频率，使与电荷存储器 件的存储容量以及预期的最大辐射密度相配合。于是，由于较多的辐 射产生较多的电荷，它们被存储在各象素元的有源电路中，然后在适 当的时间间隔内被读出，并由控制电子线路数字化。数字化之后，可 将具有已知值的电荷累加在同一象素的现有的已数字化的电荷值 上。唯一的实际限制是能由处理电路存储的最大数字值。不过，尽管 如此，仍可将处理电路布置成能检测出接近这种被存储的最大可能值 的值，再对各象素元所存的值加一个标度因子。

本发明能够实时成象。即使在辐照之前，一旦已产生了一个图象 阵列，也能不断地以来自所述成象装置的新的数字化了的电荷值更新 该图象阵列，然后将这些电荷值加到该阵列各象素的现有电荷值上， 并实时地显示所积累的电荷值。

在采用被连续修正的图象阵列的情况下，这提供对计算机存储的 一种有效利用，因为探测到的辐射不像某些现有技术的情况那样产生 更多的象点，而代之以产生较高的有关的象素位置上的电荷值。换句 话说，本发明能够积累辐射计数，而不产生总是增加的辐射照射点的 数目。ASID还可被用来提供实时成象，这里，对于每一个预先确定 的时间间隔，都有一个新帧被显示。各帧之间的无效时间实际上为 零，从而，以最大的效率提供实时成象，并且无论在读出通道数亦或 象素电路方面，均无附加的复杂性。

本发明提供一种方法，使辐射进入成象装置前被散射的效应最 小。当按照上述方式使用一个成象装置时，受到散射的射线比起辐射 是直接入射的情况来，将带来较低的积聚的电荷值。这是因为受到散 射的射线在象素探测器的耗尽区将积存很少的能量。因而，在处理积 聚的电荷时，与直接辐射相比，受到散射的辐射对全部存储电荷的影 响要小得多，当显示所存的图象时，通过对较低的值分配一个适当的 灰度或色度值，就能使被散射的辐射的影响最小。

对辐射强度的需要并不要求对每个象素的读出速率(KHz范 围)达到其最大值的应用来说，本发明提供一种排除在进入成象装置 之前受到散射的辐射影响的方法，如果不排除它，将损害图象的分辨 率。以下将说明这种可行的方法。由每个光子或每个带电的辐射粒子 产生的电荷首先被存在各象素元的有源电路中，然后再被读出。控制 电子线路使所述电荷数字化，而DRP可将已数字化的值与参考阈值 比较。所述参考值对应于由所讨论的那类入射辐射预期的电荷，所说 的辐射比如是给定波长的X-射线，或给定能量的带电辐射。然后， 如果它是小于所述参考值则排除考虑已数字化的电荷值。这种辨识操 作能使受到散射的射线能被从考虑中排除。在比如辐射到成象平面前 面穿过观察中的物体而发生非弹性散射时，受到散射的辐射在到达成 象平面之前失去它的一些能量，从而在象素元的耗尽区内产生较少的 电荷。这种效应是对光子的康普顿散射、以及对带电粒子的电离散 射。

另一方面，可在任何入射强度下排除这些受到散射的射线，如果 这是在象素电路上电荷积累之前进行的话。诸如γ照相机以及实时血 管造影成象的应用需要100μm和更大截面的象素，这时，在象素 电路上有足够的空间以实现阈值截止。

一种能够排除在进入成象装置之前受到相干散射亦或非相干散 射的辐射影响的方法的实例采用槽的方法和平行的辐射源，使得它被 调整为指向成象槽的射线。射线源与所观察物体之间的距离、物体与 成象槽之间的距离，以及槽宽都是被最佳选定的。这些参数可被用来 确定使被散射射线的检测成为最小化的几何形状。这是因为被散射的 射线“经历”一个小的相空间，而且没有理由进入薄的成象槽。这种 方法是特别有效的，因为它是以几何形状为基础的，并不需要有关射 线能量的情况。如果射线已被散射，无论它们已被非相干散射并已失 去它们的一些能量(康普顿散射)，亦或是被相干散射并维持它们的 所有能量(瑞利散射)，它们将很可能被漏过探测。

作为举例，图13表示到达缝隙(槽)的未被散射辐射的比率， 它是缝隙(槽)宽度关于四种不同光子能量以及缝隙(槽)与被观察 物体间四种不同距离的函数。对于这个例子来说，水是引起超过10cm 厚度的散射的物体。假设半导体是Si。从四条曲线看出，在槽宽为 1mm到4mm之间的情况下，所有散射实际上都被排除(100％垂 直轴)。这个结果几乎与槽和物体间的距离(图中的β)不相干。如 果槽宽开始大于1-4mm，则结果开始与β也有关。因而，对于给 定的能量和所考虑的物体而言，确定最佳的槽宽和槽与物体间的距离 β，使受到散射的射线将几乎全部被排除，这将惊人地改善图象的分 辨率和对比度。这种方法能够排除相干散射射线，因为，它们具有与 未受散射的射线同样的能量，其它方法不能排除它们。

成象装置按本发明的优化设计可按一种预先确定的自动方式来 完成。为半导体衬底所选的每种材料或组合物对入射的辐射有不同的 响应，这取决于所述材料或组合物的物理特性、辐射类型辐射能量。 对于随着入射的辐射穿过半导体衬底而在每一步所积存的电信号应 用重心法。这就能确定作为上述各参数的函数的可达到的最佳分辨 率。这样就使象素的尺寸被确定。正确地选择象素的尺寸，可使信噪 比为最大(因为大部分信号被包含在一个象素内)，而成本以及装置 的复杂性为最小。这些结果与所预期的灵敏度一起被存入数据库中， 并被用来确定成象装置的成象平面的设计参数，即象素尺寸以及衬底 的厚度。另一个可供选择的是，一系列成象平面与一套共用的控制电 子线路兼容，同时可提供一个图象处理器。于是，在进行成象之前， 最终用户对所述图象处理器输入所要的灵敏度，以自动选择具有正确 尺寸规格的成象平面。

作为一个例子，考虑用Si作为半导体衬底材料。在生物工艺学 的应用中，同位素可使用3H、35S、32P、33P、14C和125I。 这些同位素发射β辐射。例如，考虑35S，它发射170keV的带电辐 射。图14表示许多这样的β射线通过Si的通路。如果应用重心法， 就发现所述分辨率不可能好过32μm。因而，为了容纳大部分电信 号，可将象素尺寸最大选成32μm。上述β辐射同位素被用于大部 分生物工艺学的应用中。在乳腺X-射线照相术、层析X-射线摄 影法、核医学、牙齿成象、安检系统和产品质量控制中，可使用具有 10keV-180keV之间能量的X-射线，而CdZnTe、CdTe和HgI2是半导体的恰当选择。

有许多用β辐射实现成象的生物学应用。下列同位素之一是最常 被采用的：3H(18keV)、14C(155keV)、35S(170keV)、 33P(250keV)、32P(1700keV)。

这些应用的精度要求可简述如下：

-原位杂交理想地需要10μm；

-DNA、RNA与分离蛋白质或合成蛋白质杂交理想地需要好 于300μm；

-DNA序列典型地需要100μm。    

本发明的成象装置能适合上述要求。另外，本发明成象装置的极 好的效率(实际上是100％)可减少得到结果的时间，从几天或几月 减少到几小时。由于成象是实时进行的，所以，生物学家在结果被积 累时就能看到它们。可用软件和统计的分析方法解释这些结果。

在乳腺X-射线照相中，所用的X-射线通常具有10keV到 30keV的能量。X-射线源被放在观察中的物体后面，物体吸收一 部分X-射线，而让其余的通过。到达成象平面的X-射线被光吸 收，并产生电信号，由此而确定入射的点。电荷密度的分布实际上确 定所述图象，借助在线的常规处理，可使所述图象着色、被放大、并 以最大的图象对比度和分辨率使之得到分析。采用0.5-1mm厚的有 源CdZnTe、CdTe或HgI2象素，效率几乎为100％，并能使所需 的剂量大大降低。乳腺X-射线照相的分辨率可好于30μm，并使 如此尺寸的机体结构得以展现。

在核医学诊断中，同位素发射的150keV范围的X-射线(如 半衰期为6小时的Tc99)被引入人体，并集中在一定的范围即被成 象的范围。所述辐射被各向同性地发射，而且在人体周围多个准直管 滤除不需要的方向，从而对不同平面形成点投影。按照本发明的一个 例子，可将比如CdZnTe、CdTe、HgI2、InSb、Ge、GaAs或 Si制成的ASID放在人脑的前面及周围，代替现有的成象平面。

在牙科的操作中，用能量为40keV到100keV的X-射线实现 成象，并且需要围绕15cm2到25cm2的成象区。采用上述缝隙/槽 的方法的牙齿全景成象成为本发明的首选应用。合适的半导体如上所 述。

本发明再一种可能的应用是无损工业检测和产品质量控制。根据 被观察的无机物体，选用不同能量的X-射线，以便在高对比度和 高效率下使分辨率最佳。可以使用20keV到180keV范围内的X- 射线。使产品或结构的图象自动与同样产品或结构的典型图象相比 较，不同程度的严重性能对生产线给出引起不同作用的反馈。

上述ASID和方法可在广阔的应用范围内找到应用，包括普通X -射线应用，用于胸部X-射线，用于乳腺X-射线摄影，用于X -射线断层照相，用于计算机化X-射线断层照相，用于螺旋形计 算机化X-射线断层照相，用于X-射线骨密度测听，用于γ-射 线核射线摄影，用于单光子发射计算机化X-射线断层照相 (SPECT)用的γ-照相机，用于正电子发射X-射线断层照相 (PET)，用于X-射线牙齿成象，用于X-射线全景牙齿成象， 用于利用同位素，对DNA、RNA和蛋白质定序的β-射线成象， 原位杂交，DNA、RNA和分离蛋白质或合成蛋白质的杂交，以及 一般地用于β-射线成象，和采用色谱法和聚合物链反应的射线自显 影，用于产品质量控制中的X-射线成象和γ-射线成象，用于实 时和在线的无损检测和无损监视，以及用于安全措施系统和采用辐射 的实时(移动)成象。

应该理解，可在单独的半导体探测器上完成的象素元尺寸和象素 元数目将取决于所用的特定半导体集成工艺。因而，虽然已给出尺寸 值和部件值的特例，但本发明并不限于此，而且还要包括那些尺寸和 数值以现在这样的和将来技术可能带来的变化。还应理解，所示有源 电路，如图2、8和11所示的象素电路20，图3、4和9所示的连 接线路和控制电子线路都仅只是可能电路的举例，许多变型和扩展都 能在本发明的范围内。