技术领域
[0001] 本
发明涉及
半导体制作领域，特别涉及金属栅极的形成方法、具有对应金属栅极的MOS晶体管的形成方法及CMOS结构的形成方法。
背景技术
[0002] 随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄，当所述栅介质层的厚度薄到一定的程度后，其可靠性问题，尤其是与时间相关的击穿、热载流子效应、栅
电极中的杂质向衬底的扩散等问题，将严重影响器件的
稳定性和可靠性。现在，SiO2层作为栅介质层已经达到其物理极限，利用高K栅介质层替代SiO2栅介质层，可以在保持等效
氧化层厚度（EOT）不变的情况下大大增加其物理厚度，从而减小了栅极漏
电流。
[0003] 但是由于高K栅介质层大多是
金属离子氧化物，且没有固定的
原子配位，其与
硅衬底之间键合的稳定程度较SiO2与硅衬底之间键合的稳定程度相比要差得多，造成高K栅介质层与硅衬底之间具有大量的界面
缺陷。所述界面缺陷会与氧相结合产生间隙氧原子和带正电的氧空穴，会与氢相结合形成不稳定的氢键。所述不稳定的氢键会使得PMOS晶体管产生严重的负
偏压温度不稳定性（Negative Bias Temperature Instability，NBTI），即在高温和栅极施加负偏压时所述PMOS晶体管的电学参数会发生漂移。所述间隙氧原子和带正电的氧空穴会使得NMOS晶体管产生严重的正偏压温度不稳定性（Positive Bias Temperature Instability，PBTI），即在高温和栅极施加正偏压时NMOS晶体管的电学参数会发生漂移。
发明内容
[0004] 本发明解决的问题是提供一种金属栅极的形成方法、MOS晶体管的形成方法及CMOS结构的形成方法，通过氟化处理降低高K栅介质层与硅衬底之间的界面缺陷数量，避免发生严重的负偏压温度不稳定性和正偏压温度不稳定性。
[0005] 为解决上述问题，本发明技术方案提供了一种金属栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成
多晶硅伪栅，在所述半导体衬底表面形成层间介质层，所述层间介质层表面与多晶硅伪栅表面齐平；去除所述多晶硅伪栅，形成沟槽；在所述沟槽的底部和
侧壁表面、层间介质层表面形成高K栅介质层；对所述高K栅介质层进行氟化处理；在所述高K栅介质层表面形成功能层；在所述功能层表面形成金属层，所述金属层填充满所述沟槽，并对所述位于层间介质层表面的金属层、功能层、高K栅介质层进行化学机械
抛光，直到暴露出所述层间介质层表面，位于所述沟槽内的金属层、功能层和高K栅介质层形成金属栅极。
[0006] 可选的，所述氟化处理包括含氟
离子注入工艺、含氟气氛下的
退火工艺、含氟
等离子体环境下的退火工艺其中的一种或几种。
[0007] 可选的，所述含氟离子注入工艺具体包括：将含氟气体等离子体化，并将含氟的等17
离子体注入到所述高K栅介质层内，所述注入
能量为2KeV~20KeV，注入剂量为1×10 个原
20
子每立方米~1×10 个原子每立方米。
[0008] 可选的，所述含氟气氛下的退火工艺具体包括：反应腔内的压强范围为0.5托～5托，温度范围为300摄氏度~800摄氏度，退火时间范围为5秒~60秒。
[0009] 可选的，所述含氟等离子体环境下的退火工艺具体包括：在反应腔中将含氟气体等离子体化后形成含氟等离子体，所述反应腔内的压强范围为0.5托～5托，温度范围为300摄氏度~800摄氏度，退火时间范围为5秒~60秒。
[0010] 可选的，所述氟化处理的氟源为F2、HF、NF3、PF5、PF3、CF4、CH2F2、CHF3其中的一种或几种。
[0011] 可选的，所述高K栅介质层的材料为HfO2、La2O3、HfSiON或者HfAlO2。
[0012] 可选的，所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN其中一种或几种。
[0013] 可选的，在所述沟槽的底部和侧壁表面、层间介质层表面形成第一氧化硅层，在所述第一氧化硅层表面形成高K栅介质材料层。
[0014] 可选的，在所述半导体衬底和多晶硅伪栅之间形成有第
二氧化硅层。
[0015] 本发明技术方案还提供了一种MOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成多晶硅伪栅，在所述多晶硅伪栅两侧的半导体衬底内形成源极和漏极，在所述半导体衬底表面形成层间介质层，所述层间介质层表面与多晶硅伪栅表面齐平；去除所述多晶硅伪栅，形成沟槽；在所述沟槽的底部和侧壁表面、层间介质层表面形成高K栅介质层；对所述高K栅介质层进行氟化处理；在所述高K栅介质层表面形成功能层；在所述功能层表面形成金属层，所述金属层填充满所述沟槽，并对所述位于层间介质层表面的金属层、功能层、高K栅介质层进行
化学机械抛光，直到暴露出所述层间介质层表面，位于所述沟槽内的金属层、功能层、高K栅介质层构成金属栅极。
[0016] 本发明技术方案还提供了一种CMOS结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述半导体衬底的第一区域上形成第一多晶硅伪栅，在所述半导体衬底的第二区域上形成第二多晶硅伪栅，在所述第一多晶硅伪栅、第二多晶硅伪栅两侧的半导体衬底内形成源极和漏极，在所述半导体衬底表面形成层间介质层，所述层间介质层表面与第一多晶硅伪栅、第二多晶硅伪栅表面齐平；去除所述第一多晶硅伪栅，形成第一沟槽，去除所述第二多晶硅伪栅，形成第二沟槽，在所述第一沟槽、第二沟槽的底部和侧壁表面、层间介质层表面形成高K栅介质层；对所述高K栅介质层进行氟化处理；在所述第一区域、第二区域上的高K栅介质层表面形成具有不同
功函数的功能层；在所述功能层表面形成金属层，所述金属层填充满所述沟槽，并对所述位于层间介质层表面的金属层、功能层、高K栅介质层进行化学机械抛光，直到暴露出所述层间介质层表面，位于所述第一沟槽内的金属层、功能层、高K栅介质层构成第一金属栅极，位于所述第二沟槽内的金属层、功能层、高K栅介质层构成第二金属栅极。
[0017] 可选的，形成具有不同功函数的功能层的具体工艺包括：在所述高K栅介质层表面形成功能层，对所述第二区域上的功能层进行
刻蚀，使得所述第一区域、第二区域上的功能层的厚度不同，使得两个功能层的功函数不同。
[0018] 与
现有技术相比，本发明具有以下优点：
[0019] 本发明
实施例在形成金属栅极的过程中，在去除多晶硅伪栅形成沟槽后，在所述沟槽底部和侧壁形成高K栅介质层，并对所述高K栅介质层进行氟化处理，在所述高K栅介质层与半导体衬底之间形成氟键，例如氟-硅键、氟-铪键等，由于所述氟键的键能高于原来的氢键，使得器件的负偏压温度不稳定性降低，且氟具有强的氧化性，可以防止所述氧空穴在带隙中产生施主能级并成为带正电的氧空穴，从而对氧空穴进行
钝化，使得器件的正偏压温度不稳定性降低。
附图说明
[0020] 图1至图8是本发明第一实施例的具有金属栅极的MOS晶体管的形成过程的剖面结构示意图；
[0021] 图9至图16是本发明第二实施例的具有金属栅极的CMOS器件的形成过程的剖面结构示意图；
[0022] 图17是NMOS晶体管经过和未经过氟化处理后的使用寿命对比图；
[0023] 图18是PMOS晶体管经过和未经过氟化处理后的使用寿命对比图。
具体实施方式
[0024] 由于在现有技术的金属栅极中，高K栅介质层与硅衬底、金属栅极之间的界面具有大量的界面缺陷，因此，本发明实施例在形成金属栅极的过程中，去除多晶硅伪栅形成沟槽后，在所述沟槽底部和侧壁形成高K栅介质层，并对所述高K栅介质层进行氟化处理，在所述高K栅介质层与半导体衬底之间形成氟键，例如氟-硅键、氟-铪键等，由于所述氟键的键能高于原来的氢键，使得器件的负偏压温度不稳定性降低，且氟具有强的氧化性，可以防止所述氧空穴在带隙中产生施主能级并成为带正电的氧空穴，从而对氧空穴进行钝化，使得器件的正偏压温度不稳定性降低。
[0025] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0026] 第一实施例
[0027] 请参考图1至图8，为本发明第一实施例的具有金属栅极的MOS晶体管的形成过程的流程示意图。
[0028] 请参考图1，提供半导体衬底100，在所述半导体衬底100表面形成第二氧化硅层115，在所述第二氧化硅层115表面形成多晶硅伪栅110，在所述多晶硅伪栅110两侧的半导体衬底100内形成源极121和漏极122。
[0029] 所述半导体衬底100为硅衬底、锗衬底、氮化硅衬底或者
绝缘体上硅衬底等。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
[0030] 在本实施例中，所述多晶硅伪栅110和半导体衬底100之间具有第二氧化硅层115，以避免后续形成的高K栅介质层与半导体衬底直接
接触可能会因为两者晶格不匹配造成的缺陷。在其他实施例中，也可以不形成所述第二氧化硅层。
[0031] 在本实施例中，所述多晶硅伪栅110的侧壁还形成有侧墙（未图示），用来为离子注入形成源区和漏区提供掩膜。
[0032] 在本实施例中，利用离子注入工艺在所述多晶硅伪栅110两侧的半导体衬底内形成源极121和漏极122。在其他实施例中，为了提高MOS晶体管
沟道区的载流子的迁移率，还可以在所述多晶硅伪栅两侧的半导体衬底内形成应变硅材料层（例如
碳化硅或锗硅），通过在沟道区形成压缩应
力或拉伸
应力，提高了载流子的迁移率，从而提高了MOS晶体管的电学性能。
[0033] 请参考图2，在所述半导体衬底100和多晶硅伪栅110表面形成刻蚀阻挡层135，在所述刻蚀阻挡层135表面形成层间介质层130，并对所述层间介质层130进行化学机械
研磨，直到所述层间介质层130暴露出所述多晶硅伪栅110的顶部表面，且所述层间介质层130的表面与多晶硅伪栅110的顶部表面齐平。
[0034] 所述层间介质层130的材料可以为氧化硅，也可以为低K介质材料或超低K介质材料，例如
无定形碳、含硅气凝胶等。在本实施例中，所述层间介质层130的材料为氧化硅。
[0035] 在形成所述层间介质层130之前，在所述半导体衬底100、多晶硅伪栅110表面形成刻蚀阻挡层135，所述刻蚀阻挡层135用来为研磨层间介质层130暴露出多晶硅伪栅110提供研磨阻挡，使得所述化学机械研磨工艺不会对多晶硅伪栅110进行过研磨，从而有利于控制最终形成的金属栅极的高度。且通过控制形成所述刻蚀阻挡层135的工艺，使得所述刻蚀阻挡层135对半导体衬底具有
拉伸应力或
压缩应力，也可以提高所形成的MOS晶体管的器件性能。
[0036] 请参考图3，去除所述多晶硅伪栅110（请参考图2），形成沟槽140。
[0037] 在本实施例中，去除所述多晶硅伪栅110的工艺为湿法刻蚀，由于所述多晶硅伪栅110的材料为多晶硅，所述层间介质层130的材料为氧化硅，所述湿法刻蚀除去多晶硅伪栅110的溶液为氢氧化
钾溶液或四甲基
氢氧化铵（TMAH）溶液。在其他实施例中，也可以采用具有高刻蚀选择比的等离子体刻蚀工艺除去所述多晶硅伪栅。
[0038] 请参考图4，在所述沟槽140（请参考图3）的底部和侧壁表面、层间介质层130表面形成高K栅介质层150。
[0039] 所述高K栅介质层150的材料为HfO2、La2O3、HfSiON或者HfAlO2其中的一种。形成所述高K栅介质层150的工艺为
化学气相沉积工艺或
原子层沉积工艺。在其他实施例中，所述高K栅介质层还可以为其他高K材料。
[0040] 由于湿法刻蚀或
干法刻蚀过程中可能会对沟槽140的底部和侧壁表面造成损伤，使得所述沟槽140的底部和侧壁表面较粗糙或具有较多的缺陷，可以在所述沟槽140的底部和侧壁表面、层间介质层130表面形成第一氧化硅层（未图示），在所述第一氧化硅层表面形成高K栅介质层150。
[0041] 在其他实施例中，当未形成第二氧化硅层，所述沟槽暴露出半导体衬底，也可以直接在所述沟槽侧壁和沟槽暴露出的半导体衬底表面形成高K栅介质层。
[0042] 但是由于高K栅介质层的材料多为金属氧化物，而且现有的所述金属氧化物的金属大多数都属于过渡金属，又因为元素材料的化学和电学特性通常是由最外层
电子状态决定的，对于过渡金属而言，就是（n）d态和（n+1）s态的价电子，过渡金属的外层电子被束缚的不紧，很容易转移到氧的3s或3p的空轨道上，从而使得过渡金属发生氧化，形成高配位数的离子性的金属-氧键。由于所述金属-氧键的较高的离子性会使得导带降低（相对于硅-氧键），
热稳定性较低，容易形成氧空穴。
[0043] 在形成高K栅介质层的过程中，由于处理过渡金属的温度较低（温度较高会使得氧快速的扩散到硅表面形成氧化硅层，使得
介电常数降低），会导致不完全氧化，产生较高数量的间隙氧原子和氧空穴，所述氧空穴在带隙中产生施主能级并成为带正电的氧空穴。当在NMOS晶体管的栅极施加正
电压时，所述间隙氧原子和带正电的氧空穴容易捕获高K栅介质层和Si中的电子，从而产生快速充放电现象，使得NMOS晶体管的
阈值电压发生偏移，并引起饱和漏极电流和跨导绝对值的发生改变，这些器件参数的变化会降低PMOS晶体管的速度，并加大晶体管间的失配性，最终导致
电路失效。
[0044] 在半导体工艺中，氢离子是最常见的杂质，氢在干氧的浓度大约为1019cm-3，在湿20 -3
氧中的浓度大约为10 cm 。因此利用氧气进行氧化的过程中，氢会掺杂到氧化层中，其中，在SiO2/Si或HfO2/Si等界面上会有大量的氢积累，形成氢-硅键或氢-铪键。当在PMOS晶体管的栅极施加负电压时，所述氢-硅键、氢-铪键容易断裂，形成界面缺陷，容易产生快速充放电现象，使得PMOS晶体管的阈值电压的绝对值和线形区漏极电流的绝对值的增大，并引起饱和漏极电流和跨导绝对值的减小。这些器件参数的变化会降低PMOS晶体管的速度，并加大晶体管间的失配性，最终导致电路失效。
[0045] 请参考图5，对所述高K栅介质层150进行氟化处理。
[0046] 所述氟化处理包括含氟离子注入工艺、含氟气氛下的退火工艺、含氟等离子体环境下的退火工艺其中的一种或几种。所述氟化处理的氟源为F2、HF、NF3、PF5、PF3、CF4、CH2F2、CHF3其中的一种或几种。由于所述氟化处理直接在所述高K栅介质层150表面进行，可以保证氟能掺杂到高K栅介质层150、位于所述高K介质层150底部的第一氧化硅层或第二氧化硅层、半导体衬底的沟道区表面的硅中，且氟所需扩散的深度较低，所需的处理时间较短，所需的处理功率较低，工艺成本较低。
[0047] 利用氟化处理可以在所述高K栅介质层150、位于所述高K介质层150底部的第一氧化硅层或第二氧化硅层、半导体衬底的沟道区表面的硅中形成氟键，例如氟-硅键、氟-铪键等。由于氟具有很强的
化学能，所述氟键的键能高于原来的氢键，不容易发生断裂，界面缺陷的数量减小，使得MOS晶体管的负偏压温度不稳定性降低，且由于氟具有强的氧化性，可以防止所述氧空穴在带隙中产生施主能级并成为带正电的氧空穴，从而对氧空穴进行钝化，界面缺陷的数量减小，从而使得MOS晶体管的正偏压温度不稳定性降低。
[0048] 在本实施例中，所述氟化处理为含氟离子注入工艺，具体包括：将含氟气体等离子体化，并将含氟的等离子体注入到所述高K栅介质层内，所述注入能量为2KeV~20KeV，注入17 20
剂量为1×10 个原子每立方米~1×10 个原子每立方米。
[0049] 在另一个实施例中，所述氟化处理为含氟气氛下的退火工艺，具体包括：反应腔内的压强范围为0.5托～5托，温度范围为300摄氏度~800摄氏度，退火时间范围为5秒~60秒。
[0050] 在另一个实施例中，所述氟化处理为含氟等离子体环境下的退火工艺，具体包括：在反应腔中将含氟气体等离子体化后形成含氟等离子体，所述反应腔内的压强范围为0.5托～5托，温度范围为300摄氏度~800摄氏度，退火时间范围为5秒~60秒。
[0051] 其中由于含氟气氛下的退火工艺和含氟等离子体环境下的退火工艺不会对所述高K栅介质层150进行物理轰击，可以更好的保证高K栅介质层150的
质量。且将所述含氟气体等离子体化形成含氟等离子体的工艺过程本身会放热，利用所述热量对高K栅介质层150进行退火处理，可以节省额外加热所需的能耗。
[0052] 请参考图6，在所述高K栅介质层150表面形成功能层160。
[0053] 在形成所述功能层160之前，还可以在所述高K栅介质层150表面形成扩散阻挡层（未图示），以防止后续形成的金属扩散到所述层间介质层、高K栅介质层内，导致互连层间和器件间发生
短路，高K栅介质层缺陷增多。所述扩散阻挡层的材料为TiN或TaN。在其他实施例中，也可以不形成所述扩散阻挡层，将功能层作为扩散阻挡层，减少了工艺步骤，且仍能阻挡金属的扩散。
[0054] 所述功能层160的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN其中一种或几种。形成所述功能层160的工艺为
物理气相沉积工艺或原子层沉积工艺（Atomic Layer Deposition，ALD）。通过控制所述功能层的厚度和材料和后续形成的金属层的材料可以控制金属栅极的功函数。
[0055] 请参考图7，在所述功能层160表面形成金属层170，所述金属层170填充满所述沟槽140（请参考图6）。所述金属层170的材料为Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种，形成所述金属层170的工艺包括溅射工艺、化学气相沉积工艺或电
镀工艺。
[0056] 请参考图8，对所述位于层间介质层130表面的金属层170、功能层160、高K栅介质层150进行化学机械抛光，直到暴露出所述层间介质层130表面，位于所述沟槽内的金属层170、功能层160和高K栅介质层150形成金属栅极。
[0057] 请参考图17，为NMOS晶体管经过或未经过氟化处理后的使用寿命对比图。其中虚线为在不同的阈值电压下经过氟化处理后的NMOS晶体管的使用寿命，实线为在不同的阈值电压下未经过氟化处理后的NMOS晶体管的使用寿命。从图17中可明显看出，经过氟化处理后的NMOS晶体管的使用寿命远远大于未经过氟化处理后的NMOS晶体管的使用寿命。
[0058] 请参考图18，为PMOS晶体管经过或未经过氟化处理后的使用寿命对比图。其中虚线为在不同的阈值电压下经过氟化处理后的PMOS晶体管的使用寿命，实线为在不同的阈值电压下未经过氟化处理后的PMOS晶体管的使用寿命。从图18中可明显看出，经过氟化处理后的PMOS晶体管的使用寿命远远大于未经过氟化处理后的PMOS晶体管的使用寿命。
[0059] 第二实施例
[0060] 请参考图9至图16，为本发明第二实施例的具有金属栅极的CMOS结构的形成过程的流程示意图。
[0061] 请参考图9，提供半导体衬底200，所述半导体衬底200具有第一区域201和第二区域202，在所述半导体衬底200表面形成第二氧化硅层215，在所述第一区域201上的第二氧化硅层215表面形成第一多晶硅伪栅211，在所述第二区域202上的第二氧化硅层215表面形成第二多晶硅伪栅212，在所述第一多晶硅伪栅211两侧的半导体衬底200内形成第一源极221和第一漏极222，在所述第二多晶硅伪栅212两侧的半导体衬底200内形成第二源极223和第二漏极224。
[0062] 所述第一区域201对应于形成NMOS晶体管，所述第二区域202对应于形成PMOS晶体管，所述第一源极221和第一漏极222为N型掺杂区，所述第二源极223和第二漏极224为P型掺杂区。
[0063] 请参考图10，在所述半导体衬底200和第一多晶硅伪栅211、第二多晶硅伪栅212表面形成刻蚀阻挡层235，在所述刻蚀阻挡层235表面形成层间介质层230，并对所述层间介质层230进行化学机械研磨，直到所述层间介质层230暴露出所述第一多晶硅伪栅211的顶部表面、第二多晶硅伪栅212的顶部表面，且所述层间介质层230的表面与第一多晶硅伪栅211、第二多晶硅伪栅212的表面齐平。
[0064] 请参考图11，去除所述第一多晶硅伪栅211，形成第一沟槽241；去除所述第二多晶硅伪栅212，形成第二沟槽242。
[0065] 请参考图12，在所述第一沟槽241、第二沟槽242的底部和侧壁表面、层间介质层230表面形成高K栅介质层250。
[0066] 请参考图13，对所述高K栅介质层250进行氟化处理。
[0067] 请参考图14，在所述高K栅介质层250表面形成功能层，并对第二区域201上的功能层进行部分刻蚀，形成不同厚度的位于第一区域201上的第一功能层261和位于第二区域202上的第二功能层262，使得两者功能层的功函数不同。在其他实施例中，也可以对所述第一区域上的功能层进行刻蚀，形成不同厚度的位于第一区域上的第一功能层和位于第二区域上的第二功能层。
[0068] 由于NMOS晶体管和PMOS晶体管所需的功能层的功函数不同，因此所述NMOS晶体管和PMOS晶体管的功能层的厚度或材料不同。
[0069] 在本实施例中，先形成同一厚度的功能层，再在所述第一区域201上的功能层表面形成掩膜层，以所述掩膜层为掩膜对所述第二区域202上的功能层进行刻蚀，形成不同厚度的位于第一区域201上的第一功能层261和位于第二区域202上的第二功能层262。由于不用形成两层不同的功能层，节省了工艺。
[0070] 在其他实施例中，也可以分步在所述第一区域上的高K栅介质层表面形成第一功能层，在所述第二区域上的高K栅介质层表面形成第二功能层。
[0071] 请参考图15，在所述第一功能层261、第二功能层262表面形成金属层270，所述金属层270填充满所述第一沟槽241和第二沟槽242。
[0072] 请参考图16，对所述位于层间介质层230表面的金属层270、第一功能层261、第二功能层262、高K栅介质层250进行化学机械抛光，直到暴露出所述层间介质层230表面，位于所述第一沟槽内的金属层270、第一功能层261和高K栅介质层250形成第一金属栅极，位于所述第二沟槽内的金属层270、第二功能层262和高K栅介质层250形成第二金属栅极。
[0073] 综上，本发明实施例在形成金属栅极的过程中，去除多晶硅伪栅形成沟槽后，在所述沟槽底部和侧壁形成高K栅介质层，并对所述高K栅介质层进行氟化处理，在所述高K栅介质层与半导体衬底之间形成氟键，例如氟-硅键、氟-铪键等，由于所述氟键的键能高于原来的氢键，使得器件的负偏压温度不稳定性降低，且氟具有强的氧化性，可以防止所述氧空穴在带隙中产生施主能级并成为带正电的氧空穴，从而对氧空穴进行钝化，使得器件的正偏压温度不稳定性降低。
[0074] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和
修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
