在下面的详细描述中，为了对本发明作透彻的理解，阐明了许多特定的细 节。然而，本领域的一般技术人员应该理解，本发明可以在不使用这些特定细 节的情况下得到实施。在其它情况下，公知的方法、程序、组件和电路都不再 详细描述，以便凸显本发明。
在以下的说明书和权利要求书中，术语“包括”和“包含”及其衍生词都 可以使用，并且旨在被看作互为同义词。另外，在以下的说明书和权利要求书 中，术语“耦合”和“连接”及其衍生词也可以使用，并且这些术语并不旨在 被看作互为同义词。相反，在特定的实施例中，“连接”可能用来表示两个或 更多个元件彼此直接以物理的方式或电的方式相互接触。“耦合”可能意味着 两个或更多个元件处于直接的物理或电接触中。不过，“耦合”可能也意味着 两个或更多个元件彼此并不直接接触，但仍然彼此协作或相互作用。另外，在 以下的说明书和权利要求书中，术语“信息”可能用来指数据、指令或代码。
图1是根据本发明一实施例示出了一计算系统100的方框图。在该实施例 中，计算系统100可以包括处理器110，处理器110可以包括一个或多个通用 或专用的处理器，比如，微处理器、微控制器、专用集成电路(ASIC)、可编程 门阵列(PGA)、数字信号处理器(DSP)等。在一些实施例中，计算系统100也可 以被称为计算机或数据处理系统。
处理器110可以耦合到主机总线115。可以被称为存储控制器的存储控制 器集线器(MCH)120也可以耦合到主机总线115。视频控制器125可以通过高级 图形端口(AGP)总线130耦合到MCH 120。视频控制器125可以耦合到显示器 135，显示器135可以是阴极射线管(CRT)显示器或液晶显示器(LCD)。AGP总 线130遵循由位于加利福尼亚的Santa Clara的英特尔公司在1998年5月4日 公布的加速图形端口接口规范。
系统存储器140可以通过存储器总线145耦合到MCH 120。此外，聚合物 存储器150可以通过存储器总线145耦合到MCH 120。尽管本发明的范围并不 限于该方面，但是系统存储器140可以是相对较快的易失存储器，比如，静态 随机存取存储器(SRAM)，动态随机存取存储器(DRAM)，或同步的 DRAM(SDRAM)。
在一个实施例中，聚合物存储器150可以是非易失铁电聚合物存储器，该 存储器可以包括铁电存储器单元的阵列，其中各个单元可能包括位于至少两个 导电线路之间的铁电聚合物材料。该导电线路可以被称为地址线路，并可以被 用于将电场加在该铁电聚合物材料上以改变该聚合物材料的极化。
在该实施例中，聚合物存储器150可以使用某些材料的铁电行为按正和负 极性在存储器件中保持数据，即便没有电功率存在时也如此。各个单元的铁电 可极化材料可以包含相似定向的电偶极子的畴，它们保持其定向除非受某个外 部强加的电力所影响。材料的极化是以这些畴对齐的程度为特征。通过施加足 够强度和极性的电场，便可使该极化反转。在各种实施例中，铁电聚合物材料 可以包括氟化乙烯聚合物、聚乙烯氟化物、氯化乙烯聚合物、聚乙烯氯化物、 聚丙烯腈、聚酰胺、它们的共聚物、或它们的组合。
在交替的实施例中，聚合物存储器150可以是另一种类型的塑料存储器， 比如，阻变聚合物存储器。在该实施例中，塑料存储器可以包括被夹在地址矩 阵的节点处的非易失性聚合物存储器材料的薄膜，例如，在两条地址线路之间 的聚合物存储器材料。通过在聚合物存储器材料上施加电势以使正或负的电流 通过聚合物材料从而改变聚合物材料的电阻，任何节点处的电阻可以从几百欧 姆变为几兆欧姆。潜在不同的阻抗等级可以在每个单元中存储几个比特，并且 数据密度可以通过叠加多层进一步增大。
MCH 120可以控制着信息在系统100内的转移，例如，在处理器110、MCH 120、系统存储器140以及聚合物存储器150之间。即，MCH 120可以产生控 制信号、地址信号以及数据信号，这些信号可能与写或读操作相关联。MCH 120 也可以包括易失性随机存取存储(RAM)缓冲器121，它可用于读取存储在聚合 物存储器150中的信息。例如，RAM缓冲器121可以用来缓冲从聚合物存储 器150中读取的信息，并用来缓冲向聚合物存储器150写入的信息。
MCH 120也可以例如通过集线器链路155耦合到输入/输出控制器集线器 (ICH)160，输入/输出控制器集线器(ICH)160又耦合到输入/输出(I/O)扩展总线 165和外围组件互连(PCI，这是由1995年6月发布的修订本2.1、产品版本的 PCI局部总线规范来定义的)总线170，或像PCI专用总线这样的总线，或另一 类第三代I/O互连总线。I/O扩展总线165可以耦合到I/O控制器175，I/O控 制器175控制着对一个或多个I/O设备180的访问。I/O设备180的示例可以包 括输入设备，比如，键盘和/或鼠标。在交替的实施例中，I/O控制器175可以 集成到ICH 160中，如同其他控制功能一样。
ICH 160也可以耦合到存储设备185。在一个实施例中，聚合物存储器150 可以是相对较大的非易失性磁盘高速缓冲存储器，用于高速缓存存储设备185 的信息。存储设备185可以是大容量存储设备，比如，存储容量至少约为一千 兆字节(GB)的磁盘存储器。在各种实施例中，存储设备185可以是机电硬盘 存储器，光盘存储器、或磁盘存储器，尽管本发明的范围并不限于此。在一个 实施例中，聚合物存储器150可以具有至少约100兆字节的存储容量。例如， 聚合物存储器150可以具有约500兆字节(MB)的存储容量。聚合物存储器 可以是可寻址的/可访问的模块，尽管本发明的范围并不限于此。
PCI总线170可以耦合到各种组件，例如，包括在某些实施例中可用于与 远程设备进行通信的无线接口190。尽管图1中未示出，但无线接口190可以 包括或耦合到偶极天线或其它天线以及其它组件，比如无线收发器。在各种实 施例中，无线接口190可以通过外部加入卡或嵌入式器件耦合到系统100。在 其它实施例中，无线接口190可以完全集成到系统100的芯片组中。
尽管说明书参照了特定的系统100的组件，但是应该理解对所描述和说明 的实施例做出的许多修改和变化都是可能的。计算系统可以是便携式个人计算 机(PC)，比如，能够无线地发送信息的笔记本或膝上型计算机。不过，应该理 解，本发明的实施例可以在另一种无线设备中得到实现，比如，手机、无线的 个人数字助理(PDA)等。在这样的实施例中，根据本发明一实施例的聚合物存 储器可以耦合到内部总线，该内部总线转而耦合到微处理器和外围总线，微处 理器和外围总线又转而耦合到无线接口和相关的天线，比如，偶极天线、螺旋 天线、全球移动通信系统(GSM)天线等。
也应该注意到，根据本发明另一实施例的聚合物存储器150也可以在非无 线设备中实现，比如，并没有被配置用于无线通信的台式PC、服务器或工作站。
图2是示出了根据本发明另一实施例的计算系统200的方框图。在本实施 例中，通过使用耦合到PCI总线170的PCI附加卡，便可实现聚合物存储器150。
另外，在图中未示出的计算系统200的交替实施例中，聚合物存储器150 可以包括集成的聚合物存储控制器，它可以包括与聚合物存储器150集成在一 起的RAM缓冲器121。参照图5，该聚合物存储控制器可以包括按下述方式操 作的接口和解码逻辑。
图3是示出了根据本发明另一实施例的计算系统300的方框图。在本实施 例中，聚合物存储器150可以集成到系统300的芯片组中，例如，聚合物存储 器150可以与MCH 120集成在一起。
图4是示出了根据本发明另一实施例的计算系统400的方框图。在本实施 例中，聚合物存储器150可以与系统400的其它组件一起集成到母板上，或可 以是附加卡。另外，聚合物存储器150可以通过PCI专用链路195耦合到MCH 120上。PCI专用链路195可以是系统400中各组件之间的点对点链路。在交 替的实施例中(未示出)，聚合物存储器150可以通过PCI专用链路耦合到ICH 160。为了简便，系统400的所有组件都没有在图4中示出。
在各种实施例中，除了被用作磁盘高速缓存以外，聚合物存储器150也可 以存储固件或引导信息，比如，基本输入/输出系统(BIOS)软件。固件可能指永 久包含在某一硬件设备中的软件或程序。
在聚合物存储器150是程序块可寻址存储器的实施例中，MCH 120可以包 括解码和/或接口逻辑，它们可能允许系统100、200、300或400检索并执行被 存储在聚合物存储器150中任意或固定位置处的BIOS软件。可以从聚合物存 储器150中检索出BIOS软件，并且作为对电源导通/启动或重置事件的响应可 以由处理器110来执行该BIOS软件。在一些计算系统中，重置地址可能是预 定义的。例如，在地址空间约为4千兆字节的32位处理系统中，重置地址可 能是0XFFFFFFF0。MCH 120可以包括接口逻辑或电路，它们可以允许计算系 统检索并执行存储在聚合物存储器150中的BIOS软件以作为对重置或电源导 通事件的响应。参照图5，示出了展示根据本发明一实施例存储并执行BIOS 软件的方法500的流程图。方法500将参照图1的计算系统100来进行说明。 然而，可以理解，使用计算系统200、300或400也可以实现方法500。
方法500可以始于将基本输入/输出系统(BIOS)软件存储到聚合物存储器 150中(方框510)。BIOS软件可以包括独立于操作系统(O/S)的依赖于特定母 板的系统初始化代码，在系统加电时或响应于重置事件可以执行这些代码， BIOS软件还可以启动O/S的载入。BIOS软件可以包括实现下列之一或全部的 代码：检查互补金属氧化物半导体(CMOS)设置或配置信息；载入中断处理程 序和设备驱动；使寄存器和电源管理初始化；执行电源导通自测(POST)以检验 计算系统的组件都是可用的；显示系统设置；确定哪些设备是可引导的；启动 引导序列。
为了响应于系统100的电源导通或重置，MCH 120可以包括用于将BIOS 软件的初始程序块从聚合物存储器150复制到RAM缓冲器121的逻辑(方框 520)。在一个实施例中，RAM缓冲器121可以是与MCH 120集成在一起的8 千字节(KB)缓冲器，尽管本发明的范围并不限于此。较小或较大尺寸的RAM 缓冲器也可以用于RAM缓冲器121。例如，在不同的应用中，RAM缓冲器121 的大小可以从大约512字节到大约64KB，尽管本发明的范围并不限于此。RAM 缓冲器121也可以具有与聚合物存储器150相比相对更快的存取时间，并且可 以位于聚合物存储控制器中，该聚合物存储控制器是系统100的芯片组的一部 分，或可以与聚合物存储器150集成到一起。
在BIOS软件的初始部分被复制到RAM缓冲器121中之后，处理器110 可以从RAM缓冲器121中取出并执行该BIOS软件的初始部分(方框530)。 BIOS软件的初始部分可以包括POST操作，能使处理器110接下来可以访问系 统存储器140。BIOS软件的初始部分也可以包括用于将BIOS的剩余部分从聚 合物存储器150中复制到系统存储器140中的代码。在交替的实施例中，BIOS 的初始部分的所有或一部分可以被复制到系统存储器140中并从存储器140中 得到执行。
接下来，初始BIOS软件可以将BIOS图像的剩余部分从聚合物存储器150 复制到系统存储器140中(方框540)，并从系统存储器140中继续执行BIOS 软件的剩余部分。即，在BIOS软件的剩余部分被复制到系统存储器140中之 后，处理器110可以从系统存储器140中取出并执行该BIOS软件的剩余部分 (方框550)。
通常，聚合物存储控制器(例如，MCH 120)可以提供保护功能以防止 BIOS软件的盖写。在本实施例中，在BIOS软件的执行期间，系统存储器140 中BIOS图像的复制可以得到保护以防止BIOS软件的盖写(方框560)。例如， MCH 120可以包括禁止逻辑，以防止在BIOS代码的执行期间对系统存储器140 的写访问。此外，MCH 120可以包括保护逻辑，该保护逻辑可以防止对存储在 聚合物存储器150中的BIOS图像无意或有意的盖写(方框570)。例如，可 以使用“一次性写入”或“重置清除”这样的保护操作。另外，聚合物存储器 150可以自身包括“模块锁”特色以防止聚合物存储器150的一个或多个部分 或区域的存储器访问(例如，读取、写入或擦除)。在一个示例中，BIOS软 件可以存储在聚合物存储器150的特定模块或扇区中，并且聚合物存储器和/ 或MCH 120可能包括模块锁电路以防止向聚合物存储器150的该模块中写入。
在另一个实施例中，系统100可以被配置成不允许BIOS图像被完全盖写， 因为这会使更新该BIOS变得很难。相反，只有在受控的情况下才可以盖写该 BIOS。例如，一种方法可以包括通过芯片组特征更新该BIOS，这允许存储BIOS 的聚合物存储器150的一部分只有在SMM中时才可以被写入，由此允许BIOS SMM代码验证任何向聚合物存储器150的写入。另一个示例可以包括在固件 集线器自身中锁住适当的模块。为这些模块解锁使它们可以写入则可能要求固 件集线器重置，如果这块板被设计成支持这一点则可以用处理器INIT来实现 它。BIOS更新可以在INIT之前被复制到存储器中，接着在处理器INIT之后 验证并执行BIOS更新。INIT不重置芯片组，所以存储器内容存留持久。
在交替的实施例中，聚合物存储器150可以具有与系统存储器140分离的 存储控制器。聚合物存储器150的存储控制器可以被称为聚合物存储控制器， 它可以包括与上述RAM缓冲器121相似的RAM缓冲器。
在一些系统中，初始化过程可以被称为初始程序载入(IPL)。在这种系统中， 聚合物存储器150可以存储该初始程序载入(IPL)信息。
除了存储BIOS软件之外，在其它的实施例中，聚合物存储器150可以存 储系统100的其它初始化或配置信息。例如，聚合物存储器150可以存储选件 只读存储器(ROM)代码、CMOS配置信息、或扩展系统配置数据(ESCD)。像 CMOS、选件ROM或ESCD信息这样的信息可以被称为引导信息，尽管此处 列出的并不应该被理解为所有的引导信息。此处没有列出的其它信息也可以被 视为引导信息。
配置信息通常可以指特定的硬件和软件细节，比如，所连接的设备、容量 或性能以及该系统是由什么构成。CMOS配置信息可以指那些可以存储在相对 小的(比如，64个字节)CMOS RAM中的配置信息。CMOS配置信息的示例 可以包括用户选件或偏好、引导序列信息以及关于该系统中所包括的设备类型 (比如，软驱，硬盘，键盘，鼠标，显示器等)的信息。如果系统100调整成 支持即插即用(PnP)，则BIOS软件也可以读取关于现存的PnP设备的配置信息 所对应的ESCD。
另外，其它通用非易失性信息也可以存储在聚合物存储器150中。例如， EFI变量可以存储在聚合物存储器150中。EFI是指可扩展固件接口(EFI)规范， 它是位于加利福尼亚的Santa Clara的英特尔公司于2002年12月1日公布的， 版本为1.10。
方法500可以允许BIOS软件被存储到非易失性聚合物存储器150中，并 用来自RAM缓冲器121和/或系统存储器140的预定义的重置地址来对其访问， 其中缓冲器121和存储器140可以具有与聚合物存储器150相比相对更快的存 取时间。
方法500可以允许计算系统(比如，计算系统100、200、300和400，它 们包括聚合物存储器，并不包括快速EEPROM)是“向后兼容的”。例如，如 上所述，在一个实施例中，BIOS软件可能存储在聚合物存储器中而非快速的 EEPROM中，并且耦合到聚合物存储器的存储控制器可以包括相对较小的 RAM缓冲器以便能够用存储在聚合物存储器中的引导信息来引导计算系统。
将BIOS存储在快速EEPROM中的一些计算系统可以使用“标页码”技术， 从而允许访问与在BIOS所允许的地址范围中可以直接寻址的相比更大的BIOS 区域。在这种情况下，如果针对某项功能需要访问到的BIOS代码/数据的各个 部分当前不可寻址，则BIOS可以控制闪存设备的地址范围的映射以使其它部 分可寻址。可以修改MCH 120以映射并复制BIOS聚合物存储器150的各个部 分到“BIOS可标页码的”系统存储器区域中，使得相似的“标页码”BIOS操 作可以实现在将BIOS代码存储在聚合物存储器中的系统中。
在各种实施例中，计算系统100到400可以调整成允许字段可以升级的“引 导装入程序”重新将BIOS图像写入聚合物存储器150中。在另一个实施例中， 为允许聚合物存储器150的任意部分被用来保持BIOS图像，一些非易失性的 (NV)配置数据可以存储在存储控制器120中或在聚合物存储器150中已知的固 定的位置处，它们描述了在哪儿存储控制器120可以找到当前的BIOS图像。
上述实施例提供了方法、装置和系统以存储并执行BIOS软件。在图2所 示的实施例中，其中聚合物存储器150可以作为耦合到PCI总线170的附加卡 来得以实现，系统引导时间与图3所示的实施例相比可能更长一些，因为从系 统200中的聚合物存储器150取出代码或数据可能必须穿越更多的总线接口。 在母板上安装聚合物存储器150(例如，如图1和图3所示)，或将聚合物存 储器150集成到像MCH 120这样的芯片组中(例如，如图3所示)，都可以 减少系统引导时间。
在本发明的另一个实施例中，一种方法包括将计算系统(例如，系统100、 200、300、400)的初始化或配置信息存储到聚合物存储器(例如，聚合物存 储器150)中。初始化信息可以包括BIOS信息。配置信息可以包括引导序列 信息和/或扩展系统配置数据(ESCD)。
尽管这里已经展示和描述了本发明的某些特征，但是对于本领域的一般技 术人员而言许多修改、替代、变化或等价都是可以存在的。因此，应该理解， 所附的权利要求书旨在覆盖所有这些修改和变化，只要它们落在本发明的实质 精神之内。