用于产生25％工作周期的时钟的装置
专利汇可以提供用于产生25％工作周期的时钟的装置专利检索，专利查询，专利分析的服务。并且时钟产生器包含：包含八个 反相器 的除二 电路 ，接收输入时钟及输出过渡时钟；包含四个 缓冲器 的工作周期转换器，接收过渡时钟及输出输出时钟。第一至第四反相器配置为分别输出过渡时钟的第一至第四 相位 ；第二和第四反相器在输入时钟的第一相位期间被致能；第一与第三反相器在输入时钟的第二相位期间被致能；第五和第六反相器配置为实施过渡时钟的第二与第四相位间的互补关系；第七和第八反相器配置为实施过渡时钟的第一与第三相位间的互补关系。第一至第四缓冲器分别接收过渡时钟的第一至第四相位并输出输出时钟的第一至第四相位；第一和第三缓冲器在输入时钟的第一相位期间被致能以及第二与第四缓冲器在输入时钟的第二相位期间被致能，否则被重置。，下面是用于产生25％工作周期的时钟的装置专利的具体信息内容。
1.一种时钟产生器，包含：
一除二电路，用来接收一输入时钟以及输出一过渡时钟；以及
一工作周期转换器，用来接收该过渡时钟以及输出一输出时钟，
其中：
该除二电路包含八个反相器；
该工作周期转换器包含四个缓冲器；
在该八个反相器中的一第一反相器、一第二反相器、一第三反相器和一第四反相器被配置为一环形拓扑结构以分别地输出该过渡时钟的一第一相位、一第二相位、一第三相位和一第四相位；
该第二反相器和该第四反相器在该输入时钟的一第一相位的期间被致能；
该第一反相器和该第三反相器在该输入时钟的一第二相位的期间被致能；
在该八个反相器中的一第五反相器和一第六反相器被配置为一交错耦合拓扑结构以实施在该过渡时钟的该第二相位和该第四相位之间的一互补关系；
该八个反相器的一第七反相器和一第八反相器被配置为一交错耦合拓扑结构以实施在该过渡时钟的该第一相位和该第三相位之间的一互补关系；
在该四个缓冲器中的一第一缓冲器、一第二缓冲器、一第三缓冲器和一第四缓冲器分别地用来接收该过渡时钟的该第一相位、该第二相位、该第三相位和该第四相位，并分别地用来输出该输出时钟的一第一相位、一第二相位、一第三相位和一第四相位；
该第一缓冲器和该第三缓冲器在该输入时钟的该第一相位的期间被致能，否则被重置；以及
该第二缓冲器和该第四缓冲器在该输入时钟的该第二相位的期间被致能，否则被重置。
2.如权利要求1所述的时钟产生器，其中该八个反相器中的每一个反相器具有一输入引脚、一输出引脚、一电源引脚和一接地引脚。
3.如权利要求2所述的时钟产生器，其中：该第一反相器经由其输入引脚接收该过渡时钟的该第二相位，并经由其输出引脚输出该过渡时钟的该第一相位；该第一反相器的该电源引脚经由该输入时钟的该第一相位所控制的一PMOS晶体管连接至一电源节点；以及该第一反相器的该接地引脚经由该输入时钟的该第二相位所控制的一NMOS晶体管连接至一接地节点。
4.如权利要求2所述的时钟产生器，其中：该第二反相器经由其输入引脚接收该过渡时钟的该第三相位，并经由其输出引脚输出该过渡时钟的该第二相位；该第二反相器的该电源引脚经由该输入时钟的该第二相位所控制的一PMOS晶体管连接至一电源节点；以及该第二反相器的该接地引脚经由该输入时钟的该第一相位所控制的一NMOS晶体管连接至一接地节点。
5.如权利要求2所述的时钟产生器，其中：该第三反相器经由其输入引脚接收该过渡时钟的该第四相位，并经由其输出引脚输出该过渡时钟的该第三相位；该第三反相器的该电源引脚经由该输入时钟的该第一相位所控制的一PMOS晶体管连接至一电源节点；以及该第三反相器的该接地引脚经由该输入时钟的该第二相位所控制的一NMOS晶体管连接至一接地节点。
6.如权利要求2所述的时钟产生器，其中：该第四反相器经由其输入引脚接收该过渡时钟的该第一相位，并经由其输出引脚输出该过渡时钟的该第四相位；该第四反相器的该电源引脚经由该输入时钟的该第二相位所控制的一PMOS晶体管连接至一电源节点；以及该第四反相器的该接地引脚经由该输入时钟的该第一相位所控制的一NMOS晶体管连接至一接地节点。
7.如权利要求1所述的时钟产生器，其中该四个缓冲器中的每一个缓冲器包含一输入引脚、一输出引脚以及一控制引脚，该输入引脚用来接收一输入信号，该输出引脚用来输出一输出信号，该控制引脚用来接收一控制信号。
8.如权利要求7所述的时钟产生器，其中：该第一缓冲器的该输入信号、该输出信号和该控制信号分别为该过渡时钟的该第一相位、该输出时钟的该第一相位和该输入时钟的该第一相位；该第二缓冲器的该输入信号、该输出信号和该控制信号分别为该过渡时钟的该第二相位、该输出时钟的该第二相位和该输入时钟的该第二相位；该第三缓冲器的该输入信号、该输出信号和该控制信号分别为该过渡时钟的该第三相位、该输出时钟的该第三相位和该输入时钟的该第一相位；该第四缓冲器的该输入信号、该输出信号和该控制信号分别为该过渡时钟的该第四相位、该输出时钟的该第四相位和该输入时钟的该第二相位。
9.如权利要求7所述的时钟产生器，其中所述缓冲器中的每一个缓冲器包含：一归一反相器，用来依据该控制信号接收该输入信号并输出位于一级间节点的一级间信号；以及一反相器，用来接收该级间信号并输出该输出信号。
10.如权利要求9所述的时钟产生器，其中：该归一反相器包含一第一NMOS晶体管、一第二NMOS晶体管和一PMOS晶体管；该第一NMOS晶体管的源极、栅极和漏极分别地连接至一接地节点、该输入引脚和一内部节点；该第二NMOS晶体管的源极、栅极和漏极分别地连接至该内部节点、该控制引脚和该级间节点；以及该PMOS晶体管的源极、栅极和漏极分别地连接至一电源节点、该控制引脚和该级间节点。
用于产生25％工作周期的时钟的装置
技术领域
背景技术
101，用来接收一个双相位时钟(包含一第一相位CK和一第二相位CB)并输出一四相位50％
工作周期的时钟(包含一第一相位X1、一第二相位X2、一第三相位X3和一第四相位X4)；以及
一包含四个与门(AND gate)102A、102B、102C和102D的50％至25％工作周期转换电路102，
用来接收四相位50％工作周期的时钟并输出一四相位25％工作周期的时钟(包含一第一相
位Y1、一第二相位Y2、一第三相位Y3和一第四相位Y4)。令双相位时钟的一基本周期为T，四相
位50％工作周期的时钟的基本周期会是2T，以及在X1(X2、X3、X4)与X2(X3、X4、X1)之间存在有
一T/2的时差，其中X1(X2、X3、X4)的一边缘比X2(X3、X4、X1)的一后继边缘早到达了一T/2的时
间。除二电路101包含一第一数据闩锁101A和一第二数据闩锁101B，被配置为一具有一负反
馈的环形拓扑结构，其中两个数据闩锁101A和101B中的每一个数据闩锁包含标示为“D+”和
“D-”的两个输入引脚、标示为“Q+”和“Q-”的两个输出引脚以及标示为“E”的一致能引脚。第一(第二)数据闩锁101A(101B)分别地经由其两个输入引脚“D+”和“D-”接收X4(X1)及X2(X3)、
分别地经由其两个输出引脚引脚“Q+”和“Q-”输出X1(X2)及X3(X4)、以及经由其致能引脚“E”
依据CK(CB)工作。与门102A(102B、102C、102D)接收X1(X2、X3、X4)和X4(X1、X2、X3)并输出Y1
(Y2、Y3、Y4)。因为在X1(X2、X3、X4)与X4(X1、X2、X3)之间存在有一T/2的时差，所以在时序上存在有一T/2的重叠，其中X1(X2、X3、X4)和X4(X1、X2、X3)都是高电平，因此，Y1(Y2、Y3、Y4)是高电平。
因此，X1、X2、X3和X4全部具有25％工作周期，且在时间上均匀地被隔开。
明书中，“VDD”表示一电源供应节点。差分对121包含一第一NMOS(n-通道金属氧化物半导体)
晶体管121A与一第二NMOS晶体管121B，用来接收从两个输入引脚“D+”和“D-”所接收的一差
分输入信号，并输出一差分输出信号至两个输出引脚“Q+”和“Q-”。交错耦合对122包含一第
一PMOS(p-通道金属氧化物半导体)晶体管122A和一第二PMOS晶体管122B，其中PMOS晶体管
122A是用来经由其栅极接收位于引脚“Q+”的电压并经由其漏极再产生(regenerate)位于
引脚“Q-”的电压，而PMOS晶体管122B是用来经由其栅极接收位于引脚“Q-”的电压并经由其
漏极再产生位于引脚“Q+”的电压。开关123包含一第三NMOS晶体管123A，由从致能引脚“E”
接收的一控制电压控制，且用来在被致能时提供一放电路径给差分对121。为简洁起见，以
下位于引脚“D+”、“D-”、“Q+”、“Q-”和“E”的电压分别简称为“D+”、“D-”、“Q+”、“Q-”和“E”。当“E”为高电平(低电平)时，开关123被接通(断开)以允许(禁止)差分对121更新交错耦合对122
的一状态；如此，数据闩锁120处于一活性(冻结)状态且交错耦合对122的状态被更新(闩
锁)。
以导通PMOS晶体管122B，因为NMOS晶体管121B和PMOS晶体管122B两者都处于一OFF状态(关
闭状态)，所以Q+”保持于低电平，而在努力将“Q-”维持在高电平的PMOS晶体管122A的竞争存
在的情况下，“Q-”会被NMOS晶体管121A拉下。在切换的晚期阶段期间，“Q-”已经降低到足以
导通PMOS晶体管122B，“Q-”持续下降，而“Q+”会被PMOS晶体管122B拉升。由于来自PMOS晶体
管122A的竞争是强大的，所以若为了PMOS晶体管122A和122B使用一大的宽长比，会减慢切
换的早期阶段；由于PMOS晶体管122B的上拉是弱的，所以若为了PMOS晶体管122A和122B使
用一小的宽长比，会减慢切换的晚期阶段。因此，无论采用哪个方案，切换的速度都会受到
妨碍。
的负载很重。因此，50％至25％工作周期转换电路102不仅本身慢，也会拖慢数据闩锁101A
与101B。
电路包含八个反相器；周期转换器包含四个缓冲器。八个反相器中的一第一反相器、一第二
反相器、一第三反相器和一第四反相器被配置为一环形拓扑结构以分别地输出过渡时钟的
一第一相位、一第二相位、一第三相位和一第四相位；第二反相器与第四反相器在输入时钟
的一第一相位的期间被致能；第一反相器与第三反相器在输入时钟的一第二相位的期间被
致能；八个反相器中的一第五反相器和一第六反相器被配置为一交错耦合拓扑结构以实施
在过渡时钟的第二相位与第四相位之间的一互补关系；八个反相器的一第七反相器和一第
八反相器被配置为一交错耦合拓扑结构以实施在过渡时钟的第一相位与第三相位之间的
一互补关系。四个缓冲器中的一第一缓冲器、一第二缓冲器、一第三缓冲器和一第四缓冲器
分别地用来接收过渡时钟的第一相位、第二相位、第三相位和第四相位并输出该输出时钟
的一第一相位、一第二相位、一第三相位和一第四相位；第一缓冲器和第三缓冲器在输入时
钟的第一相位的期间被致能，否则被重置；第二缓冲器与第四缓冲器在输入时钟的第二相
位的期间被致能，否则被重置。
一相位、一第二相位、一第三相位和一第四相位；在输入时钟的一第一相位的期间致能第二
反相器与第四反相器，并通过使用被配置为一交错耦合拓扑结构的一第五反相器和一第六
反相器来实施在过渡时钟的第二相位与第四相位之间的一互补关系；在输入时钟的一第二
相位的期间致能第一反相器与第三反相器，并通过使用被配置为一交错耦合拓扑结构的一
第七反相器和一第八反相器来实施在过渡时钟的第一相位与第三相位之间的一互补关系；
以及结合一第一缓冲器、一第二缓冲器、一第三缓冲器和一第四缓冲器以分别地接收过渡
时钟的第一相位、第二相位、第三相位和第四相位并输出一输出时钟的一第一相位、一第二
相位、一第三相位和一第四相位，其中第一缓冲器和第三缓冲器在输入时钟的第一相位的
期间被致能，否则被重置，而第二缓冲器与第四缓冲器在输入时钟的第二相位的期间被致
能，否则被重置。
附图说明
具体实施方式
特定例子或用来实现这些例子的任何特征的特定方式。在其他实例中，已知的细节未被显
示或说明，以避免妨碍呈现本公开书的观点。
体管”、“相位”、“时钟”、“信号”和“负载”。这些用语和基本概念对于那些本领域技术人员来说是显而易见的，因此这里不会被详细说明。本领域技术人员亦可识别PMOS晶体管和NMOS
晶体管的符号，并确认其“源极”、“栅极”和“漏极”端子。
位于电源供应节点的电位“VDD”或简称VDD)之间周期性地切换。作为一非限制性的范例，遍
及这种公开，一28nmCMOS(互补式金属氧化物半导体)工艺被用来制造电路且VDD为1.1V。
一第二相位C-)并输出一过渡时钟(其为一四相位时钟，包含一第一相位U1、一第二相位U2、
一第三相位U3和一第四相位U4)；以及一工作周期转换器220，用来接收过渡时钟并输出一输
出时钟(其为一四相位时钟，包含一第一相位V1、一第二相位V2、一第三相位V3和一第四相位
V4)。除二电路210包含八个反相器，其包含一第一反相器211、一第二反相器212、一第三反
相器213、一第四反相器214、一第五反相器215、一第六反相器216、一第七反相器217以及一
第八反相器218。周期转换器220包含四个归零(Return-to-Zero，以下简称RZ)缓冲器，其包
含一第一RZ缓冲器221、一第二RZ缓冲器222、一第三RZ缓冲器223以及一第四RZ缓冲器224。
第一反相器、第二反相器、第三反相器和第四反相器(亦即反相器211、212、213和214)被串
接(cascade)成一环形拓扑结构以分别地输出过渡时钟的第一相位、第二相位、第三相位和
第四相位(亦即U1、U2、U3和U4)。第二反相器与第四反相器(亦即反相器212和214)在输入时
钟的一第一相位的期间被致能，其中C+为高电平及C-为低电平，而第一反相器与第三反相器
(亦即反相器211和213)在输入时钟的一第二相位的期间被致能，其中C+为低电平及C-为高
电平。第五反相器与第六反相器(亦即反相器215和216)被配置为一交错耦合拓扑结构以实
施在过渡时钟的第二相位和第四相位(亦即U2和U4)之间的一互补关系。第七反相器与第八
个反相器(亦即反相器217和218)被配置为一交错耦合拓扑结构以实施在过渡时钟的第一
相位和第三相位(亦即U1和U3)之间的一互补关系。
并输出输出时钟的第一相位、第二相位、第三相位和第四相位(亦即V1、V2、V3和V4)。第一RZ
缓冲器与第三RZ缓冲器221和223是由输入时钟C+的第一相位所控制，第二RZ缓冲器与第四
RZ缓冲器222和224是由输入时钟C-的第二相位所控制。八个反相器211至218中，每个反相
器包含一标示为“I”的输入引脚、一标示为“O”的输出引脚、一标示为“P”的电源引脚和一标
示为“G”的接地引脚。每个反相器从其输入引脚“I”接收一输入信号并经由其输出引脚“O”
输出一输出信号。每个反相器是在其电源引脚“P”连接至VDD且其接地引脚“G”连接至接地端
时被致能。时钟产生器还包含四个NMOS晶体管MN1、MN2、MN3和MN4以及四个PMOS晶体管MP1、
MP2、MP3和MP4。NMOS晶体管MN1(MN3)及PMOS晶体管MP1(MP3)分别地由C-和C+控制，在输入时
钟的第二相位的期间，所述晶体管通过将第一(第三)反相器211(213)的电源引脚“P”连接
至VDD且将其接地引脚“G”连接至接地端，以共同地实现致能第一(第三)反相器211(213)的
功能，其中C+为低电平及C-为高电平。NMOS晶体管MN2(MN4)及PMOS晶体管MP2(MP4)分别地由
C+和C-控制，在输入时钟的第一相位的期间，所述晶体管通过将第二(第四)反相器212(214)
的电源引脚“P”连接至VDD且将其接地引脚“G”连接至接地端，以共同地实现致能第二(第四)
反相器212(214)的功能，其中C+为高电平及C-为低电平。四个RZ缓冲器221、222、223和224
中，每一个RZ缓冲器包含一标示为“I”的输入引脚、标示为“O”的输出引脚以及一标示为“C”
的控制引脚。RZ缓冲器221(222、223、224)依据经由其控制引脚“C”的C+(C-、C+、C-)的控制，
经由其输入引脚“I”接收U1(U2、U3、U4)并经由其输出引脚“O”输出V1(V2、V3、V4)。
体管MP3被移除且反相器213的电源引脚“P”被连接至反相器211的电源引脚“P”；NMOS晶体
管MN4被移除且反相器214的接地引脚“G”被连接至反相器212的接地引脚“G”；PMOS晶体管
MP4被移除且反相器214的电源引脚“P”被连接至反相器212的电源引脚“P”。
源极、栅极和漏极分别地连接接地引脚“G”、输入引脚“I”和输出引脚“O”；PMOS晶体管230B
的源极、栅极和漏极分别地连接至电源引脚“P”、输入引脚“I”和输出引脚“O”。在一非限制
性的实施例，四个NMOS晶体管MN1至MN4的每一个的W/L(其代表宽度/长度)为8.5μm/30nm；
四个PMOS晶体管MP1至MP4的每一个的W/L为10.92μm/30nm；当用范例性的反相器230以实施
反相器211、212、213和214时，NMOS晶体管230A的W/L为3μm/30nm，且PMOS晶体管230B的W/L
为3.9μm/30nm；以及当用范例性的反相器230以实施反相器215、216、217和218时，NMOS晶体
管230A的W/L为1.8μm/30nm，且PMOS晶体管230B的W/L为2.34μm/30nm。在任何情况下，反相
器211至214明显强于反相器215至218。值得注意的是，一反相器的强度是指其电流驱动能
力，且包含较大宽长比(width-to-length ratio)的MOS晶体管的反相器强于包含较小宽长
比的MOS晶体管的反相器。于一非限制性的范例中，反相器211至214强于反相器215至218约
达67％。
据经由控制引脚“C”所接收的一控制信号而从输入引脚“I”接收一输入信号并输出一级间
(inter-stage)信号VX至一级间节点249；以及一反相器242，用来接收级间信号VX并输出输
出信号至输出引脚“O”。当位于控制引脚“C”的控制信号为低电平时，RZ缓冲器240被重置；
当位于控制引脚“C”的控制信号为高电平时，RZ缓冲器240被致能。归一反相器241包含：一
第一NMOS晶体管241A、一第二NMOS晶体管241B和一PMOS晶体管241C。NMOS晶体管241A的源
极、栅极和漏极分别地连接至接地端、输入引脚“I”和一内部节点248。NMOS晶体管241B的源
极、栅极和漏极分别地连接至内部节点248、控制引脚“C”和级间节点249。PMOS晶体管241C
的源极、栅极和漏极分别地连接至VDD、控制引脚“C”和级间节点249。当位于控制引脚“C”的
控制信号为低电平时，不管位于输入引脚“I”的输入信号为何，级间信号VX会是高电平(亦
即VDD；“回复到1”)；当位于控制引脚“C”的控制信号为高电平时，如果位于输入引脚“I”的输入信号为低电平，则级间信号VX将维持在高电平，如果位于输入引脚“I”的输入信号为高电
平，则级间信号VX将被拉低至接地电平。多亏反相器242，位于输出引脚“O”的输出信号为级
间信号VX的反转信号。因此，当位于控制引脚“C”的控制信号为低电平时，不管位于输入引
脚“I”的输入信号为何，位于输出引脚“O”的输出信号将是低电平(亦即接地；“归零”)；当位
于控制引脚“C”的控制信号为高电平时，如果位于输入引脚“I”的输入信号为低电平，则位
于控制引脚“O”的输出信号将维持在低电平，如果位于输入引脚“I”的输入信号为高电平，
则位于控制引脚“O”的输出信号将上升至VDD。在一非限制性的实施例中，NMOS晶体管241A的
W/L为6.4μm/30nm；NMOS晶体管241B的W/L为7.2μm/30nm；PMOS晶体管241C的W/L为4.68μm/
30nm；范例性的反相器230是被用来实施反相器242，而NMOS晶体管230A的W/L为4.8μm/
30nm，且PMOS晶体管230B的W/L为9.36μm/30nm。
有相同周期200ps与相同工作周期(约50％)。在U1(U2、U3、U4)和U2(U3、U4、U1)之间的时序的差
异为50ps。V1、V2、V3和V4具有相同周期200ps与相同工作周期(约25％)。在V1(V2、V3、V4)和V2
(V3、V4、V1)之间的时序的差异为50ps。值得注意的是，反相器215和216的交错耦合实现了在
U2和U4之间的一互补关系，而反相器217和218的交错耦合实现了在U1和U3之间的一互补关
系，上述关系清楚地显示于图3中。
会有一个NMOS晶体管沿着一从高到低的切换的过程来运行以拉低。RZ缓冲器240本质上比
与门快，这是因为晶体管更少且负载更轻。因此，时钟产生器200本质上比图1A的时钟产生
器100快。
反相器串接成一环形拓扑结构以输出一过渡时钟的一第一相位、一第二相位、一第三相位
和一第四相位；(步骤430)在输入时钟的一第一相位的期间致能第二反相器与第四反相器，
并通过使用被配置为一交错耦合拓扑结构的一第五反相器和一第六反相器来实施在过渡
时钟的第二相位与第四相位之间的一互补关系；(步骤440)在输入时钟的一第二相位的期
间致能第一反相器与第三反相器，并通过使用被配置为一交错耦合拓扑结构的一第七反相
器和一第八反相器来实施在过渡时钟的第一相位与第三相位之间的一互补关系；以及(步
骤450)结合一第一缓冲器、一第二缓冲器、一第三缓冲器和一第四缓冲器以分别地接收过
渡时钟的第一相位、第二相位、第三相位和第四相位并输出一输出时钟的一第一相位、一第
二相位、一第三相位和一第四相位，其中第一缓冲器与第三缓冲器在输入时钟的第一相位
的期间被致能，否则被重置(or reset otherwise)，而第二缓冲器与第四缓冲器在输入时
钟的第二相位的期间被致能，否则被重置。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
