一种多阈值场MOSFET和多阈值场MOSFET组
专利汇可以提供一种多阈值场MOSFET和多阈值场MOSFET组专利检索，专利查询，专利分析的服务。并且一种多 阈值 场MOSFET和多阈值场MOSFET组，属于金属 氧 化物 半导体 场效应晶体管 技术领域。多阈值场MOSFET包括栅 电极 、栅介质层、 沟道 区域、源极、漏极以及半导体衬底，所述栅介质层为 浅沟槽隔离 介质层，所述栅电极构图置于栅介质层之上，所述栅介质层包括被栅电极 覆盖 的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层，通过栅电极的构图，调整第二部分栅介质层与第一部分栅介质层的面积比，导致单位面积电容Cox变化来确定所述多阈值场MOSFET的阈值 电压 。该多阈值场MOSFET具有阈值电压易于实现变化的特点。以若干个该多阈值场MOSFET组成的多阈值场MOSFET组具有不同阈值电压的特性同时，制造工艺简单、成本低。，下面是一种多阈值场MOSFET和多阈值场MOSFET组专利的具体信息内容。
1.一种多阈值场MOSFET，包括栅电极、栅介质层、沟道区域、源极、漏极以及半导体衬底，所述栅介质层为浅沟槽隔离介质层，其特征在于，所述栅电极构图形成于栅介质层之上，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层，通过栅电极的构图修改第二部分栅介质层与第一部分栅介质层的面积比，以调整所述多阈值场MOSFET的阈值电压。
2.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅介质层为SiO2或Si3N4。
3.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅介质层的厚度范围为
0.2到2微米。
4.根据权利要求1所述的多阈值场MOSFET，其特征在于，通过所述栅电极通过构图形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。
5.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙平行于多阈值场MOSFET的沟道的长的方向。
6.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙平行于多阈值场MOSFET的沟道的宽的方向。
7.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙与多阈值场MOSFET的沟道的长的方向成一定角度θ，0°＜θ＜90°。
8.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙的间距与栅介质层的厚度的比值范围为0.01至3。
9.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙相互平行，每个间隙的间距相等。
10.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅电极作为一个整体连续分布于栅介质层的正上方，栅电极的面积小于栅介质层的面积。
11.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅电极为多晶硅栅电极或金属栅电极。
12.一种由多个权利要求1所述的多阈值场MOSFET组成的多阈值场MOSFET组，所述多阈值场MOSFET的栅介质层为浅沟槽隔离介质层；其特征在于，每个多阈值场MOSFET的栅电极构图形成于多阈值场MOSFET的栅介质层之上，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层；每个多阈值场MOSFET之间，除栅电极的构图相差异外，其它结构参数均相同；通过每个多阈值场MOSFET的栅电极的构图，修改每个多阈值场MOSFET的第二部分栅介质层与第一部分栅介质层的面积比，以调整多阈值场MOSFET组中每个多阈值场MOSFET的阈值电压。
13.根据权利要求12所述的多阈值场MOSFET组，其特征在于，每个多阈值场MOSFET的栅电极均通过在同一掩膜版上实现其栅电极的构图差异、并通过同一刻蚀步骤刻蚀形成。
14.根据权利要求12所述的多阈值场MOSFET组，其特征在于，所述栅介质层的厚度范围为0.2到2微米。
15.根据权利要求12所述的多阈值场MOSFET组，其特征在于，通过所述栅电极通过构图形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。
16.根据权利要求15所述的多阈值场MOSFET组，其特征在于，所述间隙相互平行，每个间隙的间距相等。
17.根据权利要求15所述的多阈值场MOSFET组，其特征在于，所述间隙的间距与栅介质层的厚度的比值范围为0.01至3。
一种多阈值场MOSFET和多阈值场MOSFET组
技术领域
背景技术
发明内容
具体实施方式
250，源极240和漏极250分布于栅介质层220两侧，其具体的深度不受本发明限制。栅电极通过光刻、刻蚀构图形成于栅介质层220之上；在该实施例中，栅电极的图像形状如图2的俯视图所示，栅电极分为两部分210a和210b，210a和210b均为方块状，210a和210b之间在沟道的宽方向形成一条间隙，其间隙距离为m，因此，栅电极将栅介质层220分成被栅电极覆盖的部分和未被栅电极覆盖的部分，210a和210b覆盖的部分定义为第一部分栅介质层，210a和210b未覆盖的部分定义为第二部分栅介质层。在栅电极210a、210b施加大于阈值电压的正向栅偏压时，会在沟道区域230与栅介质层220交界的地方反型形成N型载流子累积区，从而栅介质层两旁的源极和漏极之间施加源漏偏压后，会形成导电沟道(图中虚线箭头所示)。根据背景技术中关于MOSFET的原理介绍，其阈值电压Vth的一个重要影响因子就是单位面积电容COX，由上所述，由于栅电极210a、210b之间的间隙的存在，单位面积电容密度降低，从而降低了COX，相比栅电极全覆盖栅介质层的多阈值场MOSFET，其单位面积电容COX下降，从而阈值电压Vth上升。210a、210b之间的间隙距离越大，第二部分栅介质层与第一部分栅介质层面积比越大，单位面积电容COX越小，其阈值电压Vth越大。其单位面积电容COX的变化，也可以从栅介质层的有效厚度去理解，如图3中所示，如果栅电极全覆盖栅介质层220，其P点的有效厚度为d，但是，如果P点正上方不覆盖栅电极时，其有效厚度变为d1，d1大于d，根据电容计算公式可知，单位面积电容COX值下降，阈值电压Vth增大。该实施例中，只是给出了N型的多阈值场MOSFET结构的阈值电压调整的物理原理解释，P型的多阈值场MOSFET结构的阈值电压调整的物理原理解释可以依此类推。较优地，栅电极210a、210b之间的间隙的间距m与栅介质层220的厚度d的比值范围为0.01至3。
栅电极可以为多晶硅栅电极，也可以为金属栅电极。
400与多阈值场MOSFET200的原理相同，由于栅电极410的图形尺寸的调整、导致m增加，第二部分栅介质层(未被栅电极覆盖的部分)面积增加，单位面积电容COX值下降，阈值电压Vth增大。
650以及半导体衬底660。该实施例与图4、图5所示实施例的主要差异在于栅电极的构图图形差异，在图4、图5中，栅电极310a、310b、310c之间的间隙平行于沟道的宽的方向(即图中的上下方向)分布，而在图8、图9中，栅电极610a、610b、610c之间的间隙不平行于沟道的宽的方向，也不平行于沟道的长的方向，其间隙与沟道的长方向的夹角为θ，0°＜θ＜90°。在其它结构参数相同的情况下，即使间隙距离m值相同，但是由于第二部分栅介质层(未被栅电极覆盖的部分)与第一部分栅介质层(被栅电极覆盖的部分)的面积比有所差异，其阈值电压Vth也是不相同的。图4、图5所示第二实施例相比图8、图9所示第四实施例，相对更加方便容易根据栅电极构图修改来准确调整多阈值场MOSFET的阈值电压Vth。
512c覆盖的部分定义为第一部分栅介质层，512a、512b和512c未覆盖的部分定义为第二部分栅介质层。因此，多阈值场MOSFET501和多阈值场MOSFET502之间通过电极的构图差异，实现了其第二部分栅介质层与第一部分栅介质层的面积比的差异，结合图2、图3所示第一实施例中的物理解释可知，多阈值场MOSFET 502的阈值电压大于多阈值场MOSFET501的阈值电压，因此，该多阈值场MOSFET组具有两个不同的阈值电压的多阈值场MOSFET501、502。
图12、图13所示实施例中，只包括了两个多阈值场MOSFET，但具体多阈值场MOSFET的数量不受本发明限制。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 阈值确定装置和阈值确定方法 | 2020-05-12 | 305 |
| 阈值开关器件 | 2020-05-12 | 248 |
| 人工智能认知阈值 | 2020-05-12 | 614 |
| 一种阈值电压基准电路 | 2020-05-12 | 334 |
| 阈值计算方法及终端 | 2020-05-13 | 290 |
| 亚阈值CMOS基准源 | 2020-05-11 | 450 |
| 一种多阈值场MOSFET和多阈值场MOSFET组 | 2020-05-12 | 98 |
| 双去块滤波阈值 | 2020-05-11 | 170 |
| 振幅阈值检测器 | 2020-05-11 | 532 |
| 多阈值比较电路 | 2020-05-11 | 663 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
