介电常数恢复专利检索-介电常数单位和数量专利检索查询-专利查询网

介电常数恢复

阅读：917发布：2020-05-11

专利汇可以提供介电常数恢复专利检索，专利查询，专利分析的服务。并且描述了一种在经图案化的基板上的低k 电介质层中形成特征的方法。可在低k电介质层中形成通孔、沟槽或双镶嵌结构。对低k电介质层的图案化也会增加介电常数。通过将UV光照射在低k电介质层上，同时使低k电介质层暴露于含碳和氢的前体来处理经图案化的基板以修复或降低介电常数。随后，在所述低k电介质层上形成共形的气密层。所述共形的气密层配置成在稍后的处理期间以及在所完成的器件的使用寿命期间将水和污染物保持在低k电介质层外部。，下面是介电常数恢复专利的具体信息内容。

权利要求

1.一种形成经图案化的基板的方法，所述方法包含以下步骤：
将经图案化的基板放置到基板处理区域中，所述经图案化的基板具有经图案化的低k 电介质层，其中所述经图案化的基板包含穿过所述经图案化低k电介质层、至位于下方的金属层的间隙，其中所述间隙在所述经图案化的低k电介质层中具有电介质侧壁；
使含碳和氢的前体在所述基板处理区域中流动，同时将UV光照射到所述经图案化的低k电介质层上；
通过使所述含碳和氢的前体流动而在所述经图案化的基板上形成共形的气密层；以及将填隙铜沉积到所述间隙中以在所述填隙铜与所述位于下方的金属层之间形成导电触点。
2.根据权利要求1所述的方法，其中形成所述导电触点的步骤包含以下步骤：将所述填隙铜沉积到所述缝隙中。
3.根据权利要求1所述的方法，其中所述共形的气密层包含硅、碳和氮。
4.根据权利要求1所述的方法，其中所述共形的气密层的厚度在0.1nm与0.3nm之间。
5.根据权利要求1所述的方法，其中所述共形的气密层配置成防止湿气进入所述电介质侧壁。
6.根据权利要求1所述的方法，其中所述共形的气密层配置成防止金属原子迁移到所述电介质侧壁中。
7.根据权利要求1所述的方法，其中使所述含碳和氢的前体流动的步骤包含以下步骤：
使含硅、碳和氢的前体在所述基板处理区域中流动。
8.如权利要求7所述的方法，其中使所述含硅、碳和氢的前体在所述基板处理区域中流动的步骤将所述经图案化的低k电介质层的介电常数减小为低于2.4。
9.一种在低k电介质层中形成间隙的方法，所述方法包含以下步骤：
从所述低k电介质层去除-OH基团，并且用CxHy基团取代所述-OH基团，从而减小所述低k电介质层的介电常数；
在经图案化的基板上形成共形的含硅、碳和氮的层，其中所述经图案化的基板包含在位于下方的铜层上方的所述间隙，其中所述间隙的侧壁包含低k电介质材料，其中所述共形的含硅、碳和氮的层配置成防止材料扩散到所述低k电介质材料中；以及将导体沉积到所述间隙中以在所述导体与所述位于下方的铜层之间形成电触点。
10.根据权利要求9所述的方法，所述方法还包含以下步骤：在将所述导体沉积到所述间隙中之前，去除所述共形的含硅、碳和氮的层中设置在所述位于下方的铜层上的部分。
11.根据权利要求9所述的方法，其中所述共形的含硅、碳和氮的层由硅、碳和氢组成。
12.根据权利要求9所述的方法，其中所述导体包含钴或铜。
13.根据权利要求9所述的方法，其中所述间隙的宽度小于20nm。
14.一种形成双镶嵌结构的方法，所述方法包含以下步骤：
在所述双镶嵌结构上形成甲基化层；以及
在经图案化的基板上方形成共形的碳氮化硅层，其中所述经图案化的基板包含沟槽和所述沟槽下方的通孔，其中所述通孔在位于下方的铜层上方，其中所述沟槽和所述通孔的侧壁包含低k的电介质壁，并且其中所述沟槽流体地耦接至所述通孔，并且所述共形的碳氮化硅层在所述沟槽与所述低k电介质壁之间形成气密封接。
15.根据权利要求14所述的方法，其中所述通孔的宽度小于50nm。
16.根据权利要求14所述的方法，其中所述沟槽的宽度小于70nm。

说明书全文

介电常数恢复

技术领域

[0001] 本公开的实施例涉及低k 电介质材料。

背景技术

[0002] 低k电介质具有比二氧化硅(SiO2)小的介电常数。二氧化硅所具有的介电常数为3.9。低k电介质材料被定位在集成电路中的导电元件之间以随特征尺寸减小而改善可实现的开关速度并降低功耗。通过选择减小介电常数的膜材料和/或在所述膜内插入孔隙来实现低k电介质膜。

[0003] 可增加导电元件(例如，金属线)的导电性以进一步改善性能。因此，铜已经取代许多其他金属而用于较长的线(互连件)。铜具有较低的电阻率和较高的载流容量。然而，必须采取预防措施来阻止铜扩散到周边材料中。除了抑制扩散到有源半导体区域中的需求之外，还应当使铜保持不进入低k电介质区域以避免短路和/或升高介电常数。

[0004] 将铜实现为互连材料的集成电路结构的一个示例是双镶嵌结构(dual damascene structure)。在双镶嵌结构中，电介质层经蚀刻以界定触点/通孔和互连线两者。金属被镶嵌到所界定的图案中，并且在平坦化工艺(诸如，化学机械抛光(CMP))中将任何过剩的金属从结构的顶部去除。

[0005] 需要新的衬垫层和/或工艺修改来实现互连连接的高导电性以及电介质材料的低k。发明内容

[0006] 描述了一种在经图案化的基板上的低k电介质层中形成特征的方法。可在低k电介质层中形成通孔、沟槽或双镶嵌结构。对低k电介质层图案化也会增加介电常数。通过将UV光照射在低k电介质层上，同时使低k电介质层暴露于含碳和氢的前体来处理经图案化的基板以修复或降低介电常数。随后，在低k电介质层上形成共形的气密层。共形的气密层配置成使水和污染物保持在外部。相同的共形气密层中的一些可沉积在位于下方的铜上。共形的气密层中在位于下方的铜上的部分可优先被去除，但是低k电介质层上的有益部分保留。可使用干法蚀刻或利用弱有机酸的湿法蚀刻来完成对共形的气密层的选择性去除。

[0007] 本文中描述的实施例包括形成经图案化的基板的方法。所述方法包括以下步骤：将经图案化的基板放置到基板处理区域中，所述经图案化的基板具有经图案化的低k电介质层。经图案化的基板包括穿过经图案化的低k电介质层、至位于下方的金属层的间隙。所述缝隙在经图案化的低k电介质层中具有电介质侧壁。所述方法还包括以下步骤：使含碳和氢的前体在基板处理区域中流动，同时使UV光照射到经图案化的低k电介质层上。所述方法还包括以下步骤：通过使含碳和氢的前体流动而在经图案化基板上形成共形的气密层。所述方法还包括以下步骤：将填隙铜沉积到间隙中以在填隙铜与位于下方的金属层之间形成导电触点。

[0008] 形成导电触点的步骤可包括以下步骤：将填隙铜沉积到间隙中。共形的气密层可包括硅、碳和氮。共形的气密层的厚度可在0.1nm与0.3nm之间。共形的气密层可配置成防止湿气进入电介质侧壁。共形的气密层可配置成防止金属原子迁移到电介质侧壁中。使含碳和氢的前体流动的步骤可包括以下步骤：使含硅、碳和氢的前体在基板处理区域中流动。基板处理区域中含硅、碳和氢的前体可使经图案化的低k电介质层的介电常数减小为低于2.4。使含硅、碳和氢的前体在基板处理区域中流动的步骤可将羟基从低k电介质层中去除，并且可吸附CxHy基团。

[0009] 本文中描述的实施例包括在低k电介质层中形成间隙的方法。所述方法包括以下步骤：从低k电介质层中去除-OH基团，并且用CxHy基团取代所述-OH基团以减小低k电介质层的介电常数。所述方法还包括以下步骤：在经图案化的基板上形成共形的含硅、碳和氮的层。经图案化的基板包括在位于下方的铜层上方的间隙。间隙的侧壁包括低k电介质材料。共形的含硅、碳和氮的层配置成防止材料扩散到低k电介质材料中。所述方法还包括以下步骤：将导体沉积到缝隙中以在导体与位于下方的铜层之间形成电触点。

[0010] 所述方法还可包括以下步骤：在将导体沉积到间隙中之前，去除共形的含硅、碳和氮的层中在位于下方的铜层上的部分。共形的含硅、碳和氮的层可由硅、碳和氢组成。导体可包括钴或铜。间隙的宽度可小于20nm。

[0011] 本文中描述的实施例包括形成双镶嵌结构的方法。所述方法包括以下步骤：在双镶嵌结构上形成甲基化层。所述方法还包括以下步骤：在经图案化的基板上方形成共形的碳氮化硅层。经图案化的基板包括沟槽和沟槽下方的通孔。通孔在位于下方的铜层上方。沟槽和通孔的侧壁包括低k电介质壁。沟槽流体地耦接至通孔，并且共形的碳氮化硅层在沟槽与低k电介质壁之间形成气密封接。通孔的宽度可小于50nm。沟槽的宽度可小于70nm。

[0012] 附加的实施例和特征部分地在以下描述中阐述，并且部分地将由本领域技术人员在查阅本说明书后对他们变得显而易见或者可通过实践所公开实施例而习得。可通过本说明书中描述的手段、组合和方法来实现并获得所公开实施例的特征和优点。附图说明

[0013] 可通过参照本说明书的其余部分和附图来实现对实施例的性质和优点的进一步理解。

[0014] 图1是根据实施例的低k电介质处理工艺的流程图。

[0015] 图2A、图2B、图2C、图2D和图2E示出根据实施例的、器件在低k电介质处理工艺的各个阶段的剖视图。

[0016] 图3是根据实施例的、用于执行低k电介质处理工艺中的所选择的操作的基板处理腔室的示意性表示。

[0017] 在附图中，类似的部件和/或特征可具有相同的参考标号。此外，各种相同类型的部件可以通过以下方法来区分：在参考标号后接破折号和第二标签，所述第二标签区分类似的部件。如果在本说明书中使用仅第一参考标号，则无论第二参考标号如何，描述都适用于具有相同的此第一参考标号的任一类似的部件。

具体实施方式

[0018] 描述了一种用于在经图案化的基板上的低k电介质层中形成特征的方法。可在低k电介质层中形成通孔、沟槽或者双镶嵌结构。对低k电介质层图案化也会增加介电常数。通过将UV光照射在低k电介质层上，同时使低k电介质层暴露于含碳和氢的前体来处理经图案化的基板以修复或降低介电常数。随后，在低k电介质层上形成共形的气密层。共形的气密层配置用于使水和污染物保持在外部。相同的共形气密层中的一些可沉积在位于下方的铜上。共形的气密层中在位于下方的铜上的部分可优先被去除，但是低k电介质层上的有益部分保留。可使用干法蚀刻或利用弱有机酸的湿法蚀刻来完成对共形的气密层的选择性去除。

[0019] 铜镶嵌和双镶嵌结构已经使用了几十年，并且涉及将铜沉积到经图案化的低k电介质层中的间隙中。双镶嵌结构包括形成到电介质层中的两种不同的图案。下部图案可包括通孔结构，而上部图案可包括沟槽。作为暴露于蚀刻剂或其他化学品/处理的结果，在进行图案化以形成通孔和/或沟槽期间，低k电介质层会呈现介电常数的增加。本文中描述的方法在沉积任何进一步的层之前降低介电常数，这可“锁定(lock in)”上升的介电常数。随后，可沉积共形的气密层，从而覆盖经图案化的低k电介质层。低k电介质层上的共形的气密层可防止后续的进入低k电介质层的扩散。共形的气密层还可防止介电常数的后续上升。随后，同时填充通孔和沟槽，这是使双镶嵌工艺获得其名称的工艺。

[0020] 本文中描述的方法提供在经图案化的低k电介质层中实现并维持低介电常数的益处，这提高了所完成的器件的性能(例如，更高的切换速度或更低的功耗)。本文中描述的方法还提供了增加所完成的器件的使用寿命的益处。所述使用寿命可通过以下方式来表征：跨低k电介质施加大的DC 电压，并且测量流经电流，以便检测击穿时刻。增加的使用寿命的益处可源于电子迁移的减少，这有助于维持所完成的集成电路的金属部分中的高导电性。

[0021] 为了更好地理解和领会本文的实施例，现参照图1，图1是根据实施例的低k电介质处理工艺101。可同时参照图2A、图2B、图2C、图2D和图2E，这些图示出器件在低k电介质处理工艺101的各个阶段的剖视图。所示出的器件的部分可以是实施例中在形成期间的集成电路的后端工序(BEOL)互连部分。在第一操作(图2A)之前，暴露的氮化钛层被形成，被图案化成氮化钛硬掩模230，并且用于对在经图案化的基板上的、位于下方的低k电介质层220进行图案化。铜阻挡电介质层210可用于在物理上将位于下方的铜层201-1与低k电介质层220分开。位于下方的铜层201-1位于低k电介质层下方，并且通过通孔和沟槽的组合而暴露于大气。一般来说，位于下方的铜层201-1可以是位于下方的金属层。

[0022] 低k电介质层220在膜内可具有孔隙以实现比氧化硅更低的介电常数。在实施例中，低k电介质层220可包含硅、碳和氧，或者可由硅、碳和氧组成，从而进一步将介电常数减小为低于氧化硅的介电常数。因此，可将低k电介质层220称为碳氧化硅。已经开发出低k电介质处理工艺101以在处理期间以及在所生产的集成电路的使用寿命期间在低k电介质层220内实现并维持低介电常数。

[0023] 可由辅助的硬掩模(尽管在图2A、图2B、图2C、图2D或图2E中未示出此类层)物理地将氮化钛硬掩模230与低k电介质层220分开以便于处理。在实施例中，所述辅助的硬掩模层可以是氧化硅硬掩模。在本文中将使用“顶部”、“上方”和“向上”来描述垂直地远离基板并且在垂直方向上进一步远离基板的质心的多个部分/方向。将使用“竖直的”来描述在“向上”方向上朝“顶部”对准的物件。可使用其他类似的术语，这些术语的含义现在将是清晰的。

[0024] 可将经图案化的基板放置在基板处理腔室的基板处理区域中。低k电介质处理工艺101开始于操作110，在操作110中，使含碳和氢的前体在基板处理区域中流动，同时使UV光照射到低k电介质层220上。在操作110之前，如图2A中所示，羟基(-OH)可存在于低k电介质层220上，并且在实施例中，使低k电介质层220同时暴露于UV光以及含碳和氢的前体可用甲基或者CxHy基团取代羟基(操作120)。操作120还会导致在低k电介质层220内形成共价键，例如，在实施例中，可形成Si-O-Si桥键。操作120可称为甲基化，并且导致低k电介质层220内的介电常数降低。在图2B中，所吸附的CxHy基团示出在低k电介质层220上。

[0025] 具有可促进甲基化工艺的有效性的、含碳和氢的前体的特定的特性。示例和特性是有效的，并且现在提供合适的前体。根据实施例，含碳和氢的前体可包含苯(C6H6)或甲苯(CH3C6H5)中的一种或多种。在实施例中，含碳和氢的前体可具有少于七个碳原子。根据实施例，含碳和氢的前体可包含碳和氢，或者可由碳和氢组成。含碳和氢的前体还可包含硅，并且可被称为含硅、碳和氢的前体。在实施例中，含硅、碳和氢的前体可包含硅、碳和氢，或者可由硅、碳和氢组成。根据实施例，含硅、碳和氢的前体可包含硅、碳、氮和氢，或者可由硅、碳、氮和氢组成。在实施例中，含硅、碳和氢的前体可包含下列各项中的一种或多种：(CH3)4Si、(CH3)3SiH、(CH3)2SiH2、(CH3)SiH3、(CH3)3Si(N(CH3)2)、(CH3)2Si(N(CH3)2)2、(CH3)Si(N(CH3)2)3或Si(N(CH3)2)4。分子的尺寸可与UV光在使介电常数减小方面的有效性相关联。根据实施例，含硅、碳和氢的前体可具有一个硅原子，以及少于六个、少于七个、少于八个或少于九个碳原子。

[0026] 在图2C中的形成之后示出，在操作130中，在经图案化的基板上形成共形的气密层240-1。操作110和操作120可同时发生，而操作130在操作110和操作120两者之后发生。操作
110和操作120彼此在相同的基板处理区域内发生。此外，在实施例中，操作130也可在相同的基板处理区域中发生。因此，在操作110至130期间，不必移动经图案化的基板。在实施例中，共形的气密层240-1是在经图案化的基板的特征上方是共形的，并且直接接触位于下方的铜层201-1。根据实施例，共形的气密层还可直接接触低k电介质层220，除了在处理120期间所施加的薄吸附物层。共形的气密层240-1可保护低k电介质层220的降低的介电常数免受稍后的不期望的增大。在实施例中，共形的气密层240-1可以是含硅、碳和氮的层。根据实施例，共形的气密层240-1可包含硅、碳和氮，或者可由硅、碳和氮组成，并且可称为碳氮化硅或Si-C-N。在实施例中，共形的气密层240-1可防止后续引入的蚀刻剂或湿气的扩散，并且可因此在处理期间和在处理之后保护低k电介质层220的完整性。如在图2A、图2B、图2C、图2D和图2E中所示，铜阻挡电介质层210可定位在位于下方的铜层与低k电介质层220之间。
共形的气密层240-1的沉积工艺还可导致由低k电介质层220内的吸收物和其他组分的附加位移造成的介电常数的进一步降低。根据实施例，共形的气密层240-1(以及稍后的共形的气密层240-2)可有助于避免铜扩散到低k电介质层220中。

[0027] 在操作140中，使共形的气密层(例如，Si-C-N)暴露于弱酸。在图2D中的操作之后示出，回蚀共形的气密层240-1以暴露位于下方的铜层201-1。根据实施例，选择性蚀刻操作140可涉及液相或气相蚀刻剂。使用气相蚀刻剂的工艺可在本文中被称为干法蚀刻，而干法蚀刻中的蚀刻操作可被称为干法蚀刻的共形气密层240-1。在选择性蚀刻操作130之后，共形的气密层240-1的部分保留，并且将被称为共形的气密层240-2，如图2D中所示。共形的气密层240-2还可被称为共形的气密层240-1的剩余部分。共形的气密层240-2继续密封低k电介质层220以使其不受环境影响，所述环境影响诸如，后续被引入的反应物或湿气，所述反应物或湿气会进入低k电介质层220中的孔隙内，并且不如人意地增大介电常数。根据实施例，共形的气密层240-2可以是“驻留型(leave-on)”膜，此意指共形的气密层240-2可在低k电介质处理工艺101中形成的、所完成的集成电路中保留。因此，共形的气密层240-2可在后续的处理期间而且还在所完成的集成电路的使用寿命期间防范低k电介质层220内的介电常数的增加。

[0028] 可用导体(例如，如在此示例中为铜)填充沟槽和通孔，以完成操作140中的半导体制造工艺中的双镶嵌部分。图2E示出修改/生长为延伸穿过沟槽和通孔两者的位于下方的铜201-2。作为操作140的结果，没有或基本上没有薄电介质中断，薄电介质中断会不利地影响位于下方的铜201-2内的导电性。因此，位于下方的铜201-2示出为仅延伸穿过沟槽和通孔的一个实体。位于下方的层与生长在沟槽与通孔之间的填隙金属可以是不同的金属。例如，在实施例中，填隙金属可以是铜或钴。在所述示例中，图2E示出在平坦化化学机械抛光(CMP)操作之后、从顶表面与低k电介质膜叠层齐平时起的位于下方的铜201-2。

[0029] 处理操作110/120可产生吸附物层，在实施例中，所述吸附物层平均而言测量为约0.2nm，并且可测量为在0.1nm与0.3nm之间。处理操作110/120可修复低k电介质层220的受损层，其中所述损伤在对通孔和/或沟槽的图案化期间发生。作为处理操作110/120的结果，尽管存在尺度的小幅增加，但受损层可以是至多20nm厚。根据实施例，低k电介质层的总厚度可在100nm与200nm之间，或者在50nm与150nm之间。处理的有效性深度极大地有益于包括低k电介质层的集成电路的可制造性。

[0030] 共形的气密层的厚度应当足以形成气密封接，所述气密封接配置成将湿气保持在低k电介质层外部。厚度应当小于阈值量，使得足够的导电材料(例如，铜)能够理想地填充经图案化的低k电介质层中的间隙并形成导电触点。厚度还应当小于阈值量以确保此共形的气密层在位于下方的铜层上的部分是可选择性地去除的。在沉积之后，共形的气密层的第一部分驻留在位于下方的铜层上。第一部分的厚度可能难以界定，因为膜的生长是有斑点的，并且对于位于下方的金属层没有有益的目的。在沉积之后，共形的气密层的第二部分驻留在低k电介质层220上，例如，驻留在经图案化的低k电介质层内的间隙的壁上。在实施例中，在沉积之后但在选择性去除之前，共形的气密层的第二部分的厚度可在0.8nm与2.5nm之间，或者在1.0nm与2.0nm之间。在实施例中，在选择性去除之后，共形的气密层的第二部分的厚度可在0.7nm与2.5nm之间，或者在0.8nm与2.0nm之间。

[0031] 在处理操作110和120之前，低k电介质层220的介电常数可在2.4与2.9之间。根据实施例，在处理操作120之后，低k电介质层220的介电常数可小于2.4或在2.2与2.4之间。在实施例中，通过执行处理操作110和120，低k电介质层220的介电常数可减小0.2或0.3。在操作110/120之前且在110/120之后执行傅里叶变换红外光谱(FTIR)来确定低k电介质层220的化学变化。在操作110/120之前，存在指示-OH基团的可检测的峰。在操作110/120之后，存在指示Si-CH3基团、C-Hx基团、Si-O-Si键布置和Si-C化学键的可检测的峰。

[0032] 可通过UV辅助的化学气相沉积(UV-CVD)来沉积共形的气密层，并且所述沉积工艺可能通过用甲基取代孔隙的内表面上的剩余羟基而导致介电常数的进一步减小。可简单地通过沉积共形的气密层240-1来使介电常数额外减小0.05或0.1。可通过交替暴露至氨气(或者概括地说NxHy)并且暴露至含硅-碳-氮和氢的前体来沉积共形的气密层240-1。可在每一次单独地暴露至含氮和氢的前体(NxHy)期间将UV光照射到低k电介质层220上。在实施例中，含氮和氢的前体可包含氮和氢，或者可由氮和氢组成。根据实施例，含硅、碳、氮和氢的前体可包含硅、碳、氮和氢，或者可由硅、碳、氮和氢组成。在实施例中，含硅、碳、氮和氢的前体可包含下列各项中的一种或多种：(CH3)3Si(N(CH3)2)、(CH3)2Si(N(CH3)2)2、(CH3)Si(N(CH3)2)3或Si(N(CH3)2)4。

[0033] 选择性去除操作可去除共形的气密层的第一部分但不去除第二部分。选择性去除操作可使实施例中的位于下方的铜层(或一般而言，位于下方的金属层)暴露。这确保了后续在填充经图案化的低k电介质层中的间隙的导体与位于下方的铜层(或更一般而言，另一位于下方的金属层)之间实现高度导电连接的能力。根据实施例，填隙导体与位于下方的铜层之间的接触可以是欧姆接触。根据实施例，在选择性去除操作之后，共形的气密层的第二部分的厚度可大于1.5nm或大于2.0nm。在实施例中，在选择性去除操作之后，共形的气密层的第二部分的厚度可小于3.0nm或小于4.0nm。

[0034] 作为对低k电介质层220图案化的结果但在处理操作110/120之前，低k电介质层220可具有在2.4与2.8之间、在2.45与2.75之间或在2.5与2.7之间的介电常数。根据实施例，在处理操作110/120之后，低k电介质层220的介电常数可在2.2与2.5之间，在2.25与
2.45之间，在2.3与2.4之间，或低于2.4。在操作130中形成共形的气密层240之后，降低的介电常数受保护免受介电常数值的后续上升，并且不在实施例中的后续处理或操作期间上升。根据实施例，在操作130之后，介电常数实际上可进一步略有下降，并且低k电介质层220的介电常数可在2.1与2.4之间，在2.15与2.35之间或在2.2与2.3之间。

[0035] 经处理以降低介电常数且随后衬有共形的气密层的沟槽和/或通孔结构可以是双镶嵌结构，所述双镶嵌结构包括位于沟槽下方的通孔。通孔可以是低深宽比间隙，并且例如当从平放的经图案化的基板上方观察时可以是圆形的。所述结构可在工序的后端处，取决于器件类型，所述后端可导致较大的尺度。根据实施例，通孔的宽度可小于50nm，小于40nm，小于30nm或小于20nm。在实施例中，沟槽的宽度可小于70nm，小于50nm，小于40nm或小于30nm。本文中描述的尺度适用于涉及单图案化的低k电介质层(例如，通孔或沟槽的单镶嵌结构)或者多图案化的低k电介质层(例如，含有通孔和沟槽的双镶嵌结构)的结构。从上方观察，通孔的深宽比可为约1:1，而沟槽的深宽比可为大于10:1，因为沟槽用于含有旨在用于电附接多个通孔的导体。

[0036] 在本文中所描述的所有操作期间，基板处理区域可不含等离子体。甲基化操作(操作110和120)可能不利地受到局部等离子体的影响，因为可能由局部等离子体将甲基(或者一般而言，CxHy基团)从低k电介质层220的表面去除。在形成共形的气密层240-1形成期间以及在选择性地去除共形的气密层240-1中驻留在位于下方的金属层201-1上第一部分期间，基板处理区域也可不含等离子体。在操作110、120和/或130期间局部等离子体的存在可能不如人意地使低k电介质层220收缩。在操作110、120和/或130期间局部等离子体的存在还可能不如人意地使低k电介质层220的表面成为亲水的，并且因此保持附加的损伤，从而造成介电常数的上升。

[0037] 在处理期间，一般可将基板维持在180℃与约400℃之间。在实施例中，在操作110期间，经图案化的基板的温度可在200℃与385℃之间，在200℃与300℃之间，在300℃与385℃之间或在250℃与350℃之间。在处理期间在所提供范围内的较高的温度可导致较严重的收缩，但导致较低的介电常数。根据实施例，在所提供的范围中的较低的温度可导致较轻微的收缩，但导致较高的介电常数(较少的降低)。从可制造性的角度来看，大的功能性基板温度工艺窗口是有吸引力的。

[0038] 本文中描述的若干操作涉及暴露至紫外辐射，在本文中可将所述紫外辐射称作UV光。图3示出可用于执行低k电介质处理工艺101中的所选择的操作的基板处理腔室的示意性表示。可将具有低k电介质层220的经图案化的基板放置在基板处理腔室301内部的可加热基板基座305上。经图案化的基板上方的区域是基板处理区域310。上喷淋头320和下喷淋头315设置在基板处理区域310上方。UV光的真空窗口325设置在上喷淋头320上方以允许UV光从(所示)UV灯穿过而进入基板处理腔室301。根据实施例，上喷淋头320和下喷淋头315也可以对紫外光是可透射的，并且配置成允许前体穿过孔隙。根据实施例，透UV光的真空窗口325、上喷淋头320和/或下喷淋头315可以是石英或另一可透射材料。可使净化气体流入上喷淋头320上方的区域中，并且所述净化气体可流过上喷淋头320。同时，在操作110和130中，可分别使含碳和氢的前体、含硅、碳、氮和氢的前体或含氮和氢的前体流入下喷淋头315与上部喷淋头320之间的区域。相同的基板处理腔室可用于这两个操作以简化工艺流程。净化气体可防止反应性前体进入上喷淋头320上方的区域，并且防止将材料在透UV光真空窗口325上。净化气体可基本上引导反应性前体穿过下喷淋头315，以便根据需要在经图案化的基板上反应。根据实施例，UV光的波长可在200nm与500nm之间，或者在200nm与400nm之间。

[0039] 本文中描述的示例涉及在双镶嵌结构中的低深宽比的通孔上方预加工长沟槽。一般而言，根据实施例，所述结构可涉及仅一个层级，并且所述低k电介质层在那个层级上可具有长沟槽和/或通孔。出于本文中描述和下文陈述的权利要求书的目的，通孔简单地是低深宽比的间隙(当从上方观察时)。术语“间隙”涵盖本文所描述的低k电介质中的所有孔。一般而言，在实施例中，位于下方的铜层201可以是任何位于下方的导电层或金属层。

[0040] 如本文中所使用，“基板”可以是具有或不具有形成在其上的层的支撑基板。经图案化的基板可以是各种掺杂浓度和轮廓的绝缘体或半导体，并且可例如是在集成电路制造中所使用类型的半导体基板。经图案化的基板的被暴露的“氧化硅”主要是SiO2，但是也可包括各种浓度的其他元素组分(诸如，氮、氢和碳)。在一些实施例中，使用本文所公开的方法来蚀刻的氧化硅部分基本上由硅和氧组成。经图案化基板的被暴露的“氮化硅”主要是Si3N4，但是也可包括各种浓度的其他元素组分(诸如氧、氢和碳)。在一些实施例中，本文中描述的氮化硅部分基本上由硅和氮组成。经图案化的基板的被暴露的“氮化钛”主要是钛和氮，但是也可包括各种浓度的其他元素组分(诸如，氧、氢和碳)。在一些实施例中，本文中描述的氮化钛部分基本上由钛和氮组成。低k电介质可以是“碳氧化硅”，所述"碳氧化硅"主要是硅、氧和碳，但是也可包括各种浓度的其他元素组分(诸如，氮和氢)。在一些实施例中，本文中描述的碳氧化硅部分基本上由硅、氧和碳组成。经图案化的基板的被暴露的“碳氮化硅”主要是硅、碳和氮，但是也可包括各种浓度的其他元素组分(诸如，氧和氢)。在一些实施例中，本文中描述的碳氮化硅部分基本上由硅、碳和氮组成。经图案化的基板中的“铜”主要是铜，但是也可包括各种浓度的其他元素组分(诸如，氧、氮、氢和碳)。在一些实施例中，本文中描述的铜部分基本上由铜组成。将从此铜的定义来理解其他对金属(例如，钴)的类似的定义。

[0041] 贯穿全文使用术语“间隙”并非暗示经图案化的几何形状具有大的水平深宽比。从表面上方观察，间隙可呈现为圆形、椭圆形、多边形、矩形，或者各种其他形状。术语“沟槽”被定义为大深宽比的间隙，并且长尺度(从上方观察)是短尺度(也从上方观察)的至少十倍。长尺度不必是线性的，例如，沟槽可为围绕材料岛的壕沟形状，在这种情况下，长尺度是圆周长。术语“通孔”用于指代低深宽比间隙，所述低深宽比间隙可用或可不用金属来填充以形成竖直的电连接。如本文中所使用，共形的沉积或蚀刻工艺是指以与表面相同的形状大体上均匀地将材料形成在表面上或从表面去除材料，即，所形成的层或经蚀刻层的表面与预形成或预蚀刻表面总体上是平行的。本领域普通技术人员将认识到，所形成层的外表面或经蚀刻界面可能无法为100％共形的，因此术语“大体上”允许可接受的容限。

[0042] 已公开了若干实施例，本领域内的技术人员将认识到，可使用各种修改、替代构造和等效方案而不背离所公开实施例的精神。此外，未描述大量熟知的工艺和元件，以避免不必要地使当前的实施例含糊。因此，以上说明不应视为限制权利要求书的范围。

[0043] 在提供数值范围的情况下，应当理解，除非上下文清楚地另外陈述，否则还专门公开了那个范围的上限与下限之间、至下限单位的十分之一程度上的每一个居间值。涵盖了在所陈述的范围中的任一所陈述的值或居间值与那个所陈述的范围中的任何其他所陈述的值或居间值之间的每一个更小的范围。这些更小的范围的上限和下限可独立地被包括在所述范围中或者从所述范围中被排除，并且在上限和下限中的任一者，无一者或者两者都被包含在所述较小范围中的情况下，每一个范围也被涵盖在实施例和权利要求书中，受限于所陈述的范围中的任何专门排除的限值。在所陈述的范围包括限值中的一者或两者的情况下，还包括排除了那些所包括的限值中的任一者或两者的范围。

[0044] 如在本文中以及所附权利要求书中所使用，除非上下文中另外清楚地陈述，否则单数形式的“一(a/an)”和“所述(the)”包括复数个指示物。因此，例如，对“工艺”的提及包括多个此类工艺，并且对“所述电介质材料”的提及包括为本领域技术人员已知的一种或多种电介质材料及其等效材料的提及，等等。

[0045] 此外，当在本说明书和所附权利要求书中使用时，词“包含”(“comprise”、“comprising”)和“包括”(“include”、“including”)旨在指定所述的特征、整数、部件或步骤的存在，但是它们不排除一个或多个其他特征、整数、部件、步骤、动作或组的存在或附加。

标题	发布/更新时间	阅读量
介电常数屏蔽	2020-05-11	153
介电常数测量装置	2020-05-11	406
低介电常数的玻璃纤维	2020-05-11	642
巨介电常数材料	2020-05-11	194
低介电常数玻璃纤维	2020-05-12	488
低介电常数的玻璃纤维	2020-05-12	995
一种低介电常数天线罩	2020-05-13	122
一种介电常数测量夹具	2020-05-13	39
海水介电常数测量装置	2020-05-13	494
高介电常数双面覆铜板	2020-05-13	500

介电常数恢复

介电常数恢复

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：