根据一个方面，公开了一种芯片封装体。电绝缘衬底具有正面 (front principal side)。平坦的第一和第二电源总线中的每一个都具 有芯片接合部和从芯片接合部向外延伸的引线部。至少第一和第二 电源总线的芯片接合部设置在衬底的正面上，并具有彼此隔开以限 定延伸的电隔离间隙的边缘。多个芯片横跨延伸的电隔离间隙，并 与第一和第二电源总线电连接，以通过第一和第二电源总线接收电 能。
根据另一个方面，公开了一种芯片封装体。第一和第二电源总 线中的每一个都由具有芯片接合部和从芯片接合部向外延伸的引 线部的电导体构成。第一和第二电源总线的芯片接合部具有彼此隔 开以限定延伸的电隔离间隙的边缘。多个芯片横跨延伸的电隔离间 隙，并与第一和第二电源总线电连接，以从第一和第二电源总线接 收电能。
根据再一个方面，提供了一种芯片操作方法。形成第一和第二 电源总线，其中，每个电源总线都具有芯片接合部和从芯片接合部 向外延伸的引线部。将至少所形成的第一和第二电源总线的芯片接 合部设置在电绝缘衬底的正面上，且将芯片接合部的边缘彼此隔开 地排列，以限定延伸的电隔离间隙。跨越延伸的电隔离间隙接合多 个芯片，并使该多个芯片与第一和第二电源总线电连接，以从第一 和第二电源总线接收操作电源(electrical operating power)。
本发明的多个优点和好处将在本领域普通技术人员阅读和理 解了本发明的说明之后变得显而易见。
附图说明
本发明可以具体化为各种部件和部件的排列、以及各种处理操 作和处理操作的排列。附图仅用于示出优选实施例而不用于限制本 发明。除了指出的以外，没有按照比例绘制层厚度以及其他尺寸。
图1示出了包括三个芯片的芯片封装体的顶视图；
图1A示出了从图1中示出的方向“A”看到的图1的芯片封 装体的侧视图；
图1B示出了从图1中示出的方向“B”看到的图1的芯片封装 体的侧视图；
图2示出了包括三个芯片的芯片封装体的顶视图，其中，该三 个芯片都包括背面表面安装焊接区；
图2A示出了从图2中示出的方向“A”看的图2的芯片封装 体的侧视图；
图2B示出了图2的芯片封装体的后视图；
图3示出了包括七个芯片的芯片封装体的顶视图；
图4示出了包括十五个芯片的芯片封装体的顶视图；以及
图4A示出了去除了十五个芯片以更清楚地示出互相交叉的间 隙的图4的封装体的顶视图。

参考图1、1A、和1B，芯片封装体10包括其上设置有平坦的 电源总线14、16的电绝缘衬底12。电源总线14、16是矩形金属条 或其他电导体，它们相互平行设置并相互错开以限定每个条的相邻 和不相邻部。相邻部分别限定总线14、16的芯片接合部20、22， 而不相邻部分别限定总线14、16的引线部26、28。总线14、16的 芯片接合部20、22设置有边缘32、34(仅在图1中标示出)，其中， 边缘32、34彼此隔开排列以限定延伸的电隔离间隙40。延伸的电 隔离间隙40沿平行于平坦的电源总线14、16的矩形条的方向(即， 沿图1中标示的方向“B”)延伸。在横截平坦的电源总线14、16 的方向(即，沿图1中标示的方向“A”)中，间隙40很窄。
多个芯片42、44、46横跨间隙40并且包括分别与第一和第二 电源总线14、16电连接的受电(power-receiving)电极。每个受电 电极可以是单个电极或是电公共电极的阵列或其他分布。例如，在 一些实施例中，芯片42、44、46是具有倒装结构的发光二极管芯 片，其中，跨越芯片区域分布电极以提高电流扩布和横向电流均匀 性。在其他实施例中，芯片42、44、46是激光二极管芯片、电子 集成电路芯片等。总线14、16的引线部26、28从衬底12向外延 伸并适当地与电源(未示出)连接。总线14、16传导电能，以向 芯片42、44、46提供操作电源。
适当的密封剂50(图1、1A、和1B中由虚线表示的边界)包 裹芯片42、44、46以及总线14、16的芯片接合部20、22。如果芯 片42、44、46是发光二极管芯片、激光二极管芯片、垂直腔面发 射激光器二极管芯片、或其他发光芯片，则密封剂50应该是透光 的(至少对于由这些芯片发射的光来说)。可选地，将波长变换荧 光粉散布或混合在密封剂50中。例如，在一些实施例中，芯片42、 44、46是发射蓝光或紫外光的基于第III族氮化物的发光二极管芯 片，并将白色荧光粉混合在密封剂50中，以将蓝光或紫外光变换 为白光。对于发光或非发光芯片，密封剂50可以提供防止湿气的 密封、提高抗冲击、抗震鲁棒性的灌封(potting)，或可以执行本领 域已知的其他密封功能。在芯片封装体10中，单一的密封剂50密 封所有的三个芯片42、44、46；然而，在其他预期的实施例中，每 个芯片都被单独密封。在又一些其他预期的实施例中，完全省略了 密封剂。
如下适当地制造芯片封装体10。从具有期望厚度的金属片裁剪 出平坦的第一和第二电源总线14、16。所选择的金属应该是高度导 电的并应该是可以以金属片的形式使用的。适当的金属包括但不限 于不锈钢和铜。可选地，在裁剪出电源总线14、16之前或之后， 对金属片进行镀锡或其他的表面处理，以提供改善的可软焊接性。 使用基本上任何接合方法(诸如，使用粘合剂、或夹具、螺钉、或 其他紧固件)将如此形成的平坦的电源总线14、16接合或固定至 电绝缘衬底12。(术语“电绝缘衬底”包括由导电材料制成的衬底， 其中，该导电材料涂布有介电材料或其他电绝缘膜以使衬底电绝 缘)。电源总线14、16固定至衬底12，同时将边缘32、34彼此隔 开地排列以限定延伸的电隔离间隙40。可选地，在间隙40中设置 导热但电绝缘的材料(未示出)。跨越间隙40放置芯片42、44、46， 并且通过焊接、热超声焊接(thermosonically bonded)、丝焊、或其 他方式将芯片受电电极与电源总线14、16电连接。
在一些实施例中，电绝缘衬底12是印刷电路板，其中，印刷 电路只分别接触总线14、16的引线部26、28，以向其传送电能。
芯片封装体10具有低机械应力。平坦的电源总线14、16优选 具有足以为操作芯片42、44、46提供充分散热的厚度。通过下式 给出了沿电源总线14、16的热量流率：
$H=-2\mathrm{kA}\frac{\mathrm{dT}}{\mathrm{dx}}---\left(1\right)$
其中，H表示由芯片42、44、46产生的热量(例如，以瓦特 或焦耳／秒为单位)，k是总线材料的热导率(例如，以joules/m·℃·s 为单位)，A是平坦电源总线的横截面积，以及dT/dx是沿每条电源 总线14、16的每单位长度温度降。因为存在两条电源总线，所以 出现了系数2，以及负号表示散热。芯片的热生成H很容易被本领 域的技术人员测量或估计，并通常被包括在商业的发光二极管芯 片、激光器芯片、IC芯片等的数据表上。因此，结合由芯片42、 44、46产生热的知识，利用等式(1)就可以确定单独对总线14、 16有影响的电源总线14、16的适当的面积或厚度，以提供如由沿 总线的温度降的比率(dT/dx)所表示的充分的散热。在一些实施例 中，具有约10mil(0.25mm)厚度的平坦的电源总线14、16为芯片 42、44、46提供充分的散热。相反，传统的印刷电路焊盘(pad) 通常具有约2-4mil(0.05-0.1mm)的较小的厚度。可选地，衬底12 还可以是导热的，以提供其他的散热通路。
应该理解，芯片封装体10是可以高度延伸的，所以可以通过 适当地延长总线14、16的芯片接合部20、22来延长延伸的电隔离 间隙40以容纳其他芯片，从而可以安装基本上任何数量范围内的 芯片。在一些实施例中，静电放电(ESD)保护器件52以与跨越间 隙40接合芯片42、44、46的方式相同或不同的方式，跨越总线14、 16进行电连接。ESD保护器件52为所有的三个芯片42、44、46、 以及可能跨越间隙40焊接的其他芯片提供静电放电保护。
参考图2、2A、和2B，修改的芯片封装体10′包括多个与芯片 封装体10相同的部件。这些重复的部件被标以相同的参考标号。 这些修改涉及进行了如下修改的修改后的第一和第二平坦的电源 总线14′、16′。从衬底12的正面向外延伸的芯片封装体10的总线 14、16的引线部26、28环绕到与正面相反的衬底12的背面，以形 成修改后的引线部26′、28′。一般的不锈钢、铜、或其他金属片的 展性都有利于引线部26′、28′的这种环绕。如图2B所示，通过将引 线部26′、28′环绕到衬底12的背面，可以在芯片封装体10′的背面 上形成背面表面安装焊接区。所以，修改后的芯片封装体10′适用 于表面安装到印刷电路板等上。
芯片封装体10、10′采用错开的矩形平坦的电源总线。为了容 纳其他的芯片，延长了用于限定芯片接合部的两条错开的总线的重 叠部分。这样做的效果在于，当芯片数量增加时，增加了芯片所覆 盖的区域的长宽比。形成了芯片的线性阵列或条。对于一些应用， 可能并不希望这样。例如，在电子封装体中，高长宽比的芯片封装 体可能不能很好地与紧凑的壳体或其他较低的长宽比空间相称。对 于发光芯片封装体，将封装体10、10′延伸至更大数量的芯片的结 果是产生线性光带。如果需要更紧凑、更低长宽比的芯片封装体， 则优选地将芯片接合部修改为弯曲形的，或减小芯片跨越的电隔离 间隙的长宽比。
参考图3，七个芯片的、低长宽比的芯片封装体110包括圆形 衬底112。平坦的电源总线114、116设置在衬底112上。电源总线 114、116是裁剪成所选形状的平坦金属片或其他电导体。电源总线 114包括具有加宽成大体为圆形的端部的芯片接合部120。电源总 线116包括具有加宽的端部的芯片接合部122，其中，该加宽的端 部环绕总线114的芯片接合部120的加宽的圆周。总线114的引线 部126通过总线116的芯片接合部122中的开口，从芯片接合区域 向外延伸。总线116的引线部128也从芯片接合区域向外延伸。总 线114、116的引线接合部120、122设置有彼此隔开排列以限定延 伸的电隔离间隙140的边缘132、134。延伸的电隔离间隙140不是 直的，而是沿着芯片接合部120的圆周。这使得间隙140能够被设 置得更加紧凑(与线性间隙比较)。
多个芯片(即，图3的实施例中的七个芯片142、143、144、 145、146、147、和148)横跨间隙140并分别与第一和第二电源总 线114、116电连接。在一些实施例中，芯片142、143、144、145、 146、147、和148是具有倒装结构的发光二极管芯片，其中，电极 跨越芯片的区域分布，以改善电流扩布和横向电流的均匀性。在其 他实施例中，芯片142、143、144、145、146、147、和148是激光 二极管芯片、电子集成电路芯片等。总线114、116的引线部126、 128从衬底112向外延伸，并适当地与电源(未示出)连接。总线 114、116传导电能，以向芯片142、143、144、145、146、147、和 148提供操作电源(operating power)。
尽管图3中未示出，但芯片封装体110可以可选地包括与密封 芯片142、143、144、145、146、147、和148、以及电源总线14、 16的芯片接合部120、122的密封剂50相类似的密封剂。类似地， 尽管图3中未示出，但从圆形衬底112的正面向外延伸的引线部 126、128的部分可以可选地弯曲或环绕到衬底112的背面(类似于 图2和2A所示的环绕)，以提供用于表面安装的背面电焊接区。
在图3所示的实施例中，跨越间隙140并联(parallel，平行) 放置静电放电(ESD)保护器件152，来为所有的七个芯片142、143、 144、145、146、147、和148提供ESD保护。此外，在图3示出的 实施例中，还跨越间隙140并联放置了滤波电容器160。滤波电容 器160用作为由总线114、116传送的电源提供低通滤波的滤波电路。 类似地，可以包括一个以上电气部件的其他滤波电路，也可以为由 电源总线传送的电源提供低通、高通、或带通滤波。
ESD器件52、152、以及滤波电容器160是示例性的实例；更 主要的，可以类似地包括在跨越第一和第二电源总线电并联地放置 时可以执行有用功能的基本上的任何电路元件或支路。
参考图4和图4A，另一个芯片封装体210包括其上设置有一 组平坦的电源总线214、216的衬底212。总线214、216分别包括 相互交叉的芯片接合区域220、222，以及分别从芯片接合区域向外 延伸的引线部226、228。芯片接合区域220、222分别具有限定紧 凑的曲折间隙240的边缘232、234。平坦的电源总线214、216是 具有所选形状的经过裁剪的金属片或其他导电薄片。多个芯片(具 体地，图4中的十五个芯片242)横跨间隙240。
间隙240是由直线组成的，包括相互平行或垂直的线段。这种 由直线组成的排列有助于以矩形阵列布置芯片242。这种矩形排列 与步进-接合(step-and-bond)半导体管芯接合机相适合。此外，在 欲将芯片封装体作为光学照明或光通信模块(其中，芯片242是诸 如发光二极管芯片、激光芯片等的光学芯片)时，优选矩形芯片阵 列。对于照明应用，芯片242的矩形阵列通过发光的紧凑的芯片接 合区域来提供良好的照明一致性。对于光通信应用，规则的矩形芯 片阵列提供与接收光纤端的相应矩形阵列的直接连接。为了说明的 方便，将图4和图4A中的间隙240绘制得很宽，而不是很窄；在 实际的实施例中，间隙240应该在提供充分的电隔离的同时做得尽 可能得窄，以最小化由于间隙240造成的芯片散热中的热的非均匀 性。另外或可选地，以导热但非导电材料填充间隙240以提高从芯 片242的散热。
曲折间隙240可以具有基本任意数量的往复通路，并因此可以 在横截芯片接合区域220、222的指状元件的方向中支撑基本任意 数量的芯片。类似地，每个指状元件都可以具有基本任意长度，从 而可以沿指状元件的长度方向支撑基本任意数量的芯片。由于芯片 数量的增加，因此由引线部226、228传导的电流增加。如果总线 214、216是从固定厚度的金属片裁剪得到的，则适当地增加引线部 226、228的宽度，以处理更高等级的电流。
尽管图4和图4A未示出，但芯片封装体210可以可选地包括 与密封芯片242和电源总线214、216的芯片接合部220、222的密 封剂相50类似的密封剂。如图4和图4A所示，引线部226、228 完全位于衬底212上，而不是从衬底的正面向外延伸。引线部226、 228的这种排列适于丝焊至引线部。可选地，引线部的多个部分可 以从衬底向外延伸(如图1、1A、和1B所示)，并可以进一步环绕 到衬底的背面(如图2和2A所示)，以提供用于表面安装的背面电 焊接区。
图3和图4的实施例是示出电源总线的芯片接合区域如何具有 所选择的形状以将相对较长的电隔离间隙压缩为相对较小的长宽 比的示例性实例。本领域技术人员可以容易地设计出在所选择的长 宽比的芯片接合区域中提供期望的芯片排列的其他形状。
应该理解，所示出的图1、1A和1B的平坦的电源总线14、16 具有相同的形状，图2和图2A的总线14′、16′具有相同的形状， 以及图4和图4A的相互交叉的电源总线214、216具有相同的形状。 在后一种情况中，总线216旋转180°来面向总线214，以提供产生 间隙240所需的相互交叉的排列。同样，平坦的电源总线14、16 是可互换的、平坦的电源总线14′、16′是可互换的、以及平坦的电 源总线214、216是可互换的。这种可互换性有利于大规模生产制 造。
所示实施例的另一个优点在于第一电源总线14、14′、114、214 的引线部26、26′、126、226和第二电源总线16、16′、116、216 的引线部28、28′、128、228大体以相反的方向从由芯片接合部20、 22、120、122、220、222限定的芯片接合区域向外延伸。引线部的 端部的这种空间分隔有助于通过焊接或其他方式将其电连接，而不 会有由零散的焊接材料所引起的跨越引线端部的不经意的电短路。
已经参照优选实施例描述了本发明。显然，在阅读和理解了所 述的详细说明后，本领域技术人员可以想出各种修改和改变。本发 明旨在将所有这些修改和改变都包括在所附权利要求书或其等同 物限定的范围中。