本发明关于液晶显示装置，特别关于一种使用半色调曝光法来制造液晶显示用主动矩阵基板的方法。

使用遮光罩中存在：完全UV光遮断区域、UV光半透过区域及UV光透过区域的三个区域的半色调曝光用遮光罩，制作厚度不同的正光阻图案光微影制程，是已经揭示于日本特开昭61-181130(1986年8月13日公开)与日本特开平10-163174(1998年6月19日公开)的技术。而使用半色调曝光用遮光罩减少TFT阵列基板的制程中的光微影制程次数，是在日本特开2000-066240(2000年3月3日公开)及日本特开2000-206571(2000年7月28日公开)中公开。并使用半色调曝光用遮光罩，以1次光微影制程进行非结晶硅薄膜半导体层的元件分离、源极电极、漏极电极的形成，与除去薄膜晶体管元件的通道部的欧姆接触层。
日本特开2001-221992、日本特开2001-228493及日本特开2001-235763，是使用两层的透明导电层与金属层，通过半色调曝光法，以1次光微影制程同时形成栅极电极、共用电极与反(counter)像素电极。
日本特开2001-201756(2001年7月21日公开)是使用两层的金属或合金，通过半色调曝光法，以1次光微影制程同时形成横电场方式显示装置的栅极电极、共用电极与液晶驱动用梳齿状共用电极。再者，同样地，使用两层的金属或合金，通过半色调曝光法，以1次光微影制程同时形成源极电极、漏极电极与液晶驱动用梳齿状像素电极。
日本特开2001-311965(2001年11月9日公开)是使用半色调曝光法，以1次光微影制程同时进行栅极电极与薄膜半导体层的元件分离，并使用半色调曝光法，以1次光微影制程同时形成薄膜半导体元件的通道保护膜的接触孔与像素电极。合并两次的半色调曝光法与1次的普通曝光法，而以3次光微影制程完成TFT阵列基板。
日本特开2002-107762(2002年4月10日公开)是使用两层的透明导电膜与金属，通过半色调曝光法，以1次的光微影制程同时形成栅极电极与透明像素电极。在该最初的光微影制程后，于透明像素电极上，其它金属完全不存在，透明像素电极完全露出。其次，使用半色调曝光法，以1次的光微影制程同时进行薄膜半导体层的元件分离与透明像素电极的完全露出，其次在第3次使用普通曝光法的光微影制程中，使完全露出的透明像素电极与漏极电极直接接合，而将透明像素电极电性连接于薄膜晶体管元件。关于Cst(保持电容)形成并未讨论。
日本特开2002-141512(2002年5月17日公开)是与日本特开2002-107762大致相同的制程，不过仅使用1次半色调曝光法。使用两层的透明导电膜与金属，以使用最初的普通曝光法的光微影制程而形成栅极电极部与像素电极部。在该最初的制程结束后，于透明像素电极上存在不透明的金属。其次以使用半色调曝光用遮光罩的光微影制程，同时进行薄膜半导体层的元件分离与透明像素电极的完全露出。其次在第3次的使用普通曝光法的光微影制程中，使完全露出的透明像素电极与漏极电极直接接合，而将透明像素电极电性连接于薄膜晶体管元件。
于日本特开2003-057673(2003年2月26日公开)公开的，是使用两层的透明导电膜与金属或合金，并使用半色调曝光法，以1次的光微影制程同时形成横电场方式液晶显示装置的栅极电极、共用电极与液晶驱动用透明共用电极或液晶驱动用梳齿状共用电极。
于日本特开2004-038130(2004年2月5日公开)公开的，是使用半色调曝光法，以1次的光微影制程同时进行薄膜半导体层的元件分离、形成端子部的接触孔及形成静电保护电路形成用的接触孔。与日本特开2002-107762及日本特开2002-141512同样地，是使用半色调曝光法进行薄膜半导体层的元件分离与露出端子部，不过，由于是横电场方式液晶显示装置的制程，因此显示像素区域上的开口部完全未形成。液晶驱动用楔状像素电极是在以第3次的光微影制程，形成源极电极与漏极电极时，同时使用普通曝光法而形成。
于日本特开2004-281687公开的，是关于正参差型TFT元件基板的制造者，且是使用半色调曝光法，以1次的光微影制程同时形成源极电极、漏极电极与薄膜半导体层的元件分离。
于日本特开2004-319655公开的，是使用与日本特开2002-141512大致相同的制程。是使用两层的透明导电膜与金属，首先使用普通曝光法形成栅极电极部与像素电极部后，其次，使用半色调曝光法，以1次的光微影制程，同时实现薄膜半导体层的元件分离与完全露出透明像素电极。其次在第3次的光微影制程中，使用普通曝光法，直接接合完全曝光的透明像素电极与漏极电极。
于日本特开2000-066240、日本特开2001-311965及日本特开2002-107762中提到：通过组合半色调曝光法与屏蔽沉积P-CVD法，可大幅减少光微影制程。
日本特开平07-230097(1995年8月29日公开)、日本特开平11-109393(1999年4月23日公开)及日本特开2001-042347(2001年2月16日公开)中揭示有：在MVA模式垂直配向方式液晶显示装置中，控制液晶分子配向方向的机构的配向方向控制电极。日本特开平07-230097中，配向方向控制电极自栅极电极分歧，并对栅极电极以45度的角度向一个方向细长延伸。配向方向控制电极的电位设定成与栅极电极相同电位。配向方向控制电极及像素电极与垂直配向膜直接接触。配向方向控制电极以与栅极电极相同的材质，在形成栅极电极的同时形成。并以与配向方向控制电极相同的图案，在配向方向控制电极的下层存在栅极绝缘膜与薄膜半导体层。
日本特开平11-109393的实施例2中，TFT是正参差构造，并自基板侧起堆栈：像素电极(ITO层)、源极电极与漏极电极(铬层)、非结晶硅薄膜半导体层、氮化硅绝缘层与门极电极(铬层)。从该构造判断，记载于日本特开平11-109393的图2的配向方向控制电极，是与栅极电极同时且同层地形成。配向方向控制电极与栅极电极独立，而设定成与相对电极不同的电位。垂直配向膜虽与配向方向控制电极直接接触，不过，由于像素电极的全面被栅极绝缘膜(氮化硅绝缘层)覆盖，因此，垂直配向膜与像素电极未直接接触。
日本特开2001-042347中，TFT是反参差构造，在透明像素电极(ITO膜)的下层存在栅极绝缘膜，在透明像素电极的上层存在加工成凸型的绝缘体，在凸型绝缘体上形成有配向方向控制电极。该构造记述成需要6次的屏蔽步骤。施加于配向方向控制电极的电压，与施加于共用电极的电压相同。垂直配向膜与配向方向控制电极及透明像素电极两者直接接触。
以铝合金形成栅极电极、源极电极、漏极电极后，开设接触孔，而连接透明电极(ITO膜等的氧化物透明导体)时，在连接界面上形成氧化铝层，而有连接电阻随着时间而增加的问题。日本特开2001-174848中，在铝合金的溅镀成膜的最后，混合氮化性气体与氩气，通过进行反应溅镀，而在铝合金的表面形成掺杂有氮的铝合金层。通过该制程来解决铝合金与氧化物透明导体的接合问题。
滤色器基板的制造方法，就使用的大型基板，是通过使用遮光罩的光微影制程，形成决定胞隙(Cell Gap)的间隔物。实现高反差的图像情况下，由于先前TN模式中使用的球状间隔物(Ball Spacer)的随机散布，可完全防止来自球状间隔物周围的光泄漏，因此，须通过可精密控制间隔物的形成位置的光微影制程，将间隔物形成于BM(遮光膜)的区域内。
滤色器基板的BM(遮光膜)或R(红色)、G(绿色)、B(蓝色)的三色滤色器层形成时，是以细缝涂敷机将这些专用的负光阻涂布于基板后，以使用遮光罩的光微影制程而形成各个图案。液晶TV的面板，即使基板超大型化，仍使用遮光罩，而以光微影制程形成BM、R、G、B的图案后，MVA模式的垂直配向用滤色器基板，于形成透明导电膜(ITO膜)后，以光微影制程形成控制液晶分子的配向方向用的细长凸块。也包含胞隙形成用间隔物时，MVA模式液晶面板的滤色器基板需要6次光微影制程，遮光罩也需要分别对应。
现有技术中存在如下问题：使用两层的氧化物透明导电膜与金属膜，通过半色调曝光法同时形成栅极电极与透明像素电极的先前方法，首先，于形成氧化物透明导电膜时，是使用氧气与氩气的反应性溅镀法。ITO及IZO等氧化物标的是烧结粉末粒子，因形成于标的表面或防着板表面的绝缘性氧化物而容易发生异常放电，形成栅极电极而发生异常放电时，导致熔化于基板表面的微粒子过烧，即使在洗净制程中仍无法洗掉。因而在栅极电极与源极电极(影像信号电极)的交叉部容易发生短路，而导致良率大幅降低。
再者，使用光微影技术，将两层的氧化物透明导电膜(ITO、IZO)与金属膜予以湿式刻蚀加工时，于金属膜是铝系合金情况下，与氧化物透明导电膜发生局部电池反应，还原氧化物透明导电膜而黑化，并产生异常刻蚀。湿式刻蚀的加工无法避免该反应。而使用干式刻蚀法的加工，其加工时间长，放回大气中时，无法避免发生腐蚀。先前的金属膜仅可使用钼、铬、或钽化钼(MoTa)等的高熔点金属。钼、铬、或钽化钼的膜的电阻高，而无法制作30时以上的大型液晶TV。
即使使用两层的氧化物透明导电膜(ITO、IZO)与钼或铬等金属膜，如日本特开2002-107762、日本特开2002-141512或日本特开2004-319655所揭示，于完全露出像素电极(ITO、IZO)情况下，源极电极与漏极电极中使用铝系合金时，在铝系合金与透明像素电极之间产生局部电池反应，无法进行铝系合金的图案化。即使并非铝系合金单层，而是构成在钼或铬的障壁金属层上形成铝系合金膜，在障壁金属层中有针孔时，于显像中产生局部电池反应，而无法完全抑制异常刻蚀的发生。
日本特开2003-057673是使用两层的氮化物透明导电膜与金属膜，通过半色调曝光法形成栅极电极与透明共用电极，该构造即使金属膜是使用铝系合金，仍不致产生局部电池反应。但是，该两层构造无法通过揭示于日本特开2002-107762、日本特开2002-141512或日本特开2004-319655的制程而形成像素电极。此因，使用氮化物透明导电膜作为像素电极情况下，膜厚必须非常薄而为10～15nm(100～150埃)程度，且用作栅极绝缘膜的氮化硅膜(P-SiNx)与氮化物透明导电膜(TiNx或ZrNx)的干式刻蚀的选择比不大。使用氟是气体干式刻蚀氮化物透明导电膜上的氮化硅膜时，无法仅保留氮化物透明导电膜。
日本特开2003-057673虽使用两层的氮化物透明导电膜与铝系合金而成功地抑制局部电池反应，但是，铝系合金者是使用氮化硅膜(P-SiNx)作为栅极绝缘膜。开设栅极端子部等的接触孔时，使用氟是气体，为了在正光阻剥离前，除去形成于正光阻表面的氟化合物，而以氧电浆进行灰化处理。此时，在铝系合金的表面形成氧化铝。特别是使用日本特开2002-107762、日本特开2002-141512、日本特开2004-038130、日本特开2004-319655等的半色调曝光法时，必须以氧电浆完全除去半色调曝光的光阻膜厚变薄的区域的正光阻，造成铝系合金的表面长时间曝露于氧电浆中，表面上总会形成氧化铝。因而，无法避免栅极电极端子部的接触孔区域的接触电阻值变大。
日本特开2001-174848中揭示：通过在铝合金的表面掺杂氮原子，可防止因氧电浆处理或氧原子的热扩散而形成氧化铝，且该制程已经实用化而用于量产。但是该制程由于掺杂有氮原子的区域的铝合金的湿式刻蚀率比铝合金小，而有刻蚀图案容易形成倒锥状的问题。
栅极电极为倒锥状时，源极电极(影像信号电极)及漏极电极断线，导致栅极绝缘膜的覆盖不完全，栅极电极与源极电极或漏极电极容易短路，而成为线瑕疵或点瑕疵等显示不良的原因。
滤色器的BM图案的绝对尺寸与TFT基板的图案绝对尺寸不相符时，必须重新将BM图案的设计尺寸配合TFT基板完成后的实际尺寸。采用邻近模式的曝光方法情况下，重新制作遮光罩，修正作业时间需要花费2～3个月，遮光罩费用也达到数千万元以上，因此无法忽视修正成本的问题。甚至会发生MVA模式须全部重新制作6种遮光罩(BM、R、G、B、配向控制用凸块、光间隔物(Photo Spacer))的最坏情况。最大的问题在于重新制作遮光罩时，交货期非常长，此因在修正作业期间生产中断。
即使TFT基板与CF基板的尺寸配合完成，在大型液晶胞组装制程中，液晶滴下量的变动误差与使用光微影制程所形成的间隔物的高度变动误差大时，无法抑制残留气泡的发生及因重力而发生不均一。特别是为了加快液晶分子的响应速度，必须将液晶胞隙设计成3微米以下时，间隔物的高度变动幅度达到10％以上。随着间隔物的高度变小，无法避免间隔物的弹性变形量的绝对值变小。因而，残留气泡的发生与重力不均一的发生，随着胞隙变小而有增加的趋势。
如日本特开2002-107762、日本特开2002-141512或日本特开2004-319655所揭示，像素电极(ITO、IZO)露出情况下，导电性的微粒子混入胞内时，无法避免发生CF基板侧的透明导电膜与TFT基板侧的像素电极(ITO、IZO)的上下短路。随着液晶胞隙变小，因导电性杂质而发生上下短路的概率也有增加的趋势。
与横电场方式的IPS模式或FFS模式比较，MVA模式垂直配向方式于配向膜的涂布制程中，容易发生聚酰亚胺配向膜的凹陷现象，而产生许多针孔。使用柔性橡胶板的平板印刷法，由于大量消耗聚酰亚胺的溶液，亦无法忽视营运成本。且因大量使用有毒的有机溶剂，因此维修作业中洁净室内的空气污染问题，随着基板变大而不能忽视。
液晶显示面板的胞组装制程中，停止使用昂贵的聚酰亚胺，而开始使用电浆CVD法及溅镀法形成DLC膜(类似钻石碳膜)的方法，不过，由于在基板全面形成有DLC膜，因而主密封(Main Seal)的接合力减弱，密封容易发生剥离，也容易发生TAB及COF的接合不良。
制造40时以上大型液晶面板用的遮光罩，其尺寸达到1公尺以上，为了抑制重力造成的弯曲，遮光罩基板的板厚必须为1cm以上，其价格非常高。使用分割曝光的方法时，虽遮光罩变小，但是通量缩小，生产效率降低。制作大型的半色调遮光罩情况下，遮光罩制程复杂，且制造良率不佳，因此半色调遮光罩的成本非常高，而始终无法用于量产。因而，即使大型液晶面板也使用笔记型液晶面板或PC屏幕用液晶面板的制造方法，仍是在几乎没有缩短制造时间及降低制造成本的情况下，进行大型液晶TV用面板的生产。

鉴于现有技术中存在的上述问题，本发明的目的是使用半色调曝光法的液晶显示装置的制造法，通过在TFT主动矩阵型液晶显示装置的制造中，减少TFT主动矩阵基板与滤色器基板的光微影制程的次数，缩短制程，以降低制造成本，并提高良率。
本发明使用下述手段来解决上述问题。
〔手段1〕于制造TN模式、MVA模式、IPS模式的液晶显示装置的主动矩阵基板时，使用下述4次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及保持电容形成电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段2〕于制造MVA模式的液晶显示装置的主动矩阵基板时，使用下述4次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及配向方向控制电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段3〕于制造FFS模式的液晶显示装置的主动矩阵基板时，使用下述4次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及梳齿状共用电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段4〕于制造TN模式、MVA模式、IPS模式的液晶显示装置的主动矩阵基板时，使用下述3次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及保持电容形成电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段5〕于制造MVA模式的液晶显示装置的主动矩阵基板时，使用下述3次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及配向方向控制电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段6〕于制造FFS模式的液晶显示装置的主动矩阵基板时，使用下述3次光微影制程：1.以使用半色调遮光罩的第一次半色调曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用半色调遮光罩的第二次半色调曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及梳齿状共用电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段7〕于制造TN模式、MVA模式、IPS模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的4次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及保持电容形成电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段8〕于制造MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的4次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及配向方向控制电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段9〕于制造FFS模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的4次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及梳齿状共用电极。
4.以使用普通遮光罩的普通曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段10〕于制造TN模式、MVA模式、IPS模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的3次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及保持电容形成电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段11〕于制造MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的3次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及配向方向控制电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段12〕于制造FFS模式的液晶显示装置的主动矩阵基板时，以下述的使用两次半色调双重曝光法的3次光微影制程来制造。
首先，使用脉冲激光，在玻璃基板内部形成绝对基准对准标记。
1.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第一次光微影制程。(首先，使用普通遮光罩，对准绝对基准对准标记，将栅极电极、共用电极及像素电极内接触焊垫予以底面半曝光后，其次，使用另外不同的普通遮光罩，对准绝对基准对准标记，将像素电极、栅极电极及共用电极予以普通曝光。藉由上述的多重曝光，而形成栅极电极、像素电极、共用电极及像素电极内接触焊垫。)2.使用两种不同的普通遮光罩，以底面曝光的半色调双重曝光法，进行第二次光微影制程。(首先，使用普通遮光罩，将薄膜半导体元件部予以底面半曝光后，其次，使用另外不同的普通遮光罩，将接触孔予以普通曝光。藉由上述多重曝光，而形成薄膜半导体层的元件分离及接触孔。)3.以使用普通遮光罩的普通曝光法，形成：源极电极、漏极电极及梳齿状共用电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段13〕于制造TN模式、MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次DMD直接描绘曝光装置进行的DMD半色调无屏蔽曝光法的4次光微影制程来制造。
1.以使用DMD直接描绘曝光装置的第一次DMD半色调无屏蔽曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用DMD直接描绘曝光装置的第二次DMD半色调无屏蔽曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：源极电极、漏极电极及保持电容形成电极。
4.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段14〕于制造MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次DMD直接描绘曝光装置进行的DMD半色调无屏蔽曝光法的4次光微影制程来制造。
1.以使用DMD直接描绘曝光装置的第一次DMD半色调无屏蔽曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用DMD直接描绘曝光装置的第二次DMD半色调无屏蔽曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：源极电极、漏极电极及配向方向控制电极。
4.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：栅极电极端子部、源极电极端子部及共用电极端子部的接触孔。
〔手段15〕于制造TN模式、MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次DMD直接描绘曝光装置进行的DMD半色调无屏蔽曝光法的3次光微影制程来制造。
1.以使用DMD直接描绘曝光装置的第一次DMD半色调无屏蔽曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用DMD直接描绘曝光装置的第二次DMD半色调无屏蔽曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：源极电极、漏极电极及保持电容形成电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段16〕于制造MVA模式的液晶显示装置的主动矩阵基板时，以下述的使用两次DMD直接描绘曝光装置进行的DMD半色调无屏蔽曝光法的3次光微影制程来制造。
1.以使用DMD直接描绘曝光装置的第一次DMD半色调无屏蔽曝光法，形成：栅极电极、像素电极、共用电极及像素电极内接触焊垫。
2.以使用DMD直接描绘曝光装置的第二次DMD半色调无屏蔽曝光法，形成：薄膜半导体层元件分离及接触孔。
3.以使用普通遮光罩的普通曝光法，或使用DMD直接描绘曝光装置的DMD普通无屏蔽曝光法，形成：源极电极、漏极电极及配向方向控制电极。
其次，干式刻蚀薄膜晶体管元件的通道部的欧姆接触层后，使用屏蔽沉积法，以P-CVD装置，将氮化硅膜钝化层形成于显示像素区域。而不在栅极电极端子部、源极电极端子部及共用电极端子部上成膜。
〔手段17〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物膜，作为第一层(下层)金属后，保持真空而连续地形成钼、铝系合金、纯铜、铜系合金、纯银或银系合金膜，作为第二层(上层)金属。涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去未保留正光阻区域的第二层(上层)金属与第一层(下层)金属后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。仅选择性刻蚀而除去露出的第二层(上层)金属，使第一层(下层)金属露出。其次，剥离正光阻最大厚度保留的区域的正光阻后，在基板全面以加速能1～20KeV的范围照射氮离子，防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化，同时，藉由使露出的像素电极部的第一层(下层)金属的钛或锆或钛及锆的合金或钛及锆的硅化金属化合物的薄膜层变成氮化钛或氮化锆等的金属氮化物，而使可视光的透过率提高。
〔手段18〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物等的氮化物或氧氮化物膜，作为第一层(下层)透明导体后，保持真空而连续地形成钼、铝系合金、纯铜、铜系合金、纯银或银系合金膜，作为第二层(上层)金属。其次，涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去未保留正光阻区域的第二层(上层)金属与第一层(下层)透明导体后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。仅选择性刻蚀而除去露出的第二层(上层)金属，使第一层(下层)透明导体露出。其次，剥离正光阻最大厚度保留的区域的正光阻后，在基板全面以加速能0.5～10KeV的范围照射氮离子，进行防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化的处理。
〔手段19〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，形成金属氧化物的ITO或IZO的膜，作为第一层(下层)透明导体后，连续溅镀氧化还原电位比ITO及IZO小的钼、铬、银合金、铜合金或在0.5～7.0原子％的范围含有镍、钴或铁的铝合金而成膜，作为第二层(上层)金属。
涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去未保留正光阻区域的第二层(上层)金属与第一层(下层)透明导体后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。仅选择性刻蚀而除去露出的第二层(上层)金属，使第一层(下层)透明导体露出。其次，剥离正光阻最大厚度保留的区域的正光阻后，在基板全面以加速能0.5～10KeV的范围照射氮离子，进行防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化的处理。
〔手段20〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物膜，作为第一层(下层)金属后，保持真空而连续地形成钼、铝系合金、纯铜、铜系合金、纯银或银系合金膜，作为第二层(上层)金属。涂布正光阻后，使用半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。其次，仅选择性刻蚀除去未保留正光阻区域的第二层(上层)金属后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而曝光的第二层(上层)金属作为屏蔽，仅选择性刻蚀除去露出的第一层(下层)金属。其次，仅选择性刻蚀露出的第二层(上层)金属，使第一层(下层)金属露出后，剥离保留的正光阻。
其次，在基板全面以加速能1～20KeV的范围照射氮离子，防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化，同时藉由使露出的像素电极部的第一层(下层)金属的钛或锆或钛及锆的合金或钛及锆的硅化金属化合物的薄膜层变成氮化钛或氮化锆等的金属氮化物，而使可视光的透过率提高。
〔手段21〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物等的氮化物或氧氮化物膜，作为第一层(下层)透明导体后，保持真空而连续地形成钼、铝系合金、纯铜、铜系合金、纯银或银系合金膜，作为第二层(上层)金属。其次，涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。其次，仅选择性刻蚀除去未保留正光阻区域的第二层(上层)金属后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而露出的第二层(上层)金属作为屏蔽，仅选择性刻蚀除去露出的第一层(下层)透明导体。其次，仅选择性刻蚀除去露出的第二层(上层)金属，使第一层(下层)透明导体露出后，剥离保留的正光阻。
其次，在基板全面以加速能0.5～10KeV的范围照射氮离子，进行防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化的处理。
〔手段22〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，形成金属氧化物的ITO或IZO的膜，作为第一层(下层)透明导体后，连续溅镀氧化还原电位比ITO及IZO小的钼、铬、银合金、铜合金或在0.5～7.0原子％的范围含有镍、钴或铁的铝合金而成膜，作为第二层(上层)金属。其次，涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。其次，仅选择性刻蚀除去未保留正光阻区域的第二层(上层)金属后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而露出的第二层(上层)金属作为屏蔽，仅选择性刻蚀除去露出的第一层(下层)透明导体。其次，仅选择性刻蚀露出的第二层(上层)金属，使第一层(下层)透明导体露出后，剥离保留的正光阻。
其次，在基板全面以加速能0.5～10KeV的范围照射氮离子，进行防止栅极电极表面、共用电极表面与像素电极内接触焊垫部的表面氧化的处理。
〔手段23〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物膜，作为第一层(下层)金属后，连续形成铝或铝合金或纯铜、铜合金、纯银或银合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜作为第三层(上层)金属。其次，涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，第二层(中层)金属的铝、铝合金、纯铜、铜合金、纯银或银合金，及第一层(下层)金属后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)金属露出。剥离最大厚度保留正光阻的区域的正光阻后，藉由在基板全面以加速能1～20KeV的范围照射氮离子，使露出的像素电极部的第一层(下层)金属的钛或锆或钛及锆的合金或钛及锆的硅化金属化合物的薄膜层变成氮化钛或氮化锆等的金属氮化物，而使可视光的透过率提高。
〔手段24〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物等的氮化物或氧氮化物膜，作为第一层(下层)透明导体后，保持真空而连续形成铝或铝合金或纯铜、铜合金、纯银或银合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜作为第三层(上层)金属。涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，第二层(中层)金属的铝、铝合金、纯铜、铜合金、纯银或银合金，及第一层(下层)透明导体的氮化钛、氮化锆、氧氮化钛或氧氮化锆等后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)透明导体露出。最后，剥离最大厚度保留正光阻的区域的正光阻。
〔手段25〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，形成金属氧化物的ITO或IZO的膜，作为第一层(下层)透明导体后，连续形成氧化还原电位比ITO及IZO小的以0.5～7.0原子％含有钼或铬的铜合金、以0.5～7.0原子％含有钼或铬的银合金、或以0.5～7.0原子％含有镍、钴或铁的铝合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜，作为第三层(上层)金属。涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，第二层(中层)金属的铜合金、银合金或铝合金，及第一层(下层)透明导体的ITO或IZO后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)透明导体露出。最后，剥离最大厚度保留正光阻的区域的正光阻。
〔手段26〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物膜，作为第一层(下层)金属后，连续形成铝或铝合金或纯铜、铜合金、纯银或银合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜作为第三层(上层)金属。其次，涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，连续进行底面半曝光与普通曝光的两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以曝光而显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，及第二层(中层)金属的铝、铝合金、纯铜、铜合金、纯银或银合金后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而露出的第三层(上层)金属与第二层(中层)金属作为屏蔽，选择性刻蚀露出的第一层(下层)金属。其次，仅选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)金属露出后，剥离保留的正光阻。其次，藉由在基板全面以加速能1～20KeV的范围照射氮离子，使露出的像素电极部的第一层(下层)金属变成氮化钛或氮化锆等的金属氮化物，而使可视光的透过率提高。
〔手段27〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，以5～25nm的膜厚，形成钛或锆或钛及锆合金或钛及锆的硅化金属化合物等氮化物或氧氮化物膜，作为第一层(下层)透明导体后，保持真空而连续形成铝或铝合金或纯铜、铜合金、纯银或银合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜作为第三层(上层)金属。涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，及第二层(中层)金属的铝、铝合金、纯铜、铜合金、纯银或银合金后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而露出的第三层(上层)金属与第二层(中层)金属作为屏蔽，选择性刻蚀露出的第一层(下层)透明导体。其次，仅选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)透明导体露出后，剥离保留的正光阻。
〔手段28〕如手段1至手段16的制造方法，在第一次光微影制程中使用下述的方法：于玻璃基板上，形成金属氧化物的ITO或IZO的膜，作为第一层(下层)透明导体后，连续形成氧化还原电位比ITO及IZO小的以0.5～7.0原子％含有钼或铬的铜合金、以0.5～7.0原子％含有钼或铬的银合金、或以0.5～7.0原子％含有镍、钴或铁的铝合金膜，作为第二层(中层)金属，进一步连续形成钼或铬膜，作为第三层(上层)金属。涂布正光阻后，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，调整成将对应于栅极电极部、共用电极部及像素电极内的接触焊垫部的正光阻的厚度，予以最大程度增厚，而对应于除接触焊垫部之外的像素电极区域与自共用电极分歧的共用电极的一部分区域的正光阻的厚度变薄。
其次，刻蚀除去：未保留正光阻区域的第三层(上层)金属的钼或铬，及第二层(中层)金属的铜合金、银合金或铝合金后，进行氧电浆处理或臭氧气体处理，而分解除去薄的正光阻保留的区域的正光阻。利用经过图案化而露出的第三层(上层)金属与第二层(中层)金属作为屏蔽，选择性刻蚀露出的第一层(下层)透明导体。其次，仅选择性刻蚀除去露出的第三层(上层)金属与第二层(中层)金属，使第一层(下层)透明导体露出后，剥离保留的正光阻。
〔手段29〕手段17、20、23、26中，在形成第一层(下层)金属的钛、锆或钛与锆的合金膜后，以溅镀法形成第二层的金属膜时，首先，在溅镀用惰性气体的氩或氪气体中，以1-20％的范围混合氮、氨、联氨、腙等的至少一种以上的氮化性气体，予以放电，在第二层的金属膜中掺杂氮原子，而在1～10nm程度的厚度上形成第二层金属膜后，停止混入氮化性气体，藉由仅以溅镀用惰性气体的氩或氪成膜，使与第一层(下层)金属的界面及接近界面的区域的第二层金属的刻蚀率，比未掺杂氮原子的第二层金属小，而可进行正锥状的刻蚀加工。
〔手段30〕手段18、19、21、22、24、25、27、28中，第一层(下层)薄膜透明导体的膜厚为10～100nm的范围，将第一层(下层)薄膜透明导体成膜后，以溅镀法形成第二层的金属膜时，首先，在溅镀用惰性气体的氩或氪气体中，以1～20％的范围混合氮、氨、联氨、腙等的至少一种以上的氮化性气体，予以放电，在第二层的金属膜中掺杂氮原子，而在1～10nm程度的厚度上形成第二层金属膜后，停止混入氮化性气体，藉由仅以溅镀用惰性气体的氩或氪成膜，防止第一层(下层)透明导体中含有的氧原子扩散移动至第二层金属，且使与第一层(下层)透明导体的界面及接近界面的区域的第二层金属的刻蚀率，比未掺杂氮原子的第二层金属区域小，而可进行正锥状的刻蚀加工。
〔手段31〕手段17、20、23、26中，调整成第一层(下层)金属的钛、锆或这些合金的膜厚为5～25nm的范围，剥离正光阻后，在基板上掺杂氮离子时的加速能，按照第一层(下层)金属的膜厚，为1～20KeV的范围，而使可视光透过率达到最高，且调整剂量，使像素电极内的接触焊垫部的接触电阻值为100KΩ以下。
〔手段32〕手段18、19、21、22中，调整剂量，使第一层(下层)透明导体的膜厚为10～100nm的范围，剥离正光阻后，在基板上掺杂氮离子时的加速能为0.5～10KeV的范围，且像素电极内的接触焊垫部的接触电阻值为100KΩ以下。
〔手段33〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。其次，刻蚀完全除去正光阻的接触孔部的薄膜半导体层与栅极绝缘膜予以完全除去后，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，仅选择性刻蚀除去露出的薄膜半导体层，使栅极绝缘膜露出。维持除接触孔形成部分的外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的薄膜半导体层予以图案化。
其次，剥离保留于薄膜晶体管元件部的薄膜半导体层上的正光阻。
〔手段34〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，形成耐氧化性障壁金属膜。其次，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。其次，刻蚀完全除去正光阻的接触孔部的耐氧化性障壁金属、薄膜半导体层与栅极绝缘膜予以完全除去后，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，仅选择性刻蚀除去露出的耐氧化性障壁金属及形成于其下层的薄膜半导体层，使栅极绝缘膜露出。维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的耐氧化性障壁金属与薄膜半导体层予以图案化。
其次，剥离保留于薄膜晶体管元件部的薄膜半导体层上的正光阻。
〔手段35〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。
其次，完全刻蚀除去完全除去正光阻的接触孔部的薄膜半导体层后，半刻蚀接触孔部的栅极绝缘膜，而少许保留栅极绝缘膜(保留5～200nm程度厚度即可)。
其次，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，刻蚀露出的薄膜半导体层，同时亦刻蚀接触孔部的区域中少许保留的栅极绝缘膜。该刻蚀调整成在接触孔部的区域中少许保留的栅极绝缘膜比露出的薄膜半导体层提早而完全被刻蚀。
完全刻蚀除去保留于接触孔部的区域的栅极绝缘膜后，变更刻蚀条件，仅选择性刻蚀露出的薄膜半导体层，避免在半色调曝光区域的栅极绝缘膜上造成损伤，而使栅极绝缘膜露出。藉此，维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的薄膜半导体层予以图案化。其次，剥离保留于薄膜晶体管元件部的薄膜半导体层上的正光阻。
〔手段36〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，形成耐氧化性障壁金属膜。
其次，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。其次，完全刻蚀除去完全除去正光阻的接触孔部的耐氧化性障壁金属与薄膜半导体层后，半刻蚀接触孔部的栅极绝缘膜，而少许保留栅极绝缘膜(保留5～200nm程度厚度即可)。
其次，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，刻蚀露出的耐氧化性障壁金属与形成于耐氧化性障壁金属下层的薄膜半导体层，同时亦刻蚀接触孔部的区域中少许保留的栅极绝缘膜。该刻蚀调整成在接触孔部的区域中少许保留的栅极绝缘膜比半色调曝光区域的薄膜半导体层提早而完全被刻蚀。
完全刻蚀除去保留于接触孔部的区域的栅极绝缘膜后，变更刻蚀条件，仅选择性刻蚀露出的薄膜半导体层，避免在半色调曝光区域的栅极绝缘膜上造成损伤，而使栅极绝缘膜露出。
藉此，维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的耐氧化性障壁金属与薄膜半导体层予以图案化。
其次，剥离保留于薄膜晶体管元件部的耐氧化性障壁金属上的正光阻。
〔手段37〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。
其次，刻蚀完全除去正光阻的接触孔部的薄膜半导体层与栅极绝缘膜而完全除去后，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，仅选择性刻蚀除去露出的薄膜半导体层，使栅极绝缘膜露出。维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的薄膜半导体层予以图案化。
其次，使用离子掺杂法，对基板自斜方向照射氮离子，或是使用氮化性气体，对基板进行电浆处理，而氮化处理薄膜晶体管元件部的薄膜半导体层侧壁。而后，剥离保留的正光阻。
〔手段38〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，形成耐氧化性障壁金属膜。
其次，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。其次，刻蚀完全除去正光阻的接触孔部的耐氧化性障壁金属、薄膜半导体层与栅极绝缘膜而完全除去后，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，仅选择性刻蚀除去露出的耐氧化性障壁金属与形成于其下层的薄膜半导体层，使栅极绝缘膜露出。维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的耐氧化性障壁金属与薄膜半导体层予以图案化。
其次，使用离子掺杂法，对基板自斜方向照射氮离子，或是使用氮化性气体，对基板进行电浆处理，而氮化处理薄膜晶体管元件部的薄膜半导体层侧壁。而后，剥离保留的正光阻。
〔手段39〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。其次，完全刻蚀除去完全除去正光阻的接触孔部的薄膜半导体层后，半刻蚀接触孔部的栅极绝缘膜，而少许保留栅极绝缘膜(保留5～200nm程度的厚度即可)。其次，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，刻蚀露出的薄膜半导体层，同时亦刻蚀接触孔部的区域中少许保留的栅极绝缘膜。该刻蚀调整成在接触孔部的区域中少许保留的栅极绝缘膜比露出的薄膜半导体层提早而完全被刻蚀。完全刻蚀除去保留于接触孔部的区域的栅极绝缘膜后，变更刻蚀条件，仅选择性刻蚀露出的薄膜半导体层，避免在半色调曝光区域的栅极绝缘膜上造成损伤，而使栅极绝缘膜露出。
藉此，维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的薄膜半导体层予以图案化。其次，使用离子掺杂法，对基板自斜方向照射氮离子，或是使用氮化性气体，对基板进行电浆处理，而氮化处理薄膜晶体管元件部的薄膜半导体层侧壁。而后，剥离保留的正光阻。
〔手段40〕如手段1至手段16的制造方法，在第二次光微影制程中使用下述的方法：于第一次的光微影制程完全结束后，在基板全面形成栅极绝缘膜，其次，连续形成：未掺杂薄膜半导体层及掺杂杂质的欧姆接触用的薄膜半导体层的膜后，形成耐氧化性障壁金属膜。
其次，涂布正光阻，使用半色调遮光罩(透过曝光量调制遮光罩)的半色调曝光法，或是使用两种普通遮光罩，进行两次多重曝光的半色调双重曝光法，或是使用DMD直接描绘曝光元件的半色调无屏蔽曝光法，予以显像后，在形成薄膜晶体管元件的区域，将正光阻的厚度予以最大程度增厚，完全除去开设栅极电极端子部、源极电极端子部或共用电极端子部，以及静电保护电路部或形成于像素电极区域的接触焊垫部等的接触孔的部分的正光阻，调整成在其以外的区域，正光阻的厚度均一地变薄而保留。
其次，完全刻蚀除去完全除去正光阻的接触孔部的耐氧化性障壁金属与薄膜半导体层后，半刻蚀接触孔部的栅极绝缘膜，而少许保留栅极绝缘膜(保留5～200nm程度的厚度即可)。其次，进行氧电浆处理或臭氧气体处理，分解除去正光阻薄且以均一的膜厚保留的半色调曝光区域的正光阻。使该处理后，薄膜晶体管元件区域的正光阻仍然保留，而预先调整半色调曝光区域的正光阻膜厚与薄膜晶体管元件区域的未曝光区域的正光阻膜厚。
分解除去半色调曝光区域的正光阻后，刻蚀露出的耐氧化性障壁金属与形成于耐氧化性障壁金属下层的薄膜半导体层，同时亦刻蚀接触孔部的区域中少许保留的栅极绝缘膜。该刻蚀调整成在接触孔部的区域中少许保留的栅极绝缘膜比半色调曝光区域的薄膜半导体层提早而完全被刻蚀。
完全刻蚀除去保留于接触孔部的区域的栅极绝缘膜后，变更刻蚀条件，仅选择性刻蚀露出的薄膜半导体层，避免在半色调曝光区域的栅极绝缘膜上造成损伤，而使栅极绝缘膜露出。
藉此，维持除接触孔形成部分之外，被栅极绝缘膜完全覆盖包含栅极电极、共用电极与像素电极的全部区域的状态，而将薄膜晶体管元件部的耐氧化性障壁金属与薄膜半导体层予以图案化。
其次，使用离子掺杂法，对基板自斜方向照射氮离子，或是使用氮化性气体，对基板进行电浆处理，而氮化处理薄膜晶体管元件部的薄膜半导体层侧壁。而后，剥离保留的正光阻。
〔手段41〕手段34、36、38、40中使用的耐氧化性障壁金属的材料，是使用可被氟系的干式刻蚀气体刻蚀的钼、钛、锆、钽或铌等高熔点金属，以溅镀法形成1～50nm膜厚的膜。
〔手段42〕手段37、38、39、40中，使用离子掺杂法氮化处理薄膜晶体管元件部的薄膜半导体层侧壁时，氮离子的照射角度为自基板的水平方向起5度～60度的范围，且将氮离子的加速能设定于1KeV～10KeV的范围。
〔手段43〕如手段1至手段16的制造方法，以第一次光微影制程，于像素电极内部，除薄膜像素电极之外，至少形成1个以上以与栅极电极相同的金属材料所形成的接触焊垫，以第二次光微影制程，于接触焊垫部中形成接触孔，以第三次光微影制程，通过接触孔而电性连接接触焊垫与薄膜晶体管元件的漏极电极，像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段44〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，将栅极电极、平行于栅极电极而接近的共用电极、像素电极及在前述像素电极内部，除薄膜像素电极之外，以与栅极电极相同的金属材料形成的至少2个以上的接触焊垫，同时形成于同层上。通过第二次光微影制程所形成的接触孔，上述2个以上的接触焊垫中至少1个与第三次光微影制程所形成的薄膜晶体管元件的漏极电极电性连接，其余的至少1个以上接触孔与第三次光微影制程所形成的Cst(保持电容)形成电极电性连接，且藉由使该Cst(保持电容)形成电极与前述共用电极，经由栅极绝缘膜而重迭，来形成电容器，像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段45〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，将栅极电极、平行于栅极电极而接近的共用电极、像素电极及在前述像素电极内部，除薄膜像素电极之外，以与栅极电极相同的金属材料形成的至少1个以上的接触焊垫，同时形成于同层上。以第二次光微影制程，在对应于上述共用电极与上述接触焊垫的位置，分别形成1个以上的接触孔后，以第三次光微影制程，形成薄膜晶体管元件的漏极电极与控制液晶分子配向方向的配向方向控制电极，漏极电极通过接触孔而与接触焊垫电性连接。配向方向控制电极通过接触孔而与共用电极电性连接，且藉由与薄膜像素电极，经由栅极绝缘膜而重迭，来形成电容器。像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段46〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，将栅极电极、梳齿状的像素电极、在梳齿状像素电极内部的2个以上的接触焊垫、平行地接近于栅极电极的共用电极、自前述共用电极接近源极电极左右两侧而平行地延伸的源极信号屏蔽电极、以及自前述共用电极同样地平行地延伸于梳齿状像素电极的梳齿状共用电极，同时形成于同一层上，通过第二次光微影制程所形成的接触孔，形成于前述梳齿状像素电极内部的2个以上的接触焊垫中的至少1个，与第三次光微影制程所形成的薄膜晶体管元件的漏极电极电性连接，其余的1个以上的接触焊垫与第三次光微影制程所形成的Cst(保持电容)形成电极电性连接，且藉由该Cst(保持电容)形成电极与平行地接近于栅极电极的共用电极，经由栅极绝缘膜而重迭，来形成电容器。梳齿状像素电极、梳齿状共用电极与源极信号屏蔽电极，除接触孔之外，被栅极绝缘膜完全地覆盖。
〔手段47〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，将栅极电极、平行于栅极电极而接近的共用电极、像素电极、及在前述像素电极内部，除薄膜像素电极之外，以与栅极电极相同的金属材料形成的至少1个以上的接触焊垫，同时形成于同一层上。以第二次光微影制程，在对应于前述共用电极与接触焊垫的位置，分别形成1个以上的接触孔后，以第三次光微影制程，形成薄膜晶体管元件的漏极电极与Cst(保持电容)形成电极，漏极电极通过接触孔而与接触焊垫电性连接且Cst(保持电容)形成电极通过接触孔而与共用电极电性连接，藉由Cst(保持电容)形成电极与薄膜像素电极经由栅极绝缘膜而重迭，来形成电容器。像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段48〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，形成栅极电极、共用电极、藉由前述共用电极而分割成2个区域的像素电极，被分割的像素电极中，接近驱动这些像素的薄膜晶体管元件的像素电极的内部，形成2个以上的接触焊垫，在另一方被分割的像素电极内部形成1个以上接触焊垫。以第二次光微影制程，在对应于这些接触焊垫的位置形成接触孔。以第三次光微影制程，形成薄膜晶体管元件的漏极电极与Cst(保持电容)形成电极，前述漏极电极通过接触孔而与接近的像素电极的接触焊垫电性连接，前述Cst(保持电容)形成电极与被分割的像素电极内部的接触焊垫中，形成于接近共用电极的2个不同的像素区域内部的2个接触焊垫，通过接触孔而电性连接，且藉由Cst(保持电容)形成电极经由栅极绝缘膜而与共用电极重迭，来形成电容器。像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段49〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，在基本的单位像素中形成2个电性各个独立的共用电极、1个栅极电极、藉由前述栅极电极而分割成2个区域的像素电极、及在前述被分割成2个区域的像素电极内部分别形成2个以上的接触焊垫。其次，以第二次光微影制程，在对应于这些接触焊垫的位置形成接触孔。以第三次光微影制程，形成对应于藉由栅极电极而分割成2个区域的各个像素电极的2个漏极电极，与对应于各个像素电极的2个Cst(保持电容)形成电极，前述2个漏极电极与形成于藉由栅极电极被分割成2个的像素电极内部的接触焊垫中，接近栅极电极的接触焊垫，通过接触孔而电性连接，前述2个Cst(保持电容)形成电极与形成于被分割的像素电极内部的其余的接触焊垫，分别通过接触孔而电性连接，且藉由前述2个Cst(保持电容)形成电极经由栅极绝缘膜，而分别与2个共用电极重迭，形成独立的电容器。被分割成2个的像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段50〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，在基本的单位像素中形成2个电性各个独立的共用电极、1个栅极电极、藉由前述栅极电极而分割成2个区域的像素电极、及在前述被分割成2个区域的像素电极内部，于接近栅极电极的位置分别形成1个以上的接触焊垫。其次，以第二次光微影制程，在对应于这些接触焊垫与2个共用电极的位置形成接触孔。以第三次光微影制程，形成：对应于被分割成2个区域的各个像素电极的薄膜晶体管元件的2个漏极电极，与控制分别对应于2个像素电极的液晶分子配向方向的2组配向控制电极，前述2个漏极电极通过接触孔，而分别与被分割成2个像素电极内部的接触焊垫电性连接，前述2组配向方向控制电极与2个共用电极，通过接触孔而分别独立地电性连接，且藉由2组配向控制电极经由栅极绝缘膜而分别与被分割成2个区域的像素电极重迭，形成各个独立的电容器。被分割成2个的像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段51〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本的单位像素中形成2个电性各个独立的共用电极、1个栅极电极、藉由前述栅极电极而分割成2个区域的像素电极、及在前述被分割成2个区域的像素电极中的一方像素电极中，至少形成2个以上的接触焊垫，在另一方其余的像素电极中形成至少1个接触焊垫。以第二次光微影制程，在这些接触焊垫与接近至少形成有1个接触焊垫的后者的像素电极而配置的共用电极上形成接触孔。以第三次光微影制程，形成：对应于被分割的各个像素电极的薄膜晶体管元件的2个漏极电极、1个Cst(保持电容)形成电极、及控制液晶分子的配向方向的1组配向方向控制电极。前述2个漏极电极与形成于被分割成2个的像素电极内部的接触焊垫，分别通过各个接触孔而电性连接，前述1组配向方向控制电极与2个共用电极中开设有接触孔的一方的共用电极，通过接触孔而电性连接，前述1个Cst(保持电容)形成电极与形成有至少2个以上接触焊垫的像素电极的接近共用电极的接触焊垫，通过接触孔而电性连接。
前述1组配向方向控制电极经由栅极绝缘膜，与形成有至少1个接触焊垫的像素电极重迭，而形成电容器，且前述Cst(保持电容)形成电极经由栅极绝缘膜，与形成有至少2个接触焊垫的另一方像素电极重迭，而形成电容器。被分割成2个的像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段52〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，将栅极电极、梳齿状的像素电极、像素电极内部的1个以上接触焊垫、平行地接近栅极电极的共用电极、自前述共用电极接近源极电极的左右两侧而平行地延伸的源极信号屏蔽电极、及自前述共用电极平行地延伸于梳齿状像素电极的梳齿状共用电极，同时形成于同一层上，以第二次光微影制程，在对应于前述共用电极与前述接触焊垫的位置，分别形成1个以上的接触孔后，以第三次光微影制程，形成：薄膜晶体管元件的漏极电极及Cst(保持电容)形成电极，前述漏极电极通过接触孔而与前述接触焊垫电性连接，前述Cst(保持电容)形成电极与平行地接近栅极电极的共用电极，通过接触孔而电性连接，且前述Cst(保持电容)形成电极与前述梳齿状像素电极，经由栅极绝缘膜重迭而形成电容器。梳齿状像素电极、梳齿状共用电极与源极信号屏蔽电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段53〕如手段3、6、9、12的制造方法，以第一次光微影制程，将栅极电极、平行地接近栅极电极的共用电极、Betta状像素电极、及在Betta状像素电极内部，除透明像素电极之外，以与栅极电极相同之金属材料形成之至少1个接触焊垫，同时形成于同一层上。其次，以第二次光微影制程，在对应于前述共用电极与前述接触焊垫的位置，分别形成1个以上的接触孔后，以第三次光微影制程，形成：薄膜晶体管元件的漏极电极及梳齿状共用电极，漏极电极通过接触孔而与前述接触焊垫电性连接，梳齿状共用电极通过接触孔而与平行于前述栅极电极而接近的共用电极电性连接，且梳齿状共用电极与前述Betta状像素电极，经由栅极绝缘膜重迭而形成电容器。Betta状像素电极除接触孔之外，被栅极绝缘膜完全覆盖。
〔手段54〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，形成直线状的栅极电极、像素电极与像素电极内部的接触焊垫，在像素电极内部，数个周期地形成有控制液晶分子的配向方向用的细长缝隙，这些数个细长缝隙对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。像素电极以第二次光微影制程，除形成于接触焊垫部的接触孔之外，被栅极绝缘膜完全地覆盖，以第三次光微影制程所形成的直线状源极电极(影像信号电极)经由栅极绝缘膜而与栅极电极正交而配置。
〔手段55〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，形成直线状的栅极电极、像素电极与像素电极内部的接触焊垫，在像素电极内部，矩阵状地形成有控制液晶分子的配向方向用的细长缝隙，这些矩阵状的细长缝隙对直线状的栅极电极，在平行或正交的方向上细长地延伸。像素电极以第二次光微影制程，除形成于接触焊垫部的接触孔之外，被栅极绝缘膜完全地覆盖，以第三次光微影制程所形成的直线状源极电极(影像信号电极)经由栅极绝缘膜而与栅极电极正交而配置。
〔手段56〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，形成直线状的栅极电极、共用电极、像素电极与像素电极内部的接触焊垫，像素电极以第二次光微影制程，除形成于接触焊垫部的接触孔之外，被栅极绝缘膜完全地覆盖，以第三次光微影制程，形成：控制液晶分子的配向方向的细长配向方向控制电极与直线状的源极电极，配向方向控制电极对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。配向方向控制电极通过接触孔而与共用电极电性连接，直线状的源极电极经由栅极绝缘膜与栅极电极正交而配置。
〔手段57〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，形成直线状的栅极电极、共用电极、像素电极与像素电极内部的接触焊垫，像素电极以第二次光微影制程，除形成于接触焊垫部的接触孔之外，被栅极绝缘膜完全地覆盖，以第三次光微影制程，形成：控制液晶分子的配向方向的细长配向方向控制电极与直线状的源极电极(影像信号电极)，前述配向方向控制电极对直线状的栅极电极，在平行或正交的方向上细长地延伸，而形成矩阵状的形状。配向方向控制电极通过接触孔而与共用电极电性连接，直线状的源极电极经由栅极绝缘膜与栅极电极正交而配置。
〔手段58〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、1个共用电极、1个像素电极，并在像素电极内部至少形成1个接触焊垫，在占像素电极的三分之二至五分之四面积的区域，形成有控制液晶配向方向的数个细长缝隙。这些数个细长缝隙形成对栅极电极，在正负45度的方向上细长地延伸，在形成有缝隙的像素区域的中央部附近，以90度的角度弯曲的形状，或是形成以矩阵状的形状，对栅极电极，在平行或正交的方向上细长地延伸的形状。
其次，以第二次光微影制程，在前述共用电极与接触焊垫上分别形成1个以上的接触孔。前述像素电极除接触孔之外，被栅极绝缘膜完全地覆盖。
以第三次光微影制程，形成：与栅极电极正交的直线状的源极电极，及在占像素电极的五分之一至三分之一面积的未形成缝隙的区域，形成控制液晶分子的配向方向的配向方向控制电极。配向方向控制电极通过接触孔，而与共用电极电性连接，且形成对栅极电极在正负45度的方向上细长地延伸，在形成有配向控制电极的像素区域的中央部附近，以90度的角度弯曲的形状，或是形成以矩阵状的形状，对栅极电极，在平行或正交的方向上细长地延伸的形状。形成有配向控制电极的像素区域的液晶驱动临限值电压(Threshold电压)，比形成有缝隙的像素区域小。
〔手段59〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，形成直线状的栅极电极、像素电极与像素电极内部的接触焊垫，在像素电极内部，数个周期地形成有控制液晶分子的配向方向用的细长缝隙，这些数个细长缝隙对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。像素电极亦同样地，对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。以第二次光微影制程，除形成于接触焊垫部的接触孔之外，像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程所形成的源极电极(影像信号电极)亦构成对栅极电极，在正负45度的方向上细长地延伸，并与像素电极及形成于像素电极的细长缝隙同样地，在像素电极的中央部附近，以90度的角度弯曲。
〔手段60〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，形成直线状的栅极电极、共用电极、像素电极与像素电极内部的接触焊垫，像素电极对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。以第二次光微影制程，在共用电极部与接触焊垫部形成接触孔，像素电极除该接触孔之外，被栅极绝缘膜完全地覆盖。
以第三次光微影制程，形成：控制液晶分子的配向方向的细长配向方向控制电极与源极电极(影像信号电极)，配向方向控制电极对直线状的栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。配向方向控制电极通过接触孔而与共用电极电性连接，并经由栅极绝缘膜，与像素电极重迭，而形成电容器。源极电极亦构成对栅极电极在正负45度的方向上细长地延伸，并与像素电极及配向方向控制电极同样地，在像素电极的中央部附近，以90度的角度弯曲。
〔手段61〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本单位像素中形成：直线状的1个栅极电极、1个共用电极、1个像素电极，并在像素电极内部至少形成1个接触焊垫，在占像素电极的三分之二至五分之四面积的区域，形成有控制液晶配向方向的数个细长缝隙。这些数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。像素电极亦同样地，对直线状的栅极电极在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。
以第二次光微影制程，在前述共用电极与接触焊垫上分别形成1个以上的接触孔。前述像素电极除接触孔之外，被栅极绝缘膜完全地覆盖。以第三次光微影制程，形成：源极电极(影像信号电极)，及在占像素电极的五分之一至三分之一面积的未形成缝隙的像素区域，形成控制液晶分子的配向方向的配向方向控制电极。配向方向控制电极通过接触孔，而与共用电极电性连接，且对栅极电极在正负45度的方向上细长地延伸，在像素电极的中央部附近，以90度的角度弯曲。配向方向控制电极经由栅极绝缘膜，与像素电极重迭，而形成电容器。
源极电极亦对栅极电极在正负45度的方向上细长地延伸，并与像素电极、形成于像素电极的细长缝隙及配向方向控制电极同样地，在像素电极的中央部附近，以90度的角度弯曲。
形成有配向方向控制电极的占像素电极之五分之一至三分的一面积的区域的液晶驱动的临限值电压(Threshold电压)，比形成有细长缝隙的占像素电极的三分之二至五分之四面积的其余区域小。
〔手段62〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，在基本单位像素中形成：1个直线状栅极电极、1个共用电极、1个像素电极，并在像素电极内部至少形成1个以上的接触焊垫。像素电极区分成2个区域，在占像素电极的三分之二至五分之四面积的区域，控制液晶分子的配向方向的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸，各个缝隙以40～60微米间距，疏散而平行地排列，在该疏散而排列的区域的中央部附近，像素电极与数个细长缝隙弯曲成90度。
占像素电极其余五分之一至三分之一面积的区域，控制液晶分子的配向方向的数个细长缝隙，对栅极电极在正负45度的方向上细长地延伸，各个缝隙以20-40微米间距，紧密而平行地排列，在该紧密而排列的区域的中央部附近，像素电极与数个细长缝隙弯曲成90度。
以第二次光微影制程，像素电极除形成于接触焊垫部的接触孔的外，被栅极绝缘膜完全地覆盖。
以第三次光微影制程形成的源极电极(影像信号电极)，亦构成对栅极电极在正负45度的方向上细长地延伸，并与像素电极及细长缝隙同样地，在疏散排列缝隙的像素区域中央部附近，与紧密排列缝隙的像素区域中央部附近的两处，至少两次以上弯曲成90度的构造。
〔手段63〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个直线状栅极电极、1个共用电极、1个像素电极，并在像素电极内部至少形成1个接触焊垫。以第二次光微影制程，像素电极除形成于接触焊垫部的接触孔外，被栅极绝缘膜完全地覆盖。
以第三次光微影制程，形成：源极电极(影像信号电极)，及控制液晶分子的配向方向的数个细长配向方向控制电极。在占像素电极的三分之二至五分之四面积的区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，各个配向方向控制电极以40～60微米间距，疏散而平行地排列。在该疏散而排列的区域的中央部附近，像素电极与数个细长配向方向控制电极两者均弯曲成90度。在占像素电极其余五分之一至三分之一面积的区域，配向方向控制电极对栅极电极，在正负45度的方向上数条细长地延伸，各个配向方向控制电极以20～40微米间距，紧密而平行地排列。在该紧密而排列的区域的中央部附近，像素电极与数个细长的配向方向控制电极两者均弯曲成90度。
源极电极亦与像素电极及细长配向方向控制电极同样地，在疏散排列配向方向控制电极的像素区域中央部附近，与紧密排列配向方向控制电极的像素区域中央部附近的两处，至少两次以上弯曲成90度。排列于2个像素区域的配向方向控制电极在区域的边界连结，并通过接触孔而与共用电极电性连接，且经由栅极绝缘膜而与像素电极重迭，来形成电容器。
〔手段64〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个直线状栅极电极、1个共用电极、1个像素电极，并在像素电极内部至少形成1个接触焊垫。以第二次光微影制程，在共用电极部与接触焊垫部中形成接触孔。像素电极除接触焊垫部的接触孔外，被栅极绝缘膜完全地覆盖。以第三次光微影制程，形成：源极电极(影像信号电极)，及控制液晶分子的配向方向的数个细长配向方向控制电极，配向方向控制电极通过接触孔，而与共用电极电性连接。
像素电极区分成2个区域，在占像素电极的三分之二至五分之四面积的区域，控制液晶配向方向的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸，各个缝隙以40～60微米间距，疏散而平行地排列。在该区域的中央部附近，像素电极与数个细长缝隙两者均弯曲成90度的角度。
在占像素电极其余五分之一至三分之一面积的区域，数个配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，各个配向方向控制电极以20～40微米间距，紧密而平行地排列，在该区域的中央部附近，像素电极与数个细长的配向控制电极两者均弯曲成90度的角度。
源极电极亦与像素电极、细长缝隙及细长配向方向控制电极同样地，在疏散排列细长缝隙的像素区域中央部附近，与紧密排列配向方向控制电极的像素区域中央部附近的两处，至少合计两次以上弯曲成90度。
占紧密而平行排列配向方向控制电极的像素电极的五分之一至三分之一面积的区域，其液晶驱动的临限值电压(Threshold电压)比占疏散而平行地排列细长缝隙的像素电极的三分之二至五分之四面积的区域小。
〔手段65〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、藉由栅极电极而分断成大面积区域与小面积区域的2个区域的2个像素电极、及在分断成2个区域的各个像素电极内部至少分别形成2个以上，而合计为4个以上的接触焊垫。大者的像素电极的面积大小约为小者的像素电极面积的2倍至4倍。大者的像素电极形成控制液晶分子的配向方向用的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸的形状，各个缝隙以40～60微米间距，疏散而彼此平行地排列。在大像素电极的中央部附近，细长的缝隙以90度的角度弯曲。小者的像素电极亦形成控制液晶分子的配向方向用的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸的形状，各个缝隙以20～40微米间距，紧密而彼此平行地排列。在小像素电极的中央部附近，细长的缝隙以90度的角度弯曲。以第二次光微影制程，于接触焊垫部中形成接触孔，除了这些接触孔之外，被分断成大小2个的像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：与栅极电极正交的直线状的源极电极(影像信号电极)、对应于各个大面积像素电极与小面积像素电极的2个漏极电极、及2个Cst(保持电容)形成电极。2个漏极电极通过接触孔，而与大小2个像素电极分别电性连接。2个Cst(保持电容)形成电极通过接触孔，而与大小2个像素电极分别电性连接，且经由栅极绝缘膜而与分别对应的2个共用电极重迭，来形成2个独立的电容器。
〔手段66〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、藉由栅极电极而分断成大小2个区域的2个像素电极、及在分断成2个的各个像素电极内部至少形成1个接触焊垫。大者的像素电极的面积大小约为小者的像素电极面积的2倍至4倍。以第二次光微影制程，在大小2个像素电极内部的接触焊垫部与对应于大小2个像素电极的2个共用电极部上形成接触孔，除了接触孔之外，大小2个像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：与栅极电极正交的直线状的源极电极(影像信号电极)、对应于大小2个像素电极的2个漏极电极、及对应于大小2个像素电极的控制液晶分子的配向方向用的细长配向方向控制电极。2个漏极电极与形成于大小2个像素电极的接触焊垫，通过接触孔而电性连接。大者的像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，数个配向方向控制电极以40～60微米间距，疏散而彼此平行地排列。在大像素电极的中央部附近，细长的配向方向控制电极以90度的角度弯曲。小者的像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，数个配向方向控制电极以20～40微米间距，紧密而彼此平行地排列。在小像素电极的中央部附近，细长的配向方向控制电极以90度的角度弯曲。排列于大小2个像素电极区域的各个配向方向控制电极与分别对应的2个共用电极，通过接触孔而电性连接，并经由栅极绝缘膜而与大小像素电极分别重迭，来形成2个独立的电容器。
〔手段67〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、及藉由栅极电极而分断成大小2个区域的2个像素电极，并在大面积的像素电极上形成2个以上的接触焊垫，在小面积的像素电极上至少形成1个以上的接触焊垫。大者的像素电极的面积大小约为小者的像素电极面积的2倍至4倍，在该大者的像素电极中形成有控制液晶分子的配向方向的数个细长缝隙。这些数个缝隙对栅极电极，在正负45度的方向上细长地延伸，并以40～60微米间距，疏散而彼此平行地排列。在大像素电极的中央部附近，细长的数个缝隙以90度的角度弯曲。
以第二次光微影制程，于形成于大小2个像素电极内部的接触焊垫部及对应于小像素电极的1个共用电极上形成接触孔，除了这些接触孔之外，大小2个像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：与栅极电极正交的直线状的源极电极(影像信号电极)、对应于大小2个像素电极的2个漏极电极、对应于大像素电极的1个Cst(保持电容)形成电极、及对应于小像素电极的控制液晶分子的配向方向用的细长配向方向控制电极。2个漏极电极通过接触孔，而与形成于大小2个像素电极的接触焊垫电性连接。小者的像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸。数个配向方向控制电极以20～40微米间距，紧密而彼此平行地排列，并在小像素电极的中央部附近，以90度的角度弯曲。前述配向方向控制电极与对应于小像素电极的1个共用电极，通过接触孔而电性连接，并经由栅极绝缘膜而与小像素电极重迭，来形成电容器。
前述Cst(保持电容)形成电极通过接触孔而与大像素电极电性连接，且经由栅极绝缘膜，而与对应于大像素电极的1个共用电极重迭，来形成电容器。紧密而平行排列配向方向控制电极的小像素电极区域，其液晶驱动的临限值电压(Threshold电压)比疏散而平行地排列细长配向方向控制用缝隙的大像素电极区域小。
〔手段68〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、藉由栅极电极而分断成大小2个区域的2个像素电极、及在分断的各个像素电极内部至少分别形成2个以上的接触焊垫。大者的像素电极的面积大小约为小者的像素电极面积的2倍至4倍。大者的像素电极形成控制液晶分子的配向方向用的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸的形状，各个缝隙以40～60微米间距，疏散而彼此平行地排列。在大像素电极的中央部附近，大像素电极与细长的数个缝隙以90度的角度弯曲。
小者的像素电极亦形成控制液晶分子的配向方向用的数个细长缝隙对栅极电极，在正负45度的方向上细长地延伸的形状，各个缝隙以20～40微米间距，紧密而彼此平行地排列。在小像素电极的中央部附近，小像素电极与细长的数个缝隙以90度的角度弯曲。
以第二次光微影制程，在大小2个像素电极内部的接触焊垫部中形成接触孔。除了这些接触孔之外，大小2个像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：源极电极(影像信号电极)、对应于各个大面积像素电极与小面积像素电极的2个漏极电极、及2个Cst(保持电容)形成电极。前述源极电极对栅极电极，在正负45度的方向上细长地延伸，大小2个像素电极与细长缝隙同样地，在大像素电极的中央部附近与小像素区域的中央部附近的两处，至少2次以上弯曲成90度。
2个漏极电极通过接触孔，而与大小2个像素电极分别电性连接。2个Cst(保持电容)形成电极通过接触孔，而与大小2个像素电极分别电性连接，且经由栅极绝缘膜而与对应于各个Cst形成电极的2个共用电极重迭，来形成2个独立的电容器。
〔手段69〕如手段2、5、8、11、14、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、藉由栅极电极而分断成大小2个区域的2个像素电极、及在分断的各个像素电极内部至少形成1个以上接触焊垫。大者的像素电极的面积大小约为小者的像素电极面积的2倍至4倍。大小2个像素电极，在各个像素电极的中央部附近，以90度的角度弯曲，对栅极电极则以正负45度的角度弯曲。
以第二次光微影制程，在大小2个像素电极内部的接触焊垫部与对应于大小2个像素电极的2个共用电极上形成接触孔，除了接触孔之外，大小2个像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：源极电极(影像信号电极)、分别对应于大小2个像素电极的2个漏极电极、及分别对应于大小2个像素电极的控制液晶分子的配向方向用的细长配向方向控制电极。2个漏极电极与形成于大小2个像素电极的接触焊垫，通过接触孔而电性连接。大者的像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，数个配向方向控制电极以40～60微米间距，疏散而彼此平行地排列。在大像素电极的中央部附近，细长的配向方向控制电极与大像素电极同样地，以90度的角度弯曲。小者的像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸，数个配向方向控制电极以20～40微米间距，紧密而彼此平行地排列。在小像素电极的中央部附近，细长的配向方向控制电极与小像素电极同样地，以90度的角度弯曲。排列于大小2个像素电极区域的各个配向方向控制电极与对应于大小2个像素电极的2个共用电极，通过接触孔而分别电性连接，并经由栅极绝缘膜而与大小2个像素电极分别重迭，来形成2个独立的电容器。前述源极电极对栅极电极，在正负45度的方向上细长地延伸，大小2个像素电极与细长的配向方向控制电极同样地，在大像素电极的中央部附近与小像素电极的中央部附近的两处，至少2次以上弯曲成90度。
〔手段70〕如手段1、2、4、5、7、8、10、11、13、14、15、16的制造方法，以第一次光微影制程，在基本单位像素中形成：1个栅极电极、2个共用电极、及藉由栅极电极而分断成大小2个区域的2个像素电极，并在大面积的像素电极上形成2个以上的接触焊垫，在小面积的像素电极上至少形成1个以上的接触焊垫。
大像素电极的面积大小约为小像素电极面积的2倍至4倍，在大像素电极中形成有控制液晶分子的配向方向的数个细长缝隙。这些数个缝隙对栅极电极，在正负45度的方向上细长地延伸，并以40～60微米间距，疏散而彼此平行地排列，并在大像素电极的中央部附近，以90度的角度弯曲。
大小2个像素电极，在各个像素电极的中央部附近，以90度的角度弯曲，并对栅极电极，以正负45度的角度弯曲。
以第二次光微影制程，于形成于大小2个像素电极内部的接触焊垫部及对应于小像素电极的1个共用电极上形成接触孔，除了这些接触孔之外，大小2个像素电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：源极电极(影像信号电极)、分别对应于大小2个像素电极的2个漏极电极、对应于大像素电极的1个Cst(保持电容)形成电极、及对应于小像素电极的控制液晶分子的配向方向用的细长配向方向控制电极。2个漏极电极通过接触孔，而与形成于大小2个像素电极的接触焊垫电性连接。
小像素电极区域，配向方向控制电极对栅极电极，在正负45度的方向上细长地延伸。这些数个配向方向控制电极以20～40微米间距，紧密而彼此平行地排列，并在小像素电极的中央部附近，以90度的角度弯曲。配向方向控制电极与对应于小像素电极的1个共用电极，通过接触孔而电性连接，并经由栅极绝缘膜而与小像素电极重迭，来形成电容器。
前述Cst(保持电容)形成电极通过接触孔而与大像素电极电性连接，且经由栅极绝缘膜，而与对应于大像素电极的1个共用电极重迭，来形成电容器。
前述源极电极对栅极电极，在正负45度的方向上细长地延伸，在大像素电极的中央部附近与小像素电极的中央部附近的两处，至少在单位像素中，2次以上以90度的角度弯曲。
紧密而平行排列配向方向控制电极的小像素区域，其液晶驱动的临限值电压(Threshold电压)比疏散而平行地排列细长配向方向控制用缝隙的大像素电极区域小。
〔手段71〕如手段1、4、7、10、13、15的制造方法，以第一次光微影制程，在基本单位像素中，将1个栅极电极；梳齿状像素电极；在梳齿状像素电极内部的至少2个以上的接触焊垫；平行地接近于栅极电极的1个共用电极；自前述共用电极接近源极电极(影像信号电极)的左右两侧，而平行地延伸的源极信号屏蔽电极；及自前述共用电极分歧，而平行地延伸于梳齿状像素电极的梳齿状共用电极，同时形成于同一层上。梳齿状像素电极与梳齿状共用电极的电极宽为2～6微米，两者的电极间距离为6～18微米，源极信号屏蔽电极宽扩大为10～20微米。梳齿状像素电极、梳齿状共用电极与源极信号屏蔽电极对栅极电极，在正负60度至正负90度的方向上细长地延伸，于单位像素中，至少1次以上以120度至180度的角度的范围弯曲。以第二次光微影制程，于梳齿状像素电极内部的接触焊垫部上形成接触孔。除了这些接触孔之外，梳齿状像素电极、梳齿状共用电极与源极信号屏蔽电极被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：源极电极(影像信号电极)、漏极电极与Cst(保持电容)形成电极。源极电极对栅极电极，在正负60度至正负90度的方向上细长地延伸，于单位像素中，至少1次以上以120度至180度的角度的范围弯曲。
漏极电极与Cst(保持电容)形成电极通过接触孔，而与梳齿状像素电极电性连接。Cst(保持电容)形成电极经由栅极绝缘膜，与共用电极重迭，而形成电容器。
〔手段72〕如手段3、6、9、12的制造方法，以第一次光微影制程，在基本单位像素中，将栅极电极、平行于栅极电极而接近的共用电极、Betta状像素电极与Betta状像素电极内部的至少1个接触焊垫，同时形成于同一层上。Betta状像素电极对栅极电极，在正负60度至正负90度的方向上细长地延伸，于单位像素中，至少1次以上以120度至180度的角度的范围弯曲。
以第二次光微影制程，在对应于前述共用电极与前述接触焊垫的位置，分别形成1个以上接触孔。Betta状像素电极除了接触孔之外，被栅极绝缘膜完全地覆盖。
以第三次光微影制程，在基本单位像素中形成：源极电极(影像信号电极)、漏极电极与梳齿状共用电极。源极电极与梳齿状共用电极对栅极电极，在正负60度至正负90度的方向上细长地延伸，于单位像素中，至少1次以上以120度至180度的角度的范围弯曲。
漏极电极通过接触孔而与Betta状像素电极电性连接。梳齿状共用电极通过接触孔而与前述共用电极电性连接，且经由前述Betta状像素电极与栅极绝缘膜重迭，而形成电容器。
〔手段73〕如手段45、50、51、56、57、58、60、61、63、64、66、67、69、70的制造方法，在控制液晶分子的配向方向的配向方向控制电极的下层，薄膜半导体层与配向方向控制电极密合，以大致相同形状，藉由第二次光微影制程而形成，且配向方向控制电极在显示像素区域内被钝化膜完全覆盖。
〔手段74〕如手段45、50、51、56、57、58、60、61、63、64、66、67、69、70的制造方法，在控制液晶分子的配向方向的配向方向控制电极的下层，经由栅极绝缘膜，与栅极电极相同的金属材料，以与配向方向控制电极大致相同形状，藉由第一次光微影制程而形成，且配向方向控制电极在显示像素区域内被钝化膜完全覆盖。
〔手段75〕如手段45、50、51、56、57、58、60、61、63、64、66、67、69、70的制造方法，在控制液晶分子的配向方向的配向方向控制电极的下层，薄膜半导体层与配向方向控制电极密合，以大致相同形状，藉由第二次光微影制程而形成，且经由栅极绝缘膜，与栅极电极相同的金属材料，以与配向方向控制电极大致相同形状，或是以数微米程度宽的粗的形状，藉由第一次光微影制程而形成，且配向方向控制电极在显示像素区域内被钝化膜完全覆盖。
〔手段76〕如手段4、5、6、10、11、12、15、16的使用3次光微影制程的制造方法，钝化膜与液晶配向膜是以同一个电浆CVD装置，保持真空下而连续成膜，钝化膜的成膜区域比液晶配向膜的成膜区域，以大出涂布主要密封(Main Seal)的区域部分的尺寸局部成膜。
〔手段77〕如手段4、5、10、11、15、16的使用3次光微影制程的制造方法，钝化膜是使用电浆氮化硅膜(P-SiNx)，液晶配向膜使用将六甲基二硅氧化物(HMDSO)、六苯基二硅氧化物(HPDSO)、六甲基二硅氮烷或六苯基二硅氮烷的单一气体或两种以上混合的气体作为原料的电浆聚合膜，这些两种膜以同一个电浆CVD装置，保持真空而连续成膜，氮化硅膜(P-SiNx)比电浆聚合配向膜，以大出涂布主要密封的区域部分的尺寸局部成膜。
〔手段78〕如手段4、6、10、12的使用3次光微影制程的制造方法，钝化膜是使用电浆氮化硅膜(P-SiNx)，液晶配向膜使用类似钻石碳膜(DLC)，这些两种膜以同一个电浆CVD装置，保持真空而连续成膜，氮化硅膜(P-SiNx)比DLC配向膜，以大出涂布主要密封的区域部分的尺寸局部成膜。
〔手段79〕如手段4、6、10、12的使用3次光微影制程的制造方法，钝化膜是使用电浆氮化硅膜(P-SiNx)，液晶配向膜使用类似钻石碳膜(DLC)，这些两种膜以同一个电浆CVD装置，保持真空而连续成膜，氮化硅膜(P-SiNx)比DLC配向膜，大出涂布主要密封的区域部分的尺寸。而后，进一步形成前述两种膜之后，保持真空，而在离子配向处理室中，配向处理DLC配向膜表面。
〔手段80〕如手段4、5、10、11、15、16的使用3次光微影制程的制造方法，钝化膜是使用氮化硅膜(P-SiNx)，液晶配向膜以Unidyne(DAIKIN工业的氟系涂布材料)构成，钝化膜(P-SiNx)的区域比液晶配向膜(Unidyne)的区域，大出涂布主要密封的区域部分的尺寸。
〔手段81〕如手段4、6、10、12的使用3次光微影制程的制造方法，钝化膜是氮化硅膜(P-SiNx)，液晶配向膜是由梯形构造(Ladder Structure)或笼形构造(Cage Structure-T8、T10、T12)的Silsesquioxan构成，钝化膜的区域比液晶配向膜(Silsesquioxan)的区域，大出涂布主要密封的区域部分的尺寸。
〔手段82〕如手段4、6、10、12的使用3次光微影制程的制造方法，钝化膜是氮化硅膜(P-SiNx)，液晶配向膜是由贰烯丙基奈二酰亚胺Bisallylnadiimide构成，钝化膜(P-SiNx)的区域比液晶配向膜(Bisallylnadiimide)的区域，大出涂布主要密封的区域部分的尺寸。
〔手段83〕如手段4、6、10、12的使用3次光微影制程的制造方法，钝化膜是氮化硅膜(P-SiNx)，液晶配向膜是由二环〔2，2，2〕辛烷四羧酸所组成的聚酰亚胺构成，钝化膜(P-SiNx)的区域比液晶配向膜(Bisallylnadiimide)的区域，大出涂布主要密封的区域部分的尺寸。
〔手段84〕如手段1至手段16的制造方法，栅极电极端子部、源极电极端子部与共用电极端子部形成以第一次光微影制程所形成的各电极端子部与第三次光微影制程所形成的各电极端子，通过以第二次光微影制程所形成的接触孔而接合的两层构造，形成于涂布主要密封区域中的主动矩阵玻璃基板上的各种电极、栅极绝缘膜及钝化膜等的合计膜厚，在显示画面之外围四边全部相等。
〔手段85〕关于IPS模式及FFS模式等的横电场方式的液晶显示装置用滤色器基板，在与形成滤色器层的面相反侧的面上，以5～10nm的膜厚形成钛或锆的薄膜后，使用离子淋浴掺杂装置，注入氮离子，而形成TiNx或ZrNx，或是使用钛或锆的金属标的，在氩气中混入氮气进行反应溅镀，而以5～10nm的膜厚形成TiNx或ZrNx膜后，在形成滤色器层的面上涂布BM(遮光膜)形成用负光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成在单位像素内，对应于源极电极的BM图案在120度至180度的范围，至少1次以上弯曲的BM图案。而后，使用喷墨涂布法或平版印刷法，形成R、G、B的滤色器层后，涂布含有硅的平坦化膜，使其硬化后，使用喷墨涂布法或平版印刷法，在对应于栅极电极与共用电极接近而平行地排列的区域的BM(遮光膜)的中央部附近定点配置球形间隔物。
〔手段86〕关于MVA模式的垂直配向方式液晶显示装置用滤色器基板，涂布BM(遮光膜)形成用负光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成在单位像素内，对应于源极电极的BM图案以90度的角度，至少1次以上以与源极电极大致相同形状弯曲而形成。其次，涂布R、G、B负型的颜料光阻滤色器后，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成在单位像素内，与BM(遮光膜)同样地，以90度的角度至少1次以上弯曲的滤色器层。其次，在基板全面形成透明导电膜后，涂布负型的含有硅的光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成控制液晶分子的配向方向的配向方向控制用凸块后，使用喷墨涂布法或平版印刷法，在对应于栅极电极与共用电极接近而平行地排列的区域的BM(遮光膜)的中央部附近定点配置球形间隔物。
〔手段87〕关于MVA模式的垂直配向方式液晶显示装置用滤色器基板，涂布BM(遮光膜)形成用负光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成在单位像素内，对应于源极电极的BM图案以90度的角度，至少2次以上以与源极电极大致相同形状弯曲而形成。其次，涂布R、G、B负型的颜料光阻滤色器后，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成在单位像素内，与BM(遮光膜)同样地，以90度的角度至少2次以上弯曲的滤色器层。其次，在基板全面形成透明导电膜后，涂布负型的含有硅的光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成控制液晶分子的配向方向的配向方向控制用凸块后，使用喷墨涂布法或平版印刷法，在对应于单位像素内，2个共用电极接近而平行地配置的区域的BM(遮光膜)的中央部附近定点配置球形间隔物。
〔手段88〕关于MVA模式的垂直配向方式液晶显示装置用滤色器基板，涂布BM(遮光膜)形成用负光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，直线状地形成对应于源极电极的BM图案。其次，使用喷墨涂布法或平版印刷法，形成R、G、B的滤色器层后，在基板全面形成透明导电膜。其次，涂布负型的含有硅的光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成控制液晶分子的配向方向的配向方向控制用凸块后，使用喷墨涂布法或平版印刷法，在对应于栅极电极与共用电极接近而平行地配置的区域的BM(遮光膜)的中央部附近定点配置球形间隔物。
〔手段89〕关于MVA模式的垂直配向方式液晶显示装置用滤色器基板，涂布BM(遮光膜)形成用负光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，直线状地形成对应于源极电极的BM图案。其次，使用喷墨涂布法或平版印刷法，形成R、G、B的滤色器层后，在基板全面形成透明导电膜。其次，涂布负型的含有硅的光阻，以使用DMD元件的无屏蔽直接描绘曝光法进行曝光，形成控制液晶分子的配向方向的配向方向控制用凸块后，使用喷墨涂布法或平版印刷法，在对应于单位像素内，2个共用电极接近而平行地配置的区域的BM(遮光膜)的中央部附近定点配置球形间隔物。
〔手段90〕关于横电场方式液晶显示装置，使用：以手段71、72的方法制作的主动矩阵基板，及以手段85的方法制作的滤色器基板，而组装液晶胞时，以电浆CVD法，在定点配置的球形间隔物上形成配向膜。
〔手段91〕关于MVA模式的垂直配向方式液晶显示装置，使用：以手段60、61、62、63、64的方法制作的主动矩阵基板，及以手段86的方法制作的滤色器基板，而组装液晶胞时，以电浆CVD法，在定点配置的球形间隔物上形成配向膜。
〔手段92〕关于MVA模式的垂直配向方式液晶显示装置，使用：以手段68、69、70的方法制作的主动矩阵基板，及以手段87的方法制作的滤色器基板，而组装液晶胞时，以电浆CVD法，在定点配置的球形间隔物上形成配向膜。
〔手段93〕关于MVA模式的垂直配向方式液晶显示装置，使用：以手段56、57、58的方法制作的主动矩阵基板，及以手段88的方法制作的滤色器基板，而组装液晶胞时，以电浆CVD法，在定点配置的球形间隔物上形成配向膜。
〔手段94〕关于MVA模式的垂直配向方式液晶显示装置，使用：以手段65、66、67的方法制作的主动矩阵基板，及以手段89的方法制作的滤色器基板，而组装液晶胞时，以电浆CVD法，在定点配置的球形间隔物上形成配向膜。
〔手段95〕如手段1、2、3、4、5、6的第一次光微影制程中使用的半色调曝光用遮光罩，1片遮光罩是由：完全UV光遮断区域、UV光半透过区域及UV光透过区域的三种区域而构成，对应于栅极电极部与共用电极部的区域，以完全UV光遮断区域形成，对应于像素电极部的区域，以UV光半透过区域形成，对应于像素电极内部的接触焊垫部的区域，以完全UV光遮断区域形成，且对应于前述接触焊垫部的区域，在对应于基本单位像素电极部的区域中存在1个以上。
〔手段96〕如手段1、2、3、4、5、6的第二次光微影制程中使用的半色调曝光用遮光罩，1片遮光罩是由：完全UV光遮断区域、UV光半透过区域及UV光透过区域的三种区域而构成，对应于薄膜晶体管元件的薄膜半导体部的区域，以完全UV光遮断区域形成，对应于像素电极内部的接触孔部的区域，以UV光透过区域形成，且对应于前述接触孔部的区域，在对应于基本单位像素电极部的区域中存在1个以上。
〔手段97〕如手段1、2、3、4、5、6的第二次光微影制程中使用的半色调曝光用遮光罩，1片遮光罩是由：完全UV光遮断区域、UV光半透过区域及UV光透过区域的三种区域而构成，对应于薄膜晶体管元件的薄膜半导体部的区域，以完全UV光遮断区域形成，对应于像素电极内部的接触孔部与共用电极部的接触孔部的区域，以UV光透过区域形成，且对应于前述接触孔部的区域，在对应于基本单位像素电极部与基本单位共用电极部的区域中，分别各存在1个以上。
(发明的效果)藉由使用手段1～16，来制作薄膜晶体管阵列基板，即使减少遮光罩制程，如图36、图169及图212所示，可将在显示区域的周围形成防静电用保护电路的薄膜晶体管元件68，同时制作于薄膜晶体管阵列基板上。再者如图169所示，由于防静电用保护电路是使用与共用电极65、栅极电极13及源极电极29相同电极材料而构成，即使流入大电容的静电，不致发生电极发热而熔化的问题。以像素电极等的透明薄膜电极材料构成防静电用保护电路时，会发生接触电阻提高、发热而熔化的问题。
使用手段1～16时，像素电极可使用钛或锆或这些金属的氮化物或氧氮化物。图84、图85及图86中的先前的制程，进行图85的薄膜半导体元件分离，及刻蚀除去像素电极上的半导体层与栅极绝缘膜(P-SiNx)时，是使用氟系气体及干式刻蚀的方法。该先前的制程，像素电极无法使用钛或锆等的金属氮化物或氧氮化物。此因，钛或锆等金属氮化物或氧氮化物与栅极绝缘膜(P-SiNx)的干式刻蚀选择比不大。使用手段1～16时，如图3、图4、图5、图8、图9、图27、图28及图29所示，在像素电极区域内形成有接触焊垫部9，接触焊垫部的金属材料为铝合金时，由于可提高与栅极绝缘膜(P-SiNx)的干式刻蚀选择比，因此像素电极可使用5nm～15nm的非常薄的钛或锆或这些金属氮化物或氧氮化物。如手段1～16所述，藉由在像素电极内部形成有接触焊垫，不致在氮化钛或氮化锆的5～15nm的薄膜上造成损伤，而可开设接触孔，因此，像素电极中无需使用ITO或IZO等透明导电膜，溅镀标的可使用成本低廉的钛或锆。如图10所示，氮化钛的5～10nm的薄膜在可视光区域可获得80％以上的透过率。如图11所示，5～10nm的氮化钛薄膜的表面电阻值为30KΩ以下，因此，可充分用作透明像素电极。
藉由使用手段17、18、20、21、23、24、26、27，由于是使用钛或锆等熔化金属标的，因此可大幅降低ITO或IZO等金属氧化物的粉末烧结标的容易发生的异常放电，而可提高良率。ITO或IZO等氧化物导体膜的膜表面的凹凸大，此外，形成金属膜时，表面的凹凸容易进一步加大，因而，基底使用ITO或IZO的栅极电极容易与源极电极短路，耐静电压亦容易降低。而使用钛或锆等金属标的，以溅镀法形成的膜，其膜表面的凹凸非常小，可形成镜面，因此栅极电极与源极电极因静电造成的短路的概率降低，而可提高良率。
藉由使用手段17、18、19、20、21、22、23、24、25、26、27、28、33、34、35、36，几乎不发生ITO与铝系合金产生的局部电池反应的化学反应，因此，即使将栅极电极与像素电极形成同层上，仍不致发生异常刻蚀反应。如图84、图85及图86中的先前的制程，使像素电极完全露出时，无法在源极电极或漏极电极中使用铝系合金，而无法制作大型的液晶面板。如本发明，在ITO等透明像素电极上形成接触焊垫，除接触孔之外，将透明像素电极完全以栅极绝缘膜覆盖时，源极与漏极电极无论使用何种电极材料，仍可抑制发生局部电池反应等的化学反应。
藉由使用手段29、30，在图122的第二层(上层)金属初次成膜的区域掺杂氮原子，而如图112、图113、图114所示，可以半色调曝光制程将第二层(上层)金属加工成正锥状。若无法加工成正锥状，容易发生源极电极或漏极电极断线，栅极电极与源极电极或漏极电极短路等瑕疵，而导致良率降低，不过，藉由使用本发明，即使为堆栈：第一层(下层)金属或第一层(下层)薄膜透明导体与第二层(上层)金属的构造，仍可控制两层界面区域的刻蚀速度，而可防止良率降低。
藉由使用手段17、18、19、20、21、22、23、26、31、32，即使将铝系合金使用于栅极电极，于形成接触孔后，藉由半色调制程的正光阻的灰化处理，抑制铝系合金表面被氧化。本发明是于加工成图案后，以离子掺杂装置，将氮离子植入铝系合金的表面，因此，与先前日本特开2001-174848所揭示的在铝系合金的溅镀成膜的最后，混合氮化性气体与氩惰性气体，藉由进行反应溅镀，而在铝系合金的表面掺杂氮原子的方法不同，不致形成倒锥状。先前进行铝系合金的表面防氧化处理时，铝系合金的图案剖面图容易形成图105。本发明则如图1、图2、图42、图43、图106、图112、图113、图114及图176所示，具有：即使在铝系合金的图案侧壁部分，仍可进行表面氮化处理；由于基板的全部区域可以均一的浓度、且均一的深度进行表面氮化处理，因此重现性极佳；以及可形成正锥状的优越性。先前铝系合金的防氧化方法，在基板全面均一地进行氮化处理非常困难，且容易形成倒锥形刻蚀形状，因而应用在量产时，容易发生源极电极或漏极电极的断线，而无法避免良率降低。
藉由使用手段17、手段20及手段31，可同时进行铝系合金的表面氮化处理与像素电极的氮化处理。本发明藉由氮离子掺杂法进行的表面氮化处理，亦可适用于纯铜、铜系合金、纯银、银系合金。采用本发明，不使用氧化物透明导电材料，全部仅以金属材料即可形成栅极电极、共用电极、像素电极及接触焊垫等，因此可大幅降低材料成本，亦可减低溅镀成膜时的异常放电，使用半色调曝光制程进行图案化时，亦不致发生局部电池反应，因此可进行稳定的量产。
藉由使用手段20、21、22，即使是大面积基板，仍可进行均一的灰化处理。如图42、图43、图44、图45、图106、图112及图113所示，以半色调曝光在不完全曝光的区域予以显像后，将保留薄的正光阻的部分，以氧电浆处理予以灰化除去时，在基板全面保留着第一层(下层)金属或薄膜透明导体时，由于电浆与产生于基板上的电场不致发生混乱，因此可进行均一的灰化处理。图235是使用先前的半色调曝光的加工制程的说明图。图236是使用本发明的半色调曝光的加工制程的说明图。图案的加工精密度亦提高。
藉由使用手段23、24、25、26、27、28，即使使用半色调曝光制程同时形成薄膜半导体元件分离与接触孔，由于存在第三层(上层)金属，因此不发生与源极或漏极电极的连接不良。即使第三层(上层)金属与栅极绝缘膜P-SiNx的干式刻蚀的选择比不大，如图239所示，是因藉由第三层(上层)金属的侧壁与漏极电极的连接，而可获得充分的接触。
藉由使用手段7、8、9、10、11、12，即使不使用昂贵的半色调曝光用遮光罩，而使用普通的遮光罩，仍可实施半色调曝光制程。虽然需要2倍数量的曝光装置，但是，由于容易进行半曝光区域的紫外线照射量调整，因此可使图案尺寸的精密度比使用半色调遮光罩时提高。
藉由使用手段13、14、15、16，即使不使用昂贵的遮光罩，仍可实施半色调曝光制程。即使与滤色器基板进行尺寸对准时，只必须计测第一次的尺寸不均一，按照该数据修正CAD数据，来对准尺寸即可，因此可将生产线的调机时间缩短至极限。只必须增加DMD数量，即可对应基板尺寸的扩大，因此可以低成本制造超大型基板的曝光装置。
藉由使用手段33、34、35、36，可在第一次半色调曝光制程所形成的像素电极区域内的接触焊垫部分形成接触孔。本发明是同时进行薄膜半导体元件分离与接触焊垫部分的接触孔形成，透明像素电极除了接触孔之外，被栅极绝缘膜完全覆盖。因而，即使液晶面板的胞隙达3微米以下，且即使有导电性杂质混入，仍可完全防止滤色器侧的共用电极与TFT阵列基板侧的像素电极在上下短路。进行动画显示的高速响应液晶面板，即使胞隙达2微米以下时，藉由采用本发明的制程，仍可减少发生像素瑕疵，而可提高良率。
藉由使用手段35、36，可大幅减低接触焊垫电极的表面氧化。如图182及图184所示，由于是在不完全开设接触孔，而少许保留栅极绝缘膜的状态下，氧电浆灰化除去不完全曝光而保留的薄的正光阻，因此接触焊垫金属的表面不致直接曝露于氧电浆中。使用本发明时，即使不在接触焊垫金属表面掺杂氮原子，仍可进行良好的低电阻欧姆接合。特别是采用铝系合金时，含有4原子％以上的镍的合金，可获得良好的欧姆接合。
藉由使用手段37、38、39、40、41、42，即使背光的光量增加，仍可抑制薄膜晶体管元件的断开电流增加。如图183及图185所示，进行元件分离时，藉由将薄膜半导体层予以图案化，而避免自栅极电极挤出，背光的光不致直接照射于薄膜半导体层。但是，不将薄膜半导体层的侧壁实施离子掺杂处理或电浆掺杂处理，而替换成硅氮化物时，栅极电位向负极偏移时，带正电的电洞集中于与栅极绝缘膜接触的未掺杂薄膜半导体的界面，电阻降低，导致该电阻降低的界面附近的半导体层与源极电极及漏极电极直接接合，而流入大的断开电流。即使将薄膜半导体层的侧壁实施离子掺杂处理或电浆掺杂处理，而掺杂磷的n+非结晶硅膜变成氮化硅，由于是与干式刻蚀通道部分的n+非结晶硅膜的同时被刻蚀，因此无问题。
藉由使用手段43，而完成本发明基本的液晶显示装置用的薄膜晶体管元件。本发明使用的手段1～16中，是以第一次半色调曝光制程形成：栅极电极、像素电极、像素电极内的接触焊垫及共用电极，但是并非需要共用电极。如超大型液晶面板，以像素电极与滤色器基板侧的共用电极所形成的电容非常大，亦有时无需形成保持电容(Cst)。垂直配向模式(MVA模式)如图14、图16及图18所示，可采用无需在TFT基板侧的显示像素区域形成保持电容(Cst)用的共用电极的构造。采用该构造时，可制作数值孔径大的基板，因此可减低耗电。
藉由使用手段1、4、7、10、13、15及手段44、47、48，可将Cst(保持电容)形成电极设置于基本单位像素中，因此PC屏幕用显示装置等高精密的液晶显示装置中亦可应用本发明。如图12、图13、图129及图130所示，可以4次或3次遮光罩制程来制造TN模式用的TFT阵列基板，而大幅降低成本。由于本发明并非如日本公开专利的特开2000-066240、特开2000-206571等所示，于形成薄膜晶体管部的通道部时，使用半色调曝光制程，因此不发生通道长度变动，重现性极佳，因而量产时的尺寸管理非常容易。所以适用于SXGA、UXGA等高精密液晶面板的生产。
藉由使用手段2、5、8、11、14、16及手段45，无需将Cst(保持电容)形成电极设置于基本单位像素中，而可制作超高精密垂直配向液晶显示装置。使用本发明时，如图15、图17、图19及图53所示，于形成源极电极或漏极电极时，可同时设置控制垂直配向的液晶分子倾斜方向的配向方向控制电极。本发明的配向方向控制电极的电极宽依曝光装置的解像力来决定。量产时使用的投影曝光装置的解像力为3～4微米，而以该值设计配向方向控制电极的宽度。先前的垂直配向液晶显示面板使用的缝隙电极或凸块，于图案宽为6～10微米时，其宽度为本发明的配向方向控制电极的2倍以上。先前的配向方向控制用的缝隙及凸块的区域不透过光，因此藉由使用本发明的配向方向控制电极，可提高光的透过率。本发明如图23及图24所示，由于像素电极11与配向方向控制电极46经由栅极绝缘膜18而形成电容器，因此无需Cst(保持电容)形成电极。像素电极11与配向方向控制电极46为0.3～0.5微米时，与胞隙值2～4微米比较，非常接近，因此可产生强电场。因而比先前的使用缝隙或凸块的垂直配向液晶面板，可使液晶分子高速响应，即使进行动画显示，仍不致发生图像模糊。
藉由使用手段1、4、7、10、13、15及手段46、52、71，可以3次或4次遮光罩制程制造横电场方式(IPS模式)液晶显示装置的TFT阵列基板。如图30、图152、图233、图27及图28所示，本发明是将驱动液晶分子时需要的梳齿状像素电极60、梳齿状共用电极59及源极电极信号屏蔽用共用电极58全部同时形成于同一层上，上述3个电极除了接触焊垫之外，被栅极绝缘膜18与钝化膜30完全覆盖，因此不易发生横电场方式特有的残影的问题。IPS模式时，由于上述3个电极无需使用透明电极，因此，本发明只要是不与铝系合金产生局部电池反应，且为可与铝系合金选择性刻蚀的金属，可使用任何金属，因此材料选择的自由度非常大。本发明为了实施铝系合金的防氧化处理，第一层(下层)金属材料是选定照射氮离子时，可视光透过率提高，且电阻值降低的钛或锆。藉此，即使以3次或4次的光微影制程制造TFT基板，仍可量产可视光透过率高的横电场方式液晶面板。
藉由使用手段3、6、9、12及手段53、72，可以3次或4次遮光罩制程制造一种横电场方式的FFS模式液晶显示装置的TFT阵列基板。如图31及图29所示，本发明的透明像素电极可使用氮化钛或氮化锆，即使栅极电极、共用电极或接触焊垫的第二层(上层)金属材料使用铝系合金，仍不致产生局部电池反应。FFS模式时，可藉由像素电极43与梳齿状共用电极59而形成大电容，因此即使像素尺寸小，由于不致电容不足，因此可制作超高精密液晶显示装置。
藉由使用手段1、4、7、10、13、15及手段49、50、51，可扩大TN模式液晶面板或垂直配向模式(MVA)液晶面板的视野角，进行R、G、B的γ修正。本发明的基本单位像素的电路模型如图210所示，在基本单位像素中存在2个子像素(Sub Pixel)，并藉由2个TFT来驱动2个子像素。藉由在2个COM电极中，施加如图211所示的极性不同的矩形波信号电压，可使2个子像素的液晶驱动时的临限值电压(Theshold电压)不同。藉此，可改善TN模式或垂直配向模式中成为问题的视野角的问题，可以宽视野角实现高对比。
藉由使用手段1、4、7、10、13、15及手段54、55、59、62，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子，向4个不同方向倾斜，而可实现宽视野角显示。藉由组合图14、图16、图100、图101、图240及图241所示的TFT阵列基板与图20及图21所示的滤色器基板，可形成液晶胞剖面图如图25及图26所示的构造，而可决定液晶分子的倾斜方向。
图18、图102及图242是在像素的中央部附近使源极电极(影像信号线)弯曲成90度时的平面图。图22是对应于这些TFT阵列基板的滤色器基板。
不论源极电极为直线构造，或是弯曲成90度，本发明的液晶分子倾斜方向均设定成对栅极电极为±45度、±135度的4个方向。藉此，偏光板的偏光轴是在与栅极电极延伸的方向平行或正交的方向上，偏光板的有效利用效率提高。
藉由本发明，可以3次或4次的光微影制程制作4个区域型(4 Domain type)的垂直配向液晶模式用的TFT阵列基板，而可降低制造成本。
藉由使用手段2、5、8、11、14、16及手段56、57、60、63，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子倾斜于4个不同方向，而可实现宽视野角化与高速响应显示。藉由组合图15及图17所示的TFT阵列基板与图20及图21所示的滤色器基板，可制作液晶胞剖面图如图23及图24所示的构造，而可决定液晶分子的倾斜方向。
由于与源极电极(影像信号线)同层且同时形成的配向方向控制电极46及像素电极11仅分离栅极绝缘膜的厚度，在配向方向控制电极的附近产生强力的电场，因此，可实现液晶分子的高速响应。在像素电极11上形成缝隙时，需要约液晶胞隙的2倍大小的缝隙宽，不过，本发明的配向方向控制电极46只需与液晶胞隙大致相等的电极宽，即可产生充分的效果，因此，可提高实质的数值孔径。
图19及图53是在像素的中央部附近使源极电极(影像信号线)弯曲成90度时的平面图。图22是对应于这些TFT阵列基板的滤色器基板。图54、图55及图56是组合图53的TFT阵列基板与图22的滤色器基板而制作的液晶胞的剖面构造图。
在垂直配向模式液晶显示装置中，使用控制液晶分子的配向方向的配向方向控制电极的液晶面板，揭示于日本特开平07-230097、日本特开平11-109393及日本特开2001-042347。这些的先前例如图107、图108、图109、图110及图111所示，配向方向控制电极露出于TFT阵列基板的表面，而形成与垂直配向膜直接接触的构造。像素电极的一部分或全部亦露出于TFT阵列基板的表面，而形成与垂直配向膜直接接触的构造。此种构造情况下，只要配向方向控制电极的平均电位与TFT阵列基板相对的滤色器基板的共用电极的电位产生少许差异，就会发生残影现象。图107及图108是将配向方向控制电极形成与共用电极相同电位，不过，像素电极的平均电位与共用电极的电位即使产生微小差异，即发生残影现象。本发明由于以钝化膜将像素电极与配向方向控制电极两者完全覆盖，因此不致与垂直配向膜接触，因而不易发生残影现象。
本发明不论源极电极为直线构造，或是弯曲成90度，液晶分子倾斜方向均设定成对栅极电极为±45度、±135度的4个方向，可以3次或4次的光微影制程制作4个区域型的垂直配向液晶模式用的TFT阵列基板，而可降低制造成本。
藉由使用手段1、2、4、5、7、8、10、11、13、14、15及手段58、61、64，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子倾斜于4个不同方向，形成宽视野角化，并可进行R、G、B三色的γ修正。TFT阵列基板的源极电极(影像信号线)对栅极电极直线状地正交之例，为图87、图88及图189，源极电极(影像信号线)对栅极电极在±45度方向上弯曲之例，为图89、图197、图218、图222、图223及图227。本发明如图90所示，在占像素电极的三分之二至五分之四面积的区域(B区域)，像素电极中形成有细长缝隙，在其余的占像素电极的五分之一至三分之一面积的区域(A区域)，在像素电极上经由栅极绝缘膜而形成有配向方向控制电极，如图91所示，A区域的垂直配向的液晶分子的驱动临限值电压(Threshold电压)比B区域的临限值电压(Threshold电压)小，而可降低γ特性对视野角的依存性。由于本发明并非藉由驱动电路来控制临限值电压，因此，驱动电路可使用先前者，因而可抑制成本提高。
如图243及图244所示，由于本发明以钝化膜(P-SiNx)完全覆盖像素电极与配向方向控制电极，因此垂直配向膜与像素电极或配向方向控制电极不直接接触。配向膜与像素电极直接接触时，而滤色器基板侧的共用电极与TFT阵列基板侧的像素电极的平均电位上产生差异时，大部分的电压施加于配向膜上，容易发生残影现象。像素电极被栅极绝缘膜完全覆盖时，由于电压施加于栅极绝缘膜与配向膜上，而在配向膜上仅分配极少电压，因此不易发生残影现象。
藉由使用手段1、4、7、10、13、15及手段65、68，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子倾斜于4个不同方向，形成宽视野角化，并可进行R、G、B三色的γ修正。本发明的基本单位像素的电路模型如图210所示，是以1个栅极电极控制2个TFT，像素电极由子像素(A)与子像素(B)的2个构成，并经由对应于各个子像素的2个共用电极与栅极绝缘膜而形成2个保持电容(Csa与Csb)。驱动信号波形如图211所示，在2个共用电极上施加相位相差180度的信号波形，而在写入子像素(A)与子像素(B)的影像信号电压的有效电压上产生差异。藉此，可使子像素(A)的临限值电压(Threshold电压)比子像素(B)小，因此可大幅改善γ特性对视野角的依存性。本发明藉由形成于像素电极的缝隙，来控制液晶分子的倾斜方向，源极电极(影像信号线)对栅极电极直线状正交之例为图200及图201，对应于这些的滤色器为图202及图203。源极电极(影像信号线)对栅极电极在±45度的方向上弯曲之例为图228。本发明藉由改变施加于基本单位像素中存在的2个彼此独立的共用电极的信号电压，可自由地改变子像素(A)与子像素(B)的临限值电压(Threshold电压)。藉由按照观察影像的角度，来调整共用电极的电压，可显示最佳的图像。
藉由使用手段2、5、8、11、14、16及手段66、69，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子倾斜于4个不同方向，形成宽视野角化，并可进行R、G、B三色的γ修正，且可实现动画显示用的高速响应化。本发明的基本单位像素的电路模型如图210所示，是以1个栅极电极控制2个TFT，像素电极由子像素(A)与子像素(B)的2个构成，并经由与对应于各个子像素的2个共用电极连结的配向方向控制电极46与栅极绝缘膜而形成2个保持电容(Csa与Csb)。驱动信号波形如图211所示，在2个共用电极上施加相位相差180度的信号波形，而在写入子像素(A)与子像素(B)的影像信号电压的有效电压上产生差异。藉此，可使子像素(A)的临限值电压(Threshold电压)比子像素(B)小，因此可大幅改善γ特性对视野角的依存性。本发明藉由形成于覆盖像素电极的栅极绝缘膜上的配向方向控制电极，来控制液晶分子的倾斜方向，源极电极(影像信号线)对栅极电极直线状正交之例为图231及图232，源极电极(影像信号线)对栅极电极在±45度的方向上弯曲之例为图208及图229。像素电极与配向方向控制电极经由栅极绝缘膜而接近，即使少许电压仍可产生强电场，因此可高速驱动垂直配向的液晶分子。
藉由使用手段1、2、4、5、7、8、10、11、13、14、15、16及手段67、70，可将垂直配向模式的液晶面板的负的介电常数各向异性液晶分子倾斜于4个不同方向，形成宽视野角化，并可进行R、G、B三色的γ修正。TFT阵列基板的源极电极(影像信号线)对栅极电极直线状地正交的例，为图204及图205，源极电极(影像信号线)对栅极电极在±45度方向上弯曲之例，为图208、图207及图230。本发明的基本单位像素的电路模型如图210所示，是以1个栅极电极控制2个TFT，像素电极在子像素(A)与子像素(B)的2个区域，被栅极电极完全分断，分别对应于2个子像素的2个共用电极存在于基本单位像素中。与对应于子像素(A)的共用电极连结的配向方向控制电极，经由栅极绝缘膜而形成像素电极与保持电容(Csa)，与对应于子像素(B)的共用电极与像素电极连结的保持电容形成电极，经由栅极绝缘膜而形成保持电容(Csb)。驱动信号波形如图211所示，在2个共用电极上施加相位相差180度的信号波形，而在写入子像素(A)与子像素(B)的影像信号电压的有效电压上产生差异。藉此，可使子像素(A)的临限值电压(Threshold电压)比子像素(B)小，因此可大幅改善γ特性对视野角的依存性。本发明的子像素(A)，藉由形成于覆盖像素电极的栅极绝缘膜上的配向方向控制电极，来控制液晶分子的倾斜方向，子像素(B)则藉由形成于像素电极的缝隙来控制液晶分子的倾斜方向。本发明由于子像素(A)上有强电场作用，因此其临限值电压(Threshold电压)远比子像素(B)小，即使施加于2个共用电极的信号电压极小，仍可大幅改善γ特性对视野角的依存性。
藉由使用手段13、14、15、16及手段85、86、87、88、89，可在短期间启用超大型液晶显示面板生产工厂，同时可以低价且良率佳地制造用于动画的高速响应液晶显示面板。使用大型玻璃基板来生产液晶显示面板时的问题为：TFT基板与滤色器基板的绝对尺寸对准。将TFT基板或滤色器基板予以曝光时使用的大型遮光罩的价格非常高，且自订货到进货的期间花费1～2个月程度，若TFT基板与滤色器基板的绝对尺寸不对准，重新制作大型遮光罩又须必花费数个月，而导致工厂的启用延迟的问题。本发明不使用大型遮光罩，而是使用DMD直接描绘曝光装置，仅藉由调整计算机的CAD数据，即可进行全部的绝对尺寸对准。因而，可将绝对尺寸测定器作为基准，而轻易地调整DMD直接描绘曝光装置的曝光特性，而可在短时间完全消除曝光装置的特性差。
本发明由于还可使用DMD直接描绘曝光装置进行半色调曝光，因此可在大型基板的全部区域自由地调整半色调曝光区域的正光阻膜厚。即使正光阻灰化装置的灰化不均一程度大，藉由按照灰化不均一程度来调整正光阻的膜厚，可减低加工尺寸精密度的变动，而可提高良率，同时可以3～4次的光微影制程制作TFT基板，而可实现生产成本的大幅降低。
本发明藉由在TFT基板与CF基板的曝光制程中使用DMD直接描绘曝光装置，可在短时间完全消除曝光装置的特性差，且即使生产种类不同，仅藉由变更计算机的CAD数据即可对应，因此不降低生产效率而可进行少量多种类生产。本发明的TFT阵列制程，由于是栅极电极与共用电极接近而配置，因此对应于该部分的滤色器基板的BM(遮光膜)的图案宽度大，而形成使用喷墨涂布法或平版印刷法容易定点配置球形间隔物的构造，因此，与使用光微影法而形成球形间隔物来比较，可大幅降低成本，为了谋求液晶分子的高速响应，即使胞隙(Cell Gap)在3微米以下，由于球形间隔物的弹性变形量大，可防止发生残留气泡及重力不均一，因此在ODF制程不致发生良率降低。
藉由使用手段2、5、8、11、14、16与手段45、50、51、56、57、58、60、61、63、64、66、67、69、70及手段73、74、75，可藉由调整配向方向控制电极的高度，来改变TFT阵列基板的像素电极、配向方向控制电极与滤色器基板的共用电极形成的电场分布。如图23、图54、图55及图56所示，可在配向方向控制电极的下层设置各种层，而可改变配向方向控制电极的高度。如图56所示，堆栈全部的层情况下，配向方向控制电极的高度亦达1微米以上，藉由将剖面形状予以最佳化，可自然具有与形成于滤色器基板侧的配向方向控制用凸块50相同的功能。
先前例如图107及图108所示，图107的光微影制程数需要6次，图108的光微影制程数需要5次。本发明则如图23、图54、图55及图56所示，光微影制程数为3次或4次，即可完成TFT阵列基板，而可降低成本。
先前例的图107、图108及图245中，配向方向控制电极与像素电极两者均直接接触于配向膜，此时，由于电场集中于配向方向控制电极的边缘部分，因而配向膜分极或电解时，容易发生残影，可靠性有问题，而本发明于图23、图54、图55及图56中，均是像素电极与配向方向控制电极被绝缘膜完全覆盖，因此可避免电场集中于配向膜，减少残影问题的发生，而可提高可靠性。再者，先前例的图109、图110及图245，由于与像素电极相对的共用电极上并未形成配向方向控制用的缝隙或凸块，于像素电极变大时，液晶分子的响应速度迟缓，无法正确地控制液晶分子的配向方向，以致容易发生显示不均一。因而，无法使用先前例的图109、图110及图245的构造来制作大型的液晶TV用显示装置，而本发明如图23、图24、图54、图55及图56所示，由于在与像素电极相对的共用电极上形成有配向方向控制用的缝隙或凸块，因此藉由与配置于像素电极上的配向方向控制电极组合，可正确地控制液晶分子的配向方向，可防止发生鉴别线，因此可完全防止显示不均一的发生。藉由使用本发明，可靠性提高，可以低成本且良率佳地生产无显示不均一的大型液晶TV面板。
藉由使用手段4、5、6、10、11、12、15、16及手段76、77、78，除了可以3次的光微影完成TFT阵列制程，还可将先前包含于液晶胞制程的配向膜形成制程移至TFT阵列制程，而可大幅省略制程。
先前的配向膜形成制程是在洗净TFT基板后，以柔性印刷法涂布聚酰亚胺配向膜，在220～230度下烧成数十分钟后，MVA模式是进行纯水洗净，于干燥后，藉由真空加热进行数十分钟的脱水处理，然后开始ODF制程。本发明则是在TFT阵列制程的最后，以遮蔽成膜法，使用电浆CVD装置，局部形成钝化膜(P-SiNx)后，使用相同的电浆CVD装置，保持真空，而藉由电浆聚合法形成配向膜，因此可大幅省略、缩短制程。本发明使用的电浆CVD装置如图59所示，是在不同的处理室中形成钝化膜(P-SiNx)与电浆聚合配向膜。藉由保持真空而连续成膜，可使配向膜的表面能均一化，因此不易发生配向不均一，而可提高良率。MVA用的垂直配向膜，如图60所示，是使用将六甲基二硅氧化物(HMDSO)、六苯基二硅氧化物(HPDSO)、或图61的六甲基二硅氮烷或六苯基二硅氮烷的单一气体或这些两种以上的混合气体作为原料，藉由在真空处理室内进行电浆放电，而可轻易地合成垂直配向用电浆聚合膜。TN模式、IPS及FSS模式用的配向膜，是使用甲烷、乙烷、乙烯、乙炔、苯或甲苯等气体作为原料，而可在真空处理室内轻易地形成类似钻石碳(DLC)膜。配向膜的膜厚只要是数纳米，即可发现充分的功能，因此与先前的聚酰亚胺配向膜的成本比较，藉由使用廉价的原料气体，而可将营运成本降低至约百分之一。如图37所示，藉由使形成钝化膜(P-SiNx)的区域比形成电浆聚合配向膜的区域，大出涂布主要密封的区域程度，可防止发生主要密封接合不良的问题。
使用本发明的电浆聚合法时，即使是3公尺长的玻璃基板，仍可在短时间形成无针孔或不均一的配向膜，且藉由使电浆CVD装置具备自洗净功能，长时间无需维修，而可重现性佳地形成电浆聚合膜。
藉由使用手段4、6、10、12及手段79，除了可以3次光微影完成TN模式、IPS模式及FSS模式用的TFT阵列制程之外，可将先前包含于液晶胞制程的配向膜形成制程与配向处理制程移至TFT阵列制程，而可大幅省略制程。先前的TN模式、IPS模式及FSS模式用配向膜形成制程与配向处理制程，是在洗净TFT基板后，以柔性印刷法涂布聚酰亚胺配向膜，在220～230度下烧成数十分钟后，藉由摩擦法进行配向处理，再度洗净并干燥后，藉由真空加热进行数十分钟的脱水处理，于充分脱气后开始ODF制程。本发明则是在TFT阵列制程的最后，以遮蔽成膜法，使用电浆CVD装置，局部形成钝化膜(P-SiNx)后，使用相同的电浆CVD装置，保持真空，而藉由电浆聚合法形成配向膜，然后，保持真空，在离子配向处理用真空处理室中进行离子配向处理，因此可大幅省略、缩短制程。本发明使用的电浆CVD装置及离子配向处理装置如图58所示，是形成上述两个装置合体的复合真空装置。钝化膜(P-SiNx)与电浆聚合配向膜是在不同的处理室中成膜，离子配向处理亦在单独的另外处理室中进行。TN模式、IPS模式及FSS模式用的配向膜，是使用将甲烷、乙烷、乙烯、乙炔、苯或甲苯等碳化氢系气体作为原料的类似钻石碳(DLC)膜。配向膜的膜厚只要是数纳米，即可发现充分的功能，因此与先前的聚酰亚胺配向膜的成本比较，藉由使用廉价的原料气体，而可将营运成本降低至约百分之一。如图37所示，藉由使形成钝化膜(P-SiNx)的区域比形成电浆聚合配向膜的区域，大出涂布主要密封的区域程度，可防止发生主要密封接合不良的问题。
本发明于形成电浆聚合配向膜后，保持真空，直接在离子配向处理室中进行离子配向处理后，可立即开始ODF制程，因此完全不需要先前进行的摩擦处理后的洗净、干燥及真空脱水脱气处理。离子配向处理与摩擦配向处理不同，不发生配向膜表面遭受杂质污染或产生尘埃的问题，不易发生配向不均一，因此可大幅提高良率与可靠性。摩擦配向处理必须频繁地更换滤清(Velver)布，于更换滤清布时，必须停止生产线，因此摩擦处理装置的运转率不高，而本发明使用的离子配向处理装置可连续运转700小时以上，于运转期间几乎无需维修，因此可重现性佳地进行稳定的配向处理。
离子配向处理法与摩擦配向处理法比较，由于配向膜材料的限制非常宽松，因此可使用各种材料，且由于几乎没有作用于配向膜的机械力，因此不致发生配向膜剥离或破裂等瑕疵。因而，使用离子配向处理法时，在不致产生针孔的限度内，可减少配向膜的膜厚，而可大幅降低材料成本。
藉由使用手段4、5、6、10、11、12、15、16及手段80、81、82、83，可使用新且廉价的耐热性材料作为液晶用的配向膜，而大幅降低营运成本。特别是关于TN模式、IPS模式及FFS模式，藉由使用离子配向处理，即使是先前摩擦处理时无法发现配向功能的材料，仍可使其具备配向功能，材料选择的自由度大幅扩大。为了确保TFT的可靠性，必须使用碱性离子的遮蔽特性高的P-SiNx或P-SiCNx膜作为钝化膜。如图37所示，藉由使形成钝化膜的区域比涂布形成配向膜的区域，大出涂布主要密封的区域程度，可防止发生因主要密封接合不良而剥离的问题。TN模式、IPS模式及FFS模式，其TFT基板表面的凹凸容易对配向处理造成不良影响，因此需要尽量涂布较厚的配向膜，来将TFT基板表面的凹凸予以平坦化，这是为了实现高对比。而本发明于使用喷墨涂布法或平版印刷法，局部涂布配向膜时，由于基板的表面被钝化膜覆盖，表面能几乎保持均一的状态。因此涂布液不致弹出，而减少针孔的发生。
藉由使用手段77、78、79及手段90、91、92、93、94，可防止球形间隔物的周边部发生斑痕或不均一。以电浆聚合法形成配向膜时，与表面的凹凸无关，任何面均可形成均一的聚合膜，不致因弹出而造成针孔。由于电浆聚合法是干式法，因此无需如先前的涂布法，而大量使用有害的有机溶剂。洁净室内几乎不发生空气污染的问题。本发明在TN模式、IPS模式及FFS模式的配向处理时，是使用离子配向处理法，因此，机械力不作用于定点配置的球形间隔物上，因而不发生球形间隔物剥离的现象。
于形成电浆聚合膜后，定点配置球形间隔物的制程，于使球形间隔物分散的液体干燥后，容易成为斑痕而残留，而产生配向不均一。再者，由于电浆聚合膜与球形间隔物的接合力弱，以ODF制程接合TFT基板与滤色器基板时，由于机械力作用于球形间隔物，导致球形间隔物自配向膜剥离。藉由使用本发明，则可大致完全防止此种问题的发生。
藉由使用手段1～16及手段84，即使以3～4次的光微影制程制造TFT阵列基板，仍可形成均一的胞隙，因此可防止因胞隙异常而发生液晶显示不均一。本发明的图32、图33及图170是MVA模式的液晶面板的连接端子与主要密封部分的剖面图，图167及图168是TN模式的液晶面板的连接端子与主要密封部分的剖面图，图34、图35及图171是IPS模式的液晶面板的连接端子与主要密封部分的剖面图。任何液晶模式均是栅极端子部与源极端子部在主要密封区域形成栅极电极与源极电极迭层构造，并在将主要密封区域作为边境的液晶胞的内部与外部，通过接触孔而双重接合。源极电极设计成比栅极电极粗，且源极电极完全覆盖栅极电极。在未形成栅极电极及源极电极的外部连接端子的主要密封区域，如图170及图171所示，设有虚拟的栅极电极及虚拟的源极电极，主要密封区域的主要密封厚度在显示画面的四边全部保持均一。形成于TFT基板上的钝化膜(P-SiNx)与主要密封接触，TFT基板的栅极电极及源极电极完全电性绝缘。藉由该构造，即使简化TFT阵列制程，仍可防止发生液晶面板的胞隙不良，而确保液晶面板的可靠性。
藉由使用手段95、96、97而制作的半色调曝光用遮光罩，来制造TFT阵列基板，可将使正光阻曝光的次数减少至3～4次，可实现大幅缩短制程及降低成本。
使用DMD的直接描绘曝光法虽亦可同样地实现，但是DMD元件的解像力的限度为7～8微米。使用本发明的半色调曝光用遮光罩时，可实现投影曝光光学系统装置的限度的3～4微米的解像力，因此可以低价格实现医疗用显示装置等大画面超高精密液晶显示装置。
藉由使用本发明的遮光罩，即使不增加曝光装置数量，仍可与先前相同的通量进行曝光，而可减少初期投资金额与洁净室的空间。
附图说明
图1是使用本发明的半色调曝光法形成像素电极的制程剖面图；图2是对使用本发明的半色调曝光法所形成的像素电极进行氮离子掺杂处理的说明图；图3是使用本发明的半色调曝光法将薄膜晶体管元件的半导体层予以孤岛化与形成接触孔的制程剖面图；图4是本发明的源极电极、漏极电极、端子电极、Cst(保持电容)形成电极或液晶配向控制电极的形成制程剖面图；图5是本发明的TFT阵列基板形成钝化膜与形成液晶配向膜的制程剖面图；图6是使用本发明的半色调曝光法所形成的像素电极的构造剖面图；图7是使用本发明的半色调曝光法所形成的像素电极的构造剖面图；图8是本发明的TFT阵列基板的完成剖面图；图9是本发明的TFT阵列基板的完成剖面图；图10是TiNx的膜厚与可视光的透过率的关系图；图11是TiNx的膜厚与表面电阻值的关系图；图12是本发明的将Cst形成电极连结于栅极电极的TFT阵列基板的平面图；图13是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；图14是本发明的将液晶配向控制用缝隙形成于像素电极的TFT阵列基板的平面图；图15是本发明的将液晶配向控制电极连结于共用电极的TFT阵列基板的平面图；图16是本发明的将液晶配向控制用缝隙形成于像素电极的TFT阵列基板的平面图；图17是本发明的将液晶配向控制电极连结于共用电极的TFT阵列基板的平面图；图18是本发明的将液晶配向控制用缝隙形成于像素电极的TFT阵列基板的平面图；图19是本发明的将液晶配向控制电极连结于共用电极的TFT阵列基板的平面图；图20是本发明的对应于图15的TFT阵列基板的滤色器基板的平面图；图21是本发明的对应于图17的TFT阵列基板的滤色器基板的平面图；图22是本发明的对应于图19的TFT阵列基板的滤色器基板的平面图；图23是本发明的使用液晶配向控制电极与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；图24是本发明的使用液晶配向控制电极与液晶配向控制用缝隙的MVA模式液晶显示面板的剖面图；图25是本发明的使用液晶配向控制用缝隙与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；图26是本发明的使用液晶配向控制用缝隙的MVA模式液晶显示面板的剖面图；图27是本发明的IPS模式TFT阵列基板的完成剖面图；图28是本发明的IPS模式TFT阵列基板的完成剖面图；图29是本发明的FFS模式TFT阵列基板的完成剖面图；图30是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；图31是本发明的TFT阵列基板的平面图；图32是本发明的MVA模式液晶面板的栅极端子部与主要密封部的构造剖面图；图33是本发明的MVA模式液晶面板的源极端子部与主要密封部的构造剖面图；图34是本发明的IPS模式液晶面板的栅极端子部与主要密封部的构造剖面图；图35是本发明的IPS模式液晶面板的源极端子部与主要密封部的构造剖面图；图36是本发明的液晶面板防静电用保护电路与主要密封部分的平面图；图37是关于本发明的屏蔽沉积P-SiNx(钝化)膜、主要密封与配向膜的配置的平面图；图38是本发明的使用2次半色调曝光法的3次遮光罩制程的制程说明图；图39是本发明的使用2次半色调曝光法的3次遮光罩制程的制程说明图；图40是本发明的使用2次半色调曝光法的3次遮光罩制程的制程说明图；图41是本发明的IPS模式或FFS模式用滤色器基板的制程说明图；
图42是本发明的使用半色调曝光法形成像素电极的制程剖面图；图43是本发明的使用半色调曝光法形成像素电极的制程剖面图；图44是本发明的使用半色调曝光法形成像素电极的制程剖面图；图45是本发明的使用半色调曝光法形成像素电极的制程剖面图；图46是本发明的形成栅极电极、像素电极与共用电极的半色调曝光的制程流程图；图47是本发明的形成非结晶硅孤岛与接触孔的半色调曝光制程流程图；图48是本发明的形成源极电极、漏极电极与配向方向控制电极的普通曝光制程流程图；图49是本发明的MVA模式液晶胞的制程流程图；图50是本发明的IPS模式(或FFS模式)液晶胞的制程流程图；图51是本发明的MVA模式液晶胞的制程流程图；图52是本发明的IPS模式(或FFS模式)液晶胞的制程流程图；图53是本发明的将液晶配向控制电极连结于共用电极的TFT阵列基板的平面图；图54是本发明的使用液晶配向控制电极与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；图55是本发明的使用液晶配向控制电极与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；图56是本发明的使用液晶配向控制电极与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；图57是本发明的多处理室型真空装置的平面图；图58是本发明的多处理室型真空装置的平面图；图59是本发明的多处理室型真空装置的平面图；
图60是本发明使用的电浆聚合配向膜原料的硅氧烷是化合物；图61是本发明使用的电浆聚合配向膜原料的硅氮烷是化合物；图62是为本发明使用的平坦化膜兼配向膜的以喷墨涂布装置涂布的氢倍半硅氧烷化合物；图63是作为本发明使用的平坦化膜兼配向膜的以喷墨涂布装置涂布的氢倍半硅氧烷是化合物；图64是作为本发明使用的平坦化膜兼配向膜的以喷墨涂布装置涂布的贰烯丙基奈二酰亚胺(bisallylnadiimide)是化合物；图65是作为本发明使用的平坦化膜兼配向膜的以喷墨涂布装置涂布的可溶型低介电常数聚酰亚胺化合物；图66是作为本发明使用的平坦化膜兼配向膜的以喷墨涂布装置涂布的倍半硅氧烷是化合物；图67是本发明的图39的MVA模式用3次光微影制程的第一次使用的半色调曝光用遮光罩的平面图；图68是本发明的图39的MVA模式用3次光微影制程的第二次使用的半色调曝光用遮光罩的平面图；图69是本发明的图39的MVA模式用3次光微影制程的第一次使用的半色调曝光用遮光罩的平面图；图70是本发明的图39的MVA模式用3次光微影制程的第二次使用的半色调曝光用遮光罩的平面图；图71是图67及图69的半色调曝光用遮光罩的剖面图；图72是图68及图70的半色调曝光用遮光罩的剖面图；
图73是形成进行半色调双重曝光法前的初始对准标记的TFT用玻璃基板的平面图；图74是在玻璃基板的内部使用脉冲激光形成初始对准标记的原理说明图；图75是图92与图93、图96与图97的半色调双重曝光用遮光罩的剖面图；图76是图94与图95、图98与图99的半色调双重曝光用遮光罩的剖面图；图77是本发明的使用2次半色调双重曝光法的TFT阵列制程说明图；图78是本发明的使用2次半色调双重曝光法的TFT阵列制程说明图；图79是本发明的使用2次半色调双重曝光法的TFT阵列制程说明图；图80是本发明的DMD无屏蔽直接描绘半色调曝光装置的平面图；图81是本发明的使用DMD元件来回进行多重曝光时的DMD元件的配置与重迭的说明平面图；图82是本发明的使用2次DMD半色调曝光法的3次光微影制程的制程说明图；图83是本发明的使用2次DMD半色调曝光法的3次光微影制程的制程说明图；图84是先前的使用半色调曝光法的制程剖面说明图；图85是先前的使用半色调曝光法的制程剖面说明图；图86是先前的使用半色调曝光法的制程剖面说明图；图87是本发明的使用液晶配向控制电极与液晶配向控制用的缝隙像素电极的TFT阵列基板的平面图；图88是本发明的使用液晶配向控制电极与液晶配向控制用的缝隙像素电极的TFT阵列基板的平面图；图89是本发明的使用液晶配向控制电极与液晶配向控制用的缝隙像素电极的TFT阵列基板的平面图；图90是使用图87、图88及图89的TFT阵列基板而组装的液晶胞内部的等电位线的分布说明图；图91是图90的液晶胞的施加电压与亮度的关系图；图92是本发明的图78的MVA模式用半色调双重曝光制程的第二次的i)中使用的普通遮光罩的平面图；图93是本发明的图78的MVA模式用半色调双重曝光制程的第二次的ii)中使用的普通遮光罩的平面图；图94是本发明的图78的MVA模式用半色调双重曝光制程的第三次的i)中使用的普通遮光罩的平面图；图95是本发明的图78的MVA模式用半色调双重曝光制程的第三次的ii)中使用的普通遮光罩的平面图；图96是本发明的图78的MVA模式用半色调双重曝光制程的第二次的i)中使用的普通遮光罩的平面图；图97是本发明的图78的MVA模式用半色调双重曝光制程的第二次的ii)中使用的普通遮光罩的平面图；图98是本发明的图78的MVA模式用半色调双重曝光制程的第三次的i)中使用的普通遮光罩的平面图；图99是本发明的图78的MVA模式用半色调双重曝光制程的第三次的ii)中使用的普通遮光罩的平面图；图100是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；图101是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；图102是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；图103是本发明的使用2次DMD半色调曝光法及1次DMD普通曝光法的3次光微影制程的制程说明图；图104是本发明的使用2次DMD半色调曝光法及1次DMD普通曝光法的3次光微影制程的制程说明图；图105是先前的在表面形成氮化铝层时铝合金电极的刻蚀形状剖面图；图106是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图107是在像素电极上形成有配向控制电极的先前的TFT阵列基板的剖面构造图；图108是在像素电极上形成有配向控制电极的先前的TFT阵列基板的剖面构造图；图109是在像素电极上形成有配向控制电极的先前的TFT阵列基板的剖面构造图；图110是在像素电极上形成有配向控制电极的先前的TFT阵列基板的剖面构造图；图111是先前例的图110的平面图(配向控制电极形成于像素电极上，且连结于栅极电极)；图112是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图113是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图114是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图115是先前的使用半色调曝光法而形成像素电极的制程流路说明图；图116是本发明的使用半色调曝光法而形成像素电极的制程流路说明图；图117是本发明的使用半色调曝光法而形成像素电极的制程流路说明图；图118是本发明的使用半色调曝光法而形成像素电极的制程流路说明图；图119是本发明的使用半色调曝光法而形成像素电极的制程流路说明图；图120是本发明的TFT阵列基板的完成剖面图；图121是本发明的TFT阵列基板的完成剖面图；图122是本发明的第一层(下层)金属或透明导体与第二层(上层)金属界面的剖面图；图123是本发明的n+非结晶硅层与源极&漏极金属电极界面的剖面图；图124是图67及图69的半色调曝光用遮光罩的剖面图；图125是图68及图70的半色调曝光用遮光罩的剖面图；图126是图67及图69的半色调曝光用遮光罩的剖面图；图127是图68及图70的半色调曝光用遮光罩的剖面图；图128是本发明的MVA模式用滤色器基板的制程说明图；图129是本发明的将Cst形成电极连结于像素电极的TFT阵列基板的平面图；图130是本发明的将Cst形成电极连结于像素电极的TFT阵列基板的平面图；图131是本发明的设置两种配向控制电极的TFT阵列基板的平面图；图132是本发明的设置两种配向控制电极的TFT阵列基板的平面图；图133是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图134是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图135是本发明的与图131、图132、图133及图134的TFT阵列组合而使用的滤色器基板的平面图；图136是本发明的组合图131及图132的TFT阵列基板与图135的滤色器基板时液晶分子的动作说明图；图137是本发明的组合图133及图134的TFT阵列基板与图135的滤色器基板时液晶分子的动作说明图；图138是本发明的TFT阵列基板的剖面图；图139是本发明的TFT阵列基板的剖面图；图140是本发明的在图38的TN模式用3次光微影制程的第一次使用的半色调曝光用遮光罩的平面图；图141是本发明的在图38的TN模式用3次光微影制程的第二次使用的半色调曝光用遮光罩的平面图；图142是本发明的图77的TN模式用半色调双重曝光制程的第二次的i)中使用的普通遮光罩的平面图；图143是本发明的图77的TN模式用半色调双重曝光制程的第二次的ii)中使用的普通遮光罩的平面图；图144是本发明的图77的TN模式用半色调双重曝光制程的第三次的i)中使用的普通遮光罩的平面图；图145是本发明的图77的TN模式用半色调双重曝光制程的第三次的ii)中使用的普通遮光罩的平面图；图146是本发明的形成液晶配向控制电极与液晶配向控制用缝隙像素电极的TFT阵列基板的平面图；图147是本发明的使用两种液晶配向控制电极的TFT阵列基板的平面图；图148是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图149是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图150是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图151是本发明的形成配向控制电极与配向控制用缝隙的TFT阵列基板的平面图；图152是本发明的将Cst(保持电容)形成电极连结于像素电极的TFT阵列基板的平面图；图153是本发明的在图38的IPS模式用3次光微影制程的第一次使用的半色调曝光用遮光罩的平面图；
图154是本发明的在图38的IPS模式用3次光微影制程的第二次使用的半色调曝光用遮光罩的平面图；图155是本发明的图77的IPS模式用半色调双重曝光制程的第二次的i)中使用的普通遮光罩的平面图；图156是本发明的图77的IPS模式用半色调双重曝光制程的第二次的ii)中使用的普通遮光罩的平面图；图157是本发明的图77的IPS模式用半色调双重曝光制程的第三次的i)中使用的普通遮光罩的平面图；图158是本发明的图77的IPS模式用半色调双重曝光制程的第三次的ii)中使用的普通遮光罩的平面图；图159是本发明的薄膜晶体管元件区域与栅极电极与源极电极的交叉区域的放大平面图；图160是本发明的薄膜晶体管元件区域与栅极电极与源极电极的交叉区域的放大平面图；图161是本发明的开设于图159的薄膜半导体层与像素电极区域的接触焊垫部的接触孔的放大平面图；图162是本发明的开设于图160的薄膜半导体层与像素电极区域的接触焊垫部的接触孔的放大平面图；图163是本发明的图159及图160的TFT阵列基板的剖面图；图164是本发明的图159及图160的TFT阵列基板的剖面图；图165是本发明的159图及图160的TFT阵列基板的剖面图；图166是本发明的图159及图160的TFT阵列基板的剖面图；
图167是本发明的MVA或TN模式液晶面板的栅极端子部与主要密封部的构造剖面图；图168是本发明的MVA或TN模式液晶面板的源极端子部与主要密封部的构造剖面图；图169是本发明的液晶面板的防静电用保护电路与主要密封部分的平面图；图170是本发明的MVA模式液晶面板的主要密封部的构造剖面图；图171是本发明的IPS模式液晶面板的主要密封部的构造剖面图；图172A至图172D是本发明的形成栅极电极、像素电极与共用电极用的半色调曝光制程流路说明图；图173是本发明的形成栅极电极、像素电极与共用电极用的半色调曝光制程流路说明图；图174是本发明的形成非结晶硅孤岛与接触孔用的半色调曝光制程流路说明图；图175是本发明的形成源极电极、漏极电极与配向方向控制电极用的普通曝光制程流路说明图；图176是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图177是本发明的使用半色调曝光法而形成像素电极的制程剖面图；图178是本发明的形成非结晶硅孤岛与接触孔用的半色调曝光制程流路说明图；图179是本发明的形成源极电极、漏极电极与配向方向控制电极用的普通曝光制程流路说明图；图180是本发明的形成非结晶硅孤岛与接触孔用的半色调曝光制程流路说明图；图181是本发明的形成源极电极、漏极电极与配向方向控制电极用的普通曝光制程流路说明图；
图182是本发明的使用半色调曝光法的薄膜晶体管元件的半导体层的孤岛化与形成接触孔的制程剖面图；图183是本发明的形成源极电极、漏极电极、端子电极、Cst(保持电容)形成电极或配向方向控制电极的制程剖面图；图184是本发明的使用半色调曝光法的薄膜晶体管元件的半导体层的孤岛化与形成接触孔的制程剖面图；图185是本发明的形成源极电极、漏极电极、端子电极、Cst(保持电容)形成电极或配向方向控制电极的制程剖面图；图186是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图187是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图188是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图189是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图190是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图191是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图192是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；
图193是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图194是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图195是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图196是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图197是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图198是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图199是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图200是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图201是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图202是本发明的对应于图200的滤色器基板的平面图；图203是本发明的对应于图201的滤色器基板的平面图；图204是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；
图205是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图206是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图207是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图208是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图209是本发明的对应于图206、图207及图208的滤色器基板的平面图；图210是本发明的对应于图200、图201、图204、图205、图206、图207、图208、图228、图229、图230、图231及图232的像素构造的等价电路图；图211是本发明的具有图200、图201、图204、图205、图206、图207、图208、图228、图229、图230、图231及图232的像素构造的液晶面板的驱动波形图；图212是本发明的具有图200、图201、图204、图205、图206、图207、图208、图228、图229、图230、图231及图232的像素构造的液晶面板的平面图；图213是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图214是本发明的对应于图194、图195、图217及图218的滤色器基板的平面图；图215是本发明的对应于图89、图196、图197及图219的滤色器基板的平面图；图216是本发明的将Cst形成电极连结于共用电极的TFT阵列基板的平面图；
图217是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图218是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图219是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图220是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图221是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图222是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图223是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图224是本发明的对应于图220、图221、图222及图223的滤色器基板的平面图；图225是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图226是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图227是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图228是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图229是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图230是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图231是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图232是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图233是本发明的将Cst(保持电容)形成电极连结于像素电极的TFT阵列基板的平面图；图234是本发明用作配向膜的Unidyne的结构式；图235是半色调曝光制程形成栅极电极的制程说明图；图236是半色调曝光制程形成栅极电极的制程说明图；图237是横电场方式液晶显示装置的正介电常数各向异性液晶分子的动作说明图；图238是横电场方式液晶显示装置的负介电常数各向异性液晶分子的动作说明图；图239是本发明的接触焊垫与漏极电极的接合剖面图；图240是本发明的将Cst形成电极连结于像素电极的TFT阵列基板的平面图；图241是本发明的将Cst形成电极连结于像素电极的TFT阵列基板的平面图；图242是本发明的将Cst形成电极连结于像素电极的TFT阵列基板的平面图；图243是本发明的使用液晶配向控制用缝隙、液晶配向控制电极与液晶配向控制凸块的MVA模式液晶显示面板的剖面图；
图244是本发明的使用液晶配向控制用缝隙与液晶配向控制电极的MVA模式液晶显示面板的剖面图；图245是先前的广视野角液晶显示器的部分剖面图；图246是先前的广视野角液晶显示器的部分剖面图；图247是显示对包含氮的铝膜的膜厚及电阻率的接触电阻的分布图；图248是本发明的使用半色调曝光法形成像素电极的制程剖面图；图249是本发明的使用半色调曝光用遮光罩的半色调曝光法与显像后的正光阻的剖面形状图；图250是本发明的使用普通遮光罩的半色调双重曝光法与显像后的正光阻的剖面形状图；图251是本发明的IPS模式TFT阵列基板的完成剖面图；图252是本发明的IPS模式TFT阵列基板的完成剖面图；图253是本发明的FFS模式液晶面板的完成剖面图；图254是本发明的在单位像素中具有2个各自独立的薄膜晶体管元件与2个独立的像素区域的TFT阵列基板的平面图；图255是本发明的在单位像素中具有2个各自独立的薄膜晶体管元件与2个独立的像素区域的TFT阵列基板的平面图；图256是本发明的在单位像素中具有2个各自独立的薄膜晶体管元件与2个独立的像素区域的TFT阵列基板的平面图；图257是本发明的具有图200、图201、图204、图205、图206、图207、图208、图228、图229、图230、图231及图232的像素构造的液晶面板的驱动波形图；
图258是本发明的具有图200、图201、图204、图205、图206、图207、图208、图228、图229、图230、图231及图232的像素构造的液晶面板的平面图；图259是本发明的对应于图260、图261及图262的像素构造的等价电路图；图260是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图261是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图262是本发明的由具有不同临限值电压特性的数个像素区域构成的TFT阵列基板的平面图；图263是本发明的与图148及图149的TFT阵列基板组合而使用的滤色器基板的平面图；图264是本发明的将Cst(保持电容)形成电极连结于梳齿状像素电极的IPS模式用TFT阵列基板的平面图；图265是本发明的在图38的IPS模式用3次光微影制程的第一次使用的半色调曝光用遮光罩的平面图；图266是本发明的在图38的IPS模式用3次光微影制程的第二次使用的半色调曝光用遮光罩的平面图；图267是本发明的图77的IPS模式用半色调双重曝光制程的第二次的i)中使用的普通遮光罩的平面图；图268是本发明的图77的IPS模式用半色调双重曝光制程的第二次的ii)中使用的普通遮光罩的平面图；
图269是本发明的图77的IPS模式用半色调双重曝光制程的第三次的i)中使用的普通遮光罩的平面图；图270是本发明的图77的IPS模式用半色调双重曝光制程的第三次的ii)中使用的普通遮光罩的平面图；图271是本发明的第三次光微影制程的制程流程图；图272是本发明的第三次光微影制程的制程流程图；图273是本发明的第三次光微影制程的制程流程图；图274是本发明的n+非结晶硅层与源极&漏极金属电极界面的剖面图；图275是本发明的TFT阵列基板的完成剖面图；图276是本发明的TFT阵列基板的完成剖面图；图277是本发明的使用2次半色调曝光法的4次遮光罩制程的制程说明图；图278是本发明的使用2次半色调曝光法的4次遮光罩制程的制程说明图；图279是本发明的使用2次半色调曝光法的4次遮光罩制程的制程说明图；图280是本发明的使用2次半色调双重曝光法的4次光微影制程的制程说明图；图281是本发明的使用2次半色调双重曝光法的4次光微影制程的制程说明图；图282是本发明的使用2次半色调双重曝光法的4次光微影制程的制程说明图；图283是本发明的使用2次DMD半色调曝光法的4次光微影制程的制程说明图；图284是本发明的使用2次DMD半色调曝光法的4次光微影制程的制程说明图。
【主要元件符号说明】1  半色调曝光而显像的正光阻的厚膜部分2  半色调曝光而显像的正光阻的薄膜部分3  铝合金(Al-C-Ni)、铜、铜合金或银合金
4   钛或锆5   TFT阵列侧玻璃基板6   氧电浆灰化后保留的正光阻7   刻蚀上层的铝合金或铜而保留的下层的钛薄膜8   加速的氮离子粒子9   刻蚀后保留的接触焊垫部(TFT与漏极电极的接合用)10  形成于表面的氮化铝或氮化铜11  透明度提高的氮化钛像素电极(氮离子掺杂处理后)12  栅极端子13  栅极电极(扫描线)14  共用电极15  像素电极部的接触孔形成区域16  栅极端子部的接触孔形成区域17  共用电极部的接触孔形成区域18  栅极绝缘膜(P-SiNx膜)19  未掺杂非结晶硅(i-a□Si)20  掺杂磷的非结晶硅(n+-a□Si)21  形成于像素电极的接触焊垫部的接触孔(电性连结漏极电极与像素电极用的接触孔)22  形成于栅极端子部的接触孔23  形成于共用电极部的接触孔24  普通曝光而显像的正光阻
25  障壁金属(钛或钼等高熔点金属)26  铝合金、铜合金或银合金27  漏极电极28  液晶配向控制电极或Cst(保持电容)形成电极29  源极电极(影像信号线)30  钝化膜(P-SiNx膜)31  液晶配向膜32  覆盖金属(钼等高熔点金属)33  以反应溅镀法所形成的透明氮化钛或透明氮化锆34  钼(Mo)接触焊垫35  透明像素电极36  钼(Mo)栅极电极37  钼(Mo)源极电极38  钼(Mo)漏极电极39  钼(Mo)液晶配向控制电极或Cst(保持电容)形成电极40  形成于栅极电极部的接触孔41  连结于栅极电极的Cst(保持电容)形成电极42  连结于共用电极的Cst(保持电容)形成电极43  像素电极44  驱动像素电极用的薄膜晶体管元件45  形成于像素电极的液晶配向控制用缝隙46  连结于共用电极的液晶配向控制用电极
47  像素电极接触焊垫(与漏极电极的接合用)48  滤色器基板的遮光膜(BM)49  滤色器层(R、G或B)50  形成于滤色器基板侧的液晶配向控制用凸块51  滤色器用玻璃基板52  CF基板侧的透明共用电极53  CF基板侧垂直液晶配向膜54  负的介电常数各向异性液晶55  TFT阵列基板侧垂直液晶配向膜56  形成于CF基板侧的透明共用电极的配向控制用缝隙57  CF基板侧平坦化膜58  源极信号电极屏蔽用共用电极59  液晶驱动用梳齿状共用电极60  液晶驱动用梳齿状像素电极61  主要密封部的球形间隔物62  主要密封63  表面氮化的铝合金、铜、铜合金或银合金64  静电屏蔽用透明导电膜(TiNx或ZrNx)65  包围显示像素区域的共用电极66  源极端子(影像信号线的端子)67  共用电极端子68  防静电用保护电路用薄膜晶体管元件
69  纯铝、铜或银70  钼71  半色调曝光制程使用的遮光罩的像素电极部分(半透过区域)72  半色调曝光用遮光罩的像素电极部的接触焊垫形成区域(与漏极电极的接合用)(完全UV光遮断区域)73  半色调曝光用遮光罩的栅极电极形成区域(完全UV光遮断区域)74  半色调曝光用遮光罩的共用电极形成区域(完全UV光遮断区域)75  半色调曝光用遮光罩的像素电极部分的接触孔形成区域(与漏极电极的接合用)(UV光透过区域)76  半色调曝光用遮光罩的薄膜晶体管元件形成区域(完全UV光遮断区域)77  半色调曝光用遮光罩的共用电极部分的接触孔形成区域(与配向控制电极的接合用)(UV光透过区域)78  半色调曝光用遮光罩的半透过区域79  半色调双重曝光法使用的形成于玻璃基板内部的对准标记80  脉冲激光光线81  聚光透镜系统82  半色调双重曝光用遮光罩的像素电极部的接触焊垫形成区域(与汲极电极的接合用)83  半色调双重曝光用遮光罩的栅极电极形成区域84  半色调双重曝光用遮光罩的共用电极形成区域85  半色调双重曝光用遮光罩的像素电极形成区域
86  半色调双重曝光用遮光罩的薄膜晶体管元件形成区域87  半色调双重曝光用遮光罩的像素电极部的接触孔形成区域(与漏极电极的接合用)88  半色调双重曝光用遮光罩的共用电极部分的接触孔形成区域(与配向控制电极的接合用)89  DMD无屏蔽直接描绘曝光用光学透镜系统90  测定玻璃基板起伏用的红色激光变位计91  移动去程与回程上的曝光位置的线性马达移动机构92  保持玻璃基板，具有对准调整功能的曝光用载台93  对准光学系统94  显微镜相机95  对应于DMD的1个反射镜的区域96  Betta状的像素电极区域(A区域)97  形成有缝隙的像素电极区域(B区域)98  铝合金(铝-钕)99  以反应溅镀法所形成的掺杂有氮原子的铝合金层100 形成于钝化膜上的配向控制电极(与共用电极同电位)101 以透明电极(ITO)形成的配向控制电极(与共用电极同电位)102 与栅极电极相同的金属(连结于透明像素电极)103 与源极电极、漏极电极相同的金属(连结于透明配向控制电极)104 液晶配向控制电极105 绝缘膜
106 以透明电极(ITO)形成的影像信号线107 连结于栅极电极的液晶配向控制电极108 于沉积的初期在界面部分掺杂氮的铝合金109 在下层的界面与表面掺杂有氮的接触焊垫部分的铝合金(与漏极电极的接合用)110 于沉积的初期在界面部分掺杂氮的铝合金(源极电极)111 于沉积的初期在界面部分掺杂氮的铝合金(漏极电极)112 遮光罩用石英玻璃113 连结于像素电极的Cst(保持电容)形成电极114 连结像素电极与Cst(保持电容)形成电极用的接触孔115 驱动配向控制电极用的薄膜晶体管元件116 连结于薄膜晶体管元件的配向控制电极117 可直接接合于掺杂有磷的非结晶硅(n+-a□Si)的金属(源极电极)118 可直接接合于掺杂有磷的非结晶硅(n+-a□Si)的金属(漏极电极)119 半色调曝光用遮光罩的像素电极部的接触焊垫形成区域(与Cst形成电极的接合用)120 半色调曝光用遮光罩的像素电极部的接触孔形成区域(与Cst形成电极的接合用)121 半色调双重曝光用遮光罩的像素电极部的接触焊垫形成区域(与Cst形成电极的接合用)122 半色调双重曝光用遮光罩的像素电极部的接触孔形成区域(与Cst形成电极的接合用)
123 半色调曝光制程使用的遮光罩的共用电极部分(半透过区域)124 半色调曝光制程使用的遮光罩的屏蔽电极部分(半透过区域)125 半色调曝光用遮光罩的像素电极部的接触焊垫形成区域(与Cst形成电极的接合用)126 半色调曝光用遮光罩的像素电极部的接触孔形成区域(与Cst形成电极的接合用)127 半色调双重曝光用遮光罩的像素电极部的接触焊垫形成区域(与Cst形成电极的接合用)128 半色调双重曝光用遮光罩的屏蔽电极形成区域129 半色调双重曝光用遮光罩的像素电极部的接触孔形成区域(与漏极电极的接合用)130 半色调双重曝光用遮光罩的像素电极部的接触孔形成区域(与Cst形成电极的接合用)131 薄膜半导体层132 与Cst(保持电容)形成电极接合用的接触焊垫部133 配向膜134 电性连接TFT阵列基板的共用电极与CF基板的共用电极的银糊料(Paste)135 虚拟端子136 半色调曝光用遮光罩的端子部分的接触孔形成区域137 表面掺杂氮离子的像素电极的接触焊垫138 表面掺杂氮离子的栅极电极
139 表面掺杂氮离子的共用电极140 紫外线141 半色调曝光用正光阻142 耐氧电浆灰化障壁金属143 电性连结像素电极与像素电极用的接触孔144 共用电极(A)145 共用电极(B)146 滤色器共用电极连接用引出端子147 共用电极(A)引出端子148 共用电极(B)引出端子149 静电保护电路形成用接触孔150 共用电极端子部的接触孔形成区域151 源极电极端子部的接触孔形成区域152 滤色器共用电极连接用引出端子部的接触孔形成区域153 电性连结分断的2个像素电极的Cst(保持电容)形成电极154 弯曲成90度的像素电极155 使用喷墨涂布法而定点配置的球形间隔物156 氧电浆中的电力线157 正的介电常数各向异性液晶分子的配向方向158 负的介电常数各向异性液晶分子的配向方向159 正的介电常数各向异性液晶分子160 负的介电常数各向异性液晶分子
161 子像素(A)的像素电极162 子像素(B)的像素电极163 子像素(A)的弯曲成90度的像素电极164 子像素(B)的弯曲成90度的像素电极165 半色调曝光用遮光罩的完全UV光遮断区域166 半色调多重曝光用遮光罩的完全UV光遮断区域167 完全曝光区域的UV光168 透过半色调曝光遮光罩区域的UV光169 不完全曝光区域的UV光170 连接于子像素(A)的像素电极的接触焊垫的漏极电极171 连接于子像素(B)的像素电极的接触焊垫的漏极电极172 子像素(A)用的栅极电极173 子像素(B)用的栅极电极174 子像素(A)的像素电极驱动用薄膜晶体管元件175 子像素(B)的像素电极驱动用薄膜晶体管元件176 防静电用保护电路177 半色调双重曝光用遮光罩的梳齿状弯曲共用电极形成区域178 侧壁掺杂氮的i-a-硅半导体层179 表面掺杂氮的n+-a-硅半导体层180 含有1～7atm％的镍的铝合金(源极电极)181 含有1～7atm％的镍的铝合金(漏极电极)

(实施例1)图1、图2、图3、图4及图5是本发明实施例1的主动矩阵TFT基板的制程的剖面说明图。图1是在玻璃基板上形成5～25nm程度的钛薄膜或锆薄膜后，以200～800nm程度形成铝合金(铝-碳-镍或铝-钕-镍)、铜或铜合金(铜-镍或铜-铬)或银合金等，而后如图249及图250所示，在基板全面涂布正光阻后，使用半色调曝光法进行曝光后，予以显像，制作如图1的1)所示形状的正光阻图案。图1的2)是利用该图案同时刻蚀下层的金属薄膜与上层的金属层，而加工成相同形状。其次，以氧电浆灰化处理，将薄的正光阻区域完全予以灰化，露出上层的金属层。其次，仅选择性刻蚀露出的上层金属层，剥离保留于接触焊垫部的正光阻，而加工成图1之5)所示的形状。其次，如图2所示，在基板全面，使用离子淋浴掺杂法植入氮离子，使接触焊垫部的金属表面与露出的下层金属薄膜变成金属氮化物。以上的制程分类成图46的(Ia)型制程。形成于接触焊垫表面的铝氮化物层，可提高接触焊垫表面的耐氧化功能，防止发生接触不良。在图247的空心圆的范围，可获得良好的接触。下层的钛薄膜或锆薄膜藉由掺杂氮离子，而成为氮化物，如图10所示，可获得良好的可视光透过率，并如图11所示，即使氮化钛薄膜为5nm，仍可获得30KΩ以下的表面电阻值，作为主动矩阵基板的像素电极，可获得充分的表面电阻值。以图1及图2的制程，同时形成栅极电极及共用电极。
图3是本发明实施例1的同时以1个光微影制程进行薄膜半导体层的元件分离与接触孔的制程的剖面说明图。如图47所示，使用电浆CVD法连续形成栅极绝缘膜(P-SiNx)、未掺杂薄膜半导体层与欧姆接触用的掺杂杂质的薄膜半导体层的三层后，如图249及图250所示，在基板全面涂布正光阻后，使用半色调曝光法进行曝光，予以显像，而制作图3的1)所示形状的正光阻图案。为了在形成于像素电极区域的接触焊垫部与栅极电极端子部或共用电极部的Cst电极的接合部上形成接触孔，而消除正光阻。由于在形成薄膜晶体管元件的区域，完全不进行UV曝光，因此，保留最厚的正光阻。其以外的区域成为半色调曝光区域，于显像后保留薄的正光阻。如图3的2)所示，藉由干式刻蚀而开设接触孔后，藉由氧电浆处理灰化除去半色调曝光区域的薄的正光阻，仅在薄膜晶体管元件形成区域中保留正光阻。其次干式刻蚀除去露出的薄膜半导体层后，剥离正光阻为图3的3)。
图4是本发明实施例1的形成源极电极、漏极电极与Cst(保持电容)形成电极的光微影制程的剖面说明图。图175是该制程的说明图。其是使用普通遮光罩的光微影制程。以该制程而形成于薄膜晶体管元件的漏极电极与像素区域内的接触焊垫，通过接触孔而电性连接。Cst(保持电容)形成电极亦通过形成于共用电极的接触孔而与共用电极电性连接。在本制程中，如图36及图169所示，在有效显示区域的周边形成静电保护电路。图4中，源极电极与漏极电极如图175所示，成为使用障壁金属层的两层金属构造，不过，可直接接合于掺杂杂质的欧姆接触半导体层情况下，可以图48所示的单层金属构造，而使用形成源极电极及漏极电极的制程。直接接合于掺杂杂质的欧姆接触半导体层时，于基板温度高时，即使是容易相互扩散的金属，如图179所示，在欧姆接触半导体层的表面，以溅镀法沉积铝合金时，藉由在氩气中混入氮气等氮化性气体，而在成膜初期的界面区域形成掺杂氮的铝合金膜，可制作图123所示的构造。如此，藉由使用在界面掺杂氮的铝合金，可防止相互扩散，即使为单层金属构造，仍可制作大型液晶面板。图120及图121是使用铝合金的单层构造的TFT阵列基板的剖面图。源极电极与漏极电极使用纯铝情况下，如图181所示，由于可防止发生铝的Hirox，获得良好的欧姆接触，因此可采用自上下，以障壁金属夹着铝的三层金属构造。
图5是以使用屏蔽沉积法的P-CVD装置将本发明的实施例1的主动矩阵TFT基板的钝化膜形成于除了外部电极连接端子部区域以外的区域的剖面图。如图5的2)、图32、图33、图34、图35、图36、图37、图167、图168、图169、图170及图171所示，钝化膜的成膜区域比配向膜的成膜区域，大出主要密封涂布区域程度。本发明藉由使用屏蔽沉积法，可省略1次形成端子部的接触孔的光微影制程。
将制造实施例1的主动矩阵基板的制程，按照曝光方法的种类而分类，为图38、图39、图40；图77、图78、图79；及图82、图83、图103、图104。藉由使用本发明的制程，进行3次光微影制程，可制造主动矩阵基板。
与本发明类似制程的先前例，如图84、图85及图86所示，是在透明像素电极中使用ITO或IZO等铟系的氧化物透明导体。使用图84的制程情况下，在下层使用铟系透明导电膜，而在上层使用铝合金时，产生局部电池反应，透明导电膜还原而变黑。同样地，即使是图86的制程，源极电极与漏极电极中使用铝合金时，仍会产生局部电池反应，因此无法避免透明导电膜变黑。
使用先前例的图84及图86的制程的情况下，目前上层金属仅可使用钼或铬。钼或铬的金属的相对电阻值大，大型的液晶TV用面板上无法使用先前的图84及图86的制程。以图84及图86的制程，上层金属使用铝合金情况下，若透明导电膜使用氮化钛或氮化锆，虽不发生局部电池反应，但是，以图85的2)的制程干式刻蚀栅极绝缘膜时，氮化钛或氮化锆亦同时被干式刻蚀。此因，用作栅极绝缘膜的P-SiNx膜与氮化钛或氮化锆中，不存在选择比高的干式刻蚀气体。本发明为了实现大型液晶TV面板，且为了抑制采用相对电阻小的铝合金而发生的局部电池反应，像素电极使用钛或锆的薄膜(5～25nm的膜厚)。再者，为了取得漏极电极与像素电极的接触，在栅极绝缘膜上干式刻蚀而开设接触孔时，为了增大干式刻蚀的选择比，而在开设接触孔的像素电极的部分设置铝合金的接触焊垫。铝合金的接触焊垫表面开设接触孔后，藉由氧电浆处理而除去半色调曝光而保留的薄的正光阻时，由于曝露于氧电浆中，因此需要不易被氧化。因而，本发明如图2所示，是进行氮离子淋浴掺杂处理。如图247所示，在空心圆的范围内时，可实现良好的接触。像素电极采用钛薄膜情况下，藉由氮离子淋浴掺杂处理，而形成氮化钛薄膜，可视光的透过率如图10所示地提高。像素电极的表面电阻值如图11所示地存在5nm以上的膜厚时，可获得30KΩ以下的表面电阻值，因此无问题。
(实施例2)图248是使用本发明实施例2的半色调曝光法，形成像素电极的制程的剖面说明图。于实施例1的情况下，如图1的2)所示，是将两层金属膜刻蚀而加工成同一图案。本发明的实施例2则如图248的2)所示，首先，仅选择性刻蚀上层的金属膜后，如图248的3)所示，进行氧电浆灰化处理而除去半色调曝光而保留的薄的正光阻的区域后，利用上层的金属图案作为屏蔽，而干式刻蚀下层的金属薄膜予以图案化。其次，选择性刻蚀露出的上层金属后，进行氮离子淋浴掺杂处理，在接触焊垫部的上层金属表面掺杂氮原子，使其具耐氧化功能，同时藉由使下层的金属薄膜像素电极变成金属氮化物，而大幅改善可光透过率。
本发明实施例2的图248的制程，是分类成图46B的(Ib)型制程，该制程的优点如图236的2)所示，在于氧电浆灰化处理制程中，正光阻的图案宽变形小。实施例1的情况下，是分类成图46的(Ia)型制程，而如图235的2)所示，氧电浆灰化处理制程中，正光阻的图案宽变化大。
(实施例3)图42是使用本发明实施例3的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图46的(IIa)型制程。其是使用不发生Hirox的铝系合金(铝-碳-镍或铝-钕-镍)、纯铜、铜合金(铜-钼或铜-铬)或银合金(银-铜或银-钯)作为上层金属。液晶TV用的超大型TFT阵列基板的栅极电极及共用电极使用上述3个系统的金属。本发明的下层透明导电电极是使用氮化钛或氮化锆，其理由为：上述两种氮化物材料与铝系合金不产生局部电池反应(Galvanic反应)。再者，湿式刻蚀与干式刻蚀均具有大的刻蚀选择性亦很重要。为了防止上层金属材料的表面经氧电浆灰化处理而氧化，本发明进行氮离子淋浴掺杂处理，而在接触焊垫表面掺杂氮原子，藉此可获得良好的接触。
(实施例4)图44是使用本发明实施例4的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。实施例3的情况如图42的2)所示，是将两层电极材料刻蚀加工成同一图案。本发明则如图44的2)所示，首先选择性刻蚀上层的铝系合金(铝-碳-镍或铝-钕-镍)、纯铜、铜合金(铜-钼或铜-铬)或银合金(银-铜或银-钯)后，如图44的3)所示，进行半色调曝光，实施氧电浆灰化处理而除去保留薄的正光阻的区域后，利用上层的金属图案作为屏蔽，干式刻蚀加工下层的氮化钛或氮化锆等氮化物透明导电材料予以图案化。其次，选择性刻蚀露出的上层金属后，进行氮离子淋浴掺杂处理，而在接触焊垫部的上层金属表面掺杂氮原子，使其具备耐氧化功能。
本发明实施例4的图4的制程是分类成图46的(IIb)型制程，该制程的优点如图236的2)所示，于氧电浆灰化处理制程中，正光阻的图案宽变化比实施例3者小。
(实施例5)图176是使用本发明实施例5的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图172的(IVa)型制程。三层构造的电极，其下层金属使用钛或锆，中间金属使用纯铝、纯铜、纯银等，上层金属使用钼。由于本发明的三层构造是使用纯铝、纯铜或纯银等，因此可使超大型液晶TV用的TFT阵列基板的栅极电极及共用电极的电阻最低。由于本发明无需使用合金系的金属标的，因此可抑制金属标的的价格，并可抑制溅镀成膜时的异常放电，因此可大幅提高良率。形成像素电极的下层金属的钛或锆的膜厚只需为5～25nm，中间金属的厚度为200～600nm程度，上层金属为30～60nm即可。本发明于金属组合时不发生局部电池反应(Galvanic反应)，由于上层金属使用钼，因此即使曝露于氧电浆中，不致发生接触不良。如图176的5)所示，藉由进行氮离子淋浴掺杂处理，钛变成氮化钛，可视光透过率大幅提高。5nm以上的氮化钛膜厚时，表面电阻值亦成为30KΩ以下的表面电阻值，而不致发生问题。
(实施例6)图43是使用本发明实施例6的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。实施例5的情况下，如图176的2)所示，是将三层的金属刻蚀加工成同一图案。本发明则如图43的2)所示，首先，同时刻蚀上层的钼与中间层的纯铝、纯铜或纯银后，如图43的3)所示，进行半色调曝光，实施氧电浆灰化处理而除去保留薄的正光阻区域后，利用上层与中间层的金属图案作为光罩，以干式刻蚀进行下层的钛或锆加工予以图案化。图43的4)中，上层露出的钼经干式刻蚀而减少膜厚，不过，亦可完全干式刻蚀上层露出的钼。其次，如图43的5)所示，剥离保留的正光阻后，全面进行氮离子淋浴掺杂处理，藉由将下层的钛或锆变成氮化物，可获得良好的可视光透过率。
本发明实施例6的图43的制程，是分类成图172的(IVb)型制程，该制程的优点如图236的2)所示，是在氧电浆灰化处理制程中的正光阻图案宽度变化比实施例5小。
(实施例7)图177是使用本发明实施例7的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图173的(Va)型制程。三层构造的电极，其下层透明电极材料使用氮化钛或氮化锆等的金属氮化物透明电极材料，中间层金属使用纯铝、纯铜、纯银等，上层金属使用钼。
三层构造情况下，即使使用纯铝，仍可防止发生Hirox，即使使用纯铜，对基板的接合力不致降低，即使使用纯银，仍可防止银向基板扩散，因此，可扩大金属材料的选择自由度。
可利用纯金属时，溅镀标的的质量不致变动，可重现性佳地成膜，且可显著降低溅镀成膜时异常放电的发生，而可提高良率。如图10及图11所示，下层的金属氮化物透明电极材料为氮化钛情况下，有5nm以上的膜厚，即可获得充分的表面电阻值与可视光透过率。形成氮化钛薄膜时，可采用：溅镀标的使用氮化钛，在氩气中少量(1～5％程度)混入氮化性气体，而以溅镀法成膜的方法；及溅镀标的使用钛，在氩气中混入10～30％程度的氮化性气体，而以反应溅镀法成膜的方法。氮化性气体使用氮(N2)、氨(NH3)、联氨、腙等。本发明的实施例7如图177的5)所示，由于接触焊垫表面存在钼，因此中间层金属的表面氧化仅发生于侧壁部分，不致产生与漏极电极接触不良的问题，因此无需进行氮离子淋浴掺杂处理。
图9是使用本发明图177的制程而制作的TFT阵列基板的剖面图。图9中，接触孔部分的钼被干式刻蚀而变薄，不过，即使完全干式刻蚀接触孔部分的钼，如图239所示，仍可连接钼的侧壁与漏极电极，因此不致发生接触不良。
(实施例8)图45是使用本发明实施例8的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。实施例7的情况，如图177的2)所示，是将三层金属氮化物与金属刻蚀加工成同一图案。本发明如图45的2)所示，首先，同时刻蚀上层的钼与中间层的纯铝、纯铜或纯银后，如图45的3)所示，进行半色调曝光，实施氧电浆灰化处理除去保留薄的正光阻的区域后，利用上层与中间层的金属图案作为屏蔽，以干式刻蚀进行下层的金属氮化物加工而予以图案化。图45的4)中，藉由干式刻蚀上层露出的钼而膜厚减少，但是亦可完全干式刻蚀上层露出的钼。本发明的实施例8如图45的5)所示，由于接触焊垫的表面存在钼，因此，中间层金属的表面氧化仅在侧壁部分发生，不致发生与漏极电极接触不良的问题，因此无需进行氮离子淋浴掺杂处理。
本发明实施例8的图45的制程是分类成图173的(Vb)型制程，该制程的优点如图236的2)所示，在于：氧电浆灰化处理制程中，正光阻的图案宽变化比实施例7小。即使使用本发明，仍与实施例7同样地，可制作具有图9的剖面构造的TFT阵列基板。图9中，接触孔部分的钼被干式刻蚀而变薄，但是即使完全干式刻蚀接触孔部分的钼，仍不致发生接触不良。此因，如图239所示，可连接钼的侧壁与漏极电极。
(实施例9)图106是使用本发明实施例9的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图46的(Ia)型制程者。其是与实施例1大致相同的制程，不过不同之处为：在形成上层金属膜时，是在溅镀用的惰性气体中混入数％程度的氮化性气体，而在下层金属与上层金属的界面区域掺杂氮原子。藉由在界面以数nm的厚度掺杂氮，可减低界面区域的刻蚀率，可将上层金属图案加工成正锥状。一般而言，堆栈不同种类的金属时，接合界面区域中各个金属相互扩散，而有刻蚀率变大的趋势。若不将接合界面区域抑制在较小的刻蚀率，则图案变成倒锥状。加工成倒锥状的栅极电极或共用电极容易与源极电极或漏极电极短路，导致击穿电压显著降低，良率差而无法量产。藉由在接合界面掺杂氮原子，可轻易地控制较小的刻蚀率，并可加工成最佳的正锥状。由于下层金属使用钛或锆，因此可提高可视光透过率，虽是在图案化完成后，进行氮离子淋浴掺杂处理，但是，同时接触焊垫的表面亦可进行氮化处理，而具备耐氧化功能。
(实施例10)图112是使用本发明实施例10的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图46的(Ib)型制程者。其是与实施例2大致相同的制程，不过不同之处为：在形成上层金属膜时，是在溅镀用的惰性气体中混入数％程度的氮化性气体，而在下层金属与上层金属的界面区域掺杂氮原子。藉由在界面以数nm的厚度掺杂氮，可减低界面区域的刻蚀率，如图112的2)所示，仅选择性刻蚀上层金属时，可加工成正锥状。由于下层金属使用钛或锆，因此可提高可视光透过率，虽是在图案化完成后，进行氮离子淋浴掺杂处理，但是，同时接触焊垫的表面亦可进行氮化处理，而具备耐氧化功能。与实施例9比较，实施例10的优点如图236的2)所示，是氧电浆灰化处理制程中，正光阻的图案宽变化小。
(实施例11)图114是使用本发明实施例11的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图46的(IIa)型制程者。其是与实施例3大致相同的制程，不过不同之处为：在形成上层金属膜时，是在溅镀用的惰性气体中混入数％程度的氮化性气体，而在下层的金属氮化物透明导体与上层金属的界面区域掺杂氮原子。藉由在界面以数nm的厚度掺杂氮，可减低界面区域的刻蚀率，可将上层金属图案加工成正锥状。藉由栅极电极或共用电极加工成正锥状，不易与源极电极或漏极电极发生短路，可使击穿电压提高，而可提高良率。藉由在接合界面掺杂氮原子，可轻易地控制较小的刻蚀率，而可加工成最佳的正堆状。藉由在图案化完成后，进行氮离子淋浴掺杂处理，而将接触焊垫的表面予以氮化处理，可使其具备耐氧化功能。
(实施例12)图113是使用本发明实施例12的半色调曝光法，形成像素电极与接触焊垫的制程的剖面图。本发明是分类成图46的(IIb)型制程者。其是与实施例4大致相同的制程，不过不同之处为：在形成上层金属膜时，是在溅镀用的惰性气体中混入数％程度的氮化性气体，而在下层的金属氮化物透明导体与上层金属的界面区域掺杂氮原子。藉由在界面以数nm的厚度掺杂氮，可减低界面区域的刻蚀率，如图113的2)所示，可于仅选择性刻蚀上层金属时，加工成正锥状。藉由在图案化完成后，进行氮离子淋浴掺杂处理，而将接触焊垫的表面予以氮化处理，可使其具备耐氧化功能。与实施例11比较，实施例12的优点如图236的2)所示，是氧电浆灰化处理制程中，正光阻的图案宽变化小。
实施例3、实施例4、实施例11及实施例12中，于形成上层的铝合金膜时，藉由在成膜的最后，于惰性气体中混入氮化性气体进行溅镀，而在铝合金中掺杂氮原子，可使成膜表面具备耐氧化功能。但是，使用该步骤时，如图105所示，掺杂氮原子的表面区域的刻蚀率变小，而加工成倒锥状。加工成倒锥状的栅极电极或共用电极容易与源极电极或漏极电极短路，击穿电压显著降低，良率差而无法量产。为了解决该问题，本发明的实施例3、4、11、12是在正锥状加工完成后，进行氮离子淋浴掺杂处理，使上层的铝合金表面具备耐氧化功能。
(实施例13)图7是具有使用本发明的实施例13的半色调曝光法而制作的接触焊垫的像素电极的剖面图。本发明使用被分类成图172的(IIIa)型制程或(IIIb)型制程的制程，或是被分类成图46的(IIa)型制程或(IIb)型制程的制程。接触焊垫使用钼。栅极电极或共用电极亦使用钼金属，由于有电阻的问题，而无法使用于液晶TV用的大型液晶面板上，不过可充分使用于15时程度的PC屏幕用。即使ITO或IZO等的铟系氧化物透明导体与钼堆栈而实施湿式刻蚀，不发生局部电池反应(Galvanic反应)，并可进行选择性刻蚀，因此可进行稳定的量产。图8是使用本发明而制作的TFT基板的剖面图。如图7及图8所示，由于像素电极的区域存在钼的接触焊垫，因此不发生漏极电极与接触焊垫的接触不良。即使透明像素电极材料使用氮化钛或氮化锆，由于存在厚膜厚的钼的接触焊垫，因此，即使形成接触孔，不致发生穿透的不良。
(实施例14)图178、图182A至182D及图183是本发明实施例14的制程说明图与制程剖面图。
实施例1的情况，是以图38、图39、图40、图77、图78、图79、图82、图83等的3次光微影制程中的第二次光微影制程，进行硅半导体元件分离与在像素电极内的接触焊垫上形成接触孔，不过实施例1如图47所示，是藉由干式刻蚀完全地开设接触孔。完全开设接触孔时，接触焊垫部的金属表面露出，因此，在其次的制程，以氧电浆灰化除去薄的正光阻保留的区域时，接触焊垫部露出的金属表面亦同时且长时间曝露于氧电浆中。铝合金等容易被氧化，为藉由氧化而形成于表面的金属氧化物的电阻提高的金属情况下，在图47的制程中，容易发生接触不良。由铝合金组成的接触焊垫时，为了提高耐氧化特性，而进行氮离子淋浴掺杂处理，在铝合金接触焊垫的表面掺杂氮原子。但是，上述的方法并非对全部的铝合金均有效，有时因氧电浆灰化处理的条件，而发生接触不良。本发明如图178的制程所示，并非完全干式刻蚀接触孔部，而是藉由少许保留栅极绝缘膜(P-SiNx)，来防止接触焊垫的表面经氧电浆灰化处理而被氧化。如图183的1)所示，保留于接触焊垫部上层的栅极绝缘膜(P-SiNx)，于干式刻蚀形成于栅极绝缘膜上的未掺杂半导体层与掺杂杂质而取得欧姆接触用的半导体层的同时，被干式刻蚀而除去。此时的干式刻蚀方法如图182的4)所示，可使用首先使用露出的半导体层与露出的接触孔部的栅极绝缘膜的刻蚀率几乎无差异的氟系气体，在基板的全部区域完全干式刻蚀接触孔部的栅极绝缘膜后，将干式刻蚀气体切换成混合氟系气体与氯系气体的选择性高的气体，而仅刻蚀半导体层的两个步骤干式刻蚀法。藉由上述的干式刻蚀法而获得图138的1)。
液晶TV用的主动矩阵TFT基板，由于背光的光量非常大，因此如图4的2)所示，薄膜半导体层自栅极电极挤出情况下，薄膜晶体管元件藉由光而断开时的漏电流容易骤增。抑制该现象的方法，如图183的1)所示，是藉由设计成避免自栅极电极挤出薄膜半导体层，虽可获得大的效果，但是若不预先将薄膜半导体层的侧壁予以绝缘物化，则薄膜半导体层、源极电极与漏极电极成为肖特基接合状态，即使薄膜晶体管元件断开，漏电流并未减少。本发明如图183的2)所示，是藉由自左右的倾斜方向掺杂氮离子，而在薄膜半导体层的侧壁形成氮化硅层。亦可使用氮化性的气体，而使薄膜半导体层的侧壁电浆氮化。藉由上述侧壁氮化处理，可减少漏电流，而可实现高亮度的液晶TV。
(实施例15)
图180、图184及图185是本发明实施例15的制程说明图与制程剖面图。
本发明形成栅极绝缘膜、未掺杂半导体层、为了取得欧姆接触而掺杂杂质的半导体层及覆盖金属层的上述四层的膜的部分与实施例14不同。图174亦形成四层膜，但是，由于图174是藉由完全干式刻蚀而开设接触孔，因此表面容易被氧化，为铝合金的接触焊垫情况下，藉由氧电浆灰化处理而在表面形成绝缘物的氧化铝，容易造成接触不良。图180与图178同样地，其特征是不完全开设接触孔，而在接触焊垫上保留5～200nm程度的栅极绝缘膜。
实施例14如图183的2)所示，是在剥离正光阻之前，进行氮离子淋浴掺杂处理，将薄膜半导体层的侧壁予以氮化处理，因此剥离正光阻很困难，但是，本发明如图185的2)所示，由于剥离正光阻后，可进行氮离子淋浴掺杂处理，因此不受正光阻残渣的困扰。由于覆盖金属使用钛、锆或钼，因此，即使金属氮化物形成于表面，仍不致发生源极电极与漏极电极的接合不良。
(实施例16)图37、图36及图169是本发明实施例16的全体平面图及主要密封周边部的放大平面图。在TFT基板的钝化P-SiNx膜的内侧，有形成液晶胞的主要密封涂布区域，并在主要密封的内侧形成有配向膜。本发明的防静电用保护电路亦设置于主要密封的内侧，不过，并非必须设置于主要密封的内侧，除了主要密封区域，只要是主要密封的外侧，且被钝化膜完全覆盖的区域均可设置。
图32、图33、图34、图35、图167及图168是图36的主要密封部分与端子部的放大剖面图。图170及图171是图169的主要密封部分与虚拟端子部的放大剖面图。使液晶胞的胞隙在显示区域全部成为均一的值，而将主要密封的涂布区域形成相同薄膜迭层构造。图34及图35在IPS模式用的滤色器基板上，使用氮化钛或氮化锆作为静电屏蔽的透明导电膜。以溅镀法形成钛或锆的薄膜(5～20nm程度)后，使用氮离子淋浴掺杂法，亦可使用变成金属氮化物，而提高透明度的方法与反应溅镀法，而直接形成金属氮化物膜。
如图37所示，在局部区域形成钝化P-SiNx膜的方法，是使用屏蔽沉积法。图49及图51是MVA模式的液晶胞制程的制程流路说明图。如图49所示，使用P-CVD法形成钝化膜与垂直配向膜时，可藉由使用图59所示的多处理室型的装置，保持真空而连续成膜。以P-CVD法形成配向膜时，如图49所示，无需溶剂的干燥、藉由加热处理予以硬化及热硬化后的洗净处理，可实现制程缩短。藉由P-CVD法形成配向膜时，由于不发生针孔及成膜不均一造成的显示不均一，且原料气体的材料成本低廉，因此可实现良率大幅提高与成本降低。垂直配向膜形成用的原料气体，是使用图60及图61所示化学结构式的化合物。垂直配向膜形成用的涂布型材料，可使用形成图234的构造的高分子化合物。
图50及图52是IPS模式、FFS模式及TN模式的液晶胞制程的制程流路说明图。如图50所示，将钝化膜、配向膜与配向处理，以图58所示的真空处理装置，保持真空而连续进行成膜与配向处理，可大幅简化制程。本发明使用不易产生配向不均一，且几乎不需维修的离子配向处理法。先前使用滤清布的摩擦处理，需要频繁地更换滤清布，IPS模式及FFS模式非常不易完全防止摩擦不均一的发生，而无法持续维持高良率，但是离子配向处理是以1个月进行1次离子源的长丝(Filament)更换的程度实施维修，几乎不停止生产线，而可提高生产线的运转率。离子配向处理即使采用先前的摩擦处理法无法发现配向功能的材料，仍可轻易发现配向功能。使用图62、图63、图64A至64G、图65及图66的高分子化合物，可兼用滤色器基板及TFT基板的平坦化膜与液晶分子的配向膜的功能。再者，即使是弱锚环能(Anchor ring energy)的配向膜，使用可维持良好配向特性的液晶分子时，藉由在钝化P-SiNx的表面实施离子配向处理，可获得非常良好的配向特性。此时，可兼用TFT基板的钝化膜与配向膜，而可实现大幅缩短制程。
(实施例17)图41是本发明实施例17的IPS模式或FFS模式用滤色器基板的制程流路的剖面说明图。防静电用的导电材料的背面涂布时，是以溅镀法形成钛或锆的薄膜(5～20nm的膜厚)后，使用氮离子淋浴掺杂法，进行透明氮化处理。氮离子的加速电压按照膜厚，只需在1KeV～20KeV的范围作调整即可。亦可以反应溅镀法，而以5～20nm的膜厚形成氮化钛或氮化锆膜。与材料成本高的ITO比较，可使用廉价的钛或锆，且亦可提高耐腐蚀性。本发明的滤色器的BM(遮光膜)，使用图80中的DMD无屏蔽直接描绘曝光装置进行曝光，而不使用昂贵的大型遮光罩。使用DMD无屏蔽直接描绘曝光装置时，即使与TFT阵列基板的绝对尺寸不对准时，仍可计测尺寸偏差量，修正DMD无屏蔽直接描绘曝光装置的CAD数据，而直接将无尺寸偏差的BM予以曝光。
图41的4)是以喷墨涂布法形成R、G、B的滤色器层，不过，亦可使用凹版平版印刷法。图41的3)中，使用将BM予以曝光时使用的DMD无屏蔽直接描绘曝光法时，除了直线状的滤色器层之外，以像素单位弯曲的IPS模式的滤色器层，亦可不使用遮光罩而进行曝光。图41的6)中，使用喷墨涂布法，将使液晶胞的间隙精密地予以均一化用的球形间隔物定点配置于BM上。即使使用凹版平版印刷法，仍可定点配置球形间隔物。为了防止动画显示时，因残影现象造成解像度恶化，必须使液晶面板高速响应。解决该问题最有效的对策为减低液晶的黏度，并缩小液晶胞隙。将液晶胞隙形成3μm以下时，使用先前的光微影术而形成的光间隔物，于应力施加于间隔物上时而弹性变形的变形量小，形成液晶胞的ODF制程中，容易发生气泡造成不良。采用球形间隔物情况下，由于弹性变形量为光间隔物的2倍以上，因此发生气泡的问题骤减。
如图41的6)所示，本发明的配向膜使用电浆聚合配向膜情况下，于球形间隔物定点配置完成后，是在真空处理室内形成电浆聚合配向膜。IPS模式及FFS模式的电浆聚合配向膜是使用DLC(类似钻石碳)。DLC于使用先前的滤清布的摩擦处理时，未发现良好的配向功能，但是使用离子配向处理时则可发现充分的配向功能。藉由保持真空而连续进行电浆聚合配向膜形成与离子配向处理，可谋求缩短制程。使用离子配向处理情况下，不需要先前摩擦处理后进行的基板洗净、干燥与脱气处理，因此可大幅缩小洁净室的空间，而可降低营运成本。
(实施例18)图128是本发明实施例18的MVA模式用滤色器基板的制程流路的剖面说明图。与实施例17同样地，BM(遮光膜)是使用图中的DMD无屏蔽直接描绘曝光装置进行曝光。使用该曝光装置时，基板的标题亦可同时曝光而形成，即使改变生产种类，亦无需实施遮光罩的更换作业等，因此即使进行少量多种类生产，装置的运转率不致降低。再者，MVA模式的滤色器基板比横电场模式(IPS及FFS)，额外需要配向控制用凸块或配向控制用缝隙，因而进行与TFT基板的绝对尺寸对准用的作业量增大，因此，进行遮光罩的设计变更时，将花费更多的成本。采用本发明使用的DMD无屏蔽直接描绘曝光法时，只需修正CAD数据即可对应于设计变更，因此可实现成本大幅降低与修正作业时间缩短。
图128的2)是使用喷墨涂布法或多配料机涂布法，而形成滤色器层，不过，亦可使用凹版平版印刷法。由于以像素单位弯曲成90度的MVA模式的滤色器层无法以上数三种方法形成，因此是使用BM(遮光膜)形成时使用的DMD无屏蔽直接描绘曝光装置来形成。再者，图128的4)，是使用DMD无屏蔽直接描绘曝光装置形成配向控制用凸块。配向控制用缝隙亦同样地，可使用DMD无屏蔽直接描绘曝光装置而形成。MVA模式用的滤色器基板，即使将滤色器层形成直线状，配向控制用凸块或配向控制用缝隙必须设计成在单位像素内部弯曲成90度的形状，因此不采用光微影技术即无法生产。
图128的5)与实施例17同样地，是使用喷墨涂布法定点配置球形间隔物，不过，亦可使用凹版平版印刷法定点配置。球形间隔物的定点配置完成后，使用电浆聚合法形成垂直配向膜。如图37所示，电浆聚合配向膜必须仅形成于主要密封内侧的区域。即使不将基板加热，而保持室温下形成电浆聚合配向膜，仍可发现充分的配向功能，因此滤色器的颜料选择自由度大幅扩大，可使用透过率高，且色纯度优异的滤色器光阻。由于电浆聚合配向膜不易发生针孔及显示不均一，因此适合大型液晶TV。
(实施例19)图129及图130是本发明实施例19的TN模式用主动矩阵TFT基板的平面图。图138及图139是图130的剖面图。图130中，在形成于像素电极内的接触焊垫上，经由接触孔而电性连接的Cst(保持电容)形成电极与共用电极，经由栅极绝缘膜而形成电容器。图129中，在形成于像素电极内的接触焊垫上，经由接触孔而电性连接的Cst(保持电容)形成电极与栅极电极，经由栅极绝缘膜而形成电容器。图12及图13是属于本发明实施例19的TN模式用主动矩阵TFT基板。图12中，电性连接于栅极电极的Cst(保持电容)形成电极，经由像素电极与栅极绝缘膜而形成电容器。图13中，电性连接于共用电极的Cst(保持电容)形成电极，经由像素电极与栅极绝缘膜而形成电容器。
图12、图13、图129及图130是以图38中的A型制程制作，可以3次光微影制程完成TFT阵列基板。在第一次与第二次光微影制程中，进行使用半色调遮光罩的半色调曝光法，而减低光微影次数。图12、图13、图129及图130，即使使用：使用图77的双重曝光法的A型制程、使用图82的DMD的A型制程或使用图103的DMD的A型制程，仍可使用3次光微影制程而完成TFT阵列基板。
图12及图13所示的薄膜晶体管元件的形状，于栅极电极与漏极电极的对准精确度差时，图像显示上容易发生不均一，因此实际的大型液晶显示面板用的薄膜晶体管元件的形状，是使用图159及图160所示的形状。采用梳齿状的源极电极与漏极电极时，即使对准精确度稍差，仍不易发生显示不均一。
进行薄膜半导体层的元件分离与开设接触孔之后的平面图，形成图161及图162所示的形状。在源极电极(影像信号线)的下层，薄膜半导体层比源极电极细，并沿着源极电极而配置。薄膜半导体层使用未完全分离的本发明的构造时，不易产生源极电极的断线，且源极电极与栅极电极的短路发生概率骤减。图163、图164、图165及图166是梳齿型晶体管元件的剖面图。
(实施例20)图30、图152及图233是本发明实施例20的IPS模式用主动矩阵TFT基板的平面图。图27、图28、图251及图252是本发明实施例20的IPS模式用TFT基板的剖面图。Cst(保持电容)形成电极的连接方法有两种，而如图152所示，在形成于液晶驱动用梳齿状像素电极的接触焊垫上连接Cst(保持电容)形成电极的方式，可提高数值孔径，而形成大电容。IPS模式如图237及图238所示，在单位像素内，藉由对液晶分子的配向方向，弯曲液晶驱动用梳齿状共用电极与液晶驱动用梳齿状像素电极，可将液晶分子的旋转方向构成左转与右转的两种。藉此，扩大视野角，同时亦可解决色偏移的问题。图30及图152成为在单位像素内，1次弯曲的电极构造，而图233是成为在单位像素内2次弯曲的电极构造。弯曲次数虽无限制，但是弯曲次数多时，会在弯曲部分发生鉴别线，而造成光的透过率降低。通常采用1～3次的弯曲构造。滤色器基板亦同样地，BM(遮光膜)与滤色器层亦配合TFT基板的源极电极的弯曲形状，而形成弯曲的形状。
本发明的IPS模式TFT基板可以使用图38的半色调遮光罩的A型制程，或使用图77的双重曝光法的A型制程，而以3次光微影制程来制作。液晶驱动用梳齿状共用电极与液晶驱动用梳齿状像素电极的电极宽通常细达4～8μm，因此，目前DMD的解像力(约10μm)，无法使用图82的A型制程或图103的a型制程来制造IPS模式的TFT基板。未来DMD的解像力提高时，可使用图82的A型制程或图103的a型制程，而以3次光微影制程来制作IPS模式的TFT基板。
本发明的IPS模式，液晶驱动用梳齿状共用电极、液晶驱动用梳齿状像素电极与源极信号电极屏蔽共用电极无需透明，因此无需以图46的(Ia)型制程、(Ib)型制程或图172的(IVa)型制程、(IVb)型制程，将下层电极的钛或锆的薄膜进行氮离子淋浴掺杂至可视光透过率提高。图172的(IVa)型制程、(IVb)型制程，亦可完全不实施氮离子淋浴掺杂处理。但是，为了减少背光的耗电，必须将下层电极的钛或锆实施氮化处理。图38及图77的第一次光微影制程完成后，藉由使用图57的装置，将下层电极与接触焊垫的表面实施氮化处理后，保持真空，可形成栅极绝缘膜与薄膜半导体层。图57的掺杂磷的薄膜半导体层，是在另外的真空处理室中成膜，不过，亦可采用省略该真空处理室，而使用左右两个真空处理室，在同一个处理室中形成栅极绝缘膜与薄膜半导体层的三层膜的方法。图38及图77的第三次光微影制程完成后，使用图58的装置，形成P-SiNx钝化膜后，保持真空，而连续地形成数埃至数百埃的电浆聚合配向膜。而后，保持真空，直接在离子配向处理室中，进行离子配向处理，可大幅缩短先前的制程，并可大幅提高良率。
(实施例21)图31、图216、图29及图253是本发明实施例21的FFS模式的主动矩阵TFT基板的平面图与剖面图。FFS模式如图31所示，本发明是经由栅极绝缘膜而重迭：大Betta状的像素电极及液晶驱动用梳齿状共用电极，产生横方向电场，而使液晶分子旋转。其是利用与IPS模式在原理上完全相同的液晶分子的旋转动作。图31是采用单位像素中，液晶驱动用梳齿状共用电极弯曲1次的形状，不过亦可多次弯曲。藉由上述弯曲的电极构造，与IPS模式相同，可使液晶分子在左转与右转的不同方向上旋转动作。藉此，可扩大视野角及改善色偏移的现象。
本发明的FFS模式TFT基板可使用图40的半色调遮光罩的C型制程，以3次光微影制程来制作。即使使用图79的双重曝光法的C型制程，仍可以3次的光微影制程来制作。使用DMD元件的直接描绘曝光法时，虽可进行至第一次与第二次的光微影制程，但是第三次光微影制程中，将液晶驱动用梳齿状共用电极予以曝光时，DMD的解像力降低，因而无法使用。
FFS模式如图29所示，由于经由栅极绝缘膜而重迭：Betta状像素电极与液晶驱动用梳齿状共用电极，可轻易地制作大的保持电容，因此适合超高精密屏幕等像素小型的液晶显示。但是，如超大型液晶显示面板，像素非常大情况下，反而保持电容过大，以非结晶硅薄膜晶体管元件驱动困难。为了解决该问题，本发明采用图216所示的IPS模式与FFS模式两者的电极构造存在于单位像素内的构造。图253是该构造的剖面图。
该构造可自由设计最佳的保持电容，因此可制作先前的FFS模式无法实现的超大型液晶TV。
由于FFS模式比IPS模式容易产生强电场，因此，可使液晶分子高速地运动，而可实现对应动画的残影少的良好图像。
(实施例22)图14、图16、图100、图101、图240及图241是本发明实施例22的MVA模式的主动矩阵型TFT基板的平面图。源极电极(影像信号线)是直线状，像素电极中配置1个以上的接触焊垫，为了控制垂直配向的负介电常数各向异性液晶分子的动作方向，而在像素电极中开设有配向方向控制缝隙。对应于这些TFT基板的滤色器是图20及图21。图20及图21中，在滤色器层上形成有配向方向控制用凸块。图25是贴合上述滤色器基板与TFT基板的液晶面板的剖面图。亦可不使用配向方向控制用凸块，而在滤色器基板侧设置与TFT基板的像素电极相同的配向方向控制缝隙，图26是贴合该滤色器基板与TFT基板的液晶面板的剖面图。
图240及图241在形成于像素电极内的接触焊垫上，经由接触孔而电性连接的Cst(保持电容)形成电极与共用电极，经由栅极绝缘膜而形成电容器。图100及图101中，电性连接于共用电极的Cst(保持电容)形成电极，经由像素电极与栅极绝缘膜而形成电容器。大型液晶TV，以像素电极与滤色器侧的共用电极，经由液晶而形成的像素电容变大，因此如图14及图16所示，有时亦无需Cst(保持电容)形成电极。此种情况下可获得最大数值孔径。由于像素电极除接触焊垫部的接触孔外，被栅极绝缘膜完全覆盖，因此，像素电极材料使用ITO或IZO时，即使源极电极或漏极电极使用铝系的任何金属材料，仍不致产生局部电池反应。本发明的这个部分与先前的构造完全不同，材料选择的自由度非常大。
图14、图16、图100、图101、图240及图241是由图38的A型制程制作，可以3次光微影制程完成TFT阵列基板。在第一次及第二次光微影制程中，进行使用半色调遮光罩的半色调曝光法，减少光微影次数。本发明即使使用：图77的使用双重曝光法的A型制程、图82的使用DMD的A型制程或图103的使用DMD的a型制程，藉由使用3次光微影制程，仍可完成TFT阵列基板。
(实施例23)
图15及图17是本发明实施例23的MVA模式的主动矩阵TFT基板的平面图。源极电极(影像信号线)是直线状，像素电极中配置有1个以上的接触焊垫，并通过开设于栅极绝缘膜的接触孔，而与薄膜晶体管元件的漏极电极电性连接。
像素电极除接触孔之外，被栅极绝缘膜完全覆盖，在上述栅极绝缘膜之上形成有配向方向控制电极，来控制垂直配向的负的介电常数各向异性液晶分子的动作方向。配向方向控制电极通过开设于栅极绝缘膜的接触孔，而与共用电极电性连接。图20及图21是对应于这些TFT基板的滤色器基板。图20及图21中，在滤色器层上形成有配向方向控制用凸块。图23是贴合上述滤色器基板与TFT基板的液晶面板的剖面图。图24是贴合在滤色器基板侧的共用电极上形成配向方向控制缝隙的滤色器基板与TFT基板的液晶面板的剖面图。
图245、图246、图107、图108、图109、图110及图111是为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而在像素电极或共用电极上，经由绝缘物设置配向方向控制电极的先前例。这些先前例是在TFT基板侧设置配向方向控制电极，而在与TFT基板侧相对的相对基板侧的共用电极上，完全未配置配向方向控制缝隙或配向方向控制用的凸块等。此种构造如行动电话的TFT液晶面板，仅像素尺寸非常小时，可利用像素电极周边区域的电场畸变，而使液晶分子动作，但是像素尺寸达到100微米以上尺寸时，上述先前例的电极构造，因液晶分子的动作速度非常迟缓，而无法实用化。如大型液晶TV面板，像素尺寸达到150微米以上情况下，如本发明的图23及图24所示，若不在与形成有配向方向控制电极的TFT基板侧相对的相对基板的共用电极上，形成配向方向控制缝隙或配向方向控制用凸块，则无法谋求液晶分子的高速响应，而无法实现良好的动画显示。
本发明的图15及图17是由图39的B型制程制作，可以3次光微影制程完成TFT基板。在第一次及第二次光微影制程中，进行使用半色调遮光罩的半色调曝光法，减少光微影次数。本发明即使使用：图78的使用双重曝光法的B型制程、图83的使用DMD的B型制程或图104的使用DMD的b型制程，藉由使用3次光微影制程，仍可完成TFT阵列基板。本发明的制程，由于像素电极除接触孔之外，被栅极绝缘膜完全覆盖，因此即使源极电极或漏极电极使用任何金属材料，仍可完全防止局部电池反应(Galvanic反应)，而先前例的情况，如图245、图246、图107、图109、图110及图111所示，由于像素电极未被绝缘膜完全覆盖，因此无法完全防止局部电池反应。再者，图107及图108均需要5～6次光微影制程，而无法降低成本。
如图15及图17所示，本发明的配向方向控制电极是通过开设于栅极绝缘膜的接触孔而与共用电极电性连接。如图23及图24的剖面图所示，配向方向控制电极经由栅极绝缘膜与像素电极重迭，而形成电容器。由于该电容器用作Cst(保持电容)，因此如实施例22的情况，不需要Cst(保持电容)形成电极。与实施例22比较，本实施例可在配向方向控制电极与像素电极间产生强电场，因此与FFS模式同样地，容易实现液晶分子的高速回应。本发明如图23及图24的剖面图所示，滤色器基板侧的透明共用电极与TFT基板侧的配向方向控制电极电性连接，而先前例的图245及图246中并未显示配向方向控制电极与透明共用电极形成相同电位。再者，先前例的图245中，仅在配向方向控制电极的下层区域存在有绝缘膜，而其它区域在像素电极的上层不存在绝缘膜，而成为配向膜与像素电极直接接触的构造。该构造中，像素电极的平均电位与配向方向控制电极的平均电位不等时，直流电流在两个电极间流动，配向膜被电解，而容易造成残影。本发明由于像素电极除接触孔之外，被栅极绝缘膜完全覆盖，且配向方向控制电极亦如图23及图24的剖面图所示，被钝化膜(P-SiNx)完全覆盖，因此，即使像素电极的平均电位与配向方向控制电极的平均电位不完全相等，直流电流不致流到两个电极。因而不发生配向膜被电解的现象，且不易发生残影。
(实施例24)图18、图102及图242是本发明实施例24的MVA模式的主动矩阵TFT基板的平面图。源极电极(影像信号线)在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。在像素电极的内部配置有1个以上的接触焊垫，并通过接触孔而与薄膜晶体管元件的漏极电极连接。在像素电极内部，为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而开设有细长的配向方向控制缝隙，且以与源极电极大致相同形状，在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度细长地开设。图22是对应于这些TFT基板的滤色器基板。图22在滤色器层上形成有配向方向控制用凸块，与对应于源极电极的BM同样地，在像素的中央附近弯曲成90度，并对对应于栅极电极的BM，在±45度方向上细长地配置。图25是贴合上述滤色器基板与图18、图102及图242的TFT基板的液晶面板的剖面图。亦可不使用配向方向控制用凸块，而在滤色器的共用电极上设置与TFT基板的像素电极同样的配向方向控制缝隙，图26是贴合该滤色器基板与图18、图102及图242的TFT基板的液晶面板的剖面图。
图242是经由接触孔而电性连接于形成于像素电极内的接触焊垫的Cst(保持电容)形成电极，与共用电极经由栅极绝缘膜而形成电容器。图102是通过接触孔而连接于共用电极的Cst(保持电容)形成电极，与像素电极经由栅极绝缘膜而形成电容器。大型液晶TV以像素电极与滤色器侧的共用电极，经由液晶而形成的像素电容变大，因此如图181所示，有时亦不需要Cst(保持电容)形成电极。本发明由于像素电极除了接触焊垫部的接触孔外，被栅极绝缘膜完全覆盖，因此像素电极使用ITO或IZO时，即使源极电极或漏极电极使用铝系的任何金属材料，仍不致发生局部电池反应。本发明的这个部分与先前的构造完全不同，材料选择的自由度非常大。
图18、图102及图242是由图38的A型制程制作，可以3次光微影制程完成TFT阵列基板。在第一次及第二次光微影制程中，进行使用半色调遮光罩的半色调曝光法，减少光微影次数。本发明即使使用：图77的使用双重曝光法的A型制程、图82的使用DMD的A型制程或图103的使用DMD的a型制程，藉由使用3次光微影制程，仍可完成TFT阵列基板。
(实施例25)图19及图53是本发明实施例25的MVA模式的主动矩阵TFT基板的平面图。源极电极(影像信号线)在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状，在像素的中央部附近弯曲成90度。在像素电极的内部配置有1个以上的接触焊垫，并通过接触孔而与薄膜晶体管元件的漏极电极连接。像素电极除接触孔之外，被栅极绝缘膜完全覆盖，在上述栅极绝缘膜上，为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而形成有配向方向控制电极。本发明的上述配向方向控制电极亦以与源极电极大致相同形状，在像素的中央部附近弯曲成90度，并对栅极电极以±45度的角度配置。配向方向控制电极通过开设于栅极绝缘膜的接触孔，而连接于共用电极。图22是对应于图19及图53的TFT基板的滤色器基板。图22在滤色器层上形成有配向方向控制用凸块，与对应于源极电极的BM(遮光膜)同样地，在像素的中央附近弯曲成90度，并对对应于栅极电极的BM，在±45度方向上细长地配置。图23是贴合上述滤色器基板与图19的TFT基板的液晶面板的剖面图。亦可不使用配向方向控制用凸块，而在滤色器的共用电极上设置配向方向控制缝隙图24是贴合该滤色器基板与图19的TFT基板的液晶面板的剖面图。
图54、图55及图56是贴合图53的TFT基板与图22的滤色器基板的液晶面板的剖面图。图54是在配向方向控制电极的下层，以比配向方向控制电极稍宽的宽度，沿着配向方向控制电极，而以大致相同形状配置薄膜半导体层。图55是在配向方向控制电极的下层，以比配向方向控制电极宽的宽度，沿着配向方向控制电极，而以大致相同形状配置与接触焊垫相同的金属层。图56是在配向方向控制电极的下层，以比配向方向控制电极稍宽的宽度，沿着配向方向控制电极，而以大致相同形状配置薄膜半导体层以及与接触焊垫相同的金属层的两层。如图54、图55及图56所示，配向方向控制电极的高度愈高于像素电极，垂直配向的负的介电常数各向异性液晶分子愈容易动作，因此容易高速响应。图54、图55及图56是在滤色器基板侧配置有配向方向控制用凸块，不过，亦可取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙。
图245、图246、图107、图108、图109、图110及图111是为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而在像素电极或共用电极上，经由绝缘物而设置配向方向控制电极的先前例。这些先前例详细说明于日本专利的特开平07-230097、特开平11-109393、特开2001-042347中，而特开2001-042347全部仅记载剖面图，因无平面图，无法讨论将负的介电常数各向异性液晶分子倒向哪个方向。关于配向方向控制电极的形状，在实际的液晶面板上非常重要，若不讨论在配向方向控制电极上以哪种方法施加目的的电位，甚至无法具体进行设计。特开平07-230097及特开平11-109393中记载了平面图，因此可按照这些图式说明关于与本发明的差异。特开平07-230097及特开平11-109393均是利用像素电极的周边电场的畸变与藉由配向方向控制电极而在与像素电极之间产生的电场畸变，来决定液晶分子倾倒方向。上述两个专利均是在TFT基板侧上设有配向方向控制电极，而在与TFT基板侧相对的相对基板侧的共用电极上，完全未配置配向方向控制缝隙或配向方向控制用凸块等。此种构造如行动电话的TFT液晶面板，仅像素尺寸非常小时，可利用像素电极周边区域的电场畸变，而使液晶分子在目的的方向上动作，但是像素尺寸达到100微米以上尺寸时，上述先前例的电极构造，因液晶分子的动作速度非常迟缓，而无法实用化。
如大型液晶TV面板，像素电极尺寸达到150微米以上时，如本发明的图23、图24、图54、图55及图56所示，除了形成有配向方向控制电极的TFT基板外，若不在与TFT基板相对的滤色器基板的共用电极上，形成配向控制缝隙或配向控制用凸块，则无法谋求液晶分子的高速响应，而无法实现良好的动画显示。
图19及图53中，由于弯曲成90度的像素电极除了接触孔之外，被栅极绝缘膜完全覆盖，因此即使将配向方向控制电极予以图案化加工时，完全不发生Galvanic反应等的局部电池反应。以干式刻蚀进行图案化加工时，即使像素电极露出，虽然加工制程中不发生Galvanic反应，但是在剥离正光阻时，剥离液中会发生Galvanic反应。本发明即使在剥离制程中仍可完全防止Galvanic反应。本发明的图19及图53以图39的B型制程制作，可以3次光微影制程完成TFT基板。在第一次与第二次的光微影制程中，进行使用半色调遮光罩的半色调曝光法，减少光微影制程次数。本发明即使使用：图78的使用双重曝光法的B型制程、图83的使用DMD的B型制程或图104的使用DMD的b型制程，藉由使用3次光微影制程，仍可完成TFT阵列基板。
图19及图53是在单位像素中仅配置有1个配向方向控制电极，而随着像素尺寸变大，只需使配向方向控制电极数量增加至2个、3个、...即可。滤色器基板侧的配向方向控制用凸块或配向方向控制缝隙，在图22的单位像素中亦仅配置2个，不过，有2个配向方向控制电极时，需要3个配向方向控制用凸块或配向方向控制缝隙。本发明在TFT基板的单位像素中配置有n个配向方向控制电极时，必须在滤色器基板的单位像素中配置(n+1)个配向方向控制用凸块或配向方向控制缝隙。配置有数个配向方向控制电极时，配向方向控制电极间的距离，宜在20～60微米的范围内配置。此因，配向方向控制电极间的距离比20微米小时，光的透过率显著降低，比60微米大时，液晶分子的动作迟缓，即使光的透过率提高，动画显示时仍会产生问题。
大型液晶TV虽然提高光的透过率也重要，但是，液晶分子的高速响应更加重要。由于液晶分子的响应速度与电场强度成正比，因此可产生强电场的配向方向控制电极比配向方向控制缝隙，适用于液晶TV用。但是，即使使用配向方向控制电极，在先前例的图245的情况下，是利用像素电极35周边部的电场畸变与配向方向控制电极形成像素电极的电场畸变，来控制液晶分子。图245的情况，由于与像素电极35相对的共用电极14上亦未配置配向方向控制用凸块或配向方向控制缝隙，因此，自像素电极的周边边缘部至配向方向控制电极的距离大达30微米以上时，液晶分子的动作速度急遽减缓。再者，如图245所示，由于负的介电常数各向异性液晶分子的动作方向不一致，因此在配向方向控制电极与像素电极35的周边边缘部之间，一定产生1条鉴别线。图245的构造，由于鉴别线无法固定，因此始终移动，而无法保持稳定。
因而，发生长的键别线情况下，光的透过率显著降低，在画面上会看出不均一。先前例的图246中，由于负的介电常数各向异性液晶分子的动作方向一致，因此不产生上述的鉴别线，但是，该构造无法解决像素电极的尺寸大达100微米以上时，液晶分子的动作速度急遽减缓的问题。再者，该构造必须在形成于共用电极14上层的配向方向控制电极上，设定与相对的像素电极35相同的电位。即使原理上可行，但是实际量产时，图246的构造的成本高，而无法实用化。
液晶显示面板如何防止发生鉴别线，或是发生鉴别线时，如何加以固定是重要课题。本发明的图19及图53中，为了防止该键别线的发生，是采用在弯曲成90度的像素电极的弯曲部上形成有配向方向控制缝隙，在配向方向控制电极上，自弯曲成90度的弯曲部，使配向方向控制电极分歧，并以像素电极宽度的约四分之一的长度，突出于与栅极电极平行的方向的构造。
采用在像素电极的共用电极侧与栅极电极侧的边缘部，配向方向控制电极以像素电极宽度的约四分之一的长度分歧，而突出于与栅极电极平行的方向的构造。
图22的滤色器基板侧的配向方向控制用凸块亦同样地，为了防止发生鉴别线，而配置成以自90度的弯曲部，为像素电极宽度的约四分之一的长度，使配向方向控制用凸块突出于与栅极电极平行的方向。靠近与栅极电极平行的方向的BM的配向方向控制用凸块，亦如图22所示，是配置成以像素电极宽度的约四分之一的长度，突出于与栅极电极平行的方向。
(实施例26)图188、图186、图191、图198及图199是本发明实施例26的MVA模式用主动矩阵TFT基板的平面图。可以大致与实施例22相同的制程来制造，并使用相同概念的设计方法。唯一不同之处为：形成于像素电极内的配向方向控制缝隙的分布密度不均一，而存在2个以上的密度。藉由紧密地配置配向方向控制缝隙，虽可提高液晶分子的响应速度，但是光的透过率降低。藉由紧密地配置配向方向控制缝隙，仅可稍微降低液晶驱动的临限值电压(Threshold电压)。藉由使上述临限值电压保持幅度，可缓和对驱动电压的亮度自黑位准至灰位准的变化，而可抑制显示不均一的发生。
本发明的源极电极(映像信号线)为直线状，并与栅极电极正交，滤色器基板的BM与滤色器层亦直线状地配置。采用此种直线状的滤色器层时，可使用平版印刷法或喷墨印刷法来制造，因此可降低制造成本。
(实施例27)图187、图191、图192及图193是本发明实施例27的MVA模式用主动矩阵TFT基板的平面图。可以大致与实施例23相同的制程来制造，并使用相同概念的设计方法。唯一不同之处为：形成于覆盖像素电极的栅极绝缘膜的上层的配向方向控制电极的分布密度不均一，而存在2个以上的密度。藉由紧密地配置配向方向控制电极，虽可提高液晶分子的响应速度，但是光的透过率降低。藉由紧密地配置配向方向控制电极，仅可稍微降低液晶驱动的临限值电压(Threshold电压)。藉由使上述临限值电压保持幅度，可缓和对驱动电压的亮度在黑位准至灰位准的变化，而可抑制显示不均一的发生。
本发明与实施例26比较，由于可产生强电场，因此可实现液晶分子的高速响应。
(实施例28)图87、图88及图189是本发明实施例28的MVA模式用主动矩阵TFT基板的平面图。本发明如图90所示，其特征是：在单位像素中，为了控制负的介电常数各向异性液晶分子的动作方向，而使用配向方向控制电极与配向方向控制缝隙两者。由于图90的A区域的电场强度比B区域强，因此A区域的液晶驱动的临限值电压(Threshold电压)比B区域小。如图87、图88及图189所示，藉由使A区域的面积为B区域面积的三分之一至二分之一，如图91所示，可缓和亮度在黑位准至灰位准的变化，而可抑制显示不均一的发生。再者，由于可改善在黑位准至灰位准区域的γ特性，因此，可扩大在黑位准至灰位准的区域的视野角。再者，由于可在电场强度强的A区域进行自黑位准至灰位准区域的显示，因此可改善MVA模式中成为问题的在黑位准至灰位准区域的响应速度。
图243是重迭本发明的TFT基板与形成配向方向控制用凸块的滤色器基板的液晶面板的剖面图。图244是重迭本发明的TFT基板与形成配向方向控制缝隙的滤色器基板的液晶面板的剖面图。A区域的像素电极与配向方向控制电极经由栅极绝缘膜而形成电容器。图87及图88的B区域的像素电极虽加工成复杂的缝隙，但是该形状者，控制液晶分子的动作方向的性能优异。源极电极(影像信号线)为直线状，并与栅极电极正交。采用该构造时，对应于滤色器基板侧的源极电极的BM(遮光膜)及滤色器层亦形成直线状，使用平版印刷法或喷墨印刷法即可轻易制造，因此可降低成本。
(实施例29)图194、图213、图219、图220及图225是本发明实施例29的MVA模式用主动矩阵TFT基板的平面图。可以大致与实施例24相同的制程来制造，并使用相同概念的设计方法。与实施例24不同之处为：形成于像素电极内的配向方向控制缝隙的配置分布密度不均一，而存在2个以上不同的分布密度。藉由紧密地配置配向方向控制缝隙，虽可提高液晶分子的响应速度，但是光的透过率降低。藉由紧密地配置配向方向控制缝隙，仅可稍微降低液晶驱动的临限值电压(Threshold电压)。藉由使上述临限值电压保持幅度，可缓和对驱动电压的亮度自黑位准至灰位准的变化，而可抑制显示不均一的发生。
图194是在像素的中央附近，源极电极(影像信号线)弯曲成90度，并对栅极电极以±45度的角度配置。像素电极与形成于像素电极内部的配向方向控制缝隙，亦与源极电极同样地，在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。图214是对应于该TFT基板的滤色器基板。图214中，为了控制液晶分子的动作方向，是使用配向方向控制用凸块，不过，亦可在共用电极上形成配向方向控制缝隙。其特征是：图194的形成于像素电极内部的配向方向控制缝隙与图214的形成于共用电极上层的配向方向控制用凸块的距离不均一。藉由设计成配向方向控制缝隙与配向方向控制用凸块的距离大的区域的面积，2～3倍大于配向方向控制缝隙与配向方向控制用凸块的距离小的区域的面积，可获得良好的光学特性。
图220是源极电极在单位像素内2次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。形成于像素电极内的配向方向控制缝隙的配置分布密度不均一，而区分成分布密度高的区域与分布密度低的区域两个。并设计成分布密度低区域的面积是2～3倍程度大于分布密度高区域的面积。上述2个区域中，在将各个区域对半分割的位置，源极电极、像素电极与配向方向控制缝隙分别弯曲成90度。图224是对应于图220的TFT基板的滤色器基板。图224亦与图220同样地，配向方向控制用凸块的配置分布密度不均一，并区分成分布密地高区域与分布密度低区域的两个。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。
图219及图225是源极电极在单位像素内3次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。与图220大致相同地，形成于像素电极内的配向方向控制缝隙的配置分布密度不均一，而区分成分布密度高的区域与分布密度低的区域两个。并设计成分布密度低区域的面积是2～3倍程度大于分布密度高区域的面积。上述面积比率可获得最优异的光学特性。上述2个区域中，在将各个区域对半分割的位置及2个区域的边界位置的3个位置，源极电极、像素电极与配向方向控制缝隙弯曲成90度。图215是对应于图219的TFT基板的滤色器基板。图215亦与图219同样地，配向方向控制用凸块的配置分布密度不均一，并区分成分布密地高区域与分布密度低区域的两个。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。
图213中，配向方向控制缝隙的配置分布密度不同的区域被共用电极分断，分断的像素电极藉由Cst(保持电容)形成电极而电性连结。被共用电极分断的2个像素电极上，分别形成与Cst(保持电容)形成电极连接用的接触焊垫，并通过开设于栅极绝缘膜的接触孔，而与Cst(保持电容)形成电极连接。
(实施例30)图195、图221、图196及图226是本发明实施例30的MVA模式用主动矩阵TFT基板的平面图。可以与实施例25大致相同的制程来制造，并使用相同概念的设计方法。与实施例25不同之处为：形成于覆盖像素电极的栅极绝缘膜上层的配向方向控制电极的配置分布密度不均一，在单位像素内存在2个以上不同的分布密度。藉由紧密地配置配向方向控制电极，虽可提高液晶分子的响应速度，但是光的透过率降低。藉由紧密地配置配向方向控制电极，仅可稍微降低液晶驱动的临限值电压(Threshold电压)。藉由使上述临限值电压保持幅度，可缓和对驱动电压的亮度自黑位准至灰位准的变化，而可抑制显示不均一的发生。
图195是在像素的中央附近，源极电极(影像信号线)弯曲成90度，并对栅极电极以±45度的角度配置。像素电极与配向方向控制电极，亦与源极电极同样地，在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。图214是对应于该TFT基板的滤色器基板。图214中，为了控制液晶分子的动作方向，是在共用电极上形成配向方向控制用凸块，不过，亦可取代配向方向控制用凸块，而在共用电极上形成配向方向控制缝隙。本发明的特征为：重迭图195的TFT基板与图214的滤色器基板时，图195的配向方向控制电极与图214的配向方向控制用凸块的距离不均一。藉由设计成配向方向控制电极与配向方向控制用凸块的距离大的区域的面积，2～3倍大于配向方向控制电极与配向方向控制用凸块的距离小的区域的面积，可获得良好的光学特性。
图221是源极电极在单位像素内2次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。形成于单位像素区域内的配向方向控制电极的配置分布密度不均一，而区分成分布密度高的区域与分布密度低的区域两个。并设计成分布密度低区域的面积是2～3倍程度大于分布密度高区域的面积。上述2个区域中，在将各个区域对半分割的位置，源极电极、像素电极与配向方向控制电极分别弯曲成90度。图224是对应于图221的TFT基板的滤色器基板。图224亦与图221同样地，配向方向控制用凸块的配置分布密度不均一，并区分成分布密地高区域与分布密度低区域的两个。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。图224中，对应于TFT基板侧的共用电极与栅极电极的BM(遮光膜)的宽度，是2倍以上大于对应于源极电极而弯曲的BM的宽度，并在该宽的BM区域，使用喷墨涂布法或凹版平版印刷法定点配置球形间隔物。液晶胞隙为3微米以下时，先前使用的以光微影制程而形成的光间隔物，其弹性变形量小，因而在液晶滴下真空贴合制程中容易发生残留气泡及重力不均一的问题，使用球形间隔物时，由于弹性变形量大达光间隔物的2倍以上，因此不易产生上述问题，而可提高良率。
图196及图226是源极电极在单位像素内3次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。与图221大致相同地，形成于单位像素区域内的配向方向控制电极的配置分布密度不均一，而区分成分布密度高的区域与分布密度低的区域的两个区域。并设计成分布密度低区域的面积是2～3倍程度大于分布密度高区域的面积。上述面积比率可获得最优异的光学特性。上述2个区域中，在将各个区域对半分割的位置及2个区域的边界位置的3个位置，源极电极、像素电极与配向方向控制电极弯曲成90度。图215是对应于图196的TFT基板的滤色器基板。图215亦与图196同样地，配向方向控制用凸块的配置分布密度不均一，并区分成分布密地高区域与分布密度低区域的两个区域。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。
本发明使用的配向方向控制电极的粗度，只需与液晶胞隙相等，或比其稍粗即可。液晶TV的胞隙为求高速响应，逐渐要求为3微米或其以下。由于制造TFT基板时使用的投影曝光装置的解像力为3～4微米程度，因此，只需在投影曝光装置的能力限度内设计配向方向控制电极的粗度即可。为实施例29中使用的配向方向控制缝隙情况下，若不是液晶胞隙的约2倍程度的缝隙宽，则无法充分使液晶分子动作，因此需要配向方向控制电极的粗度的约2倍的宽度。因而，使用配向方向控制电极者可实现明亮的液晶面板。再者，由于使用配向方向控制电极者，可产生强电场，因此容易实现液晶分子的高速响应。
(实施例31)图217、图218、图222、图223、图197、图89及图227是本发明实施例31的MVA模式用主动矩阵基板的平面图。本发明如图90所示，其特征是：在单位像素中，为了控制负的介电常数各向异性液晶分子的动作方向，而使用配向方向控制电极与配向方向控制缝隙两者。由于图90的A区域的电场强度比B区域强，因此A区域的液晶驱动的临限值电压(Threshold电压)比B区域小。如图217、图218、图222、图223、图197、图89及图227所示，藉由使A区域的面积为B区域面积的三分之一至二分之一程度，如图91所示，可缓和自黑位准至灰位准的亮度增加，而可抑制显示不均一的发生。再者，由于可改善在黑位准至灰位准区域的γ特性，可在电场强度强的A区域进行自黑位准至灰位准区域的显示，因此可改善MVA模式中成为问题的在黑位准至灰位准区域的响应速度。
与实施例28同样地，本发明形成于像素电极内部的配向方向控制缝隙的配置分布密度与形成于覆盖像素电极的栅极绝缘膜上的配向方向控制电极的配置分布密度，在单位像素内不均一，配向方向控制电极比配向方向控制缝隙紧密地配置。藉由该构造，可扩大图90的A区域与B区域的液晶驱动的临限值电压(Threshold电压)之差，而可实现扩大视野角与提高响应速度。
图217及图218是在像素的中央附近，源极电极(影像信号线)弯曲成90度，并对栅极电极以±45度的角度配置。像素电极、配向方向控制缝隙及配向方向控制电极亦与源极电极同样地，在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。图214是对应于图217及图218的TFT基板的滤色器基板。图214中，为了控制液晶分子的动作方向，而在共用电极上形成有配向方向控制用凸块，不过，亦可取代配向方向控制用凸块，而在共用电极上形成配向方向控制缝隙。
图214中，由于图217及图218的配向方向控制缝隙与配向方向控制电极的配置分布密度不同，为了与其相对应，而使配向方向控制凸块的配置分布密度变化。为了防止在图217及图218的TFT基板的像素中央部的弯曲成90度的区域发生鉴别线，将配向方向控制缝隙与配向方向控制电极的一部分予以分歧，而突出于与栅极电极平行的方向。图214的滤色器基板，亦是为了防止在像素中央部的弯曲成90度的区域发生鉴别线，将配向方向控制用凸块的一部分予以分歧，而突出于与对应于栅极电极的BM(遮光膜)平行的方向。即使将图214的滤色器基板的配向方向控制用凸块变更为配向方向控制缝隙，同样地，为了防止发生鉴别线，需要形成自在像素中央部弯曲成90度的配向方向控制缝隙分歧，而突出于与对应于栅极电极的BM平行的方向的配向方向控制缝隙。若不能防止发生鉴别线或是避免移动鉴别线而予以固定化，则光的透过率变化，造成显示不均一，而使画质程度降低。
图222及图223是源极电极在单位像素内2次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。设计成在单位像素区域内，配向方向控制电极的配置分布密度比配向方向控制缝隙的配置分布密度高，形成有配向方向控制缝隙的区域的面积是2～3倍程度大于形成有配向方向控制电极的区域的面积。上述2个区域中，在将各个区域对半分割的位置，源极电极、像素电极、配向方向控制电极与配向方向控制缝隙分别弯曲成90度。图224是对应于图222及图223的TFT基板的滤色器基板。图224亦是配向方向控制用凸块的配置分布密度不均一，并区分成分布密度高区域与分布密度低区域的两个区域，并在各个区域的中央附近弯曲成90度。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。
图197及图227是源极电极在单位像素内3次弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极大致相同形状弯曲。与图222及图223大致相同地，设计成在单位像素区域内，配向方向控制电极的配置分布密度比配向方向控制缝隙的配置分布密度高，形成有配向方向控制缝隙的区域的面积是2～3倍程度大于形成有配向方向控制电极的区域的面积。上述的面积比率可获得最优异的光学特性。上述2个区域中，在将各个区域对半分割的位置及2个区域的边界位置的3个位置，源极电极、像素电极、配向控制电极与配向方向控制缝隙分别弯曲成90度。图215是对应于图197的TFT基板的滤色器基板。图215亦是配向方向控制用凸块的配置分布密度不均一，并区分成分布密度高区域与分布密度低区域。即使取代配向方向控制用凸块，而在滤色器基板的共用电极上形成配向方向控制缝隙，仍同样地可控制液晶分子的动作方向。
配向方向控制缝隙、配向方向控制电极及配向方向控制用凸块，在配置分布密度高的区域，是以20～40微米间距紧密且平行地排列，在配置分布密度低的区域，是以40～60微米间距疏散且平行地排列。配向方向控制缝隙的宽度需为液晶胞隙的约2倍程度，胞隙为2微米时，需要4～5微米的缝隙宽。胞隙为3微米时，则为6～8微米的缝隙宽。配向方向控制电极的宽度与液晶胞隙相同程度即可，因此胞隙为2微米情况下，成为投影曝光装置的解像度限度的3微米的电极宽。胞隙为3微米时，成为3微米的电极宽。配向方向控制用凸块的宽度由凸块边缘的倾斜角度来决定。由于倾斜角度宜为30度以下，因此，一般而言，需要8微米程度的凸块宽。
为了提高光的透过率，在配置分布密度低的区域，以60微米以上的间距疏散且平行地排列配向方向控制缝隙情况下，液晶分子的动作速度迟缓，而不适于动画显示。
图243及图244是本发明的液晶胞的剖面图。像素电极与配向方向控制电极经由栅极绝缘膜而形成电容器。由于配向方向控制电极亦被钝化膜完全覆盖，因此，即使像素电极的平均电位与配向方向控制电极的平均电位间产生差异，仍无直流电流流动。由于配向膜未与像素电极或配向方向控制电极直接接触，完全不发生因直流电流而造成电解等，因此不易发生残影等的问题。
(实施例32)图200及图201是本发明实施例32的MVA模式用主动矩阵TFT基板的平面图。于单位像素中，由以下元件而构成：1个栅极电极(扫描线)；藉由栅极电极而分断成2个区域的2个像素电极；与形成于2个像素电极的接触焊垫连结的薄膜晶体管元件的2个漏极电极；分别对应于2个像素电极，且在空间上、电性上均完全独立的2个共用电极；经由与形成于2个像素电极的接触焊垫连结的上述2个共用电极与栅极绝缘膜，而形成分别独立的2个Cst(保持电容)用的2个Cst(保持电容)形成电极。可使用图38、图77、图82及图103的制程，以3次光微影制程而完成TFT阵列基板。对应于图200的滤色器基板是图202，对应于图201的滤色器基板是图203。
图200及图201中，源极电极(影像信号线)是直线状，并对栅极电极交叉成直角。在2个像素电极上，为了控制负的介电常数各向异性液晶分子的动作方向，而形成有配向方向控制缝隙。在图202及图203的滤色器基板上是形成配向方向控制用凸块，不过，即使取而代之，而形成配向方向控制缝隙，亦可获得同样的效果。
图212是本发明实施例32的液晶面板的全体平面图，图210是单位像素的电路模型图。被栅极电极分断的2个像素区域，将小像素区域称为子像素(A)，将大像素区域称为子像素(B)。子像素(B)的像素电极的面积设计成子像素(A)的像素电极面积的2～3倍程度，可实现最佳的光学特性。如图211所示，在对应于子像素(A)与子像素(B)的各个共用电极上施加的信号波形的极性不同。因而，子像素(A)区域的像素电极的驱动波形与子像素(B)区域的像素电极的驱动波形不同，子像素(A)的液晶驱动的临限值电压(Threshold电压)比子像素(B)的液晶驱动的临限值电压(Threshold电压)小，而获得图91的光学特性。本发明藉由调整施加于各个共用电极的信号波形的振幅，可自由地调整液晶驱动的临限值电压(Threshold电压)，因此TFT阵列基板的设计自由度非常大，而可轻易地实现最佳的光学特性。图200及图201中，子像素(A)的配向方向控制缝隙的排列密度比子像素(B)紧密，不过，本发明由于可藉由改变施加于共用电极的信号波形的振幅，而自由地改变各个区域的液晶驱动的临限值电压(Threshold电压)，因此，即使将子像素(A)与子像素(B)的配向方向控制缝隙的排列密度设计成相同，仍不发生问题。本发明应用于60时以上的超大型液晶显示元件时，可获得非常大的效果。
(实施例33)图231及图232是本发明实施例33的MVA模式用主动矩阵TFT基板的平面图。于单位像素中，由以下元件而构成：1个栅极电极(扫描线)；藉由栅极电极而分断成2个区域的2个像素电极；与形成于2个像素电极的接触焊垫连结的薄膜晶体管元件的2个漏极电极；分别对应于2个像素电极，且在空间上、电性上均完全独立的2个共用电极；及形成于覆盖前述像素电极的栅极绝缘膜上，与前述2个共用电极，经由开设于栅极绝缘膜的接触孔而分别连接的2组配向方向控制电极。可使用图39、图78及图104的制程，以3次光微影制程而完成TFT阵列基板。2个像素电极与对应于各个像素电极的2组配向方向控制电极，经由栅极绝缘膜而形成独立的2组电容器。
图212是本发明实施例33的液晶面板的全体平面图，图210是单位像素的电路模型图。被栅极电极分断的2个像素区域，将小像素区域称为子像素(A)，将大像素区域称为子像素(B)。子像素(B)的像素电极的面积设计成子像素(A)的像素电极面积的2～3倍程度，可实现最佳的光学特性。如图211所示，在对应于子像素(A)与子像素(B)的各个共用电极上施加的信号波形的极性不同。因而，子像素(A)区域的像素电极的驱动波形与子像素(B)区域的像素电极的驱动波形不同，子像素(A)的液晶驱动的临限值电压(Threshold电压)比子像素(B)的液晶驱动的临限值电压(Threshold电压)小，而获得图91的光学特性。为了避免施加于单位像素中的2个共用电极的信号波形对源极电极(影像信号线)造成不良影响，施加于2个共用电极的信号波形的极性彼此不同，而信号振幅相同。栅极电极(扫描线)数量为2000条以上的超高精密液晶面板，或场序液晶面板等，栅极电极的信号脉宽为10微秒以下时，会产生共用电极的信号波形延迟畸变的问题，因此，只需从图212所示，将共用电极分离成2个共用电极群，而各个分别一起驱动的方式，变更成图257及图258所示，使各个共用电极全部各自分离独立，而各个分别驱动的方式即可。
图231及图232中，源极电极(影像信号线)是直线状，且对栅极电极交叉成直角。由于本发明可在像素电极与配向方向控制电极之间产生强电场，因此在子像素(A)与子像素(B)的两个区域，可使垂直配向的负的介电常数各向异性液晶分子高速地动作。源极电极为直线状情况下，滤色器的BM(遮光膜)及R、G、B滤色器层均对应于源极电极而形成直线状，可使用廉价的喷墨法或平版印刷法来制造滤色器基板。再者，由于本发明是共用电极2列接近配置的构造，因此，藉由在对应于该2列共用电极的滤色器基板的BM(遮光膜)区域，使用喷墨涂布法或平版印刷法，而定点配置球形间隔物，可进一步谋求成本降低。可使用与图202及图203的滤色器大致相同形状的滤色器。图202及图203是将配向方向控制用凸块形成于滤色器基板侧，即使取而代之，而将配向方向控制缝隙形成于滤色器基板侧的共用电极上，仍可获得相同效果。
(实施例34)图204及图205是本发明实施例34的MVA模式用主动矩阵TFT基板的平面图。于单位像素中，由以下元件而构成：1个栅极电极(扫描线)；藉由栅极电极而分断成2个区域的2个像素电极；与形成于2个像素电极的接触焊垫连结的薄膜晶体管元件的2个漏极电极；分别对应于2个像素电极，且在空间上、电性上均完全独立的2个共用电极；与形成于2个像素电极中大面积的像素电极内部的接触焊垫连结，经由对应于该大面积的像素电极的共用电极与栅极绝缘膜，而形成Cst(保持电容)用的Cst(保持电容)形成电极；及与对应于2个像素电极中小面积的像素电极的共用电极连结的1组配向方向控制电极。前述配向方向控制电极与小面积的像素电极，经由栅极绝缘膜重迭，而形成电容器。
可使用图38、图77、图82及图103的制程与图39、图78及图104的制程，以3次光微影制程而完成本发明的TFT基板。图204及图205中，源极电极(影像信号线)是直线状，且对栅极电极交叉成直角。2个像素电极中的大面积的像素电极上，形成有控制负的介电常数各向异性液晶分子的动作方向用的配向方向控制缝隙。
图212及图258是本发明实施例34的液晶面板的全体平面图，图210是单位像素的电路模型图。将单位像素中的小像素区域称为子像素(A)，将大像素区域称为子像素(B)。子像素(B)的像素电极的面积设计成子像素(A)的像素电极面积的2～3倍程度，可实现最佳的光学特性。如图211及图257所示，在对应于子像素(A)与子像素(B)的各个共用电极上施加的信号波形的极性不同。因而，子像素(A)区域的像素电极的驱动波形与子像素(B)区域的像素电极的驱动波形不同，子像素(A)的液晶驱动的临限值电压(Threshold电压)比子像素(B)的液晶驱动的临限值电压(Threshold电压)小，而获得图91的光学特性。本发明藉由调整施加于各个共用电极的信号波形的振幅，可自由地调整液晶驱动的临限值电压(Threshold电压)，因此TFT阵列基板的设计自由度非常大，可轻易地实现最佳的光学特性。由于MVA模式中，自黑位准至灰位准的显示中，液晶分子的响应速度容易迟缓，因此如图91所示，若不改善子像素(A)区域的响应速度，则无法实现良好的动画显示。因而，本发明的实施例34，在子像素(A)中采用可在像素电极与配向方向控制电极之间产生强电场，而可实现液晶分子的高速回应化的构造。
(实施例35)图228及图260是本发明实施例35的MVA模式用主动矩阵TFT基板的平面图。是与实施例32大致相同的构造，且可以相同制程来制造。不同之处为：源极电极(影像信号线)与像素电极在各个像素电极的中央部附近弯曲成90度，并配置于对栅极电极±45度的方向。
图212及图258的液晶面板全体的平面图，是使用线反转驱动法时的构造，而使用点反转驱动法情况下，面板内部的等价电路必须变更成图259所示的构造。形成该面板的内部构造时，只需将图228与图260交互地连结于扫描线方向即可。为了防止发生水平方向的交调失真(Cross talk)，采用点反转驱动法最有效。以图211及图257的驱动波形驱动液晶面板时，需要设计Cst(保持电容)形成电极，避免在图228与图260的像素电极的有效电压上产生差异。
(实施例36)图208、图229及图261是本发明实施例36的MVA模式用主动矩阵TFT基板的平面图。是与实施例33大致相同的构造，且可以相同制程来制造。不同之处为：源极电极(影像信号线)与像素电极在各个像素电极的中央部附近弯曲成90度，并配置于对栅极电极±45度的方向。
图212及图258的液晶面板全体的平面图，是使用线反转驱动法时的构造，而使用点反转驱动法情况下，面板内部的等价电路必须变更成图259所示的构造。形成与图259相同的面板的内部构造时，只需将图229与图261交互地连结于扫描线方向即可。为了防止发生水平方向的交调失真，采用点反转驱动法最有效。以图211及图257的驱动波形驱动液晶面板时，需要将像素电极与配向方向控制电极所形成的电容器的电容予以最佳化，避免在图229与图261的像素电极的有效电压上产生差异。
图209是使用图208的TFT基板时，对应于其的滤色器基板。本发明由于形成共用电极2列接近配置的构造，因此藉由在对应于该2列共用电极的滤色器基板的BM(遮光膜)区域，使用喷墨法或平版印刷法来定点配置球形间隔物，可谋求成本降低。图209是在滤色器基板侧形成配向方向控制用凸块，不过，即使取而代之，而将配向方向控制缝隙形成于滤色器基板侧的共用电极上，仍可获得相同效果。
(实施例37)图206、图207、图230及图262是本发明实施例37的MVA模式用主动矩阵TFT基板的平面图。是与实施例34大致相同的构造，且可以相同制程来制造。不同之处为：源极电极(影像信号线)与像素电极在各个像素电极的中央部附近弯曲成90度，并配置于对栅极电极±45度的方向。
图212及图258的液晶面板全体的平面图，是使用线反转驱动法时的构造，而使用点反转驱动法情况下，面板内部的等价电路必须变更成图259所示的构造。形成与图259相同的面板的内部构造时，只必须将图230与图262交互地连结于扫描线方向即可。为了防止发生水平方向的交调失真，采用点反转驱动法最有效。以图211及图257的驱动波形驱动液晶面板时，需要将与子像素(A)与子像素(B)的共用电极有关的电容Csa、Csb予以最佳化，避免在图230与图262的像素电极的有效电压上产生差异。
图209是使用图206及图207的TFT基板时，对应于其的滤色器基板。本发明由于形成共用电极2列接近配置的构造，因此藉由在对应于该2列共用电极的滤色器基板的BM(遮光膜)区域，使用喷墨法或平版印刷法来定点配置球形间隔物，可谋求成本降低。图209是在滤色器基板侧形成配向方向控制用凸块，不过，即使取而代之，而将配向方向控制缝隙形成于滤色器基板侧的共用电极上，仍可获得相同效果。
使用具有实施例32、实施例33、实施例34、实施例35、实施例36及实施例37的构造的单位像素，按照图259的等价电路图而制作的液晶面板，是以每秒120讯框进行全光谱(Full spec)的HDTV显示，不过亦可使用非结晶硅TFT元件。藉由在120讯框中的60讯框内插入黑显示，可改善液晶TV中成为问题的动画显示时的图像模糊。
(实施例38)图254、图255及图256是本发明实施例38的MVA模式用主动矩阵TFT基板的平面图。于单位像素中，由以下元件而构成：2个栅极电极(扫描线)；与2个栅极电极平行，而配置于自2个栅极电极离开的位置的1个共用电极；被前述共用电极分断成2个区域的2个像素电极；与形成于2个像素电极的接触焊垫连结的薄膜晶体管元件的2个漏极电极；及通过开设于栅极绝缘膜的接触孔，而连接于前述共用电极的配向方向控制电极。可使用与实施例33相同的制程来制造。
子像素(A)与子像素(B)的配向方向控制电极连接于1个共用电极，并经由覆盖被分断成2个的像素电极的栅极绝缘膜，而与像素电极形成电容器。单位像素中的2个栅极电极各个分别完全独立，并施加对应于子像素(A)与子像素(B)的驱动信号波形。藉由调整2个栅极电极的驱动时序(Timing)，可自1个源极电极将不同的影像信号写入子像素(A)与子像素(B)。本实施例中，子像素(A)与子像素(B)两者均使用配向方向控制电极，在像素电极的面积大的子像素(B)区域，亦可取代配向方向控制电极，而在像素电极中形成配向方向控制缝隙。使用连接于共用电极的Cst(保持电容)形成电极，如图100及图101所示，子像素(A)与子像素(B)两者亦可采用经由栅极绝缘膜而与形成配向方向控制缝隙的像素电极形成电容器的构造。由于本发明是将图91的光学特性予以信号转换的方式，调制施加于TFT基板侧的源极电极的影像信号电压，使外观上的子像素(A)的临限值电压变小，因此，如图254、图255及图256所示，无需使子像素(A)的配向方向控制电极的排列间距紧密，亦可相同设计子像素(A)与子像素(B)的配向方向控制电极的排列间距。
(实施例39)图131及图132是本发明实施例39的MVA模式的主动矩阵TFT基板的平面图。源极电极(影像信号线)在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极同样地，在像素的中央部附近弯曲成90度。在像素电极的内部配置有1个以上的接触焊垫，并通过接触孔而与薄膜晶体管元件的漏极电极连接。像素电极除接触孔之外，被栅极绝缘膜完全覆盖，在上述栅极绝缘膜上，为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而形成有两种配向方向控制电极，分别是：通过接触孔而连接于共用电极的配向方向控制电极，以及连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，这些两种配向方向控制电极与源极电极同样地，在像素的中央部附近弯曲成90度，并对栅极电极以±45度的角度配置。配向方向控制电极的图案宽度由液晶胞隙来决定，只需与胞隙相等或稍大即可。液晶TV用面板的胞隙，为了因应动画的高速响应，而在3微米以下，该值与投影曝光装置的解像度的限度大致相等。
图135是对应于图131及图132的TFT基板的滤色器基板。图135的滤色器中不存在配向方向控制用凸块或配向方向控制缝隙。在对应于栅极电极与共用电极的BM(遮光膜)的中央部，使用喷墨涂布法或平版印刷法，而定点配置有球形间隔物。图136是贴合图131及图132的TFT基板与图135的滤色器基板的液晶面板的剖面模型图。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色。因而，本发明使用的滤色器基板与TN模式用几乎相同，而可使成本低廉。
本发明的TFT基板可以与实施例25相同的制程来制造。两种配向方向控制电极的排列间隔宜为10～30微米。若为10微米以下时，光的透过率降低，而无法明亮显示。超过30微米时，则垂直配向的负的介电常数各向异性液晶分子的动作速度显著迟缓。形成于滤色器基板的配向方向控制用凸块的宽度必须约为8微米程度，配向方向控制用缝隙的宽度必须约为6微米程度。本发明的配向方向控制电极的宽度约3微米程度即可，由于比先前方式的MVA模式液晶面板，可实现明亮的液晶面板，以及可在配向方向控制电极与像素电极之间产生强电场，因此，比先前的MVA模式液晶面板，可实现高速响应。
(实施例40)图148及图149是本发明实施例40的MVA模式的主动矩阵TFT基板的平面图。
源极电极(影像信号线)是直线状，在像素电极上配置有1个以上的接触焊垫，并通过开设于栅极绝缘膜的接触孔，而与薄膜晶体管元件的漏极电极连结。像素电极上形成有控制垂直配向的负的介电常数各向异性液晶分子的动作方向用的配向方向控制缝隙，在覆盖像素电极的栅极绝缘膜上，形成有控制垂直配向的负的介电常数各向异性液晶分子的动作方向用的配向方向控制电极，该配向方向控制电极连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极。
图263是对应于图148及图149的滤色器基板。图263的滤色器中不存在配向方向控制用凸块或配向方向控制缝隙。在对应于栅极电极与共用电极的BM(遮光膜)的中央部，使用喷墨涂布法或平版印刷法，而定点配置有球形间隔物。图137是贴合图148及图149的TFT基板与图263的滤色器基板的液晶面板的剖面模型图。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色。因而，本发明使用的滤色器基板与TN模式几乎相同，并可使成本低廉。
(实施例41)图133及图134是本发明实施例41的MVA模式的主动矩阵TFT基板的平面图。源极电极(影像信号线)在像素的中央附近弯曲成90度，并对栅极电极以±45度的角度配置。像素电极亦与源极电极同样地，在像素的中央部附近弯曲成90度。在像素电极的内部配置有1个以上的接触焊垫，并通过接触孔而与薄膜晶体管元件的漏极电极连接。像素电极除接触孔之外，被栅极绝缘膜完全覆盖，在上述栅极绝缘膜上，为了控制垂直配向的负的介电常数各向异性液晶分子的动作方向，而形成有配向方向控制电极，上述配向方向控制电极连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极。在像素电极的内部形成有控制垂直配向的负的介电常数各向异性液晶分子的动作方向用的配向方向控制缝隙。这些配向方向控制电极与配向方向控制缝隙彼此平行地配置，并与源极电极同样地，在像素的中央部附近弯曲成90度，并对栅极电极以±45度的角度配置。
图135是对应于图133及图134的TFT基板的滤色器基板。图135的滤色器中不存在配向方向控制用凸块或配向方向控制缝隙。在对应于栅极电极与共用电极的BM(遮光膜)的中央部，使用喷墨涂布法或平版印刷法，而定点配置有球形间隔物。图137是贴合图133及图134的TFT基板与图135的滤色器基板的液晶面板的剖面模型图。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色。因而，本发明使用的滤色器基板与TN模式几乎相同，而可使成本低廉。
(实施例42)图147是本发明实施例42的MVA模式用主动矩阵TFT基板的平面图。是以与实施例39的图131几乎相同者而构成。与图147及图131不同之处为：驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的源极电极，在图131中是连结于共用电极，图147中，上述薄膜晶体管元件的源极电极连结于成为一行的影像信号线。
图135是对应于图147的TFT基板的滤色器基板。图135的滤色器基板中不存在配向方向控制用凸块或配向方向控制缝隙。图136是贴合图147的TFT基板与图135的滤色器基板的液晶面板的剖面模型图。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色。实施例42的在连接于前述薄膜晶体管元件的漏极电极的配向方向控制电极与像素电极之间产生的电场，比实施例39约强2倍程度，因此，在黑位准至灰位准区域动画显示时，图147者比图131适合。
(实施例43)图150及图151是本发明实施例43的MVA模式用主动矩阵TFT基板的平面图。实施例40中，驱动配向方向控制电极的薄膜晶体管元件的源极电极是连结于共用电极，而本发明实施例43中，驱动配向方向控制电极的薄膜晶体管元件的源极电极是连结于成为一行的影像信号线。因而，实施例43的图150及图151中，共用电极无必要而不存在。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色因此，在对应于图150及图151的滤色器基板上不存在配向方向控制用凸块或配向方向控制缝隙。图137是实施例43的液晶面板的剖面模型图。
(实施例44)图146是本发明实施例44的MVA模式用主动矩阵TFT基板的平面图。实施例41中，驱动配向方向控制电极的薄膜晶体管元件的源极电极是连结于共用电极，而本发明实施例44中，驱动配向方向控制电极的薄膜晶体管元件的源极电极是连结于成为一行的影像信号线。因而，实施例44的图146中，共用电极无必要而不存在。连接于驱动形成于一列前的栅极电极上的配向方向控制电极用的薄膜晶体管元件的漏极电极的配向方向控制电极，是担任形成于先前的MVA模式用滤色器基板的配向方向控制用凸块或配向方向控制缝隙的角色，因此，在对应于图146的滤色器基板上不存在配向方向控制用凸块或配向方向控制缝隙。图137是实施例44的液晶面板的剖面模型图。
实施例39、实施例40、实施例41、实施例42、实施例43及实施例44中，在TFT基板侧全部形成控制液晶分子的动作方向用的配向方向控制缝隙或配向方向控制电极者，若在不需要滤色器基板的场序驱动方式液晶面板的TFT基板上，使用上述实施例的TFT基板，而在TFT基板侧定点配置BM(遮光膜)与间隔物时，相对基板成为仅形成透明电极者，而无需以液晶胞制程的液晶滴下真空夹层制程进行对准动作。这表示超大型尺寸的玻璃基板上无需进行绝对尺寸对准，可完全消除超高精密液晶面板生产时发生对准不良。即使玻璃基板的尺寸大，仍可防止良率降低，量产工厂可垂直投产运行。
(实施例45)图140及图141是制造本发明实施例45的TN模式用主动矩阵TFT基板用的半色调曝光用遮光罩的平面图。图140是以图38的制程制作图130的TN模式用TFT基板时，在第一次使用半色调曝光法的光微影制程使用的遮光罩。如图249所示，半色调曝光用遮光罩中存在：完全遮断紫外线的区域、紫外线透过10～50％程度的半透过区域、及紫外线完全透过的区域的3个区域。在正型光阻上，使用半色调曝光用遮光罩进行曝光而显像时，形成图249的2)所示的：正型光阻厚度厚的区域、正型光阻厚度薄的区域及完全无正型光阻的区域的3个区域。图140中，对应于栅极电极(扫描线)的部分为73，对应于共用电极的部分为74，对应于像素电极的部分为71，对应于与漏极电极连结的接触焊垫部的部分为72，对应于与Cst(保持电容)形成电极连结的接触焊垫部的部分为119。仅对应于像素电极的部分71形成半透过区域。图171、图124及图126是图140的半色调曝光用遮光罩的剖面图。以铬或钼形成紫外线完全遮断区域的72、73、74、119的部分，以钛及锆或氮化钛及氮化锆或高熔点金属硅化物等形成紫外线半透过区域的71时，可获得所需的光学特性。图124是在紫外线半透过层上覆盖氧化硅膜、氮化硅膜、氧化钛、氧化锆等作为保护膜的构造。
图141是以图38的制程制作图130的TN模式用TFT基板时，在第二次的使用半色调曝光法的光微影制程中使用的遮光罩。对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为76，对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为75，对应于连接Cst(保持电容)形成电极与形成于像素电极内的接触焊垫用的接触孔的部分为120。对应于薄膜半导体层的孤岛的部分为紫外线完全遮断区域，对应于上述两种接触孔的部分为紫外线完全透过的区域。这些以外的全部区域为紫外线的半透过区域。图72、图125及图127是图141的半色调曝光用遮光罩的剖面图。
(实施例46)图153及图154是制造本发明实施例46的IPS模式用主动矩阵TFT基板用的半色调曝光用遮光罩的平面图。图153是以图38的制程制作图152的IPS模式用TFT基板时，在第一次使用半色调曝光法的光微影制程使用的遮光罩。对应于栅极电极(扫描线)的部分为73，对应于共用电极的部分为74，对应于梳齿状像素电极的部分为71，对应于与漏极电极连结的接触焊垫部的部分为72，对应于与Cst(保持电容)形成电极连结的接触焊垫部的部分为125，对应于梳齿状共用电极的部分为123，对应于影像信号线的屏蔽用共用电极的部分为124。图152的IPS模式用TFT基板，在像素的中央部附近，源极电极(影像信号线)、影像信号线屏蔽用共用电极、梳齿状像素电极与梳齿状共用电极弯曲1次，因此亦与图153的半色调曝光用遮光罩同样地，形成对应于上述各电极的遮光罩部分，在像素的中央部附近弯曲1次的构造。对应于梳齿状像素电极的部分71、对应于梳齿状共用电极的部分123及对应于影像信号线的屏蔽用共用电极的部分124形成紫外线的半透过区域。
图154是以图38的制程制作图152的IPS模式用TFT基板时，在第二次的使用半色调曝光法的光微影制程中使用的遮光罩。对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为76，对应于连接薄膜晶体管元件的漏极电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为75，对应于连接Cst(保持电容)形成电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为126。对应于薄膜半导体层的孤岛的部分为紫外线完全遮断区域，对应于上述两种接触孔的部分为紫外线完全透过的区域。这些以外的全部区域为紫外线的半透过区域。
(实施例47)图265及图266是制造本发明实施例47的IPS模式用主动矩阵TFT基板用的半色调曝光用遮光罩的平面图。图265是以图38的制程制作图264的IPS模式用TFT基板时，在第一次使用半色调曝光法的光微影制程使用的遮光罩。图264的源极电极(影像信号线)是直线状，并配置成对栅极电极正交。图264及图152均显示本发明的特征为：以最初的光微影制程，同时形成：栅极电极、共用电极、梳齿状弯曲像素电极、梳齿状弯曲共用电极、配置于梳齿状弯曲像素电极内的数个接触焊垫及源极电极(影像信号线)屏蔽用共用电极等。充分管理最初的光微影制程，而可达成接近100％的良率时，第二次及第三次光微影制程比较简单，是单纯的图案，因此良率不致降低。即使最初的光微影制程产生不良，仍可轻易再生而再度使用基板。即使正光阻的图案不良，由于基底仅为玻璃基板上的金属层，因此也容易修正正光阻的图案。
图265的半色调曝光用遮光罩中，分别对应于栅极电极、共用电极及配置于梳齿状弯曲像素电极内的数个接触焊垫部的部分，为紫外线完全遮断区域，分别对应于梳齿状弯曲像素电极、梳齿状弯曲共用电极及源极电极屏蔽用共用电极的部分，形成紫外线半透过区域。
图266是以图38的制程制作图264的IPS模式用TFT基板时，在第二次的使用半色调曝光法的光微影制程中使用的遮光罩。中264，由于如图161及图162所示，是在源极电极(影像信号线)的下层，沿着源极电极而配置有薄膜半导体层，因此，如实施例46的图154所示，薄膜晶体管元件部的薄膜半导体层未被完全孤岛化。对应于薄膜半导体层的部分为76，且为紫外线完全遮断区域。对应于连接薄膜晶体管元件的漏极电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为75，对应于连接Cst(保持电容)形成电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为126。对应于这些两种接触孔的部分为紫外线完全透过的区域。这些以外的全部区域为紫外线的半透过区域。
(实施例48)图67及图68是制造本发明实施例48的MVA模式用主动矩阵TFT基板用的半色调曝光用遮光罩的平面图。图67是以图39的制程制作图15的MVA模式用TFT基板时，在第一次使用半色调曝光法的光微影制程使用的遮光罩。其特征是：藉由使用图67的半色调曝光用遮光罩，按照图46及图173的第一次光微影制程进行作业，而同时形成：栅极电极、共用电极、像素电极及配置于像素电极内的1个以上的接触焊垫等。图15的MVA模式用TFT基板中，源极电极(影像信号线)为直线状，并对栅极电极正交。
图67中，对应于栅极电极(扫描线)的部分为73，对应于共用电极的部分为74，对应于像素电极的部分为71，对应于与漏极电极连结的接触焊垫部的部分为72。对应于栅极电极、共用电极、像素电极内的与漏极电极连结的接触焊垫部的各个部分为紫外线完全遮断区域，仅对应于像素电极的部分为紫外线半透过区域。图71、图124及图126是图67的半色调曝光用遮光罩的剖面图。
图68是以图39的制程制作图15的MVA模式用TFT基板时，在第二次的使用半色调曝光法的光微影制程中使用的遮光罩。对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为76，对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为75，对应于连接配向方向控制电极与共用电极用的接触孔的部分为77。对应于薄膜半导体层的孤岛的部分为紫外线完全遮断区域，对应于上述两种接触孔的部分为紫外线完全透过的区域。这些以外的全部区域为紫外线的半透过区域。图72、图125及图127是图68的半色调曝光用遮光罩的剖面图。
(实施例49)图69及图70是制造本发明实施例49的MVA模式用主动矩阵TFT基板用的半色调曝光用遮光罩的平面图。图69是以图39的制程制作图19的MVA模式用TFT基板时，在第一次使用半色调曝光法的光微影制程使用的遮光罩。其特征是：藉由使用图69的半色调曝光用遮光罩，按照图46及图173的第一次光微影制程进行作业，而同时形成：栅极电极、共用电极、像素电极及配置于像素电极内的1个以上的接触焊垫等。图19的MVA模式用TFT基板中，源极电极(影像信号线)在像素的中央部附近弯曲成90度，并对栅极电极配置于±45度的方向。像素电极亦与源极电极同样地，在像素的中央部附近弯曲成90度，并对栅极电极配置于±45度的方向。连接于共用电极的配向方向控制电极亦形成与源极电极大致相同的形状，在像素的中央部附近弯曲成90度，并对栅极电极配置于±45度的方向。
图69中，对应于栅极电极(扫描线)的部分为73，对应于共用电极的部分为74，对应于像素电极的部分为71，对应于与漏极电极连结的接触焊垫部的部分为72。对应于栅极电极、共用电极、像素电极内的与漏极电极连结的接触焊垫部的各个部分为紫外线完全遮断区域，仅对应于像素电极的部分为紫外线半透过区域。图71、图124及图126是图69的半色调曝光用遮光罩的剖面图。
图70是以图39的制程制作图19的MVA模式用TFT基板时，在第二次的使用半色调曝光法的光微影制程中使用的遮光罩。其特征是：藉由使用图70的半色调曝光用遮光罩，按照图47及图174的第二次光微影制程进行作业，而同时形成：薄膜晶体管元件的薄膜半导体层的孤岛化(元件分离化)、及连接设于像素电极内的接触焊垫与薄膜晶体管元件的漏极电极用的接触孔。
对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为76，对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为75，对应于连接配向方向控制电极与共用电极用的接触孔的部分为77。即使并非如实施例47的图266所示地，使对应于薄膜晶体管元件的薄膜半导体层的部分予以孤岛化而连结，仍不致发生问题。
对应于薄膜半导体层的孤岛的部分为紫外线完全遮断区域，对应于上述两种接触孔的部分为紫外线完全透过的区域。这些以外的全部区域为紫外线的半透过区域。图72、图125及图127是图70的半色调曝光用遮光罩的剖面图。
(实施例50)图142、图143、图144及图145是制造本发明实施例50的TN模式用主动矩阵TFT基板用的半色调双重曝光制程用遮光罩的平面图。图142及图143是图77的制程制作图130的TN模式用TFT基板时，在第一次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。如图250所示，半色调双重曝光法是藉由分割成2次，使用不同的遮光罩，进行底面半曝光，可形成：完全以紫外线曝光的区域、完全遮断紫外光的区域及半曝光的区域的3种区域。显像后，可形成：完全无正光阻的区域、正光阻以接近大致涂布的膜厚的状态而保留的区域、及正光阻以涂布的膜厚的1/10～1/3程度的膜厚而保留的区域的3个区域。
本发明的半色调双重曝光法的特征为：藉由使用图142与图143的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例45相同立体形状的正光阻图案。
本发明亦可使用1台曝光装置，更换2个遮光罩实施曝光，不过量产工厂是采用配置2个曝光装置，而在各个装置中安装不同的2个遮光罩连续进行曝光的方法。由于不需要实施2个遮光罩的对准调整，因此，如图74所示，首先需要在玻璃基板的内部使用脉冲激光形成对准标记。图73是形成对准标记的基板。
图142及图143中，对应于栅极电极的部分为83，对应于共用电极的部分为84，对应于像素电极的部分为85，对应于与漏极电极连结的接触焊垫部的部分为82，对应于与Cst(保持电容)形成电极连结的接触焊垫部的部分为121。使用图142的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图143的普通遮光罩进行完全曝光。亦可使用图143的普通遮光罩进行完全曝光后，再使用图142的普通遮光罩进行不完全曝光(半色调曝光)。图75的1)与2)是图142与图143的遮光罩的剖面图。
图144及图145是以图77的制程制作图130的TN模式用TFT基板时，在第二次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为87，对应于连接Cst(保持电容)形成电极与形成于像素电极内的接触焊垫用的接触孔的部分为122，对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为86。
使用图144的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图145的普通遮光罩进行完全曝光。亦可使用图145的普通遮光罩进行完全曝光后，再使用图144的普通遮光罩进行不完全曝光(半色调曝光)。图76的1)与2)是图144与图145的遮光罩的剖面图。
(实施例51)图155、图156、图157及图158是制造本发明实施例51的IPS模式用主动矩阵TFT基板用的半色调双重曝光制程用遮光罩的平面图。图155及图156是以图77的制程制作图152的IPS模式用TFT基板时，在第一次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。本发明的半色调双重曝光法的特征为：藉由使用图155与图156的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例46相同立体形状的正光阻图案。本发明亦可使用1台曝光装置，更换2个遮光罩实施曝光，不过量产工厂是采用配置2个曝光装置，而在各个装置中安装不同的2个遮光罩连续进行曝光的方法。由于不需要实施2个遮光罩的对准调整，因此，如图74所示，首先需要在玻璃基板的内部使用脉冲激光形成对准标记。图73是形成对准标记的基板。
图155及图156中，对应于栅极电极的部分为83，对应于共用电极的部分为84，对应于梳齿状像素电极的部分为85，对应于与漏极电极连结的接触焊垫部的部分为82，对应于与Cst(保持电容)形成电极连结的接触焊垫部的部分为127，对应于梳齿状弯曲共用电极的部分为177，对应于影像信号线的屏蔽用共用电极的部分为128。
图152的IPS模式用TFT基板中，在像素的中央部附近，源极电极(影像信号线)、影像信号线屏蔽用共用电极、梳齿状像素电极与梳齿状共用电极弯曲1次，因此，图156的半色调双重曝光用遮光罩亦同样地，形成对应于上述各电极的遮光罩的部分在像素的中央部附近弯曲1次的构造。
使用图155的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图156的普通遮光罩进行完全曝光。反之，亦可使用图156的普通遮光罩进行完全曝光后，再使用图155的普通遮光罩进行不完全曝光(半色调曝光)。显像后，调整不完全曝光(半色调曝光)时的紫外线照度，使分别对应于影像信号线屏蔽用共用电极、梳齿状像素电极与梳齿状共用电极的区域的正光阻膜厚保留涂布时的膜厚的1/10～1/3程度。
图157及图158是以图77的制程制作图152的IPS模式用TFT基板时，在第二次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。本发明的半色调双重曝光法的特征为：通过使用图157与图158的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例46相同立体形状的正光阻图案。对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为86，对应于连接薄膜晶体管元件的漏极电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为129，对应于连接Cst(保持电容)形成电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为130。使用图157的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图158的普通遮光罩进行完全曝光。反之，即使使用图158的普通遮光罩进行完全曝光后，再使用图157的普通遮光罩进行不完全曝光(半色调曝光)，于显像后，仍可获得相同立体形状的正光阻图案。
(实施例52)图267、图268、图269及图270是制造本发明实施例52的IPS模式用主动矩阵TFT基板用的半色调双重曝光制程用遮光罩的平面图。图267及图268是以图77的制程制作图264的IPS模式用TFT基板时，在第一次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。本发明的半色调双重曝光法的特征为：藉由使用图267与图268的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例47相同立体形状的正光阻图案。图267及图268中，对应于栅极电极的部分为83，对应于共用电极的部分为84，对应于梳齿状像素电极的部分为85，对应于与漏极电极连结的接触焊垫部的部分为82，对应于与Cst(保持电容)形成电极连结的接触焊垫部的部分为127，对应于梳齿状共用电极的部分为177，对应于影像信号线的屏蔽用共用电极的部分为128。图264的IPS模式用TFT基板中，源极电极(影像信号线)是直线状，且对栅极电极正交而配置。
使用图267的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图268的普通遮光罩进行完全曝光。反之，亦可使用图268的普通遮光罩进行完全曝光后，再使用图267的普通遮光罩进行不完全曝光(半色调曝光)。显像后，可调整不完全曝光(半色调曝光)时的紫外线照度，使分别对应于影像信号线屏蔽用共用电极、梳齿状像素电极与梳齿状共用电极的区域的正光阻膜厚保留涂布时的膜厚的1/10～1/3程度。
图269及图270是以图77的制程制作图264的IPS模式用TFT基板时，在第二次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。本发明的半色调双重曝光法的特征为：藉由使用图269与图270的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例47相同立体形状的正光阻图案。薄膜晶体管元件的薄膜半导体层在图264中，并未孤岛状地完全分离，而是彼此在源极电极(影像信号线)方向上连结，对应于该薄膜半导体层的部分为86，对应于连接薄膜晶体管元件的漏极电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为129，对应于连接Cst(保持电容)形成电极与形成于梳齿状像素电极内的接触焊垫用的接触孔的部分为130。使用图269的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图270的普通遮光罩进行完全曝光。反之，即使使用图270的普通遮光罩进行完全曝光后，再使用图269的普通遮光罩进行不完全曝光(半色调曝光)，于显像后，仍可获得相同立体形状的正光阻图案。
(实施例53)图92、图93、图94及图95是制造本发明实施例53的MVA模式用主动矩阵TFT基板用的半色调双重曝光制程用遮光罩的平面图。图92及图93是以图78的制程制作图15的MVA模式用TFT基板时，在第一次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。其特征是：藉由使用图92与图93的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例48相同立体形状的正光阻图案。本发明亦可使用1台曝光装置，更换2个遮光罩实施曝光，不过量产工厂是采用配置2个曝光装置，而在各个装置中安装不同的2个遮光罩连续进行曝光的方法。由于不需要实施2个遮光罩的对准调整，因此，如图74所示，首先需要在玻璃基板的内部使用脉冲激光形成对准标记。图73是形成对准标记的基板。
图92及图93中，对应于栅极电极的部分为83，对应于共用电极的部分为84，对应于像素电极的部分为85，对应于与漏极电极连结的接触焊垫部的部分为82。使用图92的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图93的普通遮光罩进行完全曝光。反之，亦可使用图93的普通遮光罩进行完全曝光后，再使用图92的普通遮光罩进行不完全曝光(半色调曝光)。图75的1)与2)是图92与图93的遮光罩的剖面图。
图94及图95是以图78的制程制作图15的MVA模式用TFT基板时，在第二次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为87，对应于连接配向方向控制电极与共用电极用的接触孔的部分为88，对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为86。使用图94的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图95的普通遮光罩进行完全曝光。反之，即使使用图95的普通遮光罩进行完全曝光后，再使用图94的普通遮光罩进行不完全曝光(半色调曝光)，于显像后，仍可获得相同立体形状的正光阻图案。图76的1)与2)是图94与图95的遮光罩的剖面图。
(实施例54)图96、图97、图98及图99是制造本发明实施例54的MVA模式用主动矩阵TFT基板用的半色调双重曝光制程用遮光罩的平面图。图96及图97是以图78的制程制作图19的MVA模式用TFT基板时，在第一次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。藉由使用图96与图97的不同的两个普通遮光罩，调整曝光时的紫外线照度，于显像后，可获得与实施例49相同立体形状的正光阻图案。其特征是：藉由使用本发明的曝光法，按照图46及图173的第一次光微影制程进行作业，而同时形成：栅极电极、共用电极、像素电极及配置于像素电极内的1个以上的接触焊垫等。
图96及图97中，对应于栅极电极的部分为83，对应于共用电极的部分为84，对应于像素电极的部分为85，对应于与漏极电极连结的接触焊垫部的部分为82。使用图96的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图97的普通遮光罩进行完全曝光。反之，即使使用图97的普通遮光罩进行完全曝光后，再使用图96的普通遮光罩进行不完全曝光(半色调曝光)，于显像后，仍可获得相同立体形状的正光阻图案。亦可不使用图97的普通遮光罩进行完全曝光，而进行不完全曝光(半色调曝光)。只要满足将图96的普通遮光罩的不完全曝光区域与图97的普通遮光罩的不完全曝光区域重迭的区域的正光阻予以完全曝光的条件，就不致发生问题。
图98及图99是以图78的制程制作图19的MVA模式用TFT基板时，在第二次的使用半色调双重曝光法的光微影制程中使用的普通遮光罩。其特征是：藉由使用图98及图99的普通遮光罩，按照图47及图174的第二次光微影制程进行作业，而同时形成：薄膜晶体管元件的薄膜半导体层的孤岛化(元件分离化)、及连接设于像素电极内的接触焊垫与薄膜晶体管元件的漏极电极用的接触孔。
对应于薄膜晶体管元件的薄膜半导体层的孤岛的部分为86，对应于连接薄膜晶体管元件的漏极电极与形成于像素电极内的接触焊垫用的接触孔的部分为87，对应于连接配向方向控制电极与共用电极用的接触孔的部分为88。即使并非如实施例47的图266所示地，使对应于薄膜晶体管元件的薄膜半导体层的部分予以孤岛化而连结，仍不致发生问题。
使用图98的普通遮光罩进行不完全曝光(半色调曝光)后，再使用图99的普通遮光罩进行完全曝光。反之，即使使用图99的普通遮光罩进行完全曝光后，再使用图98的普通遮光罩进行不完全曝光(半色调曝光)，于显像后，仍可获得相同立体形状的正光阻图案。图76的1)与2)是图98与图99的遮光罩的剖面图。亦可不使用图99的普通遮光罩进行完全曝光，而进行不完全曝光(半色调曝光)。只要满足将图98的普通遮光罩的不完全曝光区域与图99的普通遮光罩的不完全曝光区域重迭的区域的正光阻，藉由进行2次不完全曝光，而予以完全曝光的条件，就不致发生问题。
(实施例55)图82、图83、图103及图104是藉由本发明实施例55的使用DMD元件的直接描绘半色调曝光装置进行TFT阵列基板的制程的步骤流程说明图。DMD元件是集合USA的TI公司制造的半导体元件与光学反射镜的光学元件，图80的使用DMD元件的直接描绘曝光装置，已经开始用在PDP的量产上。由于使用多投影曝光用激光，并且使用紫外线或蓝色半导体激光及LED光源，因此比先前使用超高压水银灯的曝光装置，可达到小型化。
图81是在涂布有正光阻的玻璃基板上的DMD元件的成像图。本实施例是采用使玻璃基板来回而全面予以曝光的方式，不过，即使是单向曝光而非来回曝光，如图81所示，只要设定有DMD元件与DMD元件的彼此重迭的多重曝光区域，即无问题。
使用遮光罩的方式，为了在基板上写入字幕，另外需要字幕摄影机(Titler)，不过，由于使用DMD元件的直接描绘曝光装置的字幕摄影机功能，亦可以软件排入，因此不需要专用的字幕摄影机。对正光阻的曝光条件亦可以软件在包含基板的全部区域自由地设定。多重曝光次数可达到玻璃基板的扫描方向的DMD元件内部的微反射镜数量程度。图250是使用不同的2个遮光罩进行2次多重曝光，不过，使用DMD元件情况下，可轻易地进行数百次至一千次程度的多重曝光，因此本发明是非常适于作为目的的半色调曝光制程的曝光装置。
仅以1台装置重写软件的数据，与使用图67、图68、图69、图70、图140、图141、图153、图154、图265及图266等的半色调遮光罩进行曝光时同样地，可轻易制作立体形状的正光阻图案。由于绝对尺寸调整亦只需重写软件的数据即可进行，因此，尺寸不良的问题亦可在短时间内解决。由于只需增加投影透镜数量即可对应于基板的大型化，因此，DMD的解像度提高时，以超大型液晶TV用的线(Line)亦可量产PC用超高精密面板。
目前使用TI公司的DMD元件，并使用等倍的投影曝光透镜时，可获得10微米的线&空间的正光阻图案。以此种解像力足可进行滤色器用的BM(遮光膜)、R、G、B的滤色器层、MVA模式用的配向方向控制用凸块或配向方向控制缝隙的曝光。特别是BM的曝光使用图80的曝光装置时，可在短时间内完成与TFT阵列基板的绝对尺寸调整，因此量产工厂可垂直投产运行。
(实施例56)图122、图116、图117、图118及图119是使用本发明实施例56的半色调曝光法而形成栅极电极、像素电极与共用电极的制程说明图与两层栅极电极的剖面图。以溅镀法连续形成异种金属膜时，在异种金属接合界面，形成各个金属原子相互扩散的层，由于该区域的刻蚀速度大，因此湿式刻蚀图案容易形成倒锥状。为了防止上述情况发生，本发明的实施例56如图116、图117、图118及图119所示，是在形成第一层金属或透明导体膜后，形成第二层的上层金属膜时，在成膜之初，于溅镀用惰性气体(稀有气体的氩、氪等)中混入1～20％程度的氮化性气体(氮、氨、联氨、腙等)，形成1～10nm程度厚度的氮化物层的膜后，停止混入氮化性气体，而仅以惰性气体连续形成第二层的上层金属膜。图122是连续成膜的第一层、在界面区域掺杂有第二层的氮的层(氮化物层)与第二层的金属的剖面图。图112、图113及图114是本发明的制程流路剖面说明图。
玻璃基板使用廉价的钠钙玻璃(Soda glass)(青板玻璃)时，容易发生铝合金受到玻璃中碱性成分腐蚀的问题，而本发明的实施例56，于铝合金的下层存在腐蚀性强的金属、氧化物透明导体或氮化物透明导体时，即使如先前不涂布防碱性扩散用的保护层，仍不发生腐蚀的问题，因此可降低成本。即使使用先前的图115的制程的方法，虽可防止铝合金或钼金属的碱性腐蚀的问题，但是如先前例的图84的制程流路剖面图所示，界面区域未掺杂氮情况下，铝合金或钼金属容易形成倒锥状，因此造成源极电极(影像信号线)的断线与门极电极与源极电极的击穿电压降低，因此容易因静电而产生短路的问题，于量产时良率降低。再者，如先前例的图84的制程流路剖面图所示，由于完全除去像素电极上的栅极绝缘膜，因此图84的制程中，第一层(下层)的透明导体无法使用钛、锆、氮化钛或氮化锆。因而，使用先前的图84的制程情况下，第二层金属使用铝合金时，仅可使用ITO或IZO的透明导体。此种情况下，进行显像或湿式刻蚀加工，容易发生局部电池反应及异常刻蚀，而无法量产。
(实施例57)图271、图120及图121是本发明的实施例57的使用单层铝合金，并使用普通曝光制程形成：源极电极(影像信号线)、漏极电极、Cst(保持电容)形成电极、配向方向控制电极及梳齿状共用电极用的制程流路说明图，及使用该制程而制作的TFT阵列基板的剖面图。如图175所示，源极电极与漏极电极使用采用障壁金属的两层金属构造时，虽可使用几乎全部的铝合金，但是在2m以上大型玻璃基板的量产制程中，为了削减成本与提高通量，必须采用铝合金的单层构造。
图48是单层金属构造时的制程流路说明图，上述单层金属采用铝合金情况下，为了避免因铝合金的扩散而发生n+非结晶硅层的尖峰(Spike)状穿透现象，必须使用图174的制程，形成非结晶硅孤岛化。图174及图175两者均是藉由在n+非结晶硅层上形成障壁金属，来防止上述铝合金的尖峰状穿透现象。
本发明的实施例57是在以图47的制程进行非结晶硅孤岛化(半导体元件分离)后，将图48的单层金属成膜法应用于铝合金时，防止先前造成问题的因铝扩散而发生n+非结晶硅层的尖峰状穿透现象的方法。其特征如图123的放大剖面图所示，形成铝合金膜时，藉由在成膜之初的界面部分，于铝合金中掺杂氮原子成1～10nm程度的厚度，形成与n+非结晶硅层的欧姆接触电阻值为100KΩ以下，并宜为10KΩ以下程度，来防止铝合金的铝原子扩散。具体而言，如图271的制程流路说明图所示，以溅镀法形成铝合金膜时，是使用在成膜之初，于溅镀用惰性气体(稀有气体的氩、氪等)中混入1～20％程度的氮化性气体(氮、氨、联氨、腙等)，形成1～10nm程度的掺杂有氮原子的铝合金层后，停止氮化性气体，而仅以溅镀用惰性气体形成铝合金膜的制程。这是与实施例56大致相同的制程，但是实施例56中，掺杂有氮原子的层的接触电阻值大致无问题，而本发明实施例57中，接触电阻值为1MΩ以上时，会发生显示不均一，因此需要抑制在100KΩ以下。图120及图121是使用图271的制程，以铝合金的单层构造形成源极电极、漏极电极与配向方向控制电极或Cst(保持电容)形成电极的TFT阵列基板的剖面图。藉由使用本发明的图271的制程，可将图48的单层构造的铝合金利用于源极电极及漏极电极，藉由与图47的制程组合，可以最低成本完成通量快、良率佳的TFT阵列制程。
(实施例58)图272、图273、图275及图276是本发明的实施例58的使用单层铝合金，并使用普通曝光制程形成：源极电极(影像信号线)、漏极电极、Cst(保持电容)形成电极、配向方向控制电极及梳齿状共用电极用的制程流路说明图，及使用该制程而制作的TFT阵列基板的剖面图。如图175所示，源极电极与漏极电极使用采用障壁金属的两层金属构造时，虽可使用几乎全部的铝合金，但是在2m以上大型玻璃基板的量产制程中，为了削减成本与提高通量，必须采用铝合金的单层构造。
本发明的实施例58是在以图47的制程进行非结晶硅孤岛化(半导体元件分离)后，将图48的单层金属成膜法应用于铝合金时，防止先前造成问题的因铝扩散而发生n+非结晶硅层的尖峰状穿透现象的方法。其特征如图274的放大剖面图所示，在形成铝合金膜的基底的n+非结晶硅层与未掺杂非结晶硅层的侧壁掺杂氮原子，调整成铝合金与n+非结晶硅层的欧姆接触电阻值为100KΩ以下，并宜为10KΩ以下程度。具体而言，如图272及图273的制程流路说明图所示，于薄膜半导体元件分离制程结束后，直接使用混合氮化性气体(氮、氨、联氨、腙等)与稀有气体(氦、氖、氩等)的气体，在真空处理室内，进行电浆放电处理，来电浆氮化处理n+非结晶硅表面与未掺杂非结晶硅层(ia-Si层)的侧壁，或是，使用在真空处理室内加速氮离子，在n+非结晶硅表面与未掺杂非结晶硅层的侧壁注入氮原子的方法，藉由在n+非结晶硅表面与未掺杂非结晶硅层的侧壁，以1019～1021个/cm3程度的浓度掺杂氮原子，可防止铝原子自铝合金层扩散。若过度掺杂氮原子，则n+非结晶硅层与铝合金层的欧姆接触电阻值达到1MΩ以上，将造成显示不良，因此宜调整氮原子的掺杂量成欧姆接触电阻值为100KΩ以下，并宜为10KΩ以下程度。
图275及图276是使用图272及图273的制程，以铝合金的单层构造形成源极电极、漏极电极与配向方向控制电极或Cst(保持电容)形成电极的TFT阵列基板的剖面图。亦有铝合金中含有1～7atm％镍的合金，以溅镀法成膜后，以200℃程度的退火温度，予以低电阻化至5μΩcm程度者，这是实现源极电极与漏极电极的单层构造时最佳的铝合金。
(实施例59)图277、图278、图279、图280、图281、图282、图283及图284是本发明实施例59的使用2次半色调曝光法的4次光微影制程制造TFT阵列基板的制程说明图。上述8个制程说明图，并非局部形成钝化膜，而是采用基板全面地成膜的方式，以最后第四次光微影制程除去覆盖驱动IC连接用端子部全面的钝化膜。与局部形成钝化膜的方式比较，虽增加1次光微影制程，但是制造1片玻璃基板至数十个以上的TFT面板情况下，钝化膜的局部成膜非常困难，因此，本发明藉由追加第四次光微影制程，玻璃基板的有效利用效率提高。