制作悬浮结构的方法
专利汇可以提供制作悬浮结构的方法专利检索，专利查询，专利分析的服务。并且本 发明 公开一种制作悬浮结构的方法。所述方法包括：提供基底；在基底上形成第一光致抗蚀剂图案并加热使硬化以作为牺牲层；在基底与牺牲层上方形成暴露出部分牺牲层与基底的第二光致抗蚀剂图案；在基底、第二光致抗蚀剂图案与牺牲层上形成结构层；进行剥离工艺，移除第二光致抗蚀剂图案与位于第二光致抗蚀剂图案上的结构层；以及用干式蚀刻工艺移除牺牲层使结构层，形成悬浮结构。，下面是制作悬浮结构的方法专利的具体信息内容。
1.一种制作悬浮结构的方法，其包括：
提供基底；
在所述基底上形成第一光致抗蚀剂图案；
加热所述第一光致抗蚀剂图案使所述第一光致抗蚀剂图案硬化，所述第 一光致抗蚀剂图案作为牺牲层之用；
在所述基底与所述牺牲层上方形成第二光致抗蚀剂图案，所述第二光致 抗蚀剂图案暴露出部分所述牺牲层与部分所述基底；
在所述基底、所述第二光致抗蚀剂图案与所述牺牲层上方形成结构层；
进行剥离工艺，移除所述第二光致抗蚀剂图案与位于所述第二光致抗蚀 剂图案上方的所述结构层；以及进行干式蚀刻工艺以移除所述牺牲层，使位于所述基底与所述牺牲层上 方的所述结构层，形成所述悬浮结构。
2.如权利要求1所述的方法，其中所述牺牲层具有圆角化的侧壁。
3.如权利要求1所述的方法，其中所述牺牲层具有倾斜的侧壁。
4.如权利要求1所述的方法，其中所述结构层的材料包括金属。
5.如权利要求1所述的方法，其中所述结构层的材料包括单晶硅、非晶 硅或多晶硅。
6.如权利要求1所述的方法，其中形成所述结构层的方法包括化学气相 沉积工艺或镀膜工艺。
7.如权利要求6所述的方法，其中所述化学气相沉积工艺包括常压化学 气相沉积工艺。
8.如权利要求1所述的方法，其中所述剥离工艺包括湿式蚀刻工艺。
9.如权利要求1所述的方法，其中所述干式蚀刻工艺包括溅射蚀刻工 艺、等离子体蚀刻工艺、或反应性离子蚀刻工艺。
技术领域
本发明涉及一种制作悬浮结构的方法，特别是涉及一种利用牺牲层、干 蚀刻工艺以及剥离工艺制作悬浮结构的方法。
背景技术
请参考图1至4，图1至4为现有技术中利用湿式蚀刻方式制作悬浮结 构的方法示意图。如图1所示，首先在半导体基底12的表面进行金属沉积 工艺以形成黏着层，此金属沉积工艺主要是沉积钛金属层14，其作用为在沉 积作为结构层的铜金属层16前，有利于半导体基底12以及铜金属层16之 间的黏着，而且此金属沉积工艺使用电子枪蒸镀机将钛金属层14沉积于半 导体基底12的表面。接着，在钛金属层14的表面沉积铜金属层16，而沉积 的方法有两种，第一种方法为直接使用电子枪蒸镀，其中铜金属层16的厚 度约为1微米，而第二种方法为先使用电子枪蒸镀一层种子层(seed layer)， 再利用电镀技术将铜沉积于种子层上。之后再沉积保护层18以保护铜金属 层16，例如利用电子枪蒸镀上镍、铬、钛、金等金属层作为保护层18。然 后使用旋转涂布机将光致抗蚀剂层20涂布在保护层18的表面。
接着如图2所示，利用黄光工艺将光致抗蚀剂层20曝光显影成为第一 光致抗蚀剂图案22，然后使用金属蚀刻液，依序将没有受到第一光致抗蚀剂 图案22保护的部分保护层18、铜金属层16、钛金属层14蚀刻掉，再将第 一光致抗蚀剂图案22移除，接着于保护层18与半导体基底12上形成第二 光致抗蚀剂图案24，如图3所示。
最后，利用湿式蚀刻，例如使用氢氧化钾(KOH)蚀刻液，在半导体基 底12的表面蚀刻出孔26以形成悬浮结构10，并且将第二光致抗蚀剂图案 24移除，如图4所示。
此现有技术制作悬浮结构的方法具有以下缺点，第一，氢氧化钾蚀刻液 对铝有强烈侵蚀性，而且很少材料可以成为其蚀刻掩模，仅有例如低压沉积 氮化硅(LPCVD Si3N4)或低应力氮化硅等材料，所以此方法需要限定使用 不会被氢氧化钾蚀刻液蚀刻的特定金属，或是在结构层上下分别形成额外的 保护层与黏着层。第二，由于此方法利用湿式蚀刻去除半导体基底以于半导 体基底形成孔，因此所形成的悬浮结构会受到蚀刻液液体张力的影响，而导 致结构层断裂或是悬浮部分黏住基底表面。第三，此方法很难经由改变工艺 参数进而设计制作各种不同形状的悬浮结构。
发明内容
为达上述目的，本发明提供一种制作悬浮结构的方法，其包括：提供基 底；在该基底上形成第一光致抗蚀剂图案；加热该第一光致抗蚀剂图案使该 第一光致抗蚀剂图案硬化，该第一光致抗蚀剂图案作为牺牲层之用；在该基 底与该牺牲层上方形成第二光致抗蚀剂图案，该第二光致抗蚀剂图案暴露出 部分该牺牲层与部分该基底；在该基底、该第二光致抗蚀剂图案与该牺牲层 上方形成结构层；进行剥离工艺(lift off process)，移除该第二光致抗蚀剂图 案与位于该第二光致抗蚀剂图案上方的该结构层；以及进行干式蚀刻工艺以 移除该牺牲层，使该结构层形成该悬浮结构。
为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详 细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限 制。
附图说明
图5至9为本发明第一实施例的一种制作悬浮结构的方法示意图。
图10至14为本发明第二实施例的一种制作悬浮结构的方法示意图。
简单符号说明
10：悬浮结构
12：半导体基底
14：钛金属层
16：铜金属层
18：保护层
20：光致抗蚀剂层
22：第一光致抗蚀剂图案
24：第二光致抗蚀剂图案
26：孔
100、200：悬浮结构
102、202：基底
104、204：第一光致抗蚀剂图案
106、206：牺牲层
108、208：第二光致抗蚀剂图案
110、210：结构层
具体实施方式
接着，如图7所示，先于基底102与牺牲层106上方形成第二光致抗蚀 剂图案108，第二光致抗蚀剂图案108暴露出部分牺牲层106与部分基底102， 然后在基底102、第二光致抗蚀剂图案108与牺牲层106上方形成结构层110， 其中结构层110的材料可以为例如铝、铜等各种金属、或单晶硅、非晶硅或 多晶硅，而形成结构层110的方法可包括化学气相沉积工艺或镀膜工艺。此 外，如果选择使用化学气相沉积工艺来形成结构层110，本发明可使用常压 化学气相沉积工艺，以使所形成的结构层110较为平滑。
然后，如图8所示，进行剥离工艺，其以湿式蚀刻工艺移除第二光致抗 蚀剂图案108，然后就可以连带去除位于第二光致抗蚀剂图案108上方的结 构层110。最后，如图9所示，进行干式蚀刻工艺以移除牺牲层106，以使 位于基底102与牺牲层106上方的结构层110形成悬浮结构100，其中此干 式蚀刻工艺可以为溅射蚀刻工艺(sputtering etch process)、等离子体蚀刻工 艺(plasma etch process)、或反应性离子蚀刻工艺(reactive ion etch process， RIE process)。
请参考图10至14，图10至14为本发明第二实施例的一种制作悬浮结 构的方法示意图。如图10所示，首先在基底202的表面形成第一光致抗蚀 剂图案204，接着如图11所示，利用光致抗蚀剂受热后会流动以及硬化的特 性，加热第一光致抗蚀剂图案204使第一光致抗蚀剂图案204硬化，而加热 硬化后的第一光致抗蚀剂图案204作为一牺牲层206之用。其中于本实施例 中控制加热温度、时间等参数，使牺牲层206具有圆角化并且倾斜的侧壁， 如图11所示。
接着，如图12所示，先于基底202与牺牲层206上方形成第二光致抗 蚀剂图案208，第二光致抗蚀剂图案208暴露出部分牺牲层206与部分基底 202，然后在基底202、第二光致抗蚀剂图案208与牺牲层206上方形成结构 层210，其中结构层210的材料可以为金属、单晶硅、非晶硅或多晶硅，而 形成结构层210的方法可包括化学气相沉积工艺或镀膜工艺。
然后，如图13所示，进行剥离工艺，其以湿式蚀刻工艺移除第二光致 抗蚀剂图案208，然后就可以连带去除位于第二光致抗蚀剂图案208上方的 结构层210。最后，如图14所示，进行干式蚀刻工艺以移除牺牲层206，以 使位于基底202与牺牲层206上方的结构层210形成悬浮结构200，其中此 干式蚀刻工艺可以为溅射蚀刻工艺、等离子体蚀刻工艺、或反应性离子蚀刻 工艺。
由于本发明的方法利用光致抗蚀剂作为牺牲层形成悬浮结构，故可使用 例如铝、铜等各种金属、单晶硅、非晶硅或多晶硅作为结构层，而不需要限 定使用不会被氢氧化钾蚀刻液蚀刻的特定金属。另外，本发明的方法利用干 式蚀刻去除光致抗蚀剂牺牲层，因此所形成的悬浮结构不会像现有技术一样 受到蚀刻液液体张力的影响，而导致结构层断裂或是悬浮部分黏住基底表 面。此外值得注意的是，因为本发明利用加热硬化后的光致抗蚀剂作为牺牲 层，所以可以使其边缘圆滑化，以使得所形成的结构层不容易因角落覆盖不 佳而断裂，并且本发明可以经由控制光致抗蚀剂加热硬化后的形状来设计制 作各种不同形状的悬浮结构，而可大幅增加悬浮结构的应用范围。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示装置及其制造方法 | 2021-08-27 | 5 |
| 测量钢带材清洁度的方法 | 2020-10-02 | 5 |
| 分离晶片基材上表层的多个半导体元件裸片方法 | 2021-03-25 | 3 |
| 包含高填充率的微透镜阵列的互补型金属氧化物半导体成像器 | 2022-08-20 | 5 |
| 半导体芯片制作方法 | 2020-09-10 | 2 |
| 制造半导体器件的方法 | 2021-03-31 | 4 |
| 等离子体控制方法及等离子体控制装置 | 2020-11-22 | 5 |
| 具有可配置轮廓的衬垫层的半导体器件及其制造方法 | 2021-05-21 | 4 |
| 等离子体蚀刻方法 | 2020-05-13 | 6 |
| “绝缘体上硅”(SOI)型衬底的活性硅层的薄化方法 | 2021-10-20 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
