一种MEMS器件及其制造方法和电子装置
阅读：707发布：2023-03-04
专利汇可以提供一种MEMS器件及其制造方法和电子装置专利检索，专利查询，专利分析的服务。并且本 发明 提供一种MEMS器件及其制造方法和 电子 装置，涉及 半导体 技术领域。所述方法包括：提供第一衬底和第二衬底，形成 覆盖 第二衬底的 正面 以及所述凹槽的底部和 侧壁 的牺牲材料层，并将第一衬底的第一表面和所述第二衬底的正面相键合；对第一衬底进行减薄处理； 图案化 第一衬底，以形成上 电极 ；去除部分牺牲材料层，使所牺牲材料层的侧壁与上电极的侧壁对齐，并在牺牲材料层暴露的侧壁上形成保护层；对第二衬底的背面进行 刻蚀 ，以形成下电极以及空腔；刻蚀去除部分牺牲材料层，以使上电极悬浮，位于上电极与第二衬底之间剩余的牺牲材料层作为 锚点 。根据本发明的方法，避免在湿法刻蚀过程对牺牲材料层造成的过蚀刻，提高MEMS器件的良率和性能。，下面是一种MEMS器件及其制造方法和电子装置专利的具体信息内容。
1.一种MEMS器件的制造方法，其特征在于，包括：
提供第一衬底和第二衬底，图案化所述第二衬底的正面形成若干凹槽，以及形成覆盖所述第二衬底的正面以及所述凹槽的底部和侧壁的牺牲材料层，并将所述第一衬底的第一表面和所述第二衬底的正面相键合；
对所述第一衬底的与所述第一表面相对的第二表面进行减薄处理；
图案化所述第一衬底，以形成上电极和贯穿所述上电极暴露部分所述牺牲材料层的若干释放孔；
去除部分所述牺牲材料层，使所述牺牲材料层的侧壁与所述上电极的侧壁对齐，并在所述牺牲材料层暴露的侧壁上形成保护层；
翻转所述第二衬底使其背面朝上，对与所述上电极位置对应的所述第二衬底的背面进行刻蚀，直到暴露部分所述牺牲材料层，以形成下电极以及空腔，其中，所述刻蚀未穿透所述第二衬底；
刻蚀去除部分所述牺牲材料层，以使所述上电极悬浮，位于所述上电极与所述第二衬底之间剩余的所述牺牲材料层作为锚点。
2.如权利要求1所述的制造方法，其特征在于，所述第一衬底为SOI衬底，所述SOI衬底包括底层硅、位于底层硅上的埋层氧化物以及位于埋层氧化物上的顶层硅。
3.如权利要求2所述的制造方法，其特征在于，所述减薄处理包括依次去除所述顶层硅和所述埋层氧化物的步骤。
4.如权利要求1所述的制造方法，其特征在于，去除部分所述牺牲材料层以及形成所述保护层的步骤包括以下步骤：
刻蚀去除部分所述牺牲材料层，使所述牺牲材料层的侧壁与所述上电极的侧壁对齐；
在所述上电极和所述第二衬底暴露的表面以及所述牺牲材料层暴露的表面和侧壁上形成保护层；
刻蚀去除部分所述保护层，保留所述牺牲材料层侧壁上的所述保护层。
5.如权利要求4所述的制造方法，其特征在于，在刻蚀去除部分所述保护层的步骤中，所述刻蚀选用地毯式干法刻蚀。
6.如权利要求1所述的制造方法，其特征在于，在形成所述上电极和所述若干释放孔之后去除部分所述牺牲材料层的步骤之前，还包括步骤：
刻蚀所述上电极一侧暴露的牺牲材料层暴露部分所述第二衬底，形成焊盘开口；
沉积焊盘材料层覆盖所述上电极、所述牺牲材料层和所述第二衬底并对所述焊盘材料层进行图案化，以在部分所述上电极上以及所述焊盘开口暴露的所述第二衬底的表面上形成焊盘。
7.如权利要求1所述的制造方法，其特征在于，所述保护层的材料包括氮化硅。
8.如权利要求6所述的制造方法，其特征在于，在所述牺牲材料层暴露的侧壁上形成所述保护层的步骤中，还同时在所述释放孔的侧壁上、所述上电极的侧壁上以及所述焊盘的侧壁上形成保护层。
9.如权利要求1所述的制造方法，其特征在于，所述牺牲材料层的材料包括氧化硅。
一种MEMS器件及其制造方法和电子装置
技术领域
背景技术
[0002] 对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
[0003] 在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术。
[0005] 在现有的MEMS制作工艺中，为了形成MEMS结构，往往在MEMS器件制作过程中涉及到牺牲材料层的使用和释放过程，如图1A和图1B所示，位于第二衬底20上的牺牲材料层21，以及位于牺牲材料层21上的作为上电极的图案化的第一衬底10，之后通过湿法刻蚀释放结构，使上电极悬浮，剩余的部分牺牲材料层作为锚点21支撑上电极20。然而，器件结构释放过程中，湿法刻蚀往往会对牺牲材料层21过蚀刻，使得锚点21不能对上电极10起到很好的支撑作用，进而影响MEMS器件的良率和性能。
[0006] 因此，鉴于上述问题的存在，有必要提出一种MEMS器件及其制造方法。
发明内容
[0007] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008] 针对现有技术的不足，本发明实施例一提供一种MEMS器件的制造方法，包括：
[0010] 对所述第一衬底的与所述第一表面相对的第二表面进行减薄处理；
[0011] 图案化所述第一衬底，以形成上电极和贯穿所述上电极暴露部分所述牺牲材料层的若干释放孔；
[0012] 去除部分所述牺牲材料层，使所述牺牲材料层的侧壁与所述上电极的侧壁对齐，并在所述牺牲材料层暴露的侧壁上形成保护层；
[0013] 翻转所述第二衬底使其背面朝上，对与所述上电极位置对应的所述第二衬底的背面进行刻蚀，直到暴露部分所述牺牲材料层，以形成下电极以及空腔，其中，所述刻蚀未穿透所述第二衬底；
[0014] 刻蚀去除部分所述牺牲材料层，以使所述上电极悬浮，位于所述上电极与所述第二衬底之间剩余的所述牺牲材料层作为锚点。
[0016] 进一步，所述减薄处理包括依次去除所述顶层硅和所述埋层氧化物的步骤。
[0017] 进一步，去除部分所述牺牲材料层以及形成所述保护层的步骤包括以下步骤：
[0018] 刻蚀去除部分所述牺牲材料层，使所述牺牲材料层的侧壁与所述上电极的侧壁对齐；
[0019] 在所述上电极和所述第二衬底暴露的表面以及所述牺牲材料层暴露的表面和侧壁上形成保护层；
[0020] 刻蚀去除部分所述保护层，保留所述牺牲材料层侧壁上的所述保护层。
[0022] 进一步，在形成所述上电极和所述若干释放孔之后去除部分所述牺牲材料层的步骤之前，还包括步骤：
[0023] 刻蚀所述上电极一侧暴露的牺牲材料层暴露部分所述第二衬底，形成焊盘开口；
[0024] 沉积焊盘材料层覆盖所述上电极、所述牺牲材料层和所述第二衬底并对所述焊盘材料层进行图案化，以在部分所述上电极上以及所述焊盘开口暴露的所述第二衬底的表面上形成焊盘。
[0025] 进一步，所述保护层的材料包括氮化硅。
[0026] 进一步，在所述牺牲材料层暴露的侧壁上形成所述保护层的步骤中，还同时在所述释放孔的侧壁上、所述上电极的侧壁上以及所述焊盘的侧壁上形成保护层。
[0027] 进一步，所述牺牲材料层的材料包括氧化硅。
[0028] 本发明实施例二提供一种MEMS器件，包括：
[0029] 衬底，位于所述衬底背面的空腔，位于所述空腔上的下电极，以及位于所述下电极之上悬浮的上电极，所述上电极的两端的下方设置有与所述衬底连接的锚点，所述上电极的侧壁与所述锚点外侧的侧壁对齐，其中，在所述锚点外侧的侧壁上还形成有保护层。
[0030] 进一步，在部分所述上电极的表面上以及上电极外侧的部分衬底的表面上设置有焊盘。
[0031] 进一步，在所述焊盘的侧壁上设置有所述保护层。
[0032] 进一步，在所述上电极中还形成有贯穿所述上电极的若干释放孔，其中，在所述释放孔中暴露的上电极的表面上形成有所述保护层。
[0033] 进一步，在所述上电极的侧壁上形成有所述保护层。
[0034] 进一步，所述保护层的材料包括氮化硅。
[0035] 进一步，所述锚点的材料包括氧化硅。
[0036] 本发明实施例三提供一种电子装置，包括电子组件以及与该电子组件相连的MEMS器件，其中所述MEMS器件包括：
[0037] 衬底，位于所述衬底背面的空腔，位于所述空腔上的下电极，以及位于所述下电极之上悬浮的上电极，所述上电极的两端的下方设置有与所述衬底连接的锚点，所述上电极的侧壁与所述锚点外侧的侧壁对齐，其中，在所述锚点外侧的侧壁上还形成有保护层。
[0039] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0040] 附图中：
[0041] 图1A至图1B示出了现有的MEMS器件的制造方法相关步骤实施时所获得结构的剖面示意图；
[0042] 图2A至图2O示出了本发明一具体实施方式的MEMS器件的制造方法依次实施所获得结构的剖面示意图；
[0043] 图3示出了本发明一具体实施方式的MEMS器件的制造方法的流程图。
具体实施方式
[0044] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0045] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0046] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0047] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0048] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0049] 这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0050] 为了彻底理解本发明，将在下列的描述中提出详细的制造方法，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0051] 实施例一
[0052] 下面，参考图2A至图2O以及图3对本发明的MEMS器件的制造方法。其中，图2A至图2O示出了本发明一具体实施方式的MEMS器件的制造方法依次实施所获得结构的剖面示意图；图3示出了本发明一具体实施方式的MEMS器件的制造方法的流程图。
[0053] 作为示例，本发明的MEMS器件的制造方法包括以下步骤：
[0054] 首先，如图1A所示，提供第一衬底100和第二衬底200。
[0055] 所述第一衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中，所述第一衬底100为SOI衬底。其中所述SOI衬底100包括底层硅、位于底层硅上的埋层氧化物以及位于埋层氧化物上的顶层硅。示例性地，第一衬底100包括第一表面1001和与第一表面相对的第二表面1002。
[0056] 所述第二衬底200可以为任何适合的衬底，较佳地，第二衬底200为硅衬底。
[0057] 接着，如图2B所示，图案化所述第二衬底200的正面形成若干凹槽201。
[0058] 具体地，可通过光刻工艺以及刻蚀的方法对第二衬底200进行图案化，即首先在第二衬底200的正面形成光刻胶层，以光刻工艺定义出预定形成的下电极的图案，之后以光刻胶层为掩膜刻蚀第二衬底200，形成凹槽201。可采用任何适合的刻蚀方法实现对于第二衬底200的刻蚀，包括但不限于湿法刻蚀或者干法刻蚀。其中，较佳地，使用干法刻蚀的方法，干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
[0059] 接着，如图2C和图2D所示，形成覆盖所述第二衬底200的正面以及所述凹槽201的底部和侧壁的牺牲材料层202。
[0060] 具体地，牺牲材料层202的材料可以选自氧化硅、氮化硅、氮氧化硅、无定形碳等材料，较佳地，牺牲材料层202的材料为氧化硅。可采用本领域技术人员熟知的任何方法沉积形成牺牲材料层202，例如，化学气相沉积法，原子层沉积法等，优选地为使用等离子体化学气相沉积法。形成的牺牲材料层202的厚度范围可以为30～60μm，但并不局限于上述厚度范围，可根据实际工艺进行适当调整，其取决于预定形成的上电极和下电极之间的高度差。
[0061] 在沉积形成牺牲材料层202之后，还包括进行平坦化去除部分厚度的牺牲材料层202的步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0062] 接着，如图2E所示，将所述第一衬底100的第一表面1001和所述第二衬底200的正面相键合。
[0063] 示例性地，所述第一衬底100为SOI衬底时，可将所述底硅层与所述第二衬底200键合。可采用本领域技术人员熟知的任何适合的键合方法，例如熔融键合等。
[0064] 接着，如图2F所示，对所述第一衬底100的与所述第一表面1001相对的第二表面1002进行减薄处理。
[0065] 示例性地，当所述第一衬底100为SOI衬底时，该减薄处理包括依次去除所述顶层硅和所述埋层氧化物的步骤，减薄后剩余的底层硅用作后续的上电极。其中，减薄处理的方法可以使用包括但不限于化学机械研磨或刻蚀工艺等。
[0066] 其中最终剩余的第一衬底100的厚度根据具体器件的尺寸要求进行合理设置，在此不作具体限制。
[0067] 接着，如图2G和图2H所示，图案化所述第一衬底100，以形成上电极100a和贯穿所述上电极100a暴露部分所述牺牲材料层202的若干释放孔101。
[0068] 图案化所述第一衬底100的方法可采用光刻工艺和刻蚀工艺结合的方法，即首先第一衬底100的第二表面1002上形成光刻胶层101a，利用光刻工艺在光刻胶层101a中定义出预定形成的上电极的图案，以光刻胶层101a为掩膜刻蚀第一衬底100，形成上电极100a，和贯穿所述上电极100a暴露部分所述牺牲材料层202的若干释放孔101，之后如图2H所示，去除光刻胶层101a，可采用湿法刻蚀、灰化或者剥离等方法去除该光刻胶层101a。
[0069] 可采用干法刻蚀或湿法刻蚀等工艺实现对第一衬底100的刻蚀。较佳地，选用干法刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。
[0070] 接着，如图2I和图2J所示，刻蚀所述上电极100a一侧暴露的牺牲材料层202暴露部分所述第二衬底200，形成焊盘开口203a。
[0071] 示例性地，首先，如图2I所示，在所述上电极100a和所述牺牲材料层202上形成图案化的光刻胶层102，该光刻胶层102定义预定形成的焊盘开口的尺寸及位置等；接着，如图2J所示，以图案化的光刻胶层102为掩膜，刻蚀所述上电极100a一侧暴露的牺牲材料层202暴露部分所述第二衬底200，形成焊盘开口203a。去除光刻胶层102，可采用湿法刻蚀、灰化或者剥离等方法去除该光刻胶层102。
[0072] 接着，如图2K所示，沉积焊盘材料层覆盖所述上电极100a、所述牺牲材料层202和所述第二衬底200并对所述焊盘材料层进行图案化，以在部分所述上电极100a上以及所述焊盘开口203a暴露的所述第二衬底200的表面上形成焊盘203。
[0073] 示例性地，所述焊盘材料层为导电材料，较佳地为金属材料。所述金属材料可以选自铝、铜、金、银、铂、锡等金属。示例性地，所述焊盘材料层的材料为铝。可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成焊盘材料层。
[0074] 可通过光刻工艺和刻蚀工艺结合对焊盘材料层进行图案化，以形成焊盘203。
[0075] 接着，如图2L和图2M所示，去除部分所述牺牲材料层202，使所述牺牲材料层202的侧壁与所述上电极100a的侧壁对齐，并在所述牺牲材料层202暴露的侧壁上形成保护层204。
[0076] 作为示例，首先，刻蚀去除部分所述牺牲材料层202，使所述牺牲材料层202的侧壁与所述上电极100a的侧壁对齐；然后，如图2L所示，在所述上电极100a和所述第二衬底200暴露的表面以及所述牺牲材料层202暴露的表面和侧壁上形成保护层204，该保护层204还进一步覆盖焊盘203的表面和侧壁。之后，如图2M所示，刻蚀去除部分所述保护层204，保留所述牺牲材料层202侧壁上的所述保护层204，可选地，本步骤中，所述刻蚀选用地毯式干法刻蚀(Blanketch)，通过地毯式干法刻蚀可将各个表面上的保护层204去除，而仅保留各个侧壁上的保护层204，因此，除了在牺牲材料层202的侧壁上形成了保护层204，还同时在所述释放孔的侧壁上、所述上电极100a的侧壁上以及所述焊盘203的侧壁上形成保护层204。
[0077] 所述保护层204的材料较佳地选用相对于所述牺牲材料层202和所述上电极100a以及第二衬底200具有高的湿法刻蚀选择比的无机材料，例如，当所述牺牲材料层202为氧化硅时，保护层204的材料可以选用氮化硅或氮氧化硅等。
[0078] 接着，如图2N所示，翻转所述第二衬底200使其背面朝上，对与所述上电极100a位置对应的所述第二衬底200的背面进行刻蚀，直到暴露部分所述牺牲材料层202，以形成下电极200’以及空腔205，其中，所述刻蚀未穿透所述第二衬底200。
[0079] 可采用干法刻蚀或湿法刻蚀等工艺实现对第二衬底200的背面的刻蚀。较佳地，选用干法刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。
[0080] 所述刻蚀的深度可根据预定形成的下电极以及空腔的尺寸来合理调整，在此不作具体限制。
[0081] 接着，如图2O所示，刻蚀去除部分所述牺牲材料层，以使所述上电极100a悬浮，剩余的位于所述上电极100a与所述第二衬底200之间的所述牺牲材料层作为锚点202a。
[0082] 可采用湿法刻蚀的方法去除所述牺牲材料层202，该刻蚀具有对牺牲材料层高的蚀刻选择比。示例性地，当所述牺牲材料层202的材料为氧化硅时，湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))。
[0083] 由于在牺牲材料层202的侧壁上形成有保护层204，该湿法刻蚀对于保护层204具有很低的蚀刻选择比，因此在湿法刻蚀不会从此侧壁开始对牺牲材料层进行刻蚀，因而对于上电极两端的牺牲材料层起到了保护作用，防止其过蚀刻。
[0084] 示例性地，翻转第二衬底200，使其正面朝上。
[0085] 至此完成了本发明的MEMS器件的制造方法的关键步骤的介绍，对于完整的MEMS器件的制备还需要其他中间步骤或后续步骤，在此均不再赘述。
[0086] 综上所述，根据本发明的制造方法，在牺牲材料层的侧壁上形成保护层，避免在湿法刻蚀过程对其造成的过蚀刻，因此形成的锚点对于上电极起到很好的支撑作用，进而提高了MEMS器件的良率和性能。
[0087] 参照图3，示出了本发明一个具体实施方式依次实施的步骤的工艺流程图，用于简要示出整个制作工艺的流程。
[0088] 在步骤S301中，提供第一衬底和第二衬底，图案化所述第二衬底的正面形成若干凹槽，以及形成覆盖所述第二衬底的正面以及所述凹槽的底部和侧壁的牺牲材料层，并将所述第一衬底的第一表面和所述第二衬底的正面相键合；
[0089] 在步骤S302中，对所述第一衬底的与所述第一表面相对的第二表面进行减薄处理；
[0090] 在步骤S303中，图案化所述第一衬底，以形成上电极和贯穿所述上电极暴露部分所述牺牲材料层的若干释放孔；
[0091] 在步骤S304中，去除部分所述牺牲材料层，使所述牺牲材料层的侧壁与所述上电极的侧壁对齐，并在所述牺牲材料层暴露的侧壁上形成保护层；
[0092] 在步骤S305中，翻转所述第二衬底使其背面朝上，对与所述上电极位置对应的所述第二衬底的背面进行刻蚀，直到暴露部分所述牺牲材料层，以形成下电极以及空腔；
[0093] 在步骤S306中，刻蚀去除部分所述牺牲材料层，以使所述上电极悬浮，位于所述上电极与所述第二衬底之间剩余的所述牺牲材料层作为锚点。
[0094] 实施例二
[0095] 参考图2O，对本发明的MEMS器件的结构进行详细描述。本发明的MEMS器件可采用前述实施例一中的方法制作获得。
[0096] 作为示例，本发明的MEMS器件，包括：
[0097] 衬底200，位于所述衬底200背面的空腔205，位于所述空腔205上的下电极200’，以及位于所述下电极200’之上悬浮的上电极100a，所述上电极100a的两端的下方设置有与所述衬底200连接的锚点202a，所述上电极100a的侧壁与所述锚点202a外侧的侧壁对齐，其中，在所述锚点202a外侧的侧壁上还形成有保护层204。所述锚点202a对上电极100a起支撑作用。
[0098] 在一个示例中，在部分所述上电极100a的表面上以及上电极100a外侧的部分衬底200的表面上设置有焊盘203。进一步地，在所述焊盘203的侧壁上设置有所述保护层204。
[0099] 在一个示例中，在所述上电极100a中还形成有贯穿所述上电极100a的若干释放孔，其中，在所述释放孔中暴露的上电极100a的表面上形成有所述保护层204。
[0100] 进一步地，在所述上电极100a的侧壁上形成有所述保护层204。
[0101] 可选地，所述上电极100a和所述下电极200’的材料包括硅。
[0102] 示例性地，所述保护层204的材料可以选自氧化硅、氮氧化硅，或氮化硅中的一种或几种。
[0103] 锚点202a的材料可以选自氧化硅、氮化硅、氮氧化硅、无定形碳等材料，较佳地，锚点202a的材料为氧化硅。
[0104] 其中，保护层204和所述锚点202a为不同的材质，且在湿法刻蚀中具有较大的蚀刻选择比。
[0105] 所述MEMS器件包括但不限于传感器、微传感器、共振器、制动器、微制动器、微电子器件及转换器等。
[0106] 由于实施例一中的制造方法具有优异的技术效果，因此采用该制造方法形成的MEMS器件其具有更高的性能和可靠性。
[0107] 实施例三
[0108] 本发明另外还提供一种电子装置，其包括前述实施例二中的MEMS器件。或其包括采用实施例一种方法制作获得的MEMS器件。
[0109] 本发明的电子装置，包括电子组件以及与该电子组件相连的MEMS器件，其中所述MEMS器件包括：
[0110] 衬底，位于所述衬底背面的空腔，位于所述空腔上的下电极，以及位于所述下电极之上悬浮的上电极，所述上电极的两端的下方设置有与所述衬底连接的锚点，所述上电极的侧壁与所述锚点外侧的侧壁对齐，其中，在所述锚点外侧的侧壁上还形成有保护层。
[0111] 由于包括的MEMS器件具有更高的性能，该电子装置同样具有上述优点。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 干法蚀刻气体以及干法蚀刻方法 | 2020-05-11 | 930 |
| 干法刻蚀方法 | 2020-05-11 | 493 |
| 钝化层干法刻蚀方法 | 2020-05-12 | 266 |
| 基板干法刻蚀装置 | 2020-05-12 | 449 |
| 一种干法刻蚀方法 | 2020-05-12 | 509 |
| 干法刻蚀方法 | 2020-05-11 | 83 |
| 干法刻蚀连接孔的方法 | 2020-05-11 | 463 |
| 一种用于干法刻蚀的承载装置及干法刻蚀装置 | 2020-05-13 | 913 |
| 一种干法刻蚀方法 | 2020-05-12 | 778 |
| 干法刻蚀方法 | 2020-05-11 | 607 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈