技术领域
[0001] 本
发明一般涉及金属
氧化物
薄膜晶体管，具体涉及改进的制造方法。
背景技术
[0002] 下一代
消费电子产品要求具有高
像素数(
分辨率)和高响应速度的低成本、高性能信息显示器。为了驱动这样的显示器，用于像素
驱动器的
薄膜晶体管(TFT)需要操作条件下的足够迁移率和
稳定性：对于LCD或OLED这两种显示器具有通常为0～10V的Vds。OLED显示器和面板上的外围驱动器对TFT的使用寿命设定了更严格的要求。基于非晶
硅(a-Si)的TFT由于其低载流子迁移率以及不稳定的性能而不能满足这样的需求。基于低温
多晶硅(LTPS)的TFT由于其高单位面积成本以及大显示面积上的均匀性问题而不能满足这样的需求。高迁移率金属氧化物TFT由于其类似LTPS的性能以及类似a-Si的成本和均匀性而成为有吸引
力的选择。从实用
角度来看，具有与原本设计用于a-Si TFT的现有显示器生产线相适应的工艺的MOTFT由于其短面市时间和产能过剩的商业环境而更具吸引力。
[0003] 三种类型的TFT已经被用于基于a-Si的TFT和MOTFT。两种类型图示在各自具有蚀刻停止(ES)层的简化截面图的图1(a)和图1(b)中。图1(a)中图示的类型通常被称作“岛ES型”，图1(b)中图示的类型通常被称作“通路(via)ES型”，而图1(c)中图示的类型通常被称作“背
沟道蚀刻(BCE)型”TFT。在ES型TFT中，沟道长度由源极与漏极
电极之间的
电介质ES的长度来定义。在BCE型TFT中，沟道长度由源极与漏极电极之间的间隙来定义。
[0004] ES型TFT具有在S/D处理期间更好地保护沟道的优点。但是，ES型TFT也具有一些缺点：(1)它们需要额外的掩膜步骤来图案化蚀刻停止层；以及(2)由于对准要求，最小沟道长度被约束为(Lmin+2Lalign+2Ltol)以上，其中Lmin为金属源极-漏极层的最小间隙空间(通常被称为设计规则)，Lalign为对准
精度，而Ltol为对于S/D金属与蚀刻停止之间的重叠的容差。在小像素间距的应用中，对于可使用给定的设计规则来实现的小TFT尺寸而言BCE型TFT是有利的。然而，BCE工艺可能会损坏沟道的顶部，这对于工艺控制提出了更高的挑战。与硅基沟道相比，金属氧化物基沟道尤其如此。
[0005] 因此，解决
现有技术中固有的上述和其他
缺陷是非常有利的。
发明内容
[0006] 依据一种制造高迁移率MOTFT的方法可以实现本发明所期望的目的，所述方法包括以下步骤：沉积并图案化非晶或多晶
半导体金属氧化物沟道材料层，在被图案化的半导体金属氧化物沟道材料层上沉积蚀刻停止材料的
覆盖层，在该蚀刻停止材料的覆盖层上沉积并图案化源极/漏极金属层，其中所述图案化包括将所述源极/漏极金属层蚀刻为源极/漏极
端子，其设置为在该半导体金属氧化物沟道层中限定沟道区域。至少在所述源极/漏极端子之下，所述蚀刻停止材料在垂直于所述覆盖层的平面的方向上导电，以提供所述源极/漏极端子中的每一个与所述半导体金属氧化物沟道材料层之间的电
接触。所述蚀刻停止材料还具有化学鲁棒性，以在所述源极/漏极蚀刻工艺及其他随后工艺期间保护所述半导体金属氧化物沟道材料层。所述覆盖蚀刻停止材料还在源极电极和漏极电极之间以及在其他导电区域间在
水平方向上具有充分的绝缘性。由于所述覆盖蚀刻停止层，消除了一个或多个工艺步骤并且实质上减轻了或消除了各种容差以使得TFT沟道的长度能实质减小。
[0007] 依据高迁移率MOTFT的特定
实施例也实现了本发明所期望的目的，所述高迁移率MOTFT具有栅极电极、处于非晶、多晶或多相形式的半导体金属氧化物有源沟道层、以及源极/漏极电极。所述MOTFT包括设置在该半导体金属氧化物有源沟道层上的蚀刻停止材料的覆盖层。该源极/漏极电极被设置在半导体金属氧化物有源沟道层的相反侧上的所述蚀刻停止材料的覆盖层上而且所述源极/漏极电极进一步被设置为在所述半导体金属氧化物沟道层中限定沟道区域。至少在所述源极/漏极端子之下，所述蚀刻停止材料在垂直于所述覆盖层的平面的方向上导电，以提供所述源极/漏极端子中的每一个与所述半导体金属氧化物沟道材料层之间的电接触。所述蚀刻停止材料还具有化学鲁棒性，以在所述源极/漏极金属的蚀刻工艺以及特殊应用所需的随后工艺期间保护所述半导体金属氧化物沟道材料层。
附图说明
[0008] 从以下结合附图对优选实施例的具体描述，本发明的上述及进一步的以及更多具体目的和优点对于本领域技术人员将变得显而易见，其中：
[0009] 图1(a)图示了通常被称为“岛ES型”TFT的第一蚀刻停止TFT的简化的截
面层图；
[0010] 图1(b)图示了通常被称为“通路ES型”TFT的第二蚀刻停止TFT的简化的截面层图；
[0011] 图1(c)图示了通常被称为“BCE型”TFT的TFT的简化的截面层图；
[0012] 图2图示了根据本发明制造的稳定、高迁移率金属氧化物薄膜晶体管的第一实施例；
[0013] 图3图示了图2的TFT的制造的
流程图；
[0014] 图4图示了根据本发明制造的稳定、高迁移率金属氧化物薄膜晶体管的第二实施例；
[0015] 图5图示了图4的TFT的制造的流程图；
[0016] 图6示出了在有源显示区域以及接触垫周围边缘区域中的像素驱动器的俯视图和截面图，表示用于IPS AMLCD显示器的完整
背板，A到G图示了制造工艺的七个连续步骤；以及
[0017] 图7示出了具有图2所示结构的MOTFT的一组Id-Vgs和Id-Vds曲线。
具体实施方式
[0018] 首先转向图1(a)，通过首先沉积
栅极金属层14来制造“岛ES型”TFT。可以通过
物理气相沉积来形成膜并通过
光刻来图案化为所期望的形状和尺寸。还可以使用本领域技术人员已知的印刷方法中的一种来制作图案化的栅极层。在栅极金属14和周围区域上方形成
栅极电介质材料的薄层16。在层16的上表面上方沉积半导体金属氧化物的沟道层18。主要取决于最终产品，沟道层18可以是覆盖(blanket)层或者可以任选地被图案化。
[0019] 2012年3月6日授权的名为“Double Self-Aligned Metal Oxide TFT(双重自对准金属氧化物TFT)”的美国
专利US 8,129,720描述了“岛ES型”TFT的一个示例和制造方法。如该专利中所解释的，栅极金属14可以作为用于
钝化区域20的对准的内置掩膜。首先，在沟道层18上方沉积对于自对准过程中所使用的
辐射波长是透明的
钝化层。在该钝化层上设置正型光致抗蚀剂层30，从衬底的背表面对其曝光并且除去被曝光部分。使用该光致抗蚀剂作为掩膜，通常使用对下表面没有影响的光蚀刻剂或其它溶解材料，将被曝光区域上方的钝化材料蚀刻掉，产生所示的钝化区域20(岛形式的ES)。然后在所示的半导体金属氧化物层18和一部分钝化区域20上图案化源极/漏极端子22。
[0020] 现在转向图1(b)，通过半导体金属氧化物的沟道层18的沉积来按照上述方式制造“通路ES型”TFT。在沟道层18上方沉积钝化层，并蚀刻该钝化层以在钝化区域20的相反侧上形成源极/漏极通孔。结合“岛ES型”TFT如上所述，钝化区域20与栅极14
叠加并且限定半导体金属氧化物沟道层18中的沟道区域。由于在沟道区域的外侧形成源极/漏极通孔(源极和漏极通孔之间的区域限定了TFT的沟道)，蚀刻工艺不会损坏沟道区域。然后在该通孔中沉积源极/漏极端子22。
[0021] 在以上两个示例中，在S/D接触区域中蚀刻掉蚀刻停止材料。在这样的结构中，使用了易于蚀刻的方便的电介质材料。典型示例为：SiN、SiO2、Al2O3、或者有机电介质材料，诸如聚甲基
丙烯酸甲酯(PMMA)、聚二甲基戊二酰亚胺(PMGI)或者聚酰亚胺(PI)。
[0022] 转向图1(c)，通过半导体金属氧化物沟道材料的层18的沉积来按照上述方式制造“BCE型”TFT。然后在半导体金属氧化物沟道层18上方覆盖式(blanket)沉积源极/漏极金属层，然后通过标准光刻图案化工艺(光致抗蚀剂涂覆、在光掩膜条件下曝光、显影、金属蚀刻以及光致抗蚀剂去除)将该源极/漏极金属层图案化。在此示例中，沟道18的背(顶)侧暴露在金属蚀刻工艺中使用的化学制品中。由于蚀刻工艺直接接触沟道区域并且可以损坏沟道区域半导体金属氧化物，对蚀刻剂必须采取极大的关注并谨慎选择。在后续的工艺(通常在整个TFT区域之上沉积钝化层)期间，沟道也会被暴露。再次重申，暴露的沟道通常限制了钝化材料以及相应工艺的选择。
[0023] 从以上描述中可以看到，ES型TFT的缺点包括将蚀刻停止层图案化的一个或多个额外的掩膜步骤；以及最小沟道长度受到对准要求的限制。“BCE型”TFT中的沟道长度是通过源极和漏极电极之间的开放间隙来限定的。可以使用同样的设计规则来制作具有比ES型中(的沟道)更小的沟道的TFT。然而，沟道必须能耐受源极/漏极端子的图案化和蚀刻及其后续工艺。保持MOTFT具有与“ES型”同样好的性能实际上是一个极大的挑战。
[0024] 现在转向图2，其图示了根据本发明的稳定、高迁移率的金属氧化物薄膜晶体管40。TFT40包括：衬底42、位于衬底42上的金属栅极44以及在金属栅极44和周围区域之上形成的薄栅极电介质层46。衬底42可以是例如玻璃、塑料片、不锈
钢、或者具有光滑表面的其他固体片。栅极电介质层46可以包括：SiN、SiO2、SiON、Al2O3、ZrO、HfO、或者它们的双层或多层形式的组合，并且可以通过PECVD、溅射、ALD、
阳极氧化或者本领域技术人员已知的涂覆方法来沉积所述栅极电介质层46。在栅极电介质层46的上表面上方沉积半导体金属氧化物层48。主要取决于最终产品，层48可以是覆盖层或者可以任选地被图案化。在半导体金属氧化物层48上方沉积所选择的蚀刻停止材料的覆盖层50并且在覆盖层50上形成源极/漏极端子52。
[0025] 有源半导体金属氧化物层48可以是任何类型的半导体材料，包括：铟氧化物(In-O)、
锡氧化物(Sn-O)、锌氧化物(Zn-O)、镓氧化物(Ga-O)、In-Zn-O、In-Sn-O、In-Ga-O、Al-Zn-O、Ga-Zn-O、Ta-Zn-O、Ti-Zn-O、In-Ga-Zn-O、In-Ga-Sn-O、In-Al-Zn-O、In-Al-Sn-O、In-Ta-Zn-O、In-Ta-Sn-O、及其混合形式或者多层形式的组合。这些材料中的任何材料也可以是梯度形式诸如从在栅极电介质层46附近或与其相邻的具有更高载流子
密度的合成物开始，并且逐渐减少载流子密度到沟道区域或层上方的化学上更耐受后续工艺的合成物。这样的结构的示例(例如具有低
铝含量的包括Al-Zn-O的第1层以及高铝含量的第2层的双层沟道)被公开在
申请号为13/536,641的、于2012年6月28日提交的名为“High Mobility Stabile Metal Oxide(高迁移率稳定金属氧化物TFT)”的共同未决美国专利申请中，其并入本文作为参考。
[0026] 沟道层可以是非晶、结晶、单相或者多相的形式。利用Fermi能级驻留在n>4的ns轨道的金属氧化物沟道层，Fermi能级占据球状
外壳而由它制造的TFT的迁移率显示出对其
晶体结构或
晶界不敏感的电子迁移率。当针对沟道层采用双层或多层沟道时，可以通过分子组成或者通过不同层的晶体结构来构建经设计的层序列以在工艺和后续操作期间优化电子性能和环境稳定性这两者。
[0027] 如下面将更详细解释的，选择覆盖层50的蚀刻停止材料以便：(1)提供源极/漏极端子52下方的垂直导电以利于源极/漏极端子52与半导体金属氧化物层48之间的良好
欧姆接触；以及(2)在源极/漏极金属端子52沉积和图案化期间提供良好的蚀刻特性以及沟道保护；以及(3)提供源极与漏极电极、和相连的其他
导线之间的充分的横向绝缘。
[0028] 在优选实施例中，一系列宽带半导体材料被用于所选择的蚀刻停止覆盖层50。此外，所述工艺包括形成S/D端子52与半导体金属氧化物层48之间的蚀刻停止覆盖层50中的高载流子密度和
导电性区域以及无S/D金属的绝缘态区域的步骤。导电性区域保证穿过源极和漏极端子之间的沟道的载流子传输，蚀刻停止覆盖层50的化学鲁棒性防止沟道层接触用于S/D图案化的化学环境。
[0029] 具体地，已经发现能带范围为3eV-4.5eV的一系列金属氧化物可以被用作用于以上目的的蚀刻停止覆盖(BES)层50。一些示例包括Ta-O、Ti-O、V-O、Hf-O、Zr-O、Pa-O、Cr-O、以及Ni-O。除了金属氧化物，还可以使用诸如SiOx、SiOx:N的类金属(metalloid)氧化物或者类金属氮氧化物。一般，这些示例的特征在于Pilling-Bedworth(PB)比大于1(PB比是氧化物与相对应的金属或类金属之间的体积比)。PB比大于1的氧化物尤其在高温下在与大气环境的界面处形成致密的氧化物层。这些氧化物充当防止用于源极/漏极的蚀刻以及后续工艺的化学制品的良好化学屏障。这样的金属氧化物或类金属氧化物薄膜还可以使电子在垂直于其表面的方向上发生隧穿，并且在平行于其表面的方向上提供充分的绝缘。
[0030] 某些n型有机材料也可以被用于蚀刻停止覆盖层50，例如Alq、BAlq、包括巴基球的
石墨烯型
碳分子、C60及其衍
生物。这些材料都在水平方向上以数微米的距离(一般是现今的TFT中的沟道长度)隔开形成充分的绝缘。尤其以n掺杂的形式，他们也可以在垂直方向上提供足够的电子导电。与用于有机p-i-n型
二极管中的n层的类似地，这样的掺杂可以通过适当选择S/D金属接触处的界面层以及合适的后
退火工艺来实现。
[0031] 能够使用许多工艺来形成这样的膜，包括溅射、
等离子体增强
化学气相沉积、MOCVD、
原子层沉积(ALD)。在优选工艺中，在缺氧条件下，可以使用RF或AC电源下的被动(passive)或反应溅射来形成覆盖金属氧化物膜。在后续的退火期间图案化的S/D区域下方的氧缺乏被保留，而在其他区域金属氧化物膜被完全氧化。无S/D金属的区域中的氧化保证了包括沟道区域的在水平方向上的电绝缘。在优选的溅射工艺中，使用以期望的组合制备的溅射靶并且使其在惰性气体环境下发生溅射来形成层。有时这被称为“被动溅射工艺”。在另一个优选过程中，可以在相对氧化的条件下处理覆盖金属氧化物ES膜，例如，在O2分压存在下进行溅射。用于这种情况的溅射靶可以是具有氧缺乏的金属氧化物靶，或者甚至金属靶。这样的工艺有时被称为
反应性溅射。在大气环境或受控环境(诸如N2气体)下对所处理的覆盖金属氧化物ES膜进行的合适的后退火可以被用来优化用于S/D工艺的BES层的化学鲁棒性同时保留源极/漏极接触的导电性。
[0032] 除了涉及抽
真空的沉积方法，也可以按照有机金属或无机前体溶液以及有氧环境中的后续退火的方式来使用涂覆方法。申请号为12/915,712的、于2010年10月29日提交的名为“Metal Oxide TFT With Improved Stability(稳定性提高的金属氧化物TFT)”，公开了可以被用于该目的的一系列有机
金属化合物，其并入本文作为参考。
[0033] 然后沉积活性金属作为S/D金属堆叠的界面层。这种活性金属的示例包括堆叠或
合金形式的Ti、Mo、Ta、V、W、Al、Cu、以及他们的组合。在S/D图案化之前或之后的退火由于金属扩散进入覆盖金属氧化物膜或者氧扩散进入S/D层而可以改善导电。这样的扩散工艺构建了N+层并且提供了源极/漏极至沟道界面处的所需的电导率。当在S/D图案化之后实施退火时，其优选在有氧环境下进行。也可以使用微量的H2O来优化退火效率。
[0034] 取决于所使用的具体金属或金属堆叠，湿法蚀刻工艺或干法蚀刻工艺都可以被用于图案化S/D金属层来形成S/D端子52。例如，湿法蚀刻通常用于Mo/Al/Mo堆叠而干法蚀刻通常用于Ti/Al或TiW/Al堆叠。Al层可以替换为Al合金来改善蚀刻的兼容性或者后续工艺期间的结构稳定性。对于大尺寸、显示应用来说，Al层可以被替换为本领域技术人员已知的Cu或Cu合金(诸如Cr:Cu)。应当理解，虽然“层”可以包括多层材料或者分成一层或多层的多种材料，本公开中为了便于理解在描述源极/漏极金属材料时使用了术语“金属层”。因此，术语“源极/漏极金属层或源漏金属的层”被定义为包括用于形成源极/漏极端子的金属的任何组合。
[0035] 覆盖ES层50的典型厚度为5-100nm的范围中。在某些高TFT
电流的应用中，覆盖ES层50为在5-30nm的优选范围中。通过适当选择用于覆盖ES层50的MO材料、适当选择用于ES层50上方的S/D端子52的一种或多种金属、以及在高温下氧化ES层50的所暴露部分并在S/D接触区域下的界面处形成n+层的合适的后续S/D退火，可以实现S/D端子52与半导体金属氧化物层48之间的覆盖ES层50的足够的导电性，以及可以实现针对在Id-Vgs性能中完全截止的在水平方向上的覆盖ES层50的充分的绝缘。本公开的稍后部分提供了具有图2所公开的结构的MOTFT的示例。
[0036] 现在转向图3中图示的流程图，描述了用于制造图2的TFT的优选方法的步骤。在标记为60的第一步骤中，在衬底42上沉积栅极金属层。在标记为61的第二步骤中，在此示例中使用光刻将栅极金属层图案化以限定金属栅极44。因为金属栅极44的
位置不是关键性的，所以可以使用几乎任何非关键(non-critical)的图案化技术。本领域技术人员可理解，除了用接近式或投影式工具形成栅极金属层44以外或代替它们，可以用上述各种众所周知的印刷工艺来形成栅极图案，包括刻印或胶板印刷来形成栅极层。然后在标记为63的步骤中，沉积薄栅极电介质层46作为金属栅极44和周围区域之上的覆盖层。
[0037] 在标记为64的步骤中，沉积一个或多个半导体金属氧化物层48作为栅极电介质层46的上表面上方的覆盖层。然后在步骤65中使用任何非关键图案化技术来图案化一个或多个层48以限定TFT 40的限度并且将其与相邻的TFT分离。在步骤65之前和/或之后的某点处，可以在高温下在有氧环境中执行可选的退火步骤。通过在高温(例如>160℃)下的氧化环境中对结构进行退火，可以将与一个或多个层48的上表面(或者上层)相邻的区域氧化来将
阈值向正方向移动并且在完成的TFT中实现优化的性能。
[0038] 在将层48图案化以限定TFT 40并将其从相邻的TFT分离后，在标记为66的步骤中，在本优选工艺中在缺氧条件下沉积所选择的组合材料的覆盖层以形成蚀刻停止层50。如上面所解释的，层50可以在一层或多层中包括所提到的各种材料中的任何一种或几种并且由所述工艺中的任何一种或几种来沉积。还应当注意到，虽然层50最初被沉积作为覆盖层，如果期望将特定的层50限定到整个TFT 40，可以使用任何非关键的图案化技术将所述层50图案化。即使在涉及非关键的图案化时，ES层50仍然被视为TFT 40的覆盖层。
[0039] 如前面提到的，可以用本领域技术人员已知的真空沉积方法来形成层48，例如，以溅射或诸如原子层沉积的CVD的方式。在一种优选工艺中，在低或零氧气分压下，在低温(诸如室温)下完成这样的沉积。在这样的条件下形成的覆盖ES可以带来S/D金属区域下方区域中的n+导电以及在无S/D金属的区域中的完全氧化绝缘。也可以通过调整沉积功率(并且由此调整覆盖ES层的形态)来完成S/D区域中的优化的导电。其他优化S/D至沟道接触的方法包括通过沉积条件、通过
表面处理或者通过本领域技术人员已知的其他工艺来调节顶部沟道表面的形态。
[0040] 在标记为67的步骤中，在蚀刻停止层50上方沉积S/D金属层，其被选择用以最终形成S/D接触以及与所述接触中的至少一个相连的数据线。从以上描述可理解，S/D金属层可以为堆叠(例如多层)形式或者多种梯度变化或合金中的任何形式。沉积之后，在标记为68的步骤中，优选使用光刻方式来将S/D金属层图案化，从而限定S/D接触52以及任何相连的数据线、电源线等。一旦完成了图案化，可以在有氧环境下实施可选的退火步骤以氧化ES层50的被暴露部分。此外，退火工艺改善了S/D接触52与半导体金属氧化物层48之间的电接触，所述改善是通过以下方式中的至少一个：将金属从S/D接触52扩散到ES层50内、将氧从ES层50扩散到S/D接触52内、和/或在S/D接触52下的界面处形成n+层。ES层50的被暴露的部分中的完全氧化也可以优化这些区域中的电绝缘。
[0041] 通过用随后的蚀刻图案化方式的覆盖式沉积来进行的S/D形成是一种去除工艺。也可以通过本领域技术人员已知的附加工艺来制作S/D层。这样的附加工艺可以消除
光图案化工艺以及相应的成本。美国专利8,435,832公开了包括印刷、非
电解镀、以及激光转移的若干类型的附加的S/D金属工艺。本发明所公开的覆盖ES层可以在这样的附加源极/漏极金属工艺期间被用作沟道保护。特别值得提到的是，可以使用US 8,435,832所公开的Cu
镀膜工艺来形成显示器中的高导电性的源极/漏极电极、数据线或者甚至电源线。
[0042] 在某些应用中，在S/D层的顶部上需要附加的电介质层和像素电极层。例如，为了额外的钝化或者为了特殊的应用，针对电绝缘在S/D电极的顶部上可能需要另一层。本公开的稍后部分提供了用于IPS-LCD的背板的示例。后s/d层退火步骤可以与这些随后工艺中的退火步骤组合。
[0043] 现在转向图4，其图示了根据本发明制造的稳定、高迁移率金属氧化物薄膜晶体管70的第二实施例。TFT 70为顶S/D、顶栅型晶体管。TFT 70包括衬底72，其具有在其上沉积并图案化的金属氧化物半导体材料的沟道层74。在沟道层74和周围区域之上沉积蚀刻停止材料的覆盖层76。覆盖ES层76的典型厚度为5-100nm范围内。在具有高电流密度的某些应用中，覆盖ES层76为在5-30nm的优选范围中。然后在蚀刻停止层76上沉积并图案化S/D接触77以限定它们之间的沟道区域。在S/D接触77和周围区域之上沉积栅极电介质材料层78并且以与限定在S/D接触77之间的沟道区域叠加的关系来沉积金属栅极79。结合图2的TFT 40来描述的所有材料、沉积工艺以及结构都类似地适用于TFT 70。值得指出的是，覆盖ES层76不仅在S/D沉积和图案化期间提供有效沟道保护，而且还在随后的栅极绝缘体(GI)沉积期间为沟道区域提供保护。本发明所公开的结构拓宽了GI层工艺方法以及工艺条件的选择。例如，在金属氧化物沟道层的顶部的PECVD工艺一直是本领域的一个挑战，图4中的结构提供了完美的解决方案并且使SiN和SiO2工艺能在现有的a-Si生产线中进行以用于层77。此外，由于对于图4中的MOTFT可以实现更好的GI层，因此可以大幅拓宽金属的选择和图案化工艺的条件。例如，薄Cu金属可以被用于栅极层79。使用穿过GI层77的通孔，可以在
发光二极管显示器(LED)的情况下实现栅极线、数据线以及甚至电源线的高导电性。因此，图4中公开的设备结构能够支持具有高像素数、高
帧时、高灰度位(gray bit)以及高显示均匀性的大尺寸显示器。
[0044] 美国专利7,605,026(4674-A12)公开了使用自对准工艺的顶栅极MOTFT。美国专利8,435,832(4674-A17CI1)公开了制作高导电性金属线的方法，该方法使用自对准工艺来形成用于镀膜的透明/半透明籽晶层之后在籽晶层顶部上形成高导电性金属线。组合这些工艺，可以通过镀膜的方式来制作TFT 70的高导电性金属层79。
[0045] 美国专利8,435,832还公开了通过诸如印刷的附加工艺来形成MOTFT中的高导电性金属线的方法。使用合适的表面预处理以形成不同的表面性质，可以使用简单的涂覆技术实现具有期望图案的高导电性金属层。因此，图4中公开的MOTFT使得能够使用包括PVD、镀膜和涂覆的各种类型的形成工艺来形成高导电性金属层79。
[0046] 值得指出的是，具有用电介质材料制作的传统ES层的TFT中的沟道长度是由ES层的尺寸来定义的。将宽带可n掺杂的金属氧化物用作覆盖ES层的发明提供了MOTFT，其沟道长度是由源极和漏极电极之间的空间来定义的，即具有和使用BCE工艺制造的TFT相同尺寸的TFT。因此，本发明中所公开的MOTFT不仅具有与使用传统ES型TFT所实现的同样好的性能，还具有与使用BCE工艺制作的TFT相同的掩膜步骤和沟道长度。
[0047] 现在转向图5中图示的流程图，其描述了用于制造图4的TFT 70的优选方法中的步骤。在标记为80的第一步骤中，在衬底72上沉积金属氧化物半导体材料的覆盖层。在第二步骤81中，使用任何非关键图案化技术(在此示例中优选使用光刻方式)来图案化MO材料的覆盖层以限定沟道层74。在步骤80和81中或者在它们之间的任何方便的时间，可以在高温有氧环境下实施可选的退火步骤。通过在高温(例如>160℃)有氧环境下退火所述结构，与层74的上表面(或上层)相邻的区域可以被氧化到具有期望的载流子浓度的程度。因为金属氧化物沟道层是衬底上的第一层，沟道形成方法和环境导电可以比图2所述的更加宽泛，事实上只有少量限制或者没有限制。
[0048] 在标记为82的下一步骤中，在缺氧或无氧环境下在半导体金属氧化物沟道层74和周围区域之上沉积所选择的蚀刻停止材料的覆盖层76。结合TFT 40的蚀刻停止层50描述的全部材料和沉积工艺都类似地适用于蚀刻停止层76。还应当注意到，虽然层76最初被沉积作为覆盖层，如果期望将特定的层76限定到TFT 70还可以使用任何非关键的图案化技术图案化所述层76。即使在涉及非关键的图案化(即覆盖整个TFT区域)时，ES层仍然被视为TFT 70的覆盖层。
[0049] 在标记为83的步骤中，在蚀刻停止层76上沉积S/D金属层，其被选择用于最终形成S/D接触及任何相连的数据线。从以上描述可理解，S/D金属层可以处于堆叠(即多层)形式或者各种梯度变化或合金的任何形式。沉积之后，在标记为84的步骤中，优选使用光刻来图案化S/D金属层以限定S/D接触77和任何相连的数据线等。一旦完成了图案化，可以在有氧存在的情况下实施可选的退火步骤来实现以下中的至少一个：将金属从S/D接触52扩散至ES层50内、将氧从ES层50扩散至S/D接触52内、和/或在S/D接触52下的界面处形成n+层，以及实现氧化ES层76的被暴露部分。此退火还会将S/D电极之间的沟道区域最终转为具有TFT所需的载流子浓度的更为氧化的状态。
[0050] 在步骤85中，在S/D接触77和周围区域之上沉积薄栅极电介质层78。在标记为86的下一步骤中，在电介质层78上沉积栅极金属层。在标记为87的另一步骤中，在本示例中使用光刻来将栅极金属层图案化以限定金属栅极79。由于金属栅极79必须与被限定在S/D接触77之间的沟道区域叠加，在该图案化步骤中优选使用自对准工艺(例如上面引用的美国专利所述的工艺)。
[0051] 具有图2-5中所公开的结构和工艺的TFT可以被用来构建薄膜电子
电路。在图6中示出了使用图2所示的TFT结构来构建面内切换(in-plane-switching)型
液晶的AMLCD像素驱动器阵列的示例。不同于目前被用于基于a-Si TFT的AMLCD显示器的7-9个掩膜步骤，用6个掩膜步骤就可以制作该电路。
[0052] 图6A示出了两个像素的俯视图(a)和标记为A至F的记号所指示的层结构的相应的截面图(b)。图(c)、(d)、和(e)示出了显示区域外的接触垫的截面图。在平坦衬底(在(b)中以实线标记)上沉积栅极金属。用第一平版印刷掩膜将其图案化并形成标记为“GE”的栅极电极图案。然后在栅极电极上方沉积电介质层或栅极绝缘体(GI)。
[0053] 图6B至6G中的每一张示出了图A中示出的步骤之后的制造工艺。进一步的，图B至图G中的每一张示出了两个像素的相同的俯视图(a)和标记为A至F的记号所指示的层结构的相应的截面图(b)，以及在图(c)、(d)、和(e)中示出的显示区域外的接触垫的截面图。为了更好地理解此结构而将各种俯视和界面图示出在单张图中。
[0054] 图6B示出了下一工艺步骤：使用第2光掩膜的金属氧化物沟道沉积和图案化。沟道形成图案被标记为“MO”。图6C示出了下一工艺步骤：使用光掩膜3的像素透明导体氧化物(P-TCO)沉积和图案化。根据诸如所选择的材料和工艺的便利的细节，可以将图6B所示的工艺步骤和图6C所示的工艺步骤的顺序调换。美国专利8,187,929和共同未决美国专利申请13,481,781公开了使用单金属氧化物以及使用单图案化步骤的形成金属氧化物(MO)沟道和像素电极的方法。类似的概念可以被用于使用单掩膜步骤来形成图6B和6C所示的MO和p-TCO图案。在这种方法中可以多节省一个掩膜。为了保持一致，以下工艺在描述时假定图6B所示的工艺和图6C所示的工艺是使用两掩膜步骤来完成的。
[0055] 图6D示出了下一工艺：覆盖蚀刻停止层(BES)沉积。图6E示出了使用前向(forth)掩膜的源极/漏极电极和数据线的构造。图6F所示的下一步骤是
中间层电介质(ILD)的形成，随后在接触垫区域(c)和(d)中以干法或湿法蚀刻的方式来进行通孔图案化。值得提到的是，如图6F的区域G-G’图(c)中所示，可以使用单蚀刻工艺进行蚀刻穿透来形成穿过所述中间层、BES和栅极电介质层的通孔。为了理解简单，未在像素区域的俯视图中绘出所述中间层。顶部TCO层被用作背板电路中的公共电极。图6G示出了不同区域中的顶部TCO层的图案，其是用第六光掩膜来实现的。
[0056] 因为底部像素
透明导电氧化物(P TCO)电极是夹在BES与GI层之间的(见图6D)，所以该p-TCO层可以和由数据和栅极金属线限定的整个透明窗口一样大。图6中公开的结构提供了AMLCD，其具有与先前只能由包括厚平面化层的TFT来实现的那些一样大的孔径比。
[0057] 虽然图6所示的结构描述了具有顶部公共电极的IPS-AMLCD，还可以按照同样的布局原则来构建具有将底部电极作为公共电极的IPS-AMLCD。在构建具有底部电极的IPS-AMLCD时，需要贯穿中间层(ILD)的通孔来将顶部像素TCO垫连接到漏极金属垫，其可以用图6F所示的掩膜5来实现。
[0058] 图6中的整个TFT完全叠加在栅极金属(GE)的顶部。已经发现源极/漏极接触区域的拓扑步骤或鲁棒性可以改善接触的电导率，本文为简便而将其定义为“非平面”区域。这对于需要高像素电流的应用或具有有限接触面积的小尺寸TFT而言是尤其有用的。可以使用在栅极金属层中被图案化的阶梯结构来实现这样的非平面区域。
[0059] 作为示例，图7示出了具有类似于图2所示结构的BES MOTFT的一对Id-Vgs和Id-Vds。被测试的BES MOTFT的沟道宽度和长度分别为25μm和7μm。沟道层由In-O与Zn-O比为1:1的In-Zn-O制作。覆盖Ta-O层被用于厚度为10nm的BES。亚阈值摆幅约为0.2V而截止电流下的开/关电流比在10V下在108以上。在沟道长度和宽度降至2μm的TFT中观察到尺度效应。此外，注意到在2μA的Id下有优异的输出阻抗90MΩ。这样的性能对于发射型显示器(例如由
有机发光二极管或无机LED制作的显示像素元件)是尤其有吸引力的。Id-Vds图中的高输出阻抗使得可以实现大尺寸显示器上的均匀显示强度，其中从显示器边缘到显示器中心区域的像素电流变化对于Vdd电源总线上的压降是不敏感的。通过用不同的组合来替代金属氧化物沟道层，可以实现迁移率高达80cm2/Vs的TFT。在正和负
偏压温度应力下的稳定性与具有传统ES结构(图1a和1b)的TFT中所观察到的类似。100小时的Id约37μA且60℃下的电流压力测试显示在100小时的测试周期内只有很小的变化。这样的电流操作稳定性证实了这些TFT对于OLED和LED显示器的像素驱动器是有效的。这样的电流操作稳定性也满足了对于外围栅极和数据驱动器的需要。当BES的厚度为5nm到50nm之间时，观察到了类似的TFT性能。在其他的测试运行中，Ti-O被用于BES层，该BES层是由AC或RF溅射的方式形成的且厚度为5nm到40nm之间，观察到了类似的TFT性能。
[0060] 应当理解，用于IPS-AMLCD设备(具有平面化层的高孔径比设计或者具有与沟道层处于同样纬度的底部电极的设计)的标准工艺流程具有在顶部S/D接触或顶部栅极接触上方的附加绝缘体层(用于a-Si TFT的SiN或者用于MOTFT的SiO2、Al2O3)。可以使用单一干法蚀刻工艺来处理从顶部或底部像素电极到D/D层或者到金属栅极层的通孔：即穿过中间层、平面化层、ES层以及栅极绝缘体层。因此可以相应地将接触垫制作得与每个导电层相连接。还可以在栅极与S/D金属之间、或同中间层之间的像素TCO电极一起、或者在顶部TCO与底部栅极金属之间构建
存储电容器。因此，通常可以用具有覆盖ES结构的现有MOTFT来构建薄膜
电子电路。除了构建用于LCD、OLED和LED阵列的像素驱动器以外，也可以用本发明所公开的BES型MOTFT来制作显示矩阵外的外围区域中的列驱动器和行驱动器。除了用于显示器的背板以外，这些薄膜电子电路还可以被用于图像阵列、生物
传感器阵列、触摸面板中的读出电路，用于MEMS设备，以及用于具有多种功能的集成设备。
[0061] 因此，公开了用于制造稳定、高迁移率金属氧化物薄膜晶体管(MOTFT)的新的、改善的工艺。一般，新的、改善的工艺包括形成蚀刻停止层的覆盖层的使用，该工艺减少了所需的工艺步骤数量并且可以消除工艺中的关键容差中的至少一些从而降低了可实现的最小沟道长度。
[0062] 对于本领域的技术人员而言，对本文出于示例目的而选择的实施例的各种变化和
修改是显而易见的。例如，使D/S接触区域(S/D垫与沟道层之间的叠加区域)中的BES层变薄以及甚至在需要时形成过孔。在这样的修改和变化不偏离本发明的精神的前提下，意图将它们包括在对所附
权利要求书的合理诠释所理解的本发明范围中。
[0063] 通过对本发明所做的清晰和具体术语的描述，本领域技术人员可以理解并实现本发明。
