形成多个不同深度接触窗的方法
专利汇可以提供形成多个不同深度接触窗的方法专利检索，专利查询，专利分析的服务。并且在蚀刻步骤中,形成多个不同深度 接触 窗的方法。该 半导体 晶片 包含一介电层,其下包含有一 硅 衬底、一氮化硅层以及一氮 氧 化硅层,此方法包含下列步骤:首先限定一 光刻 胶 层在介电层上,此氮氧化硅层下方具有一第一导电层,此氮化硅层下方具有一第二导电层。接着蚀刻此氮氧化硅层、氮化硅层以及位于此氮氧化硅层及此氮化硅层上的部分介电层,以在硅衬底、第一导电层以及第二导电层上形成多个不同深度的接触窗。，下面是形成多个不同深度接触窗的方法专利的具体信息内容。
1.一种形成多个不同深度接触窗的方法，该方法是在一蚀刻步骤中，于 一半导体晶片上进行的，该半导体晶片至少包含一介电层，该介电层下包含 有一硅底材、一氮化硅层以及一氮氧化硅层，所述方法至少包含：
在所述介电层上，限定一光刻胶层，该氮氧化硅层下方具有一第一导电 层，该氮化硅层下方具有一第二导电层；
蚀刻该氮氧化硅层、该氮化硅层以及位于该氮氧化硅层及该氮化硅层上 的部分介电层，通过使用一蚀刻剂进行该蚀刻步骤，以暴露出该硅衬底、该 第一导电层以及该第二导电层，该蚀刻剂至少包含一第一化学药剂以及一第 二化学药剂，该第一化学药剂至少包含C2F6、C4F8、CH3F以及Ar，该第 二化学药剂可以由下列中选出，O2、CO2、CO及其组合，由此，在该硅衬 底、该第一导电层以及该第二导电层上形成多个不同深度的接触窗。
2.如权利要求1所述方法，其中所述的第一导电层以及该第二导电层是 由一硅化金属所组成。
3.如权利要求2所述方法，其中所述的硅化金属是由硅化钨、硅化钛或 硅化钴组成。
4.如权利要求1所述方法，其中所述的C2F6的流量大约为0-10sccm、 C4F8的流量大约为13-25sccm、CH3F的流量大约为10-30sccm以及Ar的流量大约为60-200sccm。
5.如权利要求1所述方法，其中所述的第二化学药剂的流量大约为该第 一化学药剂的流量的百分之一至百分之十。
6.如权利要求1所述的方法，其中所述的蚀刻剂由一电源功率以及一偏 压功率所处理，该电源功率大约为1600-2400瓦特，并且该偏压功率大约 为1000-1500瓦特。
7.如权利要求1所述方法，其中所述的接触窗位于暴露的该硅衬底表面 的深度，与位于暴露的该氮氧化硅层表面的深度，以及位于暴露的该氮化硅 层表面的深度都不同。
8.一种形成多个不同深度接触窗的方法，该方法是在一蚀刻步骤中，于 一半导体晶片上进行的，形成该半导体晶片时使用一自对准工艺，并且该半 导体晶片至少包含一介电层，该介电层下包含有一硅衬底、一氮化硅层、一 氮氧化硅层以及一多晶硅层，所述方法至少包含：
在该介电层上限定一光刻胶层，该氮氧化硅层下方具有一第一导电层， 该氮化硅层下方具有一第二导电层；
蚀刻该氮氧化硅层、该氮化硅层以及位于该氮氧化硅层及该氮化硅层上 的部分介电层，通过使用一蚀刻剂进行该蚀刻步骤，以暴露出该硅衬底、该 第一导电层、该第二导电层以及该多晶硅层，该蚀刻剂至少包含一第一化学 药剂以及一第二化学药剂，该第一化学药剂至少包含C2F6、C4F8、CH3F以 及Ar，该第二化学药剂可以由下列中选出，O2、CO2、CO及其组合，由 此，在该硅衬底、该第一导电层、该第二导电层以及该多晶硅层上形成多个 不同深度的接触窗，该第二化学药剂的流量大约为该第一化学药剂的流量的 百分之一至百分之十。
9.如权利要求8的方法，其中所述的第一导电层以及第二导电层是由一 硅化金属所组成。
10.如权利要求9的方法，其中所述的硅化金属是由硅化钨所组成。
11.如权利要求8的方法，其中所述的多晶硅层是由多晶硅所构成。
12.如权利要求8的方法，其中所述的C2F6的流量大约为0-10sccm、 C4F8的流量大约为13-25sccm、CH3F的流量大约为10-30sccm以及Ar的流量大约为60-200sccm。
13.如权利要求8的方法，其中所述的蚀刻剂由一电源功率以及一偏压 功率所处理，该电源功率大约为1600-2400瓦特，并且该偏压功率大约为 1000-1500瓦特。
14.如权利要求1的方法，其中所述的接触窗位于暴露的该多晶硅层表 面的深度，与位于暴露的该硅衬底表面的深度、位于暴露的该氮氧化硅层表 面的深度，以及位于暴露的该氮化硅层表面的深度都不同。
15.一种形成多个不同深度接触窗的方法，该方法是在一蚀刻步骤中， 于一半导体晶片上进行的，形成该半导体晶片时使用一自对准工艺，并且该 半导体晶片至少包含一介电层，该介电层下包含有一硅衬底、一位线、一字 线以及一平板多晶硅层，所述方法至少包含：
在该介电层上限定一光刻胶层，该氮氧化硅层下方具有一第一导电层， 该氮化硅层下方具有一第二导电层，该位线至少包含一第一硅化金属层位于 一第一多晶硅层上，以及一氮氧化硅层位于该第一硅化金属层上，该位线至 少包含一第二硅化金属层位于一栅极多晶硅层上、一氮化硅层位于该第二硅 化金属层上以及位于该第二硅化金属层、该栅极多晶硅层和该氮化硅层两端 的氮化硅侧垫；
蚀刻穿透该氮氧化硅层、该氮化硅层以及位于该氮氧化硅层及该氮化硅 层上的部分介电层，藉著使用一蚀刻剂进行该蚀刻步骤，以暴露出该硅衬底、 该第一硅化金属层、该第二硅化金属层以及该栅极多晶硅层，该蚀刻剂至少 包含一第一化学药剂以及一第二化学药剂，该第一化学药剂至少包含C2F6、 C4F8、CH3F以及Ar，该第二化学药剂可以由下列中选出，O2、CO2、CO及其组合，由此，在该硅衬底、该第一硅化金属层、该第二硅化金属层以及 该平板多晶硅层上形成多个不同深度的接触窗。
16.如权利要求15的方法，其中所述的第一导电层以及该第二导电层是 由一硅化钨所组成。
17.如权利要求15的方法，其中所述的平板多晶硅层是由多晶硅所组 成。
18.如权利要求1的方法，其中所述的C2F6的流量大约为0-10sccm、 C4F8的流量大约为13-25sccm、CH3F的流量大约为10-30sccm以及Ar的流量大约为60-200sccm。
19.如权利要求15的方法，其中所述的第二化学药剂的流量大约为该第 一化学药剂的流量的百分之一至百分之十。
20.如权利要求15的方法，其中所述的蚀刻剂由一电源功率以及一偏压 功率所处理，该电源功率大约为1600-2400瓦特，并且该偏压功率大约为 1000-1500瓦特。
本发明涉及一种形成多个不同深度接触窗的方法，特别涉及一种在大型 半导体元件中形成多个不同深度接触窗的方法。
随着超大型集成电路(Ultra Large Scale Integrated：ULSI)的随机存取存储 器(Dynamic Random Access Memory：DRAM)技术的进步，存储单元(memory cell)的尺寸越来越小，而其可用的面积也越来越小。一个DRAM单元的制作 过程包含了形成一晶体管、一电容器以及接触周边电路的接触窗(contact)。 所以如何将DRAM存储单元中的元件面积缩小，便成为半导体设计者所面临 最重要的课题。因为层叠式电容器(stacked capacitor)所占的面积相当小，所 以层叠式电容器经常被使用在DRAM存储单元中。
除此之外，因为大型半导体元件中的层叠式电容器的台阶高度(step height)太大，所以周边电路的多个不同深度接触窗经常使用在半导体元件 中。也因此，随着半导体元件工艺的进行，就必须要使用自对准接触窗(self align contact)工艺。当不需要使用自对准接触窗工艺时，可以用原硅酸四乙酯 (Tetra Ethyl Ortho Silicate：TEOS)所形成的的氧化层来形成栅极侧垫(spacer)以 及栅极顶层(cap)。
如图1所示，多个不同深度接触窗将被形成在所述的半导体元件中。
其中硅衬底(substrate)9被提供，以用来形成所述的半导体元件，而多晶 硅平板10连接到半导体元件的电容器11中，位线(bit line)13包含一第一硅 化钨层13a以及一第一多晶硅层13b。字线17包含一二氧化硅顶层17a、一 二氧化硅侧垫17b、一第二硅化钨层17c以及一第二多晶硅层17d。位线13 以及字线17是用来对该半导体元件作定址之用。而多个不同深度接触窗18 借助所形成的光刻胶层20做为掩模，穿透BPSG层19而形成。因为所述的 半导体元件的集成度并不高，因此并不需要使用自对准接触窗以及抗反射 层。所以多个不同深度接触窗可以使用含氟的气体例如CCl2F2或是CF4而形 成。
当要制作大尺寸的半导体元件时，必须要使用抗反射层以增加元件密度 并改善光刻胶的近似效应(proximity effect)的影响。无机抗反射层经常是由氮 化硅(Si3N4)或是氮氧化硅(SiON)所组成。而自对准接触窗是用来在形成大尺 寸的半导体元件时，增进临界长度(critical dimension)的控制，所以要用氮化 硅(Si3N4)来形成栅极顶层与栅极侧垫。
大型半导体元件的剖面图显示在图2中，硅衬底29用于提供来形成所 述大型半导体元件，多晶硅平板30连接到该大型半导体元件的电容31，并 且位线33包含一第一硅化钨层33a、一第一多晶硅层33b以及一氮氧化硅层 33c。位于第一硅化钨层33a表面的氮氧化硅层33c是一个抗反射层。而位 线37包含一氮化硅顶层37a、一氮化硅侧垫37b、一第二硅化钨层37c以及 一第二多晶硅层37d。位线33以及字线37是用来作为将该大型半导体元件 定位址之用。接着为了要形成多个不同深度接触窗，于BPSG层39上形成光 刻胶层38。
当传统的含氟气体被用来形成多个不同深度接触窗时，很容易就会在氮 化硅顶层37a或是在氮氧化硅层33c上产生蚀刻停止或是再度产生聚合物。 除此之外，平板多晶硅层30以及硅衬底29表面上可能会产生严重的多晶硅 流失。如图3所示，多个不同深度接触窗40形成在BPSG层39中。但是由 上述的原因中，可以知道当蚀刻氮化硅顶层37a以及氮氧化硅层33c时，就 可能会产生所述的蚀刻停止或是聚合物再产生的现象，所以会导致无法暴露 第一硅化钨层33a以及第二硅化钨层37c。
甚至，如果用传统的含氟气体将第一硅化钨层33a以及第二硅化钨层37c 暴露出来，藉以形成多个不同深度接触窗时，也很容易对平板多晶硅层39 以及硅衬底29过度蚀刻。经过上述蚀刻步骤所处理的晶片的剖面图显示在图 3中，并且其中的半导体元件已经损坏，因为其电路不是已经断路，就是已 经短路。
因为要以传统的蚀刻剂形成不同深度的多层接触窗非常不容易，而所制 造出来的半导体元件的成品率也非常低。所以随着半导体元件的集成度越来 越增加，多个不同深度接触窗越来越显得重要，并且其蚀刻步骤也越来越显 出其重要地位。
为了要形成一大型集成电路，本发明提供一种方法以在一蚀刻步骤中， 在一使用自对准工艺(self align technology)的半导体晶片上形成多个不同深度 的接触窗。并且此半导体晶片包含一介电层，此介电层下包含有一硅衬底、 一氮化硅层、一氮氧化硅层以及一多晶硅层，该方法包含下列步骤。首先限 定一光刻胶层于此介电层上，此氮氧化硅层下方具有一第一导电层，此氮化 硅层下方具有一第二导电层。
接着蚀刻该氮氧化硅层、氮化硅层以及位于该氮氧化硅层及该氮化硅层 上的部分介电层，以在硅衬底、第一导电层以及第二导电层上形成该多个不 同深度的接触窗。该蚀刻步骤是使用一蚀刻剂蚀刻，以暴露出硅衬底、第一 导电层以及第二导电层。蚀刻剂包含第一以及第二化学药剂。第一化学药剂 包含C2F6、C4F8、CH3F以及Ar。第二化学药剂可以是下列其中之一：O2、 CO2、CO及其组合。而且第二化学药剂的流量大约为该第一化学药剂的流 量的百分之一至百分之十。
图1为未使用自对准工序的半导体元件的剖面图。
图2为使用自对准工序的半导体元件的剖面图。
图3为使用自对准工序的大型半导体元件中，以传统方法形成多个不同 深度接触窗后的剖面图。
图4为使用自对准工序的大型半导体元件中，以本发明的方法形成多个 不同深度接触窗后的剖面图。
因为当使用传统的含氟气体来产生多个不同深度接触窗时，很容易导致 在氮化硅顶层37a或是在氮氧化硅层33c上产生蚀刻停止或是再度产生聚合 物。甚至，在平板多晶硅30表面或是在衬底29表面都有可能产生多晶硅的 严重流失，所以当半导体元件的集成度日益增加的时候，用来形成多个不同 深度接触窗的蚀刻剂已经无法满足其蚀刻工艺的需要。因此本发明提供了一 种蚀刻剂，藉以形成不同深度的多个接触窗，而且所产生的半导体元件的成 品率也获得大幅改善。
为了在一个蚀刻步骤中形成多个不同深度接触窗40，本发明提供一种 蚀刻剂，以在蚀刻穿透氮化硅顶层37a以及氮氧化硅层33c时，保护平板多 晶硅30表面或是在衬底29表面免于遭到过度蚀刻。依据本发明的实施例所 提供的蚀刻剂，当在蚀刻多晶硅时，会在其表面产生一层聚合物。而本蚀刻 剂在同时蚀刻平板多晶硅30以及衬底29时，也不会在氮化硅顶层37a以及 氮氧化硅层33c上产生蚀刻停止的现象或是再度产生聚合物。
为了进行大尺寸半导体元件的生产，将使用到抗反射层以及自行对准接 触窗的工艺，而且多个不同深度的接触窗可以被用来形成半导体元件的内连 线。参考图4，硅衬底51用以进行所述的大型集成电路的生产。平板多晶硅 60被连接到大型集成电路的电容器61，并且位线63包含一第一导体层63a、 第一多晶硅层63b以及氮氧化硅层63c。在本发明的较佳实施例中的第一导 体层63a是由硅化金属，例如硅化钨、硅化钛或硅化钴所构成。而位于第一 导体层63a表面的氮氧化硅层63c是一个抗反射层。
字线67包含氮化硅顶层67a、一氮化硅侧垫67b、一第二导体层67c 以及一第二多晶硅层67d。在本发明的较佳实施例中，第二导体层67c是由 硅化钨所构成。位线63以及字线67是用来作为将该大型集成电路定位址之 用。接着为了要形成多个不同深度的接触窗，在介电层69上形成光刻胶层 68，而介电层69是由BPSG所形成。当使用本发明的较佳实施例所提供的 蚀刻剂以形成多个不同深度的接触窗70时，既不会在氮化硅顶层67a或是在 氮氧化硅层63c上产生蚀刻停止也不会再度产生聚合物。相反的，本发明的 较佳实施例中的蚀刻步骤，可以穿透氮化硅顶层67a与氮氧化硅层63c，以 暴露第一导体层63a以及第二导体层67c。
所形成的接触窗其位于暴露的硅衬底表面的深度与位于暴露的氮氧化 硅层表面的深度以及位于暴露的氮化硅层表面的深度都不同。
除此之外，在蚀刻到平板多晶硅60以及衬底51表面的硅时，会产生一 层聚合物。所以在平板多晶硅60以及衬底51不会有过度蚀刻的现象。因此， 可以在一个触刻步骤中产生不同深度的多个接触窗70，而形成多个不同深度 的接触窗70之后的半导体元件的剖面图，显示在图4中。为了要形成多个不 同深度的接触窗插塞，在多个不同深度接触窗70中的聚合物可以在同一台机 构或是另一台机构的蚀刻步骤进行清除，接着就可以在多个不同深度接触窗 70中填入钨插塞。
因为在多个不同深度接触窗70中的聚合物，再蚀刻平板多晶硅60以及 硅衬底51时，其作用就如掩模，所以可以防止过度蚀刻。本发明的较佳实施 例所使用的蚀刻剂包含了一第一化学药剂以及一第二化学药剂。其中第一化 学药剂包含了C2F6、C4F8、CH3F以及Ar。第二化学药剂包含了传统的蚀 刻剂所未包含的CO2、CO以及O2及其组合。其中第一化学药剂成分中各种 气体C2F6、C4F8、CH3F以及Ar，流量分别是0-10sccm、13-25sccm、 10-30sccm以及60-200sccm。
第二化学药剂的流量大约是第一化学药剂流量的百分之一至百分之 十。本发明的较佳实施例所使用的蚀刻剂可以防止在蚀刻氮化硅层以及氮氧 化硅层时产生蚀刻停止的现象，同时在对其下有导体层(诸如硅衬底、经掺杂 的多晶硅以及硅化金属的二氧化硅)进行蚀刻时，仍能维持高选择性。而用来 处理本发明的较佳实施例中的蚀刻剂的电源功率大约为1600-2400瓦特， 并且偏压功率大约为1000-1500瓦特。由此，可以在形成多个不同深度接 触窗时，既能对其下有导体层(诸如硅衬底、经掺杂的多晶硅以及硅化金属的 二氧化硅)进行蚀刻时，维持高选择性，又不会在蚀刻氮化硅层以及氮氧化硅 层时产生蚀刻停止的现象。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的保护范 围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包 含在权利要求书的范围内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种半导体晶片 | 2020-05-11 | 545 |
| 半导体外延晶片 | 2020-05-12 | 177 |
| 半导体晶片 | 2020-05-11 | 148 |
| 刻划半导体设备的晶片 | 2020-05-13 | 99 |
| 半导体晶片及制造半导体晶片的方法 | 2020-05-12 | 103 |
| 半导体晶片及制造半导体晶片的工艺 | 2020-05-12 | 484 |
| 具有晶片边缘确保结构的半导体晶片 | 2020-05-12 | 795 |
| 半导体晶片 | 2020-05-11 | 181 |
| 半导体晶片的清洗方法 | 2020-05-13 | 906 |
| 一种半导体晶片 | 2020-05-12 | 36 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
