本发明涉及在半导体制造工序中用于形成氧化硅层的旋涂玻璃(SOG)组合物，涉及由此制造的半导体器件，以及涉及使用该旋涂玻璃(SOG)组合物形成氧化硅层的方法。更具体地说，本发明涉及包括聚硅氮烷的旋涂玻璃组合物及其在半导体器件中形成氧化硅层的使用。

半导体器件的设计近来取得快速的进展。特别，这些进展要求半导体器件具有高工作速度的功能和具有大的存储电容量。为了满足这种要求，增加了密度、可靠性和响应时间的半导体器件正在研制中。
一般通过在单个衬底上形成大量的有源器件制造集成电路。在形成并隔离每个器件之后，在制造工序过程中一些器件被电互连，以实现所希望的电路功能。金属氧化物半导体(MOS)和双极型VLSI和ULSI器件例如具有多级互连结构，其中大量器件被互连。在这种多级互连结构中，随着层数增加顶层的构形(topography)通常越来越不规则和越来越不均匀。
例如，具有两层或更多金属层的半导体晶片一般如下形成。在半导体晶片上形成大量的氧化层、多晶硅导电层和第一金属布线层。然后在所得的结构上形成第一绝缘层。然后，形成通孔，用于提供到第二金属层的电通路。此时，因为第一绝缘层底下的层是不均匀的，所以第一绝缘层的表面是不均匀的。当在第一绝缘层上直接形成第二金属层时，由于下绝缘层中的突起或断裂第二金属层可能断裂。此外，如果金属层的淀积态差，那么可能减小半导体器件的成品率。由此，在多级金属互连结构中将形成的通孔或第二金属层形成之前一般平整绝缘层。
已研究了平整绝缘层的各种方法。这些方法包括利用具有良好回流性能的硼磷硅玻璃(BPSG)层或SOG层和化学机械抛光(CMP)方法。一般，BPSG广泛地用作填充金属布线之间的间隙的绝缘层材料。但是，淀积BPSG存在问题，因为它主要取决于使用设备建立的特殊淀积参数。此外，在工序中使用的气体是昂贵的具有严重的毒性。
而且，对于制造具有256兆位或更多的VLSI，随着封装密度增加和设计规则逐渐减小，由于产生空隙和桥接，因此使用BPSG作为绝缘层填充布线之间的间隙降低了成品率。此外，在其后续形成过程中刻蚀停止层有可能被损坏。因此，现有技术一般执行回流工序和昂贵的CMP工序以解决这些问题。
通过SOG层形成的绝缘层公知通过简单的涂覆工序来制造。该工序制造平坦的绝缘层。例如，美国专利号US5,310,720(由Shin等公布)公开了一种用于制造氧化硅的方法。形成聚硅氮烷层，然后在氧气气氛中加热聚硅氮烷层，以将其转变为氧化硅层。美国专利号US5,976,618(由Shunichi Fukuyama等公布)公开了一种方法，其中淀积无机SOG，然后执行两步热处理工序，以将SOG层转变为氧化硅层。
基于聚硅氮烷的SOG的基本主链结构由Si-N、Si-H以及N-H键组成。通过在包括氧气和水的气氛之下烘焙Si-N键变为(或由Si-O代替)Si-O键。执行简单的旋涂和简单的固化工序，以将SOG层转变为氧化硅层。由此，它是经济的方法。
但是，不是所有的Si-N都变为Si-O键(例如，参见日本专利特开平JP11-145286)。由此，当与纯氧化硅层例如使用BPSG层或TEOS层形成的氧化硅层相比时，该氧化硅层具有不同的绝缘和电气性能。为此，尽量避免使用SOG层形成一个层，然后将其转变为氧化硅绝缘层。此外，因为通过旋涂法淀积SOG，所以这样形成的氧化硅层的厚度不足够。对于导电层，例如栅电极和金属布线这些提供不充足的覆盖度。
本申请人发明了一种包括全氢化聚硅氮烷(perhydropolysilazane)的旋涂玻璃组合物，该旋涂玻璃组合物可以掩埋具有高的高宽比的VLSI度的金属布线之间的间隙，可以掩埋衬底上的间隙而不应用机械平面化，可以平滑表面不连续性和可以制造半导体器件的氧化层，具有与CVD氧化层基本上相同性能，且在2000年10月12日向美国专利商标局申请了序列号为09/686,624，发明名称为“SPIN-ON GLASSCOMPOSITION AND METHOD OF FORMING SILICON OXIDELAYERIN SEMICONDUCTOR MANUFACTURING PROCESSUSINGTHES AME”的专利申请，该申请正在审查。
根据该方法，通过在半导体衬底上涂敷包括聚硅氮烷的旋涂玻璃组合物在具有梯状部分或表面不连续部分的半导体衬底上形成平坦的SOG层，聚硅氮烷具有-(SiH2NH2)n-的化学式，其中n表示正整数，重均分子量在约4,000至8,000的范围内，分子量分散度(dispersiondegree)在约3.0至4.0的范围内。最后，固化SOG层，以形成具有平坦表面的氧化硅层。
至于氧化硅层，可以图示为在具有通过沟槽和突起形成的梯状部分的半导体衬底上形成STI(浅沟槽隔离)结构的隔离层，以形成隔离结构。
通过预烘焙和主烘焙两个步骤执行烘焙步骤。在约100-500℃的温度范围内执行SOG层的预烘焙，更优选在约100-400℃范围内进行约1-5分钟时间，更优选2-3分钟。在约900-1,050℃的温度范围内执行SOG层的主烘焙。
此时，对于包括具有约0.1-1μm间隙的STI结构，制造的氧化硅层具有良好的填隙性能。
但是，根据湿法刻蚀速率测试，刻蚀速率随主烘焙的温度增加而减小，以及在硅衬底和有源区的表面部分形成氧化硅层。
图1是在沟槽的内表面上形成的氧化物的剖面图。通过下列方法制造图1所示的器件。在硅衬底100上形成焊盘氧化层，然后在焊盘氧化层上顺序地形成氮化层和高温氧化层。氮化层被设置为用于随后执行化学机械抛光工序的刻蚀停止层，以及高温氧化层被设置为硬掩模层。
接下来，通过淀积氮氧化硅化合物(SiON)在高温氧化层上形成抗反射层(未示出)，以及通过利用光刻形成用于限定有源图形的高温氧化层。
通过使用高温氧化层图形116作为刻蚀掩模刻蚀氮化层和焊盘氧化物，以形成氮化层图形114和焊盘氧化层图形112。然后，刻蚀邻近于氮化层图形114的衬底100的上部，以形成沟槽118。
随后，在氧化气氛下热处理沟槽118的暴露部分，以治愈在沟槽的刻蚀工序过程中被高能离子撞击引起的硅损坏。然后，通过暴露的硅与氧化剂的氧化反应在包括其底部和侧部的沟槽18的内部形成沟槽内壁氧化层120。
接下来，在半导体衬底100上淀积由本申请人提出的SOG组合物，以填充沟槽118和形成SOG层。然后，烘焙SOG层。在约100-500℃的温度范围执行预烘焙，优选在约100-400℃的温度范围执行预烘焙约1-5分钟，优选约2-3分钟。在约900-1050℃的温度范围执行主烘焙，以形成氧化硅。然后，如图1所示，制造掩埋沟槽的氧化层130。氧化层130由SOG层形成。此时，众所周知侧壁部分的沟槽内壁氧化层120比底部厚，如由圆圈所表示。氧化物被认为当在氧化气氛条件下在1000℃或更高温度烘焙时，通过衬底100中的硅与氧化气氛中包含的氧气的氧化反应而形成。
在执行CMP工序之后氧化物的产生在凹陷部分可能引起形状缺陷或可能改变有源区的尺寸。
本申请人还发明了一种包括全氢化聚硅氮烷的旋涂玻璃组合物，该旋涂玻璃组合物可以掩埋具有高的高宽比的VLSI度的金属布线之间的间隙，可以掩埋衬底上的间隙而不应用机械平面化，可以平滑表面不连续性以及可以制造半导体器件的氧化层，具有与CVD氧化层基本上相同性能，且在2002年10月24日向美国专利商标局申请了序列号为10/686,624，发明名称为“SPIN-ON GLASS COMPOSITION ANDMETHOD OF FORMING SILICON OXIDE LAYERINSEMICONDUCTOR MANUFACTJRING PROCESS USING THESAME”的专利申请，该申请现在是美国专利US 6,479,405。

由此，本发明的实施例的一个特点是提供一种旋涂玻璃组合物，该旋涂玻璃组合物填充具有高封装密度和大高宽比的半导体器件的紧密隔开的金属布线之间的间隙。本发明的又一特点是提供一种组合物，该组合物填充间隙或平滑衬底上的表面不连续性部分，而不需要机械平面化。本发明的又一特点是提供一种旋涂玻璃组合物，该旋涂玻璃组合物具有与通过化学气相淀积(CVD)方法形成的半导体器件的氧化层基本上相同的性能。本发明的另一特点是提供一种在半导体制造工序中使用上述旋涂玻璃组合物形成氧化层的方法。
根据本发明的这些及其他特点，提供一种包括聚硅氮烷的旋涂玻璃组合物，聚硅氮烷具有化学式-(SiH2NH)n-，其中n表示正整数，基于组合物的总重量聚硅氮烷占约10至约30％重量的量，由此聚硅氮烷具有约3,000至约6,000范围内的重均分子量，以及基于组合物的总重量，溶剂占约70至约90％重量的量。
根据本发明的另一特点，提供一种形成氧化硅层的方法。该方法需要用包括聚硅氮烷的旋涂玻璃(SOG)组合物涂敷具有梯状部分的半导体衬底，以在半导体衬底上形成SOG层并固化SOG层，以形成氧化硅层，聚硅氮烷具有化学式-(SiH2NH)n-，其中n表示正整数，基于组合物的总重量，其量约10至约30％重量。由此聚硅氮烷具有约3,000至约6,000范围内的重均分子量，以及基于组合物的总重量，溶剂的量约70至约90％重量。
根据本发明的各个实施例，可以通过利用SOG组合物形成基本上没有空隙的均匀氧化硅层，SOG组合物完全覆盖具有约5∶1至10∶1的高宽比的导电层或覆盖其他表面不连续部分。
附图说明
通过参考附图详细描述其优选实施例将使本发明的上述特点和优点变得更明显，其中：图1示出了当通过一个热处理工序烘焙SOG层时，在沟槽内壁形成的氧化物的剖面图；图2图示了本发明的SOG组合物的粘滞度和剪切速率(shear rate)之间的关系曲线；图3A-3K图示了根据本发明的实施例在半导体制造工序中形成氧化硅层的方法的剖面图；图4是傅里叶变换红外光谱(FT-IR)示图，示出了预烘焙SOG层之后检测的层的吸光率；图5是FT-IR示图，示出了主烘焙SOG层之后检测的氧化硅层的吸光率；图6A-6G图示了根据本发明的另一实施例的氧化硅层的刻蚀速率和通过常规CVD方法形成的氧化硅层的刻蚀速率的曲线图；图7A-7G是用于图示根据本发明的再一实施例的浅沟槽器件的隔离法的剖面图；图8是条形图，图示了当根据本发明形成氧化硅层时，在衬底的有源区通过用于氧化硅的FT-IR获得的吸光率的标准化强度；图9图示了根据刻蚀液的种类通过本发明的方法制造的氧化硅层的刻蚀速率的曲线图；图10图示了在通过例子2制造的氧化硅层上执行化学机械抛光和通过高密度等离子体方法制造的氧化硅层上执行化学机械抛光之后通过检查氧化层的外形获得的抛光均匀性的曲线图；图11图示了根据本发明实施例使用SOG组合物形成氧化层的方法的流程图；图12图示了根据本发明的实施例作为主焙烘温度(具有80％的蒸汽浓度)函数的FT-IR结果的曲线图；图13图示了根据本发明的实施例作为主焙烘温度(具有10％或更小的蒸汽浓度)函数的FT-IR结果的曲线图；
图14图示了根据本发明的实施例作为主烘焙温度函数的FT-IR结果的曲线图；图15图示了根据本发明的实施例作为重均分子量(Mw)函数的分子量分布的曲线图；图16图示了根据本发明的实施例作为重均分子量(Mw)函数的粘滞度的曲线图；图17图示了根据本发明的实施例作为重均分子量(Mw)函数的固体含量(重量％)的曲线图；图18A-18K图示了根据本发明的另一实施例在半导体制造工序中形成氧化硅层的方法的剖面图；图19图示了根据本发明的实施例作为重均分子量(Mw)函数的微粒数目(count/cc)的曲线图；图20图示了根据本发明的实施例作为预烘焙之后的波数(cm-1)函数的吸光率(a.u.)的曲线图；图21图示了根据本发明的实施例作为主烘焙之后的波数(cm-1)和重均分子量(Mw)函数的吸光率(a.u.)的曲线图；图22图示了根据本发明的实施例根据预烘焙和主烘焙之后的重均分子量的厚度和收缩率的曲线图；图23图示了根据本发明的实施例作为重均分子量函数的晶片内非均匀性(WIWNU)的曲线图；以及图24图示了根据本发明的实施例作为重均分子量函数的标准化微粒数和划痕(scratches)数的曲线图。

现在参考附图更详情的解释本发明。
每当陈述了在另一种材料上形成或淀积一种材料、层或结构时；可以插入其它层、材料或结构。
在上面的美国专利申请号09/686,624中公开了本发明中使用的旋涂玻璃组合物，且优选包括具有化学式-(SiH2NH2)n-的聚硅氮烷，其中n表示正整数，重均分子量在约4,000至8,000的范围内，分子量分散度在约3.0至4.0范围内。在整个说明书中，表达式“分子量分散度”表示重均分子量与数量平均分子量的比率。
制造聚硅氮烷的方法是普遍公知的。通过一般的方法，通过卤硅烷与路易斯碱反应获得络合物然后使络合物与氨反应来制备聚硅氮烷。也可以通过下列步骤制备聚硅氮烷：(i)硅酮卤化物例如SiCl4或SiH2Cl2与氨反应；(ii)利用碱金属卤化物催化剂将硅氮烷转变为聚硅氮烷；(iii)利用过渡金属络合物和胺化合物从硅烷化合物脱氢；等。
美国专利号US5,494,978(授予Yasuo Shinizu等)公开了一种利用具有100-100,000的数量平均分子量的无机聚硅氮烷制备脱泡的(defoamed)聚硅氮烷的方法。美国专利号US5,905,130(由HirohikoNakahara等公布.)公开了一种通过在碱性催化剂存在的情况下使聚氨硅烷化合物与聚氢产生的(polyhydrogenated)含氮化合物反应，或通过在基本固体氧化物催化剂下使聚氢产生的硅酮化合物与聚氢产生的含氮化合物反应来制备聚硅氮烷的方法。美国专利号US5,436,398(授予Yasuo Shimizu等)公开了一种制备具有约1,120的数量平均分子量的全氢化聚硅氮烷的方法。美国专利号US4,937,304(由Ayama等公布)和US4,950,381(授予Takeuchi等)公开了用于制备具有希望分子量的聚硅氮烷的方法。在此将每个前述文献的公开全部引入作为参考。
可以通过如上所述的任意方法制备本发明中使用的聚硅氮烷，而没有限制。为了用于本发明的各个实施例，优选根据其分子量分馏(fractionated)通过上述方法制备的全氢化聚硅氮烷。当重均分子量低于约4,000时，可以增加除气量，全氢化聚硅氮烷可以快速地转变为氧化硅，由于低分子量可能这可能产生断裂。另一方面，当重均分子量超过8,000时，可以增加SOG溶液的粘滞度，这损坏由此形成的SOG层的均匀性。由此，本发明中使用的全氢化聚硅氮烷的重均分子量优选在约4,000至8,000的范围之内。更具体地说，当形成SOG层以掩埋沟槽时，全氢化聚硅氮烷的重均分子量在约6,000至8,000的范围之内，更优选在约6,500至7,000的范围之内。
在其他实施例中，当本发明中使用的全氢化聚硅氮烷具有低于约3,000的低重均分子量时，可以增加除气量，从全氢化聚硅氮烷中分离出来的SiH4可以与氧气起反应，形成包括SiO2的微粒，由此污染反应室。这些微粒在后续制造工序过程中可能污染晶片。另一方面，当全氢化聚硅氮烷的重均分子量超过8,000时，可以增加SOG溶液的粘滞度，这损坏由此形成的SOG层的均匀性。由此，本发明的其他实施例使用的全氢化聚硅氮烷优选具有约3,000至约6,000范围内的重均分子量，更优选在3,300至3,700的范围内。
此外，当聚硅氮烷的分子量分散度低于3.0时，聚硅氮烷的分馏效率和分馏的聚硅氮烷的成品率可能被降低，分子量分散度是重均分子量与数量平均分子量的比率。另一方面，当分子量分散度超过4.0时，转变的氧化硅层不可能是均匀的。由此，本发明中有用的聚硅氮烷的分子量分散度优选在约3.0至4.0的范围之内，尽管在该范围之外可能存在组合物实用的条件。但是，当时机需要时，具有该范围之外的分子量分散度的聚硅氮烷也可以使用。
此外，在本发明的其他实施例中使用的全氢化聚硅氮烷优选具有约2.5至约3.5的分子量分布度，更优选约2.8至约3.2。当全氢化聚硅氮烷的重均分子量约为3,000至约6,000时，全氢化聚硅氮烷的分子量分布度约为2.5至约3.5。当全氢化聚硅氮烷的分子量分布度低于约2.5时，全氢化聚硅氮烷的分馏效率可能被减小，降低分馏的全氢化聚硅氮烷的成品率。另一方面，当分子量分散度超过约3.5时，转变的氧化硅可能不利地非均匀。
SOG组合物优选是通过在溶剂中溶解上述聚硅氮烷制备的SOG溶液，优选有机溶剂。在本发明中可以使用各种有机或其他溶剂的任何一种，没有限制。有用的溶剂优选包括芳香族溶剂例如二甲苯或以太溶剂例如二丁醚。当SOG溶液中的聚硅氮烷的量超过30重量％时，聚硅氮烷可能但不必然具有增加的不稳定性，溶液的寿命可能减小，以及可能形成断裂。当SOG溶液中的聚硅氮烷的量低于10重量％时，它可能但不必然变得难以控制SOG层的厚度。由此，SOG溶液中的聚硅氮烷量优选在基于组合物总重量的10至30重量％的范围之内，更优选，在18至25重量％的范围之内。还优选基于组合物的总重量，SOG溶液中的溶剂在70至90重量％的范围内，更优选在72至82重量％的范围内。
SOG组合物与下层例如氮化硅层的优选接触角优选不超过4°。当接触角超过4°时，SOG组合物与下层的粘结可能是不充分的。
如上所述，通过在溶剂例如有机溶剂中溶解上述全氢化聚硅氮烷制备SOG组合物，优选SOG溶液。在本发明中可以使用各种有机或其他溶剂的任何一种，没有限制。有用的溶剂优选包括芳香族溶剂例如二甲苯或以太溶剂例如二丁醚。当SOG溶液中的全氢化聚硅氮烷的量超过30重量％时，全氢化聚硅氮烷可能但不必然具有增加的不稳定性，溶液的寿命可能减小，以及可能形成断裂。当SOG溶液中的全氢化聚硅氮烷的量低于约10重量％时，它可能变得难以控制SOG层的厚度。由此，在本发明的其他实施例中，基于SOG组合物的总重量，SOG溶液中的全氢化聚硅氮烷量优选在约10至约30重量％的范围之内，更优选约20至23重量％。SOG组合物与下层例如氮化硅层的优选接触角优选不超过约4°。当接触角超过4°时，SOG组合物与下层的粘结可能是不充分的。
在涂敷和固化工序过程中为了实现表面均匀，在预定的剪切速率时SOG溶液优选具有约1至10mPa.s的范围内的粘滞度，更优选在1至8mPa.s的范围内。图2图示了SOG溶液的粘滞度和剪切速率之间的关系曲线。在图2的曲线图中，纵坐标表示粘滞度(mPa.s)，横坐标表示剪切速率(1/s)。在54-420(1/s)的剪切速率时，根据本发明的SOG溶液的粘滞度优选在约1至10mPa.s的范围之内，如图2所示。从图2还可以看出，剪切速率在10至1,000(1/s)的范围内时，SOG组合物的粘滞度可以在约1至约10mPa.s的范围内。
SOG组合物的粘滞度影响SOG组合物的流动性并决定氧化层的平坦度。SOG组合物的粘滞度随全氢化聚硅氮烷的重均分子量增加而增加。当全氢化聚硅氮烷具有约3,000至约6,000的重均分子量时，SOG组合物的粘滞度约为1.54至约1.70mpa.s(cP)。
如需要，SOG溶液可以包括至少一种杂质化合物，该杂质化合物包括选自硼、氟、磷、砷、碳、氧及其混合物的一种元素。当SOG溶液中包括选自硼、氟、磷和砷中的至少一种元素时，在杂质材料中，由SOG溶液形成的氧化硅层将包括杂质材料，该层可以具有与常规硼硅玻离(BSG)层、BPSG层磷硅玻璃(PSG)层等相似的性能。当SOG溶液中包括碳和/或氧的至少一种作为杂质时，可以促进SOG转变为氧化硅层。
优选通过旋涂法在具有表面不连续部分如导电线条图形的的半导体衬底上涂敷SOG溶液。该方法特别有用于形成平坦的SOG层。
半导体衬底上的表面不连续性可能源于导电图形。例如，导电金属布线图形，如栅电极图形或位线，在衬底的表面上产生梯状部分。两个导电图形之间的距离没有限制。但是，一般，当该距离大于1μm时，利用BPSG形成氧化层的常规方法是适当的，但是当距离接近0.04μm时，例如利用本发明的SOG溶液的方法提供更大的空隙填充可能性。由此，本发明的方法优选应用于具有约0.04-1μm间隙的半导体衬底。
本发明的各个实施例的方法也可以应用于小高宽比(其中高宽比表示间隙的深度与距离的比率)的导电图形间隙。但是，在本发明的各个实施例中优选应用于具有约5∶1至约10∶1的高宽比的导电图形。
通常，可以在半导体衬底上形成紧密地隔开的间隙，如包括栅电极的单元阵列区。此外，也可以在半导体上形成球形梯状部分(或稀疏地分开的间隙部分)，其中稀疏地形成导电图形，如外围电路区。本发明可以应用于具有紧密地隔开的间隙和稀疏地隔开的梯状部分的半导体衬底，间隙具有约5∶1至约10∶1范围内的高宽比，以及稀疏地隔开的梯状部分具有约1∶1或更小的高宽比。
梯状部分源于半导体衬底的突起/凹陷部分。具体，可以通过本发明方法形成氧化层，由此优选在具有沟槽和突起的半导体衬底的梯状部分形成该层。以此方式形成氧化层有用于制造具有浅沟槽隔离(STI)结构的隔离区。此外，梯状部分源于绝缘层上形成的金属布线。亦即，通过本发明的方法形成的氧化硅层可以用作绝缘层上形成的绝缘金属布线的绝缘中间层。
下面详细描述涂敷的SOG层的固化方法。
有利地，通过上述方法形成的SOG层可以被固化，以由此将其转变为具有平坦表面的氧化硅层。通过预烘焙和主烘焙执行固化步骤。基于在此的教导，所属领域的技术人员能够固化SOG层并将其转变为具有平坦表面的氧化硅层。
优选在约100至500℃的温度范围内执行预烘焙约1-5分钟。当预焙烘温度低于100℃时，有机溶剂有可能留在层中，没有被除去。另一方面，当预焙烘温度超过500℃时，在后续主烘焙工序中处于或低于某一深度的聚硅氮烷可能不完全转变为氧化硅，以及表面部分可能快速地转变为氧化硅，这可能产生断裂，由此在所得的氧化硅层中产生不均匀性。
当执行预烘焙小于一分钟时，有机溶剂可能留在层中，没有被完全除去。另一方面，当执行预烘焙超过5分钟时，在包括全氢化聚硅氮烷的SOG层表面可能发生部分转变为氧化硅，由此即使有机溶剂被完全除去也形成部分断裂。因此，优选在约100至500℃的温度范围内执行预烘焙，以及烘焙时间约1至5分钟，更优选在100至400℃的温度范围内执行预烘焙，烘焙时间在约2至3分钟的范围内。
当与预烘焙相比时，主烘焙优选在更高的温度下进行，以及进行更长的时间。基于聚硅氮烷的SOG的基本主链结构包括Si-N键。通过在包括氧气和水的气氛中的烘焙这些Si-N键可能被Si-O键代替(或变为Si-O键)。根据采用前述的旋涂玻璃组合物的常规方法，不是所有的Si-N键都被Si-O键代替，因此在涂敷SOG溶液和后续烘焙之后，在Si-O层中剩下某些Si-N。但是，根据本发明的方法，在涂敷包括聚硅氮烷的SOG溶液形成SOG层和执行固化工序之后，不剩下Si-N键。由此，通过本发明的各个实施例形成的氧化硅层基本上具有与通过常规CVD方法形成的纯氧化硅层相同的性能。
主烘焙优选在约400至1,200℃的温度范围内进行，以便将聚硅氮烷转变为氧化硅。当主焙烘温度低于400℃时，固化不可能是充分的，某些Si-N键可能剩下，由此损坏氧化层的性能。另一方面，当主焙烘温度超过1,200℃，由此形成的氧化硅层的平面性可能被降低或可能发生断裂。因此，主烘焙优选在约400至1,200℃的温度范围内进行，更优选在约400至1,000℃的温度范围内。
而且，进行主烘焙的时间范围优选约10至180分钟。当主焙烤时间小于10分钟时，SOG层不能充分地转变为氧化硅层。另一方面，当主焙烤时间超过180分钟时，增加由此形成的氧化硅层中的应力。因此，进行主烘焙的优选时间范围约10至180分钟，更优选在30至120分钟的范围内。
主烘焙优选在适于将Si-N键转变为Si-O键的氧化气氛中或惰性气氛中进行。例如，用于主烘焙工序的有用环境包括氧气气氛、包括水蒸汽的气氛、包括氧气和水蒸汽的混合物的气氛、包括氮气的气氛以及这些气氛的混合物。包括水蒸汽的气氛是优选的，它优选包括约1.2至约86重量％的水。
可以通过考虑其对底下结构的影响决定主烘焙的温度范围。例如，当底下的结构包括通过部分地刻蚀半导体衬底的上部形成的沟槽以及形成SOG层以填充沟槽时，固化工序的主烘焙的优选温度范围在约900至1,200℃的范围之内。当底下结构包括在半导体衬底上形成的多个栅电极以及形成SOG层以完全覆盖栅电极时，主烘焙的优选温度范围在约600至900℃的范围之内。当底下结构包括在布置在半导体衬底上的绝缘层上形成的多个金属布线图形以及形成SOG层以完全覆盖金属布线图形时，主烘焙的优选温度范围在约400至450℃的范围之内。所属领域的技术人员使用在此提供的指导原则能够决定主烘焙的适宜温度范围。因此在本说明书中阐述的参数的具体范围不打算限制本发明。
SOG组合物的一个涂层一般提供具有约4,000至6,500A的厚度范围内的氧化硅层。在涂敷SOG组合物之前，可以形成具有约200至600A的厚度范围内的氮化硅层作为导电图形的上部和侧部上的刻蚀停止层。
在半导体器件的制造过程中，SOG组合物可以用于掩埋沟槽或平整化栅电极和/或金属图形。另外，SOG组合物可以用于掩埋沟槽，而常规SOG组合物或其他方法可以用于平整化栅电极和/或金属图形。亦即，SOG组合物可以应用于掩埋沟槽或平整化栅电极和/或金属图形，应当理解可以应用这两个工序之一。
根据本发明的另一实施例，可以分两步热处理工序执行主烘焙工序。当通过一个步骤执行热处理时，通过由半导体衬底提供的硅源与氧化气氛中包含的氧反应，在沟槽的侧壁形成氧化硅，可以改变有源区的尺寸，如参考图1所述。由此，当通过在提供硅源的衬底上固化包括聚硅氮烷的SOG组合物形成SOG层时，应该分两步执行热处理，以便将SOG层转变为氧化硅。
首先，在SOG层上执行第一热处理，以将聚硅氮烷转变为氧化物。此时，在氧化气氛如氧气气氛、湿气气氛和氧气和湿气的混合气氛下，在约500-1,000℃的温度范围内执行第一热处理，更优选约600-900℃的温度范围内。最优选，在约800-900℃的温度范围内执行第一热处理约10-120分钟。
接下来，在氧化气氛、惰性气体气氛、氧化气氛和惰性气体气氛的混合气氛或真空条件下在由第一热处理获得的氧化物上执行第二热处理，以使转变的氧化物致密。特别，第二热处理优选在包括氮气的惰性气体气氛下执行。以及优选在约600-1200℃的温度范围执行第二热处理约10-120分钟，更优选约900-1100℃的温度范围。
具体，当SOG层形成为掩埋通过部分地刻蚀半导体衬底的上部制造的沟槽时，优选在约900-1100℃的温度范围执行主烘焙的第二热处理。
现在参考下列非限制例子说明本发明的方面。
例1SOG组合物的制备通过分馏市场上可买到的全氢化聚硅氮烷获得具有4,500-7,000的重均分子量和3.0-4.0的分子量分散度的全氢化聚硅氮烷。将分馏的全氢化聚硅氮烷溶于二甲苯以获得基于组合物的总重量具有22-25重量％的全氢化聚硅氮烷浓度的SOG组合物。SOG组合物与底下的氮化硅层的接触角是4°或更小。
根据其剪切速率的变化检测SOG组合物的粘滞度。图2中图示了粘滞性能。图2图示了SOG溶液的粘滞度相对于剪切率变化而变化的曲线图；纵坐标表示粘滞度(mPa.s)以及横坐标表示剪切速率(1/s)。如从图2可以看到，在约10至1,000(1/s)的剪切速率时，SOG溶液具有约1至10mPa.s范围内的均匀粘滞度，更优选在约54至420(1/s)的剪切速率时，SOG溶液具有约1至10mPa.s范围内的均匀粘滞度。
氧化层的形成图3A-3K图示了根据本发明的实施例在半导体制造工序中形成氧化硅层的方法的剖面图。参考图3A，提供一种由半导体材料如硅(Si)形成的p型衬底10。通过刻蚀隔离区在衬底10上形成沟槽12。沟槽12的深度约为4,600，其宽度约为1,250。在其上形成沟槽12的衬底10上，涂敷包括全氢化聚硅氮烷且如上制备的SOG溶液至6,000至7,000的厚度，以形成第一SOG层13，全氢化聚硅氮烷的重均分子量在6,000-8,000的范围之内。
现在参考图3B，在约100至500℃预烘焙第一SOG层13 1-5分钟，然后在约900至1,000℃下主烘焙30分钟，以将第一SOG层13转变为第一氧化硅层13a。此时，在具有约86重量％的水含量的水蒸汽气氛下执行烘焙。参考图3C，通过CMP方法抛光氧化硅层13a，直到半导体衬底10的上表面被暴露，以在填有氧化硅14的沟槽12的内部形成器件隔离区。
参考图3D，通过掺杂n型杂质如磷(P)离子到用于形成半导体衬底10的存储单元(单元阵列区)的区域中形成N型半导体区20。此外，通过掺杂p型杂质如硼(B)离子到单元阵列区和部分外围电路区中形成p型阱30。最后，通过掺杂n型杂质如磷(P)离子到外围电路区的剩余区域中形成n型阱40。
接下来，将用于控制阈值电压的杂质如氟化硼(BF2)掺杂到p型阱30和n型阱40中。此后，利用氟-基清洗液清洗p型阱30和n型阱40的每个表面部分。然后湿氧化半导体衬底10，以在p型阱30和n型阱40的每个表面上形成栅氧化层16。此时，沟槽12内的部分衬底也被部分地氧化，以形成连续的栅氧化层16。栅氧化层16的厚度约为40-200A。
参考图3E，在衬底10上形成多晶硅层，其中填充沟槽12的氧化硅14作为场氧化，以及形成栅氧化层16。多晶硅层具有约500至4,000的厚度，且通过低压化学气相淀积(LPCVD)法淀积掺有n型杂质如磷(P)离子的多晶硅形成多晶硅层。然后，通过溅射方法在多晶硅层上淀积硅化钨和钨，以形成硅化钨层和钨层，各个厚度约1,000至2,000。然后在钨层上淀积氮化硅层。通过LPCVD或等离子体增强化学气相淀积(PECVD)法形成具有约500至2,000厚度的氮化硅层。所属领域的技术人员使用在此提供的指导原则能形成各个层。
然后在氮化硅层上形成光刻胶膜，以及通过利用掩模有选择地暴露光刻胶膜。然后，光刻胶膜被显影以形成用于形成栅电极的光刻胶图形22。然后通过利用光刻胶图形22作为刻蚀掩模依次刻蚀氮化硅层、钨层、氮化钨层和多晶硅层，以形成由多晶硅图形24a、硅化钨图形24b、钨图形24c和氮化硅图形24d组成的栅电极24Ga、24Gb、24Gc和24GWL。栅电极24Ga和字线24GWL形成在单元阵列区，栅电极24Gb和24Gc形成在外围电路区。
制造在单元阵列区上形成的栅电极24Ga和24GWL，以便栅电极之间的间隙在约0.4至1μm的范围之内。高宽比在约5∶1至10∶1的范围之内，由此形成紧密的梯状部分，高宽比是栅电极24Ga和24GWL的深度与间隙宽度的比率。另一方面，外围电路区上形成的栅电极24Gb和24Gc的高宽比小于1∶1，由此形成球形梯状部分。
参考图3F，光刻胶图形22被除去。在图3F中，通过掺杂p型杂质如硼离子到n型阱20中，在栅电极24Gc两侧的n型阱40中形成p型杂质掺杂区25。此外，通过掺杂n型杂质如磷离子到p型阱30中，在栅电极24Gb两侧的p型阱30中形成p型杂质掺杂区27。在栅电极24Ga两侧的p型阱20中形成n型杂质掺杂区26。
参考图3G，通过化学气相淀积法在半导体衬底10上淀积氮化硅，以形成具有约200-600厚度的氮化硅层32。接下来，用光刻胶膜覆盖单元阵列区上的氮化硅层32，各向异性地刻蚀外围电路区上的氮化硅层32，以在外围电路区的栅电极24Gb和24Gc(图3F)的侧壁上形成隔片32a。
接下来，通过掺杂p型杂质如硼离子到外围电路的n型阱40中形成p+型杂质掺杂区(源、漏区)。此外，通过掺杂n型杂质如砷(As)离子到外围电路的p型阱30中形成n+型杂质掺杂区(源、漏区)。
参考图3H，在半导体衬底10上涂敷SOG溶液，以形成第二SOG层50。通过旋涂法形成第二SOG层，由此晶片的旋转速度约为500-2,500rpm。SOG溶液中包含的全氢化聚硅氮烷的重均分子量约为4,000-6,000。第二SOG层50的厚度范围约7,500至8,200。第二SOG层50完全覆盖栅电极24Ga、24Gb、24Gc以及24GWL。接下来，在约100至500℃的温度范围内预烘焙第二SOG层50约1至5分钟，然后在约600至900℃的温度范围内主烘焙第二SOG层50约10至180分钟。在旋自氧气气氛、水蒸汽气氛、包含氧气和水蒸汽混合物的气氛、氮气气氛或其混合物中的至少一种气氛下进行烘焙。当在水蒸汽气氛中执行烘焙时，气氛中的水含量被控制在约1.2-86重量％的范围内。
在固化工序过程中，第二SOG层中的Si-N键被Si-O键代替，以将第二SOG层50转变为氧化硅层50a。在该工序过程中，第二氧化硅层50a的厚度减少第二SOG层50的约19-20％的厚度，如图31所示。
参考图3J，通过利用普通溅射方法在第二氧化硅层50a上淀积金属如铝、钨等形成具有约5,000厚度的金属层。通过利用光刻工序构图金属层，形成具有约6,600宽度和约8,400间隙的金属图形52。接下来，通过旋涂SOG溶液形成具有约3,800至约4,500厚度范围的第三SOG层54，并完全覆盖金属图形52。此时，第三SOG层54中的全氢化聚硅氮烷的重均分子量在约4,500-7,500的范围之内。
参考图3K，在约100至500℃的温度范围内预烘焙第三SOG层54约1-5分钟，在约400至450℃的温度范围内主烘焙第三SOG层54约10-180分钟。在水蒸汽气氛下进行主烘焙。然后，通过固化工序以及根据本发明的重要方面，用Si-O键代替第三SOG层54中的Si-N键，第三SOG层54转变为具有基本上平坦表面的第三氧化硅层54a。
通过执行常规半导体制造工序制造半导体器件。所属领域的技术人员使用本发明的各个实施例的SOG组合物和方法能制造半导体器件。
氧化硅层的吸光率通过参考图3A-3K的如上所述的方法在半导体衬底上形成氧化层。在具有多个布线层和间隙的半导体衬底上形成氧化层，布线层具有约5∶1至10∶1的范围内的高宽比，它们之间的间隙在约0.04至1μm的范围内。形成具有约400厚度的氮化硅层，以覆盖多个布线层和半导体衬底。
通过在半导体衬底上旋涂包括聚硅氮烷的SOG溶液形成具有约7,582厚度的第二SOG层。此时，转速被控制为约1,000rpm。
在150℃下预烘焙第二SOG层3分钟。在预烘焙之后，通过利用FT-IR方法检测SOG层的吸光率。所属领域的技术人员能使用FT-IR方法决定SOG层的吸光率。图4是FT-IR示图，示出了在预烘焙SOG层之后获得的氧化硅层的吸光率；如图4所示，光吸收峰值被图示在表示预烘焙之后的N-H、Si-H、Si-N、Si-H等键的某些波长范围。此时，应力值约为3.63×108(dyne/cm2)，且利用应力计检测。
在预烘焙之后，在700℃下再次烘焙SOG层30分钟，以将SOG层转变为氧化硅层。图5是FT-IR示图，图示了在主烘焙SOG层之后检测的氧化硅层的吸光率。如图5所示，波长范围的峰值仅仅对应于主烘焙之后剩余的Si-O键。此时，应力值是1.22×108(dyne/cm2)。从图5可见SOG层中的所有Si-N键都变为Si-O键。由此，SOG层完全转变为氧化硅层。
此外，在具有多个布线图形的半导体衬底上形成的氧化硅层中没有观察到空隙。多个布线图形具有约5∶1至10∶1的范围内的高宽比以及间隙在约0.04至1μm的范围内。
检测氧化硅的刻蚀速率A、利用SOG形成氧化硅层在裸晶片上涂敷SOG溶液以形成SOG层。通过旋涂法涂敷SOG溶液，由此晶片的旋转速度约为1,000rpm。SOG层被淀积至约7,500至约8,200的厚度。接下来，在大约150℃下预烘焙SOG层3分钟，然后在大约700℃下主烘焙30分钟。在水蒸汽气氛下进行主烘焙，由此该气氛中的水蒸汽含量在约1.2-86重量％的范围之内。在固化工序过程中SOG层中的Si-N被Si-O键代替，SOG层转变为氧化硅层。由此形成的氧化硅层的厚度约为6,400。
B、通过CVD方法形成氧化层通过利用硅烷气体和氧气作为源气体以及氩气作为载体气体在裸晶片上形成高密度等离子体(HDP)CVD氧化层。由此形成的CVD-氧化层的厚度约为6,000。
C、检测湿法刻蚀速率分别刻蚀通过本发明的方法形成的氧化硅层和通过CVD方法形成的CVD-氧化层。通过使用相同的刻蚀溶液在恒定的时段进行各个湿法刻蚀工序，在恒定的时间间隔内检测刻蚀速率。图6A-6F中图示了结果。
图6A表示以1分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。通过在室温下(25℃)将包括氟化铵的缓冲刻蚀溶液烯释到蒸馏水(在蒸馏水中烯释NH4F和HF)中获得的溶液中进行湿法刻蚀。
图6B表示以1分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。在室温下(25℃)在烯释的氢氟酸水溶液(DI∶HF＝100∶1)中进行湿法刻蚀。
图6C表示以十分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。在70℃下在以0.25∶1∶5比率混合的NH4OH∶H2O2∶H2O刻蚀溶液中进行湿法刻蚀。
图6D表示以十分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。在165℃下在磷酸中进行湿法刻蚀。
图6E表示以十分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。在130℃下以6∶1比率混合的H2SO4∶H2O2刻蚀溶液中进行湿法刻蚀。
图6F表示以十分钟的间隔检测通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层的刻蚀速率的曲线图。在50℃下以0.25∶1∶5比率混合的NH4OH∶H2O2∶H2O刻蚀溶液中进行湿法刻蚀。
D、检测干法刻蚀速率将通过本发明的方法形成的氧化层和通过CVD方法形成的氧化层引入相同的室，以及通过利用相同的刻蚀气体重复地检测刻蚀速率。室中的压力被控制为30mT°rr以及室中的输出功率是1,700W。使用的刻蚀气体分别是8sccm、4sccm、6sccm和500sccm流量的C5F8∶C4F8∶O2∶Ar。检测的刻蚀速率如图6G的曲线所示。
从图6A-6G，可以注意到通过本发明形成的氧化硅层的湿法和干法刻蚀速率与通过常规CVD方法形成的氧化硅层的湿法和干法刻蚀速率十分相似。由此，通过利用根据本发明的SOG层形成的平坦层或内绝缘层具有与常规CVD氧化层相似的性能。
通过本发明人的重复实验，可以在具有布线层和间隙的半导体衬底上形成无空隙的氧化硅层，布线层具有在约5∶1至10∶1的范围内的高宽比，间隙在约0.04至1μm的范围内。可以通过利用本发明的SOG组合物形成这种氧化硅层。根据本发明，可以通过利用SOG形成没有空隙、满足256 MDRAM需要的平整度的氧化硅层。
例2SOG组合物的制备通过执行例子1描述的相同方法制备具有约6,000-8,000范围内的重均分子量和3.0-4.0的分子量分布的全氢化聚硅氮烷。通过在约22-25重量％的二甲苯中溶解全氢化聚硅氮烷制备旋涂玻璃组合物。
浅沟槽隔离当根据例子1形成图3中所示的场氧化14以掩埋高度集成的半导体器件的沟槽时，在沟槽的内壁形成厚氧化层，如图1所示。
图7A-7G是用于图示根据本发明的再一实施例的浅沟槽器件的隔离法的剖面图。
参考图7A，通过热氧化工序在由硅制成的半导体衬底上形成具有约100-200厚度的焊盘氧化层201。然后，通过LPCVD(低压化学气相淀积)法在焊盘氧化层201上淀积氮化层至约100-1000的厚度，以形成抛光停止层203。设置抛光停止层203用于在后续CMP工序过程中停止抛光。
接下来，通过LPCVD方法在抛光停止层203上淀积高温氧化物(HTO)层至约500-1000厚度，以形成硬掩模层205。通过LPCVD方法在硬掩模层205上淀积氮氧化硅(SiON)至约200-800的厚度，以形成抗反射层(未示出)。抗反射层在执行光刻过程中起防止漫反射的作用，以及在后续的沟槽形成工序过程中抗反射层被除去。
参考图7B，通过干法刻蚀抗反射层形成用于形成有源图形的硬掩模图形206，以及通过光刻形成硬掩模层205。然后，通过使用硬掩模图形206作为刻蚀掩模刻蚀抛光停止层203和焊盘氧化层201，以形成抛光停止层图形204和焊盘氧化层图形202。
参考图7C，通过使用硬掩模图形206刻蚀暴露的衬底200至约2000-5000的深度形成沟槽210。优选，沟槽210的深度是4600以及其宽度是1250。此时，抗反射层被除去，以及硬掩模图形206被刻蚀至预定的厚度。
参考图7D，在氧化气氛下热处理沟槽210的暴露部分，以便治愈在沟槽的刻蚀工序过程中通过高能离子撞击在半导体衬底200上引起的硅损坏。然后，通过暴露的硅与氧化剂之间的氧化反应在包括沟槽210的底部和侧部的内壁形成沟槽内壁氧化层212至约20-300的厚度。
然后，通过将SOG组合物填充到沟槽210中形成SOG层213至约6000-7000的厚度。
参考图7E，在约100-500℃的温度范围在SOG层213上执行预烘焙约1-5分钟。
然后，在约800-900℃的温度范围在氧化气氛条件下执行热处理，优选在大约850℃执行10-120分钟，优选约60分钟，以将SOG层213转变为氧化硅。此时，该气氛是湿气气氛，其中湿气约为86重量％。
然后，执行第二热处理，以将转变的氧化硅致密化以及转变为氧化硅层214。在氧化气氛、惰性气体气氛、或其混合气氛条件下执行第二热处理。第二热处理优选在惰性气体气氛如氮气气氛下执行。优选，在约900-1100℃的温度范围下执行第二热处理约10-120分钟，更优选在约1000℃温度下执行约30分钟。
参考图7F，通过CMP方法抛光由此形成的氧化硅层214，直到露出半导体衬底200上的抛光停止层204。然后，用氧化硅214掩埋沟槽210的内部。
参考图7G，通过使用磷酸的剥离工序除去抛光停止层图形204，以完成隔离，如图7G所示。
检测衬底氧化物的形成实验1用和例1一样的方法在覆盖晶片上形成SOG层并执行预烘焙和主烘焙。
实验2用和例2一样的方法在覆盖晶片上形成SOG层并执行预烘焙，在850℃下在湿度气氛条件下执行第一热处理1小时，在氧气气氛条件下在1000℃执行第二热处理30分钟，以获得氧化硅层。
实验3除了在氮气气氛条件下执行第二热处理以外，通过执行与实验2一样的方法形成氧化硅层。
实验4除了在1050℃下执行第二热处理以外，通过执行与实验2一样的方法形成氧化硅层。
实验5除了在900℃下执行第一热处理之外，通过与实验2一样的方法形成氧化硅层。
检测衬底表面的氧化态根据实验1-5相对于其上进行烘焙工序的晶片衬底表面上的Si-O键的伸展峰值进行FT-IR分析。图8是条形图，图示了当根据本发明形成氧化硅层时，通过用于衬底有源区的氧化硅的FT-IR获得的吸光率的标准化强度。如由图8可知，当通过如实验1所示的执行一步热处理获得的氧化硅层相比通过如实验25所示的执行两步热处理获得的氧化硅层包括稍微大的氧化物量。在通过实验2-5由衬底制造的氧化物中，实验3的氧化物量最小。
检测湿法刻蚀速率和刻蚀均匀件根据刻蚀溶液的种类检测通过转变由实验2-4制造的SOG形成的氧化硅层的刻蚀速率和通过高密度等离子体制造的氧化硅层的刻蚀速率。通过使用相同的刻蚀溶液在恒定时段执行湿法刻蚀，以及用恒定的时间间隔检测刻蚀速率。至于刻蚀溶液，应用SC-1溶液(氨、双氧水和去离子水的混合物)、LAL溶液(氟化铵和氢氟酸的混合物)以及磷酸。该结果如图9的曲线所示。在图9中，纵坐标轴表示刻蚀速率，横座标轴表示刻蚀溶液和刻蚀的氧化物种类。
由图9证实由实验2-5制造的氧化硅层与由实验1制造的氧化硅层具有相似的刻蚀速率。
抛光测试在通过利用例2(如实验3所述执行烘焙工序)制造的氧化硅层和通过使用高密度等离子体方法制造的硅酮氧化层掩埋具有与例2中描述的相同图形的半导体衬底中的沟槽之后执行化学机械抛光。执行抛光直到露出抛光停止层，以及检查氧化层的构形以检查抛光均匀性。图10图示了该结果。在图10中，由表示的曲线对应于抛光由高密度等离子体方法制造的氧化硅层之后获得的结果，而由表示的曲线对应于抛光由实验3制造的氧化硅层之后获得的结果。在抛光过程中，使用同样的硅石用于膏剂的制造。在图10中，纵坐标轴表示完成抛光之后的抛光度(单位：)。对于由高密度等离子体方法制造的氧化硅层的抛光时间约为180-200秒，而对于由实验3制造的氧化硅层抛光时间约为100秒。由图10，由高密度等离子体方法制造的氧化硅层的抛光量约为300-500，而由实验3制造的氧化硅层的抛光量约为100-200。
从图10可知由例2制造的氧化硅层的抛光均匀性比由常规高密度等离子体方法制造的抛光均匀性约好两倍，以及前者的抛光时间约为后者的一半。
此外，由例2制造的氧化硅层没有空隙以及产生良好的填隙性能。但是，由高密度等离子体方法制造的氧化层在沟槽部分上具有大量的空隙。而且，有源区的硅没有被氧化以及氧化层被致密至沟槽的底部，由此产生良好的氧化层性能。
图11图示了根据本发明实施例使用SOG组合物形成氧化层的方法的流程图。参考图11，在步骤S100中在通过在衬底上涂敷SOG组合物形成SOG层之后，在步骤S210和S220中，可以通过硬化SOG层形成氧化层。
在步骤S100中，可以在其上具有梯状部分的半导体衬底上涂敷SOG组合物，由此在衬底上形成具有水平面的SOG层。可以通过在衬底上形成至少两个导电图形形成梯状部分。例如，导电图形可以包括金属导电布线图形如栅电极图形和/或位线图形。
在步骤S210和步骤S220中，SOG层可以被固化，以便SOG层变为水平的氧化硅层。可以通过预烘焙工序和主烘焙工序固化SOG层。可以在约100至约500℃的温度下执行预烘焙工序(步骤S210)，而可以在约400至约1,200℃的温度下进行主烘焙工序(步骤S220)。
当在低于约100℃的温度下执行预烘焙工序(步骤S210)时，在氧化硅层中可能剩下有机溶剂。另一方面，当在超过约500℃的温度下进行预烘焙工序时，在后续主烘焙工序中，全氢化聚硅氮烷不可能完全变为氧化硅，SOG层的表面部分可以快速地变为氧化硅，这可能产生断裂，由此在所得的氧化硅层中产生不均匀性。
当执行预烘焙工序(步骤S210)小于一分钟时，在该层中可能剩下有机溶剂。另一方面，当进行预烘焙工序超过5分钟时，在包括全氢化聚硅氮烷的SOG层表面可能发生部分变为氧化硅，由此即使有机溶剂被完全除去也形成部分断裂。因此，优选在约100至约500℃的温度范围执行预烘焙工序约1至约5分钟，更优选在100至400℃的温度范围执行预烘焙约2至3分钟。
可以在氧气、水蒸汽、氧气和水蒸汽的混合物、氮气或真空的气氛中进行预烘焙工序(步骤S210)。优选，可以在水蒸汽气氛中执行预烘焙工序。
与预烘焙工序(步骤S210)相比主烘焙工序(步骤S220)优选可以在以更高的温度和/或更长时间进行。全氢化聚硅氮烷基SOG的基本主链结构包括Si-N键。通过在包括氧气和水的气氛中烘焙，这些Si-N键可能被Si-O键代替(或变为Si-O键)。根据采用旋涂玻璃组合物的常规方法，不是所有的Si-N键都被Si-O键代替。但是，根据本发明的方法，在涂敷包括全氢化聚硅氮烷的SOG溶液形成SOG层并执行固化工序之后不会剩下Si-N键。
优选可以在约400至约1,200℃的温度范围执行主烘焙工序(步骤S220)。当在低于约400℃的温度下进行主烘焙工序时，某些Si-N键可能剩下，由此损坏氧化层的性能。另一方面，当在超过约1,200℃的温度下执行主烘焙工序时，可能降低由此形成的氧化硅层或可能发生断裂。因此，主烘焙工序(步骤S220)可以优选在约400至约1,200℃的温度范围进行，更优选约400至约1,000℃。
而且，主烘焙工序(步骤S220)可以优选执行约10至约180分钟，更优选约30至约120分钟。当执行主烘焙工序(步骤S220)的时间小于约10分钟时，SOG层不可能充分地转变为氧化硅层。另一方面，当进行主烘焙工序的时间超过约180分钟时，可能增加由此形成的氧化硅层中的应力。
主烘焙工序(步骤S220)可以优选在适于将Si-N键转变为Si-O键的氧化气氛中和/或惰性气氛中进行。例如，用于主-烘焙工序(步骤S220)的有用环境可以包括氧气气氛、包括水汽的气氛、包括氧气和水蒸汽的混合物的气氛、包括氮气的气氛以及真空气氛。优选包括水蒸汽的气氛，优选包括约1.2至约86重量％的水。
根据本发明的上述方法，对于使用SOG组合物的方法的一个周期氧化硅层可以形成具有约1,000至约10,000的厚度。当氧化硅层具有这种厚度时，可以用氧化硅层充分地和经济地覆盖导电图形如栅电极或金属图形。此外，在涂敷SOG组合物之前，具有约200至600厚度范围内的氮化硅层可以形成作为导电图形的上部和侧部上的刻蚀停止层。
图12图示了根据本发明的实施例作为主焙烘温度(具有80％的蒸汽浓度)函数的FT-IR结果的曲线图。如图12所示，全氢化聚硅氮烷中的所有键都有效地变为Si-O键。图13图示了根据本发明的实施例作为主焙烘温度(具有10％或更小的蒸汽浓度)函数的FT-IR结果的曲线图。如图13所示，当气氛是湿的，例如具有10％或更小的蒸汽浓度时，如果主焙烘温度增加，那么Si-O键被有效地转变。主烘焙气氛可以是氧气和湿气，其中惰性气氛如氮气中存在混合的氧气和潮湿空气。在完全潮湿的空气中Si-N、Si-H以及N-H键转变为Si-O键。气氛中的蒸汽可以是约1.2-86重量％，且当主焙烘温度降低时需要更多的蒸汽。
图14图示了根据本发明的实施例作为主烘焙气氛函数的FT-IR结果的曲线图。如图14所示，与N2气氛相比，在H2O气氛中Si-O键可以被更有效地转变。
例3SOG组合物的制备通过分馏市场上可买到的全氢化聚硅氮烷获得具有3,000-6,000的重均分子量和2.5-3.5的分子量分散度的全氢化聚硅氮烷。将分馏的全氢化聚硅氮烷溶于二甲苯以获得基于组合物的总重量具有20-23重量％的全氢化聚硅氮烷浓度的SOG组合物。SOG组合物相对于底下的氮化硅层的接触角是4°或更小。
根据其剪切速率的变化检测SOG组合物的粘滞度。SOG溶液优选具有约1.54至1.70cP范围内的均匀粘滞度。
例子4SOG组合物的制备通过分馏法获得3000重均分子量的全氢化聚硅氮烷。分子量分布是2.8。这些数据排列在图表1和图15中。制备的全氢化聚硅氮烷溶于DBE(二丁醚)，以获得22.6重量百分比(％)的浓度。图表1、图15、图16以及图17中显示了SOG组合物中的固体含量的粘滞度和浓度。图15图示了根据本发明的实施例作为重均分子量(Mw)函数的分子量分布的曲线图。图16图示了根据本发明的实施例作为重均分子量(Mw)函数的粘滞度的曲线图。图17图示了根据本发明的实施例作为重均分子量(Mw)函数的固体含量(重量)的曲线图。此外，获得的SOG组合物表现出与作为下层的氮化硅成4°以下的接触角。
例5-7SOG组合物的制备除了改变重均分子量之外，用和例子4同样的方式制造SOG组合物。在各个实施例中使用3500(例子5)、4500(例子6)以及5500(例子7)重均分子量的全氢化聚硅氮烷。图表1、图15、图16以及图17中展示了根据各个实施例中的固体含量的粘滞度和浓度。
比较例1SOG组合物的制备除了全氢化聚硅氮烷使用8,000重均分子量之外，用和例子4同样的方式制造SOG组合物。图表1、图15、图16以及图17中展示了根据该实施例的固体含量的粘滞度和浓度。
例子8氧化层的形成图18A-18K图示了根据本发明的另一实施例在半导体制造工序中形成氧化硅层的方法的剖面图。参考图18A，提供由半导体材料如硅(Si)形成的p型衬底10。通过刻蚀隔离区在衬底10上形成沟槽12。沟槽12的深度约为4,600，其宽度约为1,250。在其上形成沟槽12的衬底10上，涂敷包括全氢化聚硅氮烷和如上制备的SOG溶液至约6,000至7,000A的厚度(例如，7,000)以形成第一SOG层13，全氢化聚硅氮烷的重均分子量在3,000-6,000范围之内(例如3,000)。
现在参考图18B，在空气中在约100至500℃(例如，300℃)下在加热板上预烘焙第一SOG层13 1-5分钟。然后在大约900至1,000℃(例如950℃)下主烘焙第一SOG层1330分钟，以将第一SOG层13转变为第一氧化硅层13a。此时，在具有约86重量％的水含量的水蒸汽气氛下执行烘焙。参考图18C，通过CMP方法抛光氧化硅层13a，直到半导体衬底10的上表面被露出，以在填有氧化硅14的沟槽12的内部形成器件隔离区。
参考图18D，通过掺杂n型杂质如磷(P)离子到用于形成半导体衬底10的存储单元(单元阵列区)的区域中形成N型半导体区20。此外，通过掺杂p型杂质如硼(B)离子到单元阵列区和部分外围电路区中形成p型阱30。最后，通过掺杂n型杂质如磷(P)离子到外围电路区的剩余区域中形成n型阱40。
接下来，将用于控制阈值电压的杂质如氟化硼(BF2)掺杂到p型阱30和n型阱40中。
此后，利用氟-基清洗液清洗p型阱30和n型阱40的每个表面部分。然后湿法氧化半导体衬底10，以在p型阱30和n型阱40的每个表面上形成栅氧化层16。此时，沟槽12内的部分衬底也被部分地氧化，以形成连续的栅氧化层16。栅氧化层16的厚度约为40-200(例如，120)。
参考图18E，在衬底10上形成多晶硅层，其中填充沟槽12的氧化硅14作为场氧化，以及形成栅氧化层16。多晶硅层具有约500至4,000的厚度(例如，2300)，以及通过低压化学气相淀积(LPCVD)方法淀积掺有n型杂质如磷(P)离子的多晶硅形成多晶硅层。然后，通过溅射方法在多晶硅层上淀积硅化钨和钨，以形成硅化钨层和钨层，各具有约1,000至2,000的厚度。然后在钨层上淀积氮化硅层。通过LPCVD或等离子体增强化学气相淀积(PECVD)方法形成具有约500至2,000(例如1,000)厚度的氮化硅层。所属领域的技术人员使用在此提供的指导原则能形成各个层。
然后在氮化硅层上形成光刻胶膜，且通过利用掩模有选择地暴露光刻胶膜。然后，光刻胶膜被显影，以形成用于形成栅电极的光刻胶图形22。然后通过利用光刻胶图形22作为刻蚀掩模依次刻蚀氮化硅层、钨层、氮化钨层和多晶硅层，以形成由多晶硅图形24a、硅化钨图形24b、钨图形24c和氮化硅图形24d组成的栅电极24Ga、24Gb、24Gc和24GWL。栅电极24Ga和字线24GWL形成在单元阵列区，栅电极24Gb和24Gc形成在外围电路区。
制造在单元阵列区上形成的栅电极24Ga和24GWL，以便栅电极之间的间隙在约0.4至1μm的范围之内。高宽比在约5∶1至10∶1的范围之内，由此形成紧密的梯状部分，高宽比是栅电极24Ga和24GWL的深度与间隙宽度的比率。另一方面，外围电路区上形成的栅电极24Gb和24Gc的高宽比小于1∶1，由此形成球形梯状部分。
参考图18，光刻胶图形22被除去。在图18F中，在通过掺杂p型杂质如硼离子到n型阱20中，在栅电极24Gc两侧的n型阱40中形成p型杂质掺杂区25。此外，通过掺杂n型杂质如磷离子到p型阱30中，在栅电极24Gb两侧的p型阱30中形成p型杂质掺杂区27。在栅电极24Ga两侧的p型阱20中形成n型杂质掺杂区26。
参考图18G，通过化学气相淀积法在半导体衬底10上淀积氮化硅，以形成具有约200-600厚度的氮化硅层32。接下来，用光刻胶膜覆盖单元阵列区上的氮化硅层32，各向异性地刻蚀外围电路区上的氮化硅层32，以在外围电路区的栅电极24Gb和24Gc(图18F)的侧壁上形成隔片32a。
接下来，通过掺杂p型杂质如硼离子到外围电路的n型阱40中形成p+型杂质掺杂区(源、漏区)。此外，通过掺杂n型杂质如砷(As)离子到外围电路的p型阱30中形成n+型杂质掺杂区(源、漏区)。
参考图18H，在半导体衬底10上涂敷SOG溶液，以形成第二SOG层50。通过旋涂法形成第二SOG层，由此晶片的旋转速度约为500-2,500rpm(例如，1000rpm)。SOG溶液中包含的全氢化聚硅氮烷的重均分子量约为3,000-6,000(例如，3,000)。第二SOG层50的厚度范围约7,500至8,200(例如，7,900)。第二SOG层50可以覆盖栅电极24Ga、24Gb、24Gc以及24GWL。
接下来，在空气中在约100至500℃(例如，150℃)的温度范围内在加热板上预烘焙第二SOG层50，然后在蒸气气氛中在约600至900℃(例如，700℃)的温度范围内主烘焙第二SOG层50约10至180分钟(例如，30分钟)。在选自氧气气氛、水蒸汽气氛、包含氧气和水蒸汽的混合物的气氛、氮气气氛或其混合物的至少一种气氛下进行烘焙。当在水蒸汽气氛中执行烘焙时，气氛中的水含量被控制在约1.2-86重量％(例如，86重量％)的范围内。
在固化工序过程中，第二SOG层中的Si-N键被Si-O键代替，以将第二SOG层50转变为氧化硅层50a。在该工序过程中，第二氧化硅层50a的厚度减少第二SOG层50厚度的约19-23％(例如，22.1％)，如图18I所示。
参考图18J，通过利用普通溅射方法在第二氧化硅层50a上淀积金属如铝、钨等形成具有约5,000厚度的金属层。通过利用光刻工序构图金属层形成具有约6,600宽度和约8,400间隙的金属图形52。接下来，通过旋涂SOG溶液形成具有约3,800至约4,500(例如，4,200)厚度范围的第三SOG层54，并完全覆盖金属图形52。此时，第三SOG层54中的全氢化聚硅氮烷的重均分子量在3,000-6,000(例如，3000)的范围之内。
参考图18K，在空气中在约100至500℃(例如，150℃)的温度范围内在加热板上预烘焙第三SOG层54约1-5分钟(例如，3分钟)，然后在约400至450℃(例如，400℃)的温度范围内主烘焙第三SOG层54约10-180分钟(例如，30分钟)。在水蒸汽气氛中进行主烘焙。然后，通过固化工序以及根据本发明的重要方面，用Si-O键代替第三SOG层54中的Si-N键，第三SOG层54转变为具有基本上平坦表面的第三氧化硅层54a。
通过执行常规半导体制造工序制造半导体器件。所属领域的技术人员使用本发明的各个实施例的SOG组合物和方法能制造半导体器件。
例9-11SOG组合物的制备代替例子4中制备的SOG组合物，使用不同的SOG组合物，以及通过第五实施例的方法制造氧化硅层和半导体器件。具体，通过分别使用例5-7中制备的SOG组合物形成例9-11的氧化硅层和半导体器件。
比较例2SOG组合物的制备代替例子4中制备的SOG组合物，使用比较例子1中制备的SOG组合物，以及根据例8的方法制造氧化硅层和半导体器件。
检测衬底氧化物的形成实验6-SOG组合物的微粒数目根据例4-7和比较例1制造SOG组合物。测量SOG组合物内0.3-0.5μm和超过0.5μm的微粒数目。图表2和图19示出了该结果。图19图示了根据本发明的实施例作为重均分子量(Mw)函数的微粒数目(COUNT/cc)的曲线图。该测试中的微粒数目是SOG组合物被固化之前观察的。这些具有相似的液体微粒级别。
实验7-吸光率通过FT-IR测量例子8的图18I中的第二SOG层50和第二氧化硅层50a的吸光率。在淀积SOG组合物和在大约150℃下预烘焙约3分钟之后测量吸光率。全氢化聚硅氮烷的常规化学成分是(SiH2NH)n。当在氧气或蒸气气氛下热处理时，SOG中的Si-N、Si-H以及N-H键分裂，所有的键都变为Si-O键。
图20和图21中示出了作为固化温度和分子量函数的FT-IR(傅里叶变换红外)光谱变化。图20图示了根据本发明的实施例作为预烘焙之后的波数(cm-1)函数的吸光率(a.u.)的曲线图以及图21图示了根据本发明的实施例作为主烘焙之后的波数(cm-1)和重均分子量(Mw)函数的吸光率(a.u.)的曲线图。
在图20中，在预烘焙步骤之后SOG膜保持结实的N-H、Si-H和宽Si-N带。由此，图20示出了N-H、Si-H和宽Si-N带的吸光率峰值在400-4000cm-1内。
在预烘焙之后在大约700℃下执行主烘焙约30分钟。在主烘焙步骤N-H、Si-H以及Si-N吸光率强度消失。发现主烘焙步骤之后聚硅氮烷型SOG膜中的所有Si-N、Si-H以及N-H键都完全转变为Si-O键。由此，图21示出了仅仅Si-O带中的吸光率峰值。
图20和图21中所示的结果涉及例子9-11以及利用同样试验方法的比较例子2。根据试验结果，改进的层间绝缘性能显示出与重均分子量无关。
实验8-氧化硅的厚度和收缩率用实验7的相同SOG组合物和相同氧化硅层执行实验8。测量预烘焙和主烘焙的厚度，以及为上述SOG组合物和氧化硅计算收缩率。图表3和图22示出了该结果。图22图示了根据本发明的实施例根据预烘焙和主烘焙之后的重均分子量的厚度和收缩率的曲线图。
根据下列公式1计算收缩率：收缩率＝[预烘焙之后的SOG厚度-主烘焙之后的SOG厚度]/[预烘焙之后的SOG厚度]×100图表3和图22示出了该结果。例子9-11和比较例子2采用相同的试验方法。根据该试验结果，聚硅氮烷型SOG的SOG厚度和收缩率具有与其重均分子量无关的相同值。
实验9-晶片内的不均匀性(WIWNU)用与实验8相同的SOG组合物和相同的氧化硅执行实验9。测量晶片中的WIWNU以及图表4和图23示出了采用相同的试验方法的例9-11和比较例2的结果。根据试验结果，WIWNU具有低于2.5％的良好值，与重均分子量无关。
实验10-标准化微粒的数目和氧化硅的划痕用与实验8相同的SOG组合物和相同的氧化硅执行实验10。测量标准化微粒的数目和氧化硅的划痕，图表5和图24示出了采用相同的试验方法的例9-11和比较例2的结果。图24图示了根据本发明的实施例作为重均分子量函数的标准化微粒和划痕数目的曲线图。微粒数的标准化规格是约4500的分子量。
根据试验结果，当分子量约为3500或4500时，几乎没有微粒和划痕数目。当在本发明的下列条件下执行氧化硅的形成时微粒的发生被阻止，与根据实验6中的重均分子量测量的SOG组合物的微粒数目相比几乎没有差异。
实施例和例子的SOG组合物中的微粒和划痕数目、收缩率和WIWNU是优选的。但是当重均分子量约为3000-6000时，在考虑了微粒和划痕出现的情况下，改进了性能差异以及微粒的阻止。
如上所述，尽管烘焙和固化常规SOG溶液，但是在氧化硅中存在许多微粒。具体，在硅衬底上淀积SOG溶液之后，当SOG溶液被退火以被固化时，它脱出气体如SiH4。而且，反应室可能被气氛中的氧和脱出气体SiH4的反应发生的SiO2微粒污染。
这些微粒可以具有超过几个毫微米的尺寸且当在后续处理中退火晶片时用作污染源。由于这些污染源，所得的半导体器件可能被退化。围绕这些微粒涂敷的聚硅氮烷可以更加厚。而且，如果执行退火之后涂敷的聚硅氮烷的厚度超过15,000最大值，那么可能发生断裂。
根据本发明，可以通过利用SOG溶液形成没有空隙、满足256MDRAM需要的平整化氧化硅层。此外，通过第一热处理将SOG组合物转变为氧化硅然后致密化用于阻止有源区处的硅氧化的转变氧化硅可以保证尺寸稳定性。
尽管参考具体优选例子详细描述了本发明的实施例，但是在不脱离本发明的正确精神和范围的条件下可以采用各种改进、替换结构和等效物。