半导体器件产业具有需要提高速度性能、提高其低静态(截止状态) 的功率需求以及对于其硅基微电子产品适合宽范围的电源和输出电压需 求的驱动的市场。特别地，在晶体管的制备中，有缩小器件如晶体管尺 寸的持续压力。最终的目标是制备日益变小和更可靠的集成电路(IC)， 用于在产品如处理器芯片、移动电话和如动态随机存取存储器(DRAM) 的存储器件中使用。用电池给较小的器件频繁地提供动力。还存在缩小 电池的尺寸以及延长电池充电之间的时间的压力。这迫使该产业不仅设 计较小的晶体管，而且将它们设计成用较低的电源可靠地工作。
当前，半导体产业依赖缩小或依比例确定其基本器件的尺度的能 力，其中基本器件主要是硅基金属-氧化物-半导体场效应晶体管 (MOSFET)。将这种晶体管的一般结构示于图1中。当以下的论述使用图 1来说明现有技术的晶体管时，本领域技术人员将认识到，本主题可以并 入图1所示的晶体管中，以形成根据本主题的晶体管。晶体管100制备在 一般是硅的衬底110中，但还可以由其它的半导体材料制备。晶体管100 具有源区120和漏区130。体区域132位于源区120和漏区130之间，由此体 区域132限定了具有沟道长度134的晶体管的沟道。栅电介质140位于具有 位于栅电介质140上方的栅极150的体区域132上。虽然栅电介质140可由 除了氧化物之外的材料形成，但栅电介质140一般是氧化物，且一般称为 栅氧化物。栅极150可由多晶的硅(多晶硅)制备，或者可使用其它的导 电材料，如金属。
在制备尺寸较小的且在较低电源上可靠工作的晶体管时，一个设计 标准是栅电介质140。用于形成栅电介质的主要依靠是二氧化硅，SiO2。 热生长的非晶SiO2层提供了电力和热力稳定的材料，其中SiO2层与下面的 Si的界面提供了高质量的界面以及优良的电隔离性能。在一般处理中， 在Si上使用SiO2提供了1010/cm2数量级的缺陷电荷密度、接近1010/cm2eV 的中间间隙(midgap)界面态密度和范围在15MV/cm内的击穿电压。具 有这种质量，需要使用除了SiO2之外的材料不是显而易见的，但对于栅电 介质增加的标度和其它要求建立了发现对于栅电介质所使用的其它电介 质材料的需要。
发明内容
通过本主题解决了上述的问题，且将通过阅读和研究以下的说明书 而理解。用于形成电介质层的方法的实施例，包括在衬底上通过原子层 沉积形成金属层，以及在该金属层上通过原子层沉积形成该金属的氧化 物层。在一个实施例中，在衬底上通过原子层沉积形成铪层，以及在该 铪上通过原子层沉积形成氧化铪层。在一个实施例中，利用至多十个原 子层沉积周期形成铪层。在一个实施例中，形成铪层的原子层沉积周期 数在约四个周期至约十个周期的范围内。
包含氧化铪的电介质层具有比二氧化硅大的介电常数、较小的漏电 流和相对于硅基衬底好的稳定性。相比具有相同物理厚度的氧化硅层， 这种电介质层提供了相当薄的等效氧化物厚度。可选地，这种电介质层 提供了比具有相同等效氧化物厚度的氧化硅层显著厚的物理厚度。上述 实施例包括用于具有包含原子层沉积的氧化铪的电介质层的电容器、晶 体管、存储器件和电子系统的结构，以及用于形成这种结构的方法。
自下面的说明和附图，这些和其它方面、实施例、优点和特征将变 得显而易见。

图1示出了晶体管的常见结构，在该晶体管中可根据本主题的各种实 施例形成包含原子层沉积的氧化铪的栅电介质。
图2A示出了根据本主题的各种实施例用于处理包含氧化铪的电介质 层的原子层沉积系统。
图2B示出了根据本主题的各种实施例用于处理包含氧化铪的电介质 层的原子层沉积系统的气体分布的固定装置。
图3说明了根据本主题的各种实施例，通过原子层沉积处理电介质层 的方法实施例的元件的流程图。
图4说明了根据本主题的各种实施例，通过原子层沉积处理包含氧化 铪的电介质层的方法实施例的元件的流程图。
图5示出了根据本主题的各种实施例，具有原子层沉积的氧化铪电介 质层的晶体管结构的实施例。
图6示出了根据本主题的各种实施例，并入具有原子层沉积的电介质 层的器件的个人计算机的实施例。
图7示出了根据本主题的各种实施例，并入具有原子层沉积的电介质 层的器件的中央处理单元的实施例的示意图。
图8示出了根据本主题的各种实施例，具有原子层沉积的电介质层的 DRAM存储器件的实施例的示意图。

下面的详细描述指的是借助插图示出了具体方面的附图和其中可进 行本主题的实施例。足够详细地描述这些实施例，以使得本领域技术人 员能够实施本主题。在不脱离本主题范围的前提下，可利用其它的实施 例，且可进行结构、逻辑和电的改变。由于一些公开的实施例可以结合 一个或多个其它公开的实施例以形成新的实施例，所以在此公开的各种 实施例不必是互斥的。
在以下描述中所使用的术语晶片和衬底包括具有露出表面的、以形 成本主题的集成电路(IC)结构的任意结构。术语衬底理解为包括半导 体晶片。术语衬底还用于指的是在处理期间的半导体结构，且可包括在 上面制备的其它层。晶片和衬底两个都包括掺杂的和未掺杂的半导体、 由基半导体或绝缘体支撑的外延半导体层以及本领域技术人员公知的其 它半导体结构。术语导体理解为包括半导体，以及将术语绝缘体或电介 质定义为包括比称为导体的材料小的导电性的任意材料。
将该申请中所用的术语“水平的”定义为与常规的面或晶片或衬底 的表面平行的面，而不管晶片或衬底的取向。术语“垂直的”指的是与 如上所定义的水平方向垂直的方向。相对于常规的面或位于晶片或衬底 顶表面上的表面来定义介词，如“在......上面”、“侧面的”(如在“侧 壁”上)、“较高”、“较低”、“在......上方”和“在......下面”， 而不管晶片或衬底的取向。因此，以下的详细描述不起限制作用，且仅 由所附的权利要求与命题这种权利要求的等效物的全部范围一起来限定 本主题的范围。
图1的栅电介质140当在晶体管中工作时，具有物理的栅电介质厚度 和等效的氧化物厚度(teq)。等效的氧化物厚度量化了在表示物理厚度 方面的栅电介质140的电性质，如电容。将等效的氧化物厚度teq定义为在 忽视漏电流和可靠性因素的前提下，具有与给定电介质相同电容密度的 理论的SiO2层的厚度。
沉积在Si表面上作为栅电介质的、厚度为t的SiO2层具有比它的厚度 t大的teq。由于耗尽/反型区的形成，该teq由其上沉积了SiO2的表面沟道 中的电容产生。该耗尽/反型区会产生比SiO2的厚度t大3至6埃的teq。 因此，利用驱动以依比例决定栅电介质等效氧化物厚度在10以下的半 导体产业，用于栅电介质的SiO2层的物理厚度需要接近4至7
SiO2层的另外特性取决于结合SiO2栅电介质所使用的栅电极。利用常 规的多晶硅栅对于SiO2层产生了teq的另外增加。虽然当前在一般的互补 金属-氧化物-半导体场效应晶体管(CMOS)技术中没有使用金属栅，但 可以通过使用金属栅电极消除该另外的厚度。因此，将来的器件可以朝 着约5或更小的物理SiO2栅电介质层设计。SiO2氧化层的这种小厚度产 生了另外的问题。
部分地，由于二氧化硅在SiO2-Si基结构中的电隔离性质，所以使用 它作为栅电介质。这种电隔离是由于SiO2(8.9eV)相对大的带隙使得它 对导电性成为良好的绝缘体。作为栅电介质的材料，带隙的显著缩小将 会使它消除。由于SiO2层的厚度减小，所以原子层或SiO2的单层的数量也 减小。在某厚度，单层的数量是足够小的，以致SiO2层将没有如较大的或 体层相同的完整原子布置。相对于体结构不完整形成的结果，只有一个 或两个单层的薄SiO2层不会形成满的带隙。在SiO2栅电介质中没有满的带 隙会导致下面的Si沟道和上面的多晶硅栅之间的实际短路。这种不希望 的性质对可依比例决定SiO2层的物理厚度设置了限度。由于该单层作用， 最小厚度被认为是约7-8因此，对于具有teq小于约10的未来器件， 需要考虑除了SiO2之外的电介质用作栅电介质。
对于用作栅电介质的一般电介质层，将电容确定为平行板电容：C＝ κε0A/t，其中κ是介电常数，ε0是自由空间的电容率，A是电容器的面 积，以及t是电介质的厚度。材料的厚度t与给定电容的teq有关，SiO2具 有介电常数κox＝3.9，如
t＝(κ/κox)teq＝(κ/3.9)teq。
因此，具有介电常数比SiO2的介电常数3.9大的材料，将具有比所希 望的teq大很多的物理厚度，同时提供了所希望的等效氧化物厚度。例如， 具有介电常数为10的可选电介质材料具有约25.6的厚度以提供10的 teq，而不包括任何耗尽/反型层的影响。因此，通过利用具有比SiO2高的 介电常数的电介质材料，可实现晶体管缩小的等效氧化物厚度。
可通过相当大数量的材料来实现对于较低的晶体管工作电压和较小 的晶体管尺度的薄等效氧化物厚度，但另外的制备特性确定了合适的代 替SiO2是困难的。然而，对于微电子产业的潮流展望仍然用于Si基器件。 因此，将在硅衬底或硅层上生长所使用的栅电介质，其给代替物电介质 材料加了相当大的限制。在硅层上形成电介质期间，存在除了所希望的 电介质之外形成小的SiO2层的可能性。该结果有效地是由彼此平行且其上 形成电介质的硅层的两个子层组成的电介质层。在这种情况下，得到的 电容是串联的两个电介质的电容。结果，电介质层的teq是SiO2厚度和形 成的电介质厚度的倍增因数的总和，写作
teq＝tSiO2+(κox/κ)t。
因此，如果在该工艺中形成了SiO2层，则teq再次由SiO2层限制。如果 在硅层和所希望的电介质之间形成了阻挡层，则teq由具有最低介电常数 的层限制，其中阻挡层防止形成SiO2层。然而，是采用具有高介电常数的 单电介质层还是具有介电常数比SiO2高的阻挡层，与硅层接口的层必须提 供高质量的接口以保持高的沟道载流子迁移率。
使用SiO2作为栅电介质的一个优点是，形成SiO2层产生了非晶的栅电 介质。对于栅电介质具有非晶结构是有利的，因为多晶栅电介质的晶界 提供了高的泄露路径。另外，在整个多晶栅电介质的粒度和取向改变会 引起该层介电常数变化。具有介电常数相对于SiO2高的许多材料至少在体 结构方面还具有结晶形式的缺点。因此，用于代替SiO2作为栅电介质的最 好候选物是具有高介电常数的电介质，且能够制备作为具有非晶形式的 薄层。
仅基于介电常数的大小，具有约25的大介电常数的氧化铪HfO2看起 来是代替SiO2的候选物。然而，用于选择材料的其它因素和用于形成在电 子器件和系统中使用的电介质层的方法涉及应用材料的适合性，需要电 介质层具有超薄的等效氧化物厚度，在衬底上共形地形成，和/或设计具 体的厚度和元素浓度。另一因素涉及衬底上的电介质层的粗糙度。电介 质层的表面粗糙度对栅氧化物的电性质和得到的晶体管的工作特性有显 著的影响。已发现，对于在均方根(RMS)粗糙度中每增加0.1，穿过物 理的1.0nm栅氧化物的漏电流增加了10倍。
在常规的溅射沉积工艺阶段，被沉积的材料颗粒以高的能量轰击该 表面。当颗粒击中该表面时，一些颗粒粘附，而另一些颗粒产生了损伤。 高能量的撞击去除了产生坑的主体区域颗粒。由于在主体区域的粗糙界 面，所以这种沉积层的表面具有粗糙的轮廓。
在一个实施例中，利用原子层沉积(ALD)形成相对于其它处理技术 具有基本平滑表面的氧化铪电介质层。而且，利用原子层沉积形成电介 质层提供了用于控制在材料层之间的跃迁。因此，原子层沉积的氧化铪 电介质层可具有衬底表面的设计跃迁(engineered transition)，该 衬底表面具有基本上缩小的或没有界面的SiO2层。而且，ALD沉积的氧化 铪电介质层在它们所沉积的表面上提供了共形的覆盖。
在早期70年代开发了还称为原子层外延(ALE)的ALD作为化学气相 沉积(CVD)的改进，且还称为“可选的脉冲CVD”。在ALD中，将气态的 前体一次引入到装配在反应室(或反应器)内的衬底表面上。该气态前 体的这种引入采用了每个气态前体的脉冲形式。在脉冲之间，用气体净 化该反应室和/或抽空，在许多情况下该气体是惰性气体。
在化学吸附-饱和的ALD(CS-ALD)工艺中，在第一脉冲发出阶段期 间，与衬底的反应与饱和化学吸附的前体一同出现在衬底的表面。随后 用净化气体脉冲输送从反应室去除了过量的前体。
第二脉冲发出阶段在出现了所希望层的生长反应的衬底上引入另一 前体。在层生长反应之后，从反应室清除由副产物和过量前体的反应。 具有有利的前体化学性质，在衬底上前体侵蚀性地相互吸收和反应，可 比在适当设计的流程型反应室中以少于二分之一地进行一个ALD周期。一 般，前体脉冲时间在约0.5秒到约2至3秒的范围内。
在ALD中，所有的反应和净化阶段的饱和使得生长自身限制。这种自 身限制的生长产生了大面积的均匀性和保形性，其具有用于如平面衬 底、深沟槽情况的重要应用，且产生多孔硅和高表面积硅石和氧化铝粉 末的处理。因此，ALD通过控制生长周期数以直接的方式提供了用于控制 层厚度。
最初研制ALD来制造电致发光显示器中所需要的荧光层和电介质 层。已非常努力将ALD应用到掺杂的硫化锌和碱土金属硫化物层的生长。 另外，已研究了ALD用于生长不同的外延II-V和II-VI层、非外延结晶或 非晶氧化物和氮化物层以及这些的多层结构。朝着硅和锗层的ALD生长还 有相当大的好处，但由于困难的前体化学性质，所以这不是很成功的。
在ALD工艺中所使用的前体可以是气态的、液态的或固态的。然而， 液态或固态前体必须是易挥发的。蒸气压必须足够高用于有效地批量输 送。而且，固态和一些液态前体需要在反应室内部加热，且经由加热的 管引向衬底。必需的蒸汽压必须到达衬底温度以下的温度，以避免衬底 上的前体凝结。由于ALD的自身限制生长机理，虽然由于它们的表面积改 变在工艺期间蒸汽率可能有些变化，但可使用相对低的蒸汽压固态前 体。
对于ALD中所使用的前体存在几种其它的特性。因为前体的分解会毁 坏表面控制，所以它们在衬底温度下必须是热稳定的，因此ALD方法的优 点依靠前体在衬底表面的反应。如果相比ALD生长慢，则会忍受轻微的分 解。
虽然在前体和表面之间的界面以及用于吸收的机理对于不同前体是 不同的，但前体必须化学吸附在表面上或与表面反应。衬底表面的分子 必须与第二前体侵蚀性地反应，以形成所希望的固态层。另外，前体不 应当与层反应导致蚀刻，且前体不应当在层中溶解。在ALD中利用高反应 的前体与用于常规CVD的前体选择形成对比。
为了使反应的副产物容易从反应室去除，反应的副产物必须是气态 的。而且，副产物不应当在表面上反应或吸收。
在反应顺序ALD(RS-ALD)工艺中，自身限制工艺顺序包含系列的表 面化学反应。RS-ALD依赖于反应表面和反应分子前体之间的化学性质。 在RS-ALD工艺中，将分子前体分离地脉冲输送到ALD反应室中。在衬底的 金属前体反应之后一般是惰性气体脉冲输送以去除过量的前体，以及在 脉冲输送下一个前体的制备顺序之前，从反应室去除副产物。
通过RS-ALD，可以以在化学动力学、每周期的沉积、组成和厚度方 面都相同的相等计量的顺序分层上述层。RS-ALD顺序一般沉积小于每个 周期的全部层。一般，可实现每RS-ALD周期约0.25至约2.00的沉积或 生长率。
RS-ALD的特性包括界面的连续性、衬底上方的共形、使用低温度和 适度地氧化工艺、不受第一晶片影响和室依赖、只依赖所进行周期数的 生长厚度、以及设计具有一个或两个单层分辨率的多层叠层的能力。 RS-ALD允许沉积控制单层的顺序和沉积单层的非晶层的能力。
在此，顺序指的是基于前体的ALD反应或具有其反应物前体的前体的 ALD材料形成。例如，由包含金属的前体构成的金属层形成金属顺序的实 施例。另外，由包含金属的前体和由包含前体的氧构成的金属氧化物层 作为其反应物前体形成金属/氧顺序的实施例，可将其称为金属氧化物顺 序。金属顺序的周期包括脉冲输送包含金属的前体和脉冲输送用于前体 的净化气体。而且，金属氧化物顺序的周期包括脉冲输送包含金属的前 体、脉冲输送用于前体的净化气体、脉冲输送反应物前体和脉冲输送用 于反应物前体的净化气体。
在一个实施例中，通过利用单独地脉冲输送到反应室中的前体气体 的ALD，在装配于反应室中的衬底上形成氧化铪层。可选地，可在适当设 计的反应室中使用固态或液态前体。在标题为“Atomic Layer Deposition and Conversion，”、代理案号no.303.802US1、序列号 10/137,058和“Methods，Systems，and Apparatus for Atomic-Layer Deposition of Aluminum Oxides in Integrated Circuits，”、代理 案号no.1303.048US1、序列号10/137,168的待审的共同指定的美国专利 申请中公开了其它材料的ALD形成。
图2A示出了用于处理包含氧化铪的电介质层的原子层沉积系统200 的实施例。描绘的元件是讨论本主题实施例所必须的那些元件，以便在 没有进行不适当实验的前提下，本领域技术人员可实施本主题的各种实 施例。可以在标题为“Methods，Systems，and Apparatus for Uniform Chemical-Vapor Deposition，”、代理案号no.303.717US1、序列号 09/797,324的共同待审的、共同指定的美国专利申请中发现ALD反应室的 另一讨论，通过参考将其并入这里。
在图2A中，衬底210位于ALD系统200的反应室220的内部。而且位于 反应室220内的是加热元件230，其热耦合到衬底210上以控制衬底温度。 气体分布固定装置240将前体气体引到衬底210上。每个前体气体由单独 的气体源251-254产生，其流量分别由大流量控制器256-259控制。通过 存储前体作为气体或通过提供用于蒸发固态或液态材料的位置和设备， 每个气体源251-254提供了前体气体，以形成所选择的前体气体。此外， 可包括另外的气体源，一个用于所使用的每个金属前体，一个用于与每 个金属前体有关的每个反应物前体。
而且包括在ALD系统中的是净化气体源261、262，其每一个都分别耦 合至大流量控制器266、267。此外，可在ALD系统200中构建另外的净化 气体源，一个净化气体源用于每个前体气体。对于用于多个前体气体使 用相同净化气体的工艺，在ALD系统200中使用了较少的净化气体源。气 体源251-254和净化气体源261-262通过它们相关的大流量控制器耦合到 共同的气体线或管道270上，共同的气体线或管道270耦合到反应室220 内部的气体分布固定装置240。气体管道270还通过大流量控制器286耦合 到真空泵或排气泵281上，以去除多余的前体气体、净化气体和在气体管 道270的净化顺序端部的副产物气体。
通过大流量控制器287耦合真空泵或排气泵282，以去除多余的前体 气体、净化气体和在反应室220的净化顺序端部的副产物气体。为了方便 起见，本领域技术人员公知的控制显示器、装配设备、温度传感器、衬 底操纵设备和必要的电连接没有被示于图2A中。
图2B示出了用于处理包含铪氧化物的电介质层的原子层沉积系统 200的气体分布固定装置240的实施例。气体分布固定装置240包括气体分 布组件242和气体入口244。气体入口244使气体分布组件242耦合至图2A 的气体管道270。气体分布组件242包括气体分布孔或口246和气体分布沟 道248。在所述的实施例中，孔246基本上是具有在15-20微米范围公共直 径的圆形，气体分布沟道248具有在20-45微米范围的公共宽度。具有气 体分布孔246的气体分布组件242的表面249基本上是平面的，且与图2A 的衬底210平行。然而，其它实施例使用其它的表面形式以及孔和沟道的 形状和尺寸。孔的分布和尺寸还会影响沉积厚度，由此用于辅助厚度控 制。孔246经由气体分布沟道248耦合至气体入口244。虽然ALD系统200 非常适合于实施本主题，但可使用商业上可获得的其它ALD系统。
半导体制备领域的普通技术人员理解用于沉积材料层的反应室的使 用、结构和基本操作。在没有进行不适当实验的前提下，在多种这种反 应室上可以实施本主题的实施例。此外，一旦阅读了该公开，本领域普 通技术人员将领会半导体制备领域的必要检测、测量和控制技术。
ALD系统200的元件可以由计算机控制。为了集中到本主题各种实施 例中的ALD系统200的使用上，没有示出计算机。本领域技术人员可以意 识到，单独的元件如在ALD系统200内的压力控制、温度控制和气体流可 以在计算机控制之下。在一个实施例中，计算机执行存储在计算机可读 媒质中的指令，以精确地控制ALD系统200的元件的集成功能以形成电介 质层。
图3示出了通过原子层沉积处理电介质层的方法实施例的元件的流 程图。该实施例包括在方块310，通过原子层沉积在衬底上形成金属层， 和在方块320，通过原子层沉积在该金属层上形成该金属的氧化物层。在 一个实施例中，通过进行至多十个周期的金属顺序形成金属层。在一个 实施例中，通过进行四个周期至十个周期的金属顺序形成金属层。选择 用于进行金属氧化物顺序的周期数以提供所希望厚度的金属氧化物。
在一个实施例中，通过原子层沉积在衬底上形成铪层。利用硝酸铪 前体在衬底上沉积铪。在一个实施例中，利用硝酸铪前体进行至多十个 周期。在衬底上完成形成铪之后，进行氧化铪顺序的预定数目的周期。 在形成用于氧化铪顺序的预定数目周期的完结时，在衬底上产生了氧化 铪层。利用形成铪层之后是形成氧化铪层所进行的工艺，制备了Hf/HfO2 纳米叠层。然而，在HfO2形成期间朝着硅衬底扩散的氧与铪层互相作用， 防止形成氧化硅界面区。
进行每个原子层沉积包括在预定时间段将一个或多个前体脉冲输送 到反应室中。单独地控制预定时间段用于脉冲输送每个前体到反应室 中。而且对于每个脉冲输送的前体，衬底保持在所选的温度处，对于脉 冲输送每个前体独立地设置所选的温度。另外，在分离的环境条件下， 可将每个前体脉冲输送到反应。依赖前体的性质保持合适的温度和压 力，不管前体是单个前体还是前体的混合物。
利用原子层沉积，在每个脉冲输送前体之后，通过用净化气体清除 反应室，来分离前体气体的脉冲输送。在一个实施例中，使用氮气体作 为在周期中使用的每个前体的脉冲输送以形成氧化铪层之后的净化气 体。另外，还可通过抽空反应室净化反应室。
图4示出了通过原子层沉积处理包含氧化铪的电介质层的方法实施 例的元件的流程图。可用图2A、B的原子层沉积系统200实施该实施例。
在方块405，准备衬底210。用于形成晶体管所使用的衬底一般是硅 或包含硅的材料。在其它实施例中，可使用锗、砷化锗、蓝宝石衬底上 的硅或其它合适的衬底。该制备工艺可包括清洗衬底210，和在形成栅电 介质之前，形成衬底的层和区，如金属氧化物半导体(MOS)晶体管的漏 极和源极。在一个实施例中，清洗衬底，以提供其原生氧化物耗尽的初 始衬底。在一个实施例中，清洗初始衬底还提供了氢终接(hydrogen- terminated)的表面。在一个实施例中，在ALD处理之前对硅衬底进行最 后的HF漂洗，以提供具有氢终接表面的硅衬底，而没有原生的氧化硅层。
被处理的晶体管区域的形成顺序之后是如本领域技术人员公知的在 制备MOS晶体管时通常进行的一般顺序。在处理中包括的是在栅电介质形 成期间被保护的衬底区域的掩模，如同MOS制备中通常进行的。在该实施 例中，无掩模区域可包括晶体管的体区域，然而本领域技术人员将认识 到，其它的半导体器件结构可利用这种工艺。另外，将准备好处理形式 的衬底210运送到用于ALD处理的反应室220中的位置中。
在方块410，将包含前体的铪用脉冲输送到反应室220中。在一个实 施例中，使用无水的硝酸铪Hf(NO3)4作为前体。经由衬底210上的气体分 布固定装置240，将Hf(NO3)4前体脉冲输送到反应室220中。大流量控制器 256调节来自气体源251的Hf(NO3)4流。在一个实施例中，将衬底温度保持 在约180℃。在其它实施例中，将衬底温度保持在约300℃和约500℃之 间。在由衬底210的无掩模区域所限定的期望区域中，Hf(NO3)4与衬底210 的表面反应。
在其它实施例中，包含前体的铪包括四氯化铪前体。虽然沉积的优 良均匀性和开始被提供有四氯化铪前体，但由于不容易获得具有四氯化 物种类的Si-H键的取代，所以使用多个ALD周期来制造氢终接硅表面的总 覆盖。与氢终接的硅上的沉积开始有关的这种困难会引起表面粗糙度和 沉积不一致性。而且，金属四氯化物还具有结合层中的微量氯的趋势， 其会引起稳定性和可靠性问题。
无水的硝酸铪允许更好地控制氢终接硅上的沉积开始，其有助于优 化界面性质和提高晶体管中的载流子迁移率。这些前体没有留下碳氢化 合物或卤素杂质，且容易去除氮氧化物副产物。
在方块415，将第一净化气体脉冲输送到反应室220中。在一个实施 例中，使用纯度约为99.999％的氮气作为净化气体。大流量控制器266将 来自净化气体源261的氮流调节到气体管道270中。利用纯氮净化避免了 前体脉冲与可能的气相反应交叠。净化之后，完成了铪金属顺序的周期。 然后，在方块420，进行关于是否进行了所希望的铪金属周期数的确认。 在方块410，如果没有完成铪金属顺序的所希望数目的周期，则该工艺返 回将包含前体的铪脉冲输送到衬底上。如果完成了铪金属顺序的所希望 数目的周期，则工艺移动到在铪层上形成氧化铪。
在一个实施例中，用于铪金属顺序的所希望数目的周期是形成跨过 衬底的铪金属层的周期数，提供几埃厚度。在一个实施例中，进行约四 至十个周期提供了几埃厚度。在另一实施例中，进行约十个周期提供了 铪金属厚度。在一个实施例中，用于铪顺序的每个周期包括脉冲输送硝 酸铪约0.6s，以及脉冲输送净化气体约0.6s。在形成氧化铪之前，在衬 底上形成铪金属层防止氧在随后的氧化铪的ALD形成期间扩散到硅表 面。由于氧化铪通过ALD形成，所以朝着硅衬底扩散的氧与铪金属层互相 反应，在一个实施例中，铪层基本上变成了氧化铪。
在方块430，在衬底210上完成了形成铪金属层之后，将包含前体的 第二铪脉冲输送到衬底210上。在一个实施例中，使用无水的硝酸铪 Hf(NO3)4作为前体。经由衬底210上的气体分布固定装置240，将Hf(NO3)4 前体脉冲输送到反应室220中。大流量控制器257调节来自气体源252的 Hf(NO3)4流。在一个实施例中，将衬底温度保持在约180℃。在其它实施 例中，将衬底温度保持在约300℃和约500℃之间。Hf(NO3)4与衬底210的 表面反应，在由衬底210的无掩模区域限定的所希望的区域中形成了在衬 底210表面上的铪金属层。
在脉冲输送包含前体的铪之后，在方块435，脉冲输送第二净化气 体。在一个实施例中，使用氮作为第二净化气体。经由大流量控制器287 利用真空泵282排尽反应室220以及经由大流量控制器286通过真空泵281 排尽气体管道270以及利用净化气体，从该系统去除多余的前体气体和反 应副产物。
在脉冲输送第二净化气体之后，在方块440，将包含前体的氧脉冲输 送到反应室220中。在一个实施例中，包含前体的氧是水蒸汽。经由衬底 210上的气体分布固定装置240将H2O蒸汽前体脉冲输送到反应室220中。 大流量控制器258调节来自气体源253的H2O蒸汽流。在一个实施例中，将 衬底温度保持在约180℃。在另一实施例中，将衬底温度保持在约300℃ 和约500℃之间。水蒸汽在衬底210的当前表面处侵蚀性地反应。
在方块445，将第三净化气体引入到该系统中。还可使用氮作为净化 和携带气体。通过大流量控制器267将氮流从净化气体源262控制到气体 管道270中和随后的反应室220中。在另一实施例中，可使用氩气体作为 净化气体。
在Hf(NO3)4/水蒸汽顺序期间，通过加热元件230将衬底保持在约180 ℃。脉冲输送Hf(NO3)4约0.6s。在Hf(NO3)4脉冲输送之后，氧化铪顺序继 续净化脉冲输送之后是水蒸汽脉冲输送，再之后是净化脉冲输送。在一 个实施例中，铪/氧顺序包括0.6s的Hf(NO3)4脉冲输送、0.6s氮脉冲输 送、0.6s水蒸汽脉冲输送和0.6s氮脉冲输送。其它实施例包括用于前体 的范围从约0.2s至几秒的脉冲周期和用于净化气体的范围从约0.5s至约 20s的脉冲周期。
在方块450，进行关于是否进行了所希望周期数的确认，即，完成的 周期数是否等于预定数。预定数对应于用于ALD氧化铪电介质层的预定厚 度。如果完成的周期数小于预定数，则在方块430，将包含前体的第二铪 脉冲输送到反应室220中，且该工艺继续进行。如果已完成了形成所希望 厚度的总周期数，则可对包含氧化铪的电介质层进行退火以去除残留的 任何一氧化二氮。为了避免氧在对半导体衬底表面进行退火期间的扩 散，可在无氧环境中进行任意退火至一个短的时间段。退火环境的实施 例可包括氮气气氛。除了避免氧扩散到半导体衬底，由氧化铪电介质层 的原子层沉积所使用的较低温度允许形成非晶的氧化铪电介质层。
通过用于脉冲输送周期和所使用的前体的固定生长率来确定氧化铪 层的厚度，固定生长率设置为如N nm/周期的值。对于所希望的氧化铪层 厚度t，在如形成MOS晶体管的栅电介质的应用中，重复ALD工艺为t/N个 总周期。一旦完成了t/N个周期，则不再进一步进行用于氧化铪的ALD处 理。在一个实施例中，ALD处理提供了包含具有介电常数范围为约8至约 25的氧化铪的电介质层的设计。
在方块455，在形成氧化铪之后，完成了具有包含氧化铪的电介质层 的器件的处理。在一个实施例中，完成该器件包括完成晶体管的形成。 在另一实施例中，完成该器件包括完成电容器的形成。可选地，完成该 工艺包括完成具有由包含原子层沉积氧化铪的栅电介质形成的存取晶体 管阵列的存储器件的结构。在另一实施例中，完成该工艺包括电子系统 的形成，该电子系统包括使用电子器件的信息处理器件，该电子器件具 有形成有包含原子层沉积氧化铪的电介质层的晶体管。一般，信息处理 器件如计算机包括具有许多存取晶体管的许多存储器件。
一旦阅读和领会了本公开，本领域技术人员就会意识到，在对于给 定的应用依赖于将要形成的氧化铪层和用于制备氧化铪层的系统的各种 其它环境条件和脉冲周期下，可在图4的实施例中进行原子层沉积氧化铪 层的形成方法的元件。在没有进行不适当实验的前提下，可进行环境条 件、所使用的前体、所使用的净化气体和用于前体和净化气体的脉冲周 期的确定。
可在计算机控制下，在原子层沉积系统如ALD系统200中处理氧化铪 电介质层的原子层沉积以进行各种实施例，且在计算机可执行的指令下 工作以进行这些实施例。在一个实施例中，用于形成电介质层方法的计 算机化方法和计算机可执行指令，包括通过原子层沉积形成金属层，以 及通过原子层沉积在该金属层上形成该金属的氧化物层。在另一实施例 中，用于形成电介质层方法的计算机化方法和计算机可执行指令，包括 通过原子层沉积在衬底表面上通过原子层沉积来沉积铪层，以及通过原 子层沉积在该铪金属层上形成氧化铪层。
在一个实施例中，用于形成电介质层方法的计算机化方法和计算机 可执行指令进一步包括通过原子层沉积形成氧化铪电介质层，其中在预 定周期将每个前体脉冲输送到反应室中。对于脉冲输送到反应室中的每 个前体，单独地控制预定周期。而且，对于每个脉冲输送的前体，可将 衬底保持在所选温度，而对于脉冲输送每个前体，独立地设置所选温度。 另外，在每个脉冲输送前体之后是用净化气体净化反应室。
在一个实施例中，用于形成电介质层方法的计算机化方法和计算机 可执行指令，可包括调节铪和氧化铪的沉积以形成具有介电常数在约8至 约25范围内的电介质层。
在一个实施例中，用于形成电介质层方法的计算机化方法和计算机 可执行指令包括控制反应室的环境。另外，该计算机化方法控制净化气 体的脉冲输送，一个用于每个前体气体，和在脉冲输送相关的前体气体 之后脉冲输送每个净化气体。利用计算机控制用于生长电介质层的参 数，提供了用于在参数的宽范围上处理的电介质层，该参数允许确定为 所使用的ALD系统设置的最佳参数。计算机可执行指令可提供在任意的计 算机可读媒质中。这种计算机可读媒质可包括，但不局限于软盘、磁盘、 硬盘、CD-ROM、快闪ROM、非易失性ROM和RAM。
可利用图2A的ALD系统200实现这种方法的实施例，其中用于ALD系统 200的单独元件的控制耦合至计算机，未示于图2A中。通过调节反应室220 中的前体气体流，计算机提供了用于处理氧化铪电介质层的操作控制。 通过控制大流量控制器256-259，计算机控制前体气体的流速和用于这些 气体的脉冲输送周期。另外，计算机控制气体源251-254的温度。而且， 分别通过大流量控制器266、267的计算机控制，来调节来自净化气体源 261、262的净化气体的脉冲周期和流量。
计算机还调节反应室220的环境，其中电介质层形成在衬底210上。 通过分别经由大流量控制器286、287控制真空泵281、282，计算机调节 在预定压力范围内的反应室220中的压力。通过控制加热器230，计算机 还调节了在预定范围内的衬底210的温度范围。
为了方便起见，在图2A中未示出到ALD 200的元件的单独控制线以及 计算机。结合图2A的计算机控制的以上描述提供了本领域技术人员实施 用于利用如此所述的计算机化方法形成包含氧化铪的电介质层的实施例 的信息。
在此描述的实施例提供了用于生长具有与介电常数范围从约8至约 25有关的有用的等效氧化物厚度teq的宽范围的电介质层的工艺。根据本 主题的实施例的teq范围被示于下面：


用于氧化铪材料层的相对大的介电常数允许设计具有10nm(100) 范围内物理厚度的电介质层，而获得小于5nm(50)的teq。从上所述， 明显的是，可获得具有teq范围从约1.5至约12的包含氧化铪的层。而 且，原子层沉积的氧化铪层可提供显著小于2或3甚至小于1.5的teq。
获得的单层厚度范围中的teq与半导体衬底表面和氧化铪电介质层之 间的界面层有关，该界面层格外小或由具有介电常数接近氧化铪值的材 料组成。应当避免形成SiO2界面层。因此，在ALD工艺的第一顺序的第一 脉冲之前，半导体衬底表面的准备应当包括去除存在的所有SiO2层，以及 防止在ALD工艺开始之前形成SiO2。而且，通过ALD的金属层的初始形成， 如在用于氧化铪电介质层的实施例中形成氧化铪，有助于减小或消除SiO2 的界面层。在形成氧化铪之前在衬底上形成铪金属层防止了氧在随后的 ALD形成氧化铪期间扩散到硅表面。由于氧化铪通过ALD形成，所以朝着 硅衬底扩散的氧与铪金属层相互反应。在一个实施例中，铪层基本上变 成了氧化铪。
在与硅衬底的界面处的铪金属会形成硅化铪，作为硅衬底和氧化铪 层之间的界面层。该硅化铪界面层虽然小但减小了用于设置在硅衬底上 的电介质层的有效介电常数。然而，硅化铪的介电常数约为8，其比二氧 化硅电介质层高很多。依赖于硅化铪的形成和该界面区的厚度，通过原 子层沉积铪金属，之后是原子层沉积氧化铪所形成的氧化铪的介电常数 范围为约8至约25。
与氧化铪薄层有关的任一微粗糙度是由于整个衬底表面的电介质层 的部分单层形成引起的。具有在两个或三个周期形成单层的电介质层的 一些区域，当层的另一面积或区域在一个或两个周期中形成单层时，氧 化铪电介质层的表面会显示出一些微粗糙度。预期使用硝酸铪前体有助 于提供整个衬底表面的均匀分布，以帮助减缓出现电介质层的这种微粗 糙度。如本领域技术人员可以理解的，在没有进行不适当实验的前提下， 在用于处理给定应用的氧化铪电介质层的ALD系统的正常初始测试期 间，可确定用于提供具有减小或基本上消除微粗糙度的氧化铪电介质层 的特定生长率和处理条件。
而且，通过原子层沉积形成的氧化铪的电介质层不仅可提供超薄的 teq层，而且可提供具有相对低的漏电流的层。除了使用ALD精确地提供具 有设计的介电常数、良好的击穿电场性质和相对低漏电流的所设计的层 厚度之外，ALD处理提供了在所选衬底表面上提供共形层的电介质层。
使用用于进行原子层沉积的氧化铪如上所述工艺的实施例来精确地 控制形成的电介质层的厚度，除了提供超薄的teq之外，原子层沉积工艺 提供了相对平滑的表面和限制的界面层形成。另外，可实施用于电介质 层如氧化铪电介质层的ALD处理的这些实施例，来形成晶体管、电容器、 存储器件和包括电光器件、微波器件和信息处理器件的其它电子系统。 利用氧化铪层的仔细准备和设计，限制了界面区的尺寸，预期了约5至 约3或更低的teq用于这些器件。
在硅基衬底110中可通过形成源区120和漏区130形成如图1描述的晶 体管100，其中源区和漏区120、130通过体区域132隔开。体区域132限定 了具有沟道长度134的沟道。电介质层设置在衬底110上，通过原子层沉 积在衬底110上形成为包含氧化铪的层。得到的氧化铪电介质层形成栅电 介质层140。
在栅电介质140上方形成栅极150。一般，虽然可以以可选的工艺形 成金属栅极，但形成栅极150可包括形成多晶硅层。利用本领域技术人员 公知的标准工艺进行形成衬底、源区和漏区以及栅极。另外，用如本领 域技术人员也公知的标准制备工艺进行用于形成晶体管的各种元件的顺 序。
可将在各种实施例中形成原子层沉积的氧化铪的方法应用到具有电 介质层的其它晶体管结构上。图5示出了具有原子层沉积的氧化铪电介质 层的晶体管500结构的实施例。晶体管500包括具有由体区域532隔开的源 区520和漏区530的硅基衬底510。在源区520和漏区530之间的体区域532 限定了具有沟道长度534的沟道区。位于体区域532上方的是包括栅电介 质540、浮置栅552、浮置栅电介质542和控制栅550的叠层555。伴随利用 本领域技术人员公知的工艺形成的晶体管500的剩余元件，可以形成包含 上述原子层沉积的氧化铪的栅电介质540。可选地，在这里描述的各种实 施例中，栅电介质540和浮置栅极电介质542可形成为包含氧化铪的电介 质层。
还可将形成氧化铪电介质层的方法的实施例应用到形成各种集成电 路、存储器件和电子系统中的电容器。在形成电容器的实施例中，一种 方法包括形成第一导电层、通过原子层沉积在第一导电层上形成包含氧 化铪的电介质层和在电介质层上形成第二导电层。氧化铪电介质层的ALD 形成允许在提供所希望的介电常数的预定组成内被设计的电介质。
可将具有电介质层如利用在此描述的方法通过原子层沉积形成的氧 化铪的电介质层的晶体管、电容器和其它器件实施到存储器件和包括信 息处理器件的电子系统。这种信息器件可包括无线系统、通信系统和计 算机。将具有电介质层如利用在此描述的方法通过原子层沉积形成的氧 化铪电介质层的计算机的实施例示于图6-8中，且在下面进行描述。虽然 在下面示出了特定类型的存储器件和计算机器件，但本领域技术人员将 认识到，包括信息处理器件的多种类型的存储器件和电子系统可利用本 主题。
如图6和7所示的个人计算机600可包括监控器601、键盘输入602和中 央处理单元604。中央处理单元604一般可包括微处理器706、具有多个存 储槽712(a-n)的存储总线电路708和其它外围电路710。外围电路710允 许各种外围器件724与输入/输出(I/O)总线722上方的处理器-存储总线 720接口连接。图6和7所示的个人计算机还包括具有如利用根据本主题实 施例在此描述的方法通过原子层沉积形成的电介质层的至少一个晶体 管，该电介质层例如是氧化铪电介质层。
微处理器706产生了控制和地址信号，以控制存储总线电路708和微 处理器706之间以及存储总线电路708和外围电路710之间的数据交换。在 高速度存储总线720上和高速度I/O总线722上完成了数据的这种交换。
耦合至存储总线720的是多个存储槽712(a-n)，其接收本领域技术人 员公知的存储器件。例如，可在实施本主题的实施例中使用单直插 (in-line)的存储器模块(SIMM)和双直插的存储器模块(DIMM)。
可以以提供读取和写入存储槽712的动态存储单元的不同方法的各 种设计来制造这些存储器件。一种这样的方法是页模式操作。通过存取 存储单元阵列的行和任意存取阵列的不同列的方法来限定DRAM中的页模 式操作。可读取和输出存储在该行和列的交点处的数据，同时存取该列。 页模式DRAM使用存取步骤，其限制了存储电路708的通信速度。
可选类型的器件是扩展数据输出(EDO)存储器，其允许在存储器阵 列地址存储的数据在该被寻址的列关闭后作为输出有效。在没有减小其 中在存储总线720上可获得存储器输出数据的时间的情况下，通过允许短 的存取信号，该存储器可提高一定程度的通信速度。其它可选类型的器 件包括SDRAM、DDR SDRAM、SLDRAM和直接RDRAM以及其它如SRAM或快闪 存储器。
图8示出了具有根据在此描述的实施例形成的原子层沉积的电介质 层的DRAM存储器件800的实施例的示意图。说明性的DRAM存储器件800适 合于存储槽712(a-n)。为了说明DRAM存储器件，已简化了DRAM存储器件 800的描述，且不意图对DRAM的所有部件进行完整描述。本领域技术人员 将认识到，可在实施本主题的实施例中使用很多种存储器件。图8中示出 的DRAM存储器件的实施例包括具有电介质层的至少一个晶体管，该电介 质层例如是利用根据本主题的教导在此描述的方法通过原子层沉积形成 的氧化铪电介质层。
通过到DRAM 800的单独输入进一步表示在存储总线720上提供的控 制、地址和数据信息，如图8所示。这些单独的表示由数据线802、地址 线804和连接到控制逻辑806上的各种分立线表示。
如本领域技术人员公知的，DRAM 800包括存储器阵列810，其依次包 括行和列的可寻址存储单元。行中的每个存储单元耦合至公共字线。字 线耦合至各个晶体管的栅极，其中至少一个晶体管具有耦合至栅电介质 的栅极，该栅电介质例如是通过根据如上描述的方法和结构的原子层沉 积形成的氧化铪电介质层。另外，列中的每个存储单元耦合至公共位线。 存储器阵列810中的每个单元可包括如本领域的常规存储电容器和存取 晶体管。
DRAM 800通过地址线804和数据线802与例如微处理器706接口。可 选地，DRAM 800可与DRAM控制器、微控制器、芯片集或其它的电子系统 接口。微处理器706还提供了到DRAM 800的多个控制信号，包括但不限于 行和列地址选通信号RAS和CAS、写使能信号WE、输出使能信号OE和其它 常规的控制信号。
行地址缓冲器812和行解码器814接收和解码来自通过微处理器706 在地址线804上提供的行地址信号的行地址。每个唯一的行地址都对应于 存储器阵列810中的单元行。行解码器814可包括字线驱动器、地址解码 器树、和翻译从行地址缓冲器812接收的给定行地址以及经由字线驱动器 选择性地触发存储器阵列810的合适字线的电路。
列地址缓冲器816和列解码器818接收和解码提供在地址线804上的 列地址信号。列解码器818还确定了列何时是损坏的和替换列的地址。列 解码器818耦合至读出放大器820。读出放大器820耦合至存储器阵列810 的位线的互补对。
读出放大器820耦合至数据输入缓冲器822和数据输出缓冲器824。输 入缓冲器822和数据输出缓冲器824耦合至数据线802。在写操作期间，数 据线802提供数据给数据输入缓冲器822。读出放大器820接收来自数据输 入缓冲器822的数据，并且将该数据存储在存储器阵列810中，作为地址 线804上指定的地址处的单元的电容器上的电荷。
在读操作期间，DRAM 800将数据从存储器阵列810转移到微处理器 706。在预充电操作到由平衡电路和参考电压电源提供的参考电压期间， 使存取单元的互补位线平衡。然后与相关的位线共用存储在存取单元中 的电荷。多个读出放大器820中的读出放大器检测和放大了互补位线之间 的电压差。读出放大器将放大了的电压传递给数据输出缓冲器824。
使用控制逻辑806来控制DRAM 800的多个可获得的功能。另外，在此 没有描述的各种控制电路和信号初始化和同步本领域技术人员公知的 DRAM 800操作。如上所述，为了说明本主题的实施例已简化了DRAM 800 的描述，且不意图对DRAM所有部件进行完整描述。本领域技术人员将认 识到，在实施本主题的实施例中可使用多种存储器件，包括但不限于 SDRAM、SLDRAM、RDRAM和其它的DRAM和SRAM、VRAM和EEPROM。在此描述 的DRAM实施仅是说明性的，且并不意指专有的或限制性的。
总结
电介质层，如利用在此描述的方法通过原子层沉积形成的氧化铪电 介质层，产生了具有比利用SiO2可获得的等效氧化物厚度薄的可靠的电介 质层。包含利用在此描述的方法形成的原子层沉积的氧化铪的电介质层 是热力学稳定的，使得形成的电介质层在处理期间具有与硅衬底或其它 结构的最小反应。
在相对低的处理温度下通过原子层沉积形成氧化铪层允许氧化铪层 是非晶的，且共形地层叠在衬底表面上。而且，氧化铪电介质层的ALD形 成相比于用非晶SiOx层获得的电介质和电性质提供了增强的电介质和电 性质。包含原子层沉积的氧化铪层的这些特性的层允许应用为在许多电 子器件和系统中的电介质层。
利用用于形成具有超薄等效氧化物厚度teq的电介质层的工艺的各种 实施例，来构建电容器、晶体管、电光器件、高级的IC或器件和电子系 统。栅电介质层或包含原子层沉积的氧化铪的层形成具有基本上比氧化 硅高的介电常数，其中该电介质层是比10薄的、比SiO2栅电介质所希望 的限度薄的teq。这些电介质层的较薄的teq允许比SiO2栅电介质高的电 容，其提供了对于微电子器件和系统更有效的比例缩放。同时，原子层 沉积的氧化铪电介质层的物理厚度比与SiO2的teq限度有关的SiO2厚度大 很多。形成大的厚度有助于用于栅电介质和其它电介质层的制造工艺。 而且，在通过原子层沉积允许的相对低的温度下处理的氧化铪层提供了 具有相对低漏电流的非晶电介质层，用作电子器件和系统中的电介质 层。
虽然在此已说明和描述了具体的实施例，但本领域普通技术人员将 意识到，计划获得相同目的的任一结构可代替示出的具体实施例。这种 应用意指覆盖本主题的任一修改或变形。要理解的是，上述描述指的是 说明性的，且不起限定作用。一旦回顾了以上描述，以上实施例和其它 实施例的组合对于本领域技术人员都将是显而易见的。本主题的范围包 括其中使用了上述结构和制备方法的任一其它的应用。应当参考所附的 权利要求与命题这种权利要求的等价物的全部范围一起来确定本主题的 范围。
相关申请的交叉参考
本申请涉及以下共同指定的美国专利申请，通过参考将它们全部并 入这里：
美国申请序列No.10/137,058，代理案号no.303.802US1，标题为： “Atomic Layer Deposition and Conversion，”
美国申请序列No.10/137,168，代理案号no.1303.048US1，标题为： “Methods，Systems，and Apparatus for Atomic-Layer Deposition of Aluminum Oxides in Integrated Circuits，”以及
美国申请序列No.09/797,324，代理案号no.303.717US1，标题为： “Methods，Systems，and Apparatus for Uniform Chemical-Vapor Depositions。”