1.一种对半导体器件的半导体表面形成点金属电触点的方法，所述方法包括：
i)在所述半导体表面上方形成第一金属层；
ii)阳极氧化所述第一金属层以产生在所述半导体表面上方形成的多孔金属氧化物层，从而所述多孔金属氧化物层中的孔形成在所述多孔金属氧化物层中的开口阵列；
iii)在所述多孔金属氧化物层上方形成触点金属层，并且所述触点金属层的一部分延伸到所述开口阵列的开口中以使得所述触点金属层经由所述多孔金属氧化物层中的所述开口阵列电接触所述半导体表面。
2.如权利要求1所述的方法，其中在所述半导体表面上形成所述第一金属层以使得在所述阳极氧化步骤之后，所述多孔金属氧化物层接触所述半导体表面。
3.如权利要求1所述的方法，其中在所述半导体表面上方形成电介质层，并且在所述电介质层上方形成所述多孔金属氧化物层。
4.一种对半导体器件的半导体表面形成点金属电触点的方法，所述方法包括：
i)在所述半导体表面上形成电介质层：
ii)在所述电介质层上方形成第一金属层；
iii)阳极氧化所述第一金属层以产生在所述电介质层上方形成的多孔金属氧化物层，从而所述多孔金属氧化物层中的孔形成在所述多孔金属氧化物层中的开口阵列；
iv)在所述多孔金属氧化物层上方形成触点金属层；以及
v)加热所述触点金属层以驱使所述触点金属层的一部分穿过所述电介质层，以经由所述多孔金属氧化物层中的所述开口阵列和所述电介质层电接触所述半导体表面。
5.权利要求3或4所述的方法，其中所述电介质层包含SiO2、SiNx、SiONx、SiC、Al2O3或它们的两种以上的组合。
6.权利要求3、4或5所述的方法，其中所述电介质层的厚度在10-85nm的范围内。
7.权利要求3、4、5或6所述的方法，其中所述电介质层的厚度在10-20nm、或20-20nm、或30-40nm、或40-50nm、或50-60nm、或60-70nm、或70-80nm、或80-85nm的范围内。
8.如权利要求3至7中的任一项所述的方法，其中所述电介质层通过PECVD并随后通过形成气体退火而形成。
9.如权利要求3至8中的任一项所述的方法，其中所述半导体表面是带纹路的。
10.权利要求9所述的方法，其中所述半导体表面的所述纹路达到1-8μm、或2-5μm、或1-2μm、或2-3μm、或3-4μm、或4-5μm、或5-6μm、或6-7μm、或7-8μm的深度。
11.权利要求9或10所述的方法，其中控制所述金属触点层的加热以将所述触点金属层与所述半导体表面的接触限制为仅仅经由位于或邻近所述半导体表面的所述纹路的峰或脊的那些孔。
12.如权利要求1至11中的任一项所述的方法，其中所述第一金属层是包含铝的层。
13.如权利要求1至12中的任一项所述的方法，其中将所述金属层在阳极氧化以形成所述多孔金属氧化物层之前烧结。
14.如权利要求1至13中的任一项所述的方法，其中在所述触点金属层的形成之前，蚀刻所述多孔金属氧化物层以扩大形成穿过所述多孔金属氧化物层的所述开口阵列的所述孔。
15.如权利要求1至14中的任一项所述的方法，其中在所述触点金属层的施加之前将所述多孔金属氧化物层进一步蚀刻，以确保在穿过所述多孔金属氧化物层的所述开口阵列的所述开口的底部将任意阻挡层氧化物从所述半导体表面移除。
16.如权利要求1至15中的任一项所述的方法，其中将所述第一金属层预处理以使得由所述阳极氧化步骤产生的所述孔在所选位置优先形成。
17.权利要求16所述的方法，其中所述预处理包括在每一个所需的位置产生缺陷、压痕或弱点的流体的逐点沉积。
18.权利要求17所述的方法，其中使用喷墨或气溶胶喷注打印机沉积所述流体。
19.权利要求18所述的方法，其中沉积蚀刻剂以在所述第一金属层中在所需的孔的位置形成凹陷。
20.权利要求16所述的方法，其中所述预处理包括用在每一个所需的位置产生凹痕的模具压印所述第一金属层的表面。
21.如权利要求1至20中的任一项所述的方法，其中平均孔间距小于500μm。
22.如权利要求1至20中的任一项所述的方法，其中平均孔间距小于200μm。
23.如权利要求1至20中的任一项所述的方法，其中平均孔间距为100μm以下。
24.如权利要求1至23中的任一项所述的方法，其中在所述阳极氧化工序中使用的酸选自硫酸、草酸、磷酸，或一起或依次使用的这些酸的组合。
25.如权利要求1至24中的任一项所述的方法，其中在所述阳极氧化工序中使用的酸是0.3-1.5M硫酸和1～10％(wt/wt)磷酸。
26.如权利要求1至24中的任一项所述的方法，其中在所述阳极氧化工序中使用的酸是0.3M硫酸。
27.如权利要求1至26中的任一项所述的方法，其中将所沉积的第一金属层阳极氧化
3-30分钟、或3-4分钟、或4-5分钟、或5-6分钟、或6-7分钟、或7-8分钟、或8-9分钟、或
9-10分钟、或10-11分钟、或11-12分钟、或12-13分钟、或13-14分钟、或14-15分钟、或
15-16分钟、或16-17分钟、或17-18分钟、或18-19分钟、或19-20分钟、或20-21分钟、或
21-22分钟、或22-23分钟、或23-24分钟、或24-25分钟、或25-26分钟、或26-27分钟、或
27-28分钟、或28-29分钟、或29-30分钟。
28.如权利要求1至27中的任一项所述的方法，其中通过溅射或热蒸发法中的一种沉积所述第一金属层。
29.如权利要求1至28中的任一项所述的方法，其中所述第一金属层的厚度在
0.2-1.0μm、或0.2-0.5μm、或0.1-0.2μm、或0.2-0.3μm、或0.3-0.4μm、或0.4-0.5μm、或0.5-0.6μm、或0.6-0.7μm、或0.7-0.8μm、或0.8-0.9μm、或0.9-1.05μm的范围内。
30.如权利要求1至29中的任一项所述的方法，其中在阳极氧化之前将所沉积的第一金属层在350-450℃(额定400℃)烧结25-35分钟。
31.如权利要求1至30中的任一项所述的方法，其中经阳极氧化的第一金属层的蚀刻在所述阳极氧化步骤之后进行并且进行直至所述孔的直径为至少200或250nm。
32.如权利要求1至30中的任一项所述的方法，其中经阳极氧化的第一金属层的蚀刻在所述阳极氧化步骤之后进行并且进行直至所述孔的直径在450-550nm的范围内。
33.如权利要求1至32中的任一项所述的方法，其中使用选自溅射、电子束蒸发或热蒸发或丝网印刷的方法，将所述触点金属层沉积在所述孔中以及所述多孔金属氧化物层的整个表面上方。
34.如权利要求33所述的方法，其中，所述触点金属层是包含铝的层。
35.如权利要求1至32中的任一项所述的方法，其中所述触点金属层通过金属镀覆而形成在所述开口中以及所述多孔金属氧化物层的整个表面上方。
36.如权利要求35所述的方法，其中通过用镍、铜、锡和/或银镀覆来形成所述触点金属层。
37.如权利要求1至36中的任一项所述的方法，其中所述触点金属层在所述孔之间的厚度在1-4μm的范围内。
38.如权利要求1至36中的任一项所述的方法，其中所述触点金属层在所述孔之间的厚度在1-2μm、或2-3μm、或3-4μm的范围内。
39.如权利要求1至38中的任一项所述的方法，其中在沉积所述触点金属层之后，将所述触点金属层在以下范围内的温度烧结：400-650℃、或400-500℃、或400-450℃、或
450-500℃、或500-550℃、或550-600℃、或600-650℃。
40.如权利要求1至39中的任一项所述的方法，其中在沉积所述触点金属层之后，将所述触点金属层烧结1-15分钟、或1-2分钟、或2-3分钟、或3-4分钟、或4-5分钟、或5-6分钟、或6-7分钟、或7-8分钟、或8-9分钟、或9-10分钟、或10-11分钟、或11-12分钟、或
12-13分钟、或13-14分钟、或14-15分钟。
41.如权利要求1至39中的任一项所述的方法，其中所述触点金属层的加热步骤包括将触点金属层在400-500℃的范围内的温度烧结10-15分钟。
42.如权利要求1至39中的任一项所述的方法，其中将所述触点金属层在比所述金属-半导体的共晶温度更高的温度烧结，从而使触点金属扩散至所述半导体表面中，以使得在所述孔的底部形成金属-半导体合金。
43.如权利要求1至42中的任一项所述的方法，其中所述触点金属层包含铝或铝合金。
44.如权利要求1至43中的任一项所述的方法，其中所述触点金属层的加热步骤包括将所述触点金属层在650°-820℃、或650°-670℃、或670°-690℃、或690°-710℃、或710°-730℃、或730°-750℃、或750°-770℃、或770°-790℃、或790°-810℃、或
810°-820℃的范围内的峰值温度烧制，在所述峰值温度持续少于60秒。
45.如权利要求44所述的方法，其中所述触点金属层的加热步骤包括将所述触点金属层在所述峰值温度烧制1-2秒、或2-3秒、或3-4秒、或4-5秒、或5-6秒、或6-7秒、或7-8秒、或8-9秒、或9-10秒、或10-12秒、或12-15秒、或15-20秒、或20-25秒、或25-30秒、或30-35秒、或35-40秒、或40-45秒、或45-50秒、或50-55秒、或55-60秒。
46.如权利要求1至45中的任一项所述的方法，其中，在所述触点金属层的形成之前，使所述半导体表面暴露于掺杂剂极性与所述半导体表面的半导体材料相同的掺杂剂原子，从而所述半导体表面在所述多孔金属氧化物层中的所述开口下面的半导体材料与周围的半导体表面中的半导体材料相比被更重地掺杂。
47.如权利要求1至45中的任一项所述的方法，其中，在所述阳极氧化步骤之前，使所述半导体表面暴露于掺杂剂极性与所述半导体表面的半导体材料相同的掺杂剂原子，从而所述半导体表面的半导体材料与在所述半导体表面下面的半导体材料被更重地掺杂。
48.一种半导体器件，所述半导体器件具有其上形成电触点的半导体表面，所述器件包括：
i)多孔金属氧化物层，所述多孔金属氧化物层形成在所述半导体表面上方，从而所述多孔金属氧化物层中的孔形成穿过所述多孔金属氧化物层的开口阵列；
ii)触点金属层，所述触点金属层形成在所述多孔金属氧化物层上方并且所述触点金属层的一部分延伸至所述开口阵列的开口中，以使得所述触点金属层经由所述多孔金属氧化物层中的所述开口阵列电接触所述半导体表面，从而形成所述电触点。
49.如权利要求48所述的方法，其中所述多孔金属氧化物层形成在所述半导体表面上。
50.如权利要求48所述的方法，其中在所述半导体表面与所述多孔金属氧化物层之间形成中间电介质层。
51.一种半导体器件，所述半导体器件具有其上形成电触点的半导体表面，所述器件包括：
i)电介质层，所述电介质层形成在所述半导体表面上方；
ii)多孔金属氧化物层，所述多孔金属氧化物层形成在所述电介质层上方，从而所述多孔金属氧化物层中的孔形成穿过所述多孔金属氧化物层的开口阵列；
iii)触点金属层，所述触点金属层形成在所述多孔金属氧化物层上方，以使得所述触点金属层经由所述多孔金属氧化物层中的所述开口阵列和所述电介质层电接触所述半导体表面，从而形成所述电触点。
52.权利要求50或51所述的半导体器件，其中所述电介质层包含SiO2、SiNx、SiONx、SiC或它们的两种或三种的组合。
53.权利要求50、51或52所述的半导体器件，其中所述电介质层的厚度在10-85nm、或10-20nm、或20-20nm、或30-40nm、或40-50nm、或50-60nm、或60-70nm、或70-80nm、或
80-85nm的范围内。
54.权利要求50、51、52或53所述的半导体器件，其中所述半导体表面是带纹路的。
55.权利要求54所述的半导体器件，其中所述半导体表面的所述纹路达到1-8μm、或
2-5μm、或1-2μm、或2-3μm、或3-4μm、或4-5μm、或5-6μm、或6-7μm、或7-8μm的深度。
56.权利要求54或55所述的半导体器件，其中所述金属触点层仅经由位于或邻近所述半导体表面的所述纹路的峰或脊的孔接触所述半导体表面。
57.如权利要求48至56中的任一项所述的半导体器件，其中所述多孔金属氧化物层是氧化铝层。
58.如权利要求48至57中的任一项所述的半导体器件，其中平均孔间距小于500μm。
59.如权利要求48至57中的任一项所述的半导体器件，其中平均孔间距小于200μm。
60.如权利要求48至57中的任一项所述的半导体器件，其中平均孔间距小于100μm或更小。
61.如权利要求48至60中的任一项所述的半导体器件，其中所述多孔金属氧化物层的厚度在0.2-1.0μm、或0.2和0.5μm、或0.3-0.5μm、或0.2-0.3μm、或0.3-0.4μm、或
0.4-0.5μm的范围内。
62.如权利要求48至61中的任一项所述的半导体器件，其中所述多孔金属氧化物层中的所述开口的直径为至少200或250nm。
63.如权利要求48至61中的任一项所述的半导体器件，其中所述多孔金属氧化物层中的所述开口的直径在450-550nm的范围内。
64.如权利要求48至63中的任一项所述的半导体器件，其中所述触点金属层延伸至所述孔中以及所述多孔金属氧化物层的整个表面上方。
65.如权利要求48至64中的任一项所述的半导体器件，其中所述触点金属层是包含铝、镍、铜、锡和/或银的层。
66.如权利要求48至65中的任一项所述的方法，其中所述触点金属层包含铝或铝合金。
67.如权利要求48至66中的任一项所述的半导体器件，其中所述触点金属层在所述孔之间的厚度在1-4μm、或1-2μm、或2-3μm、或3-4μm的范围内。
68.如权利要求48至67中的任一项所述的半导体器件，其中所述触点金属层扩散至所述半导体表面中以在所述开口的底部形成金属-半导体合金。
69.如权利要求48至68中的任一项所述的半导体器件，其中所述多孔金属氧化物层中的所述开口内的所述半导体表面与周围的半导体表面中的半导体材料相比被更重地掺杂。
70.如权利要求48至68中的任一项所述的半导体器件，其中所述半导体表面与在所述半导体表面下面的半导体材料相比被更重地掺杂。
71.一种半导体器件，其中存在权利要求48至70的任意手段的一个或多个的所需组合。
72.一种方法，其中存在权利要求1至47的任意手段的一个或多个的所需组合。