技术领域
[0001] 本
发明涉及
半导体技术领域，尤其涉及一种用于改善HCD氮化硅沉积工艺在炉管的
石英晶舟上造成的
应力缺陷的方法。
背景技术
[0002] 随着半导体器件工艺的发展及器件性能要求越来越高，栅极
侧壁的氮化硅
薄膜阶梯
覆盖能力变得越发关键，目前业界针对65纳米及以下工艺大多开始采用六氯乙硅烷(HCD)与
氨气(NH3)反应来生长氮化硅。
[0003] 目前本领域所用到主流的HCD机台为东电
电子的formula机型，该机台具备产出效率高，阶梯覆盖能力好的特性，能达到每天生产量大于300片的产能。
[0004] 但是目前用于HCD氮化硅沉积工艺的炉管仍然使用石英材质的晶舟，所述晶舟具有结构简单、价格相对低廉的优点，但是由于HCD氮化硅层与石英晶舟的石英之间形成应力。当HCD氮化硅沉积工艺进行一段时间后，在石英晶舟的内部表面会形成一层氮化硅层。
[0005] 具体请参考图1所示的
现有技术的沉积了氮化硅层的石英晶舟的结构示意图。随着HCD氮化硅沉积工艺的进行，石英晶舟10表面沉积了HCD氮化硅层11。当所述HCD氮化硅层11的厚度超过0.5微米时，HCD氮化硅层11与石英晶舟10(材质为
氧化硅)之间的应力较大，该应力会导致晶舟裂缝，裂缝的产生导致晶舟表面变得粗糙，容易影响正常工艺膜层的厚度(晶舟消耗的反应气体会变多)，同时晶舟的裂缝需要通过干刻的方式来消除，某种程度上也缩短了石晶舟的寿命。
发明内容
[0006] 本发明解决的问题提供改善HCD氮化硅沉积工艺在炉管的石英晶舟上造成的应力缺陷的方法，有效解决了HCD氮化硅工艺的应力和石英晶舟的裂缝问题。
[0007] 为解决上述问题，本发明提供一种用于改善HCD氮化硅沉积工艺在炉管的石英晶舟上造成的应力缺陷的方法，包括：
[0008] 进行干法
净化步骤，对所述晶舟进行净化清洁；
[0010] 在所述TEOS缓冲层上沉积DCS SIN层。
[0011] 可选地，所述TEOS缓冲层的厚度范围为0.1至0.5微米。
[0012] 可选地，形成所述TEOS缓冲层的
温度范围为500℃至700℃，采用TEOS气体形成TEOS缓冲层，所述TEOS气体的流量范围为100ccm至300sccm，所述TEOS缓冲层的成膜时间为40分钟至90分钟。
[0013] 可选地，所述DCS SIN层的厚度范围为0.1微米至0.5微米。
[0014] 与现有技术相比，本发明具有以下优点：
[0015] 本发明在对晶舟进行净化清洁之后，在晶舟表面沉积TEOS缓冲层，所述TEOS缓冲层能够有效缓冲晶舟与后续形成的氮化硅层之间的应力，防止晶舟以及HCD氮化硅层由于应力导致的表面裂纹，提高了工艺的
稳定性以及晶舟的使用寿命。
附图说明
[0016] 图1是现有技术的沉积了氮化硅层的石英晶舟的结构示意图；
[0017] 图2是本发明一个
实施例的石英晶舟的结构示意图。
具体实施方式
[0018] 本发明解决的问题提供改善HCD氮化硅沉积工艺在炉管的石英晶舟上造成的应力缺陷的方法，有效解决了HCD氮化硅工艺的应力和石英晶舟的裂缝问题。
[0019] 为解决上述问题，本发明提供一种用于改善HCD氮化硅沉积工艺在炉管的石英晶舟上造成的应力缺陷的方法，包括：
[0020] 进行干法净化步骤，对所述晶舟进行净化清洁；
[0021] 在所述晶舟表面沉积TEOS缓冲层；
[0022] 在所述TEOS缓冲层上沉积DCS SIN层。
[0023] 下面请参考图2所示的本发明一个实施例的石英晶舟的结构示意图。
[0024] 首先，利用气体对晶舟100的表面进行干刻净化，所述净化利用含有F2和N2的气体的混合气体进行。其中F2和N2的混合气体的比例范围为1：8-1：2，本实施例中，所述F2和N2的混合气体的比例为1：5，所述干刻净化的温度为580℃。进行干刻净化的目的是将晶舟100表面清洁，去除有机物残留以及颗粒等不洁净的物质，更有利于后续形成厚度均匀的TEOS缓冲层。
[0025] 接着，在晶舟100表面形成TEOS缓冲层120。所述缓冲层120的材质为氧化硅，其可以缓解晶舟100与后续形成的氮化硅层之间的应力，避免HCD SIN氮化硅沉积过程的应力。作为优选的实施例，所述TEOS缓冲层的厚度范围为0.1微米至0.5微米。
[0026] 形成所述TEOS缓冲层的温度范围为500℃至700℃，采用TEOS气体形成TEOS缓冲层，所述TEOS气体的流量范围为100sccm至300sccm，所述TEOS缓冲层的成膜时间为40分钟至90分钟。
[0027] 接着，在所述TEOS缓冲层120上形成DCS SIN层110，所述DCS SIN层110与所述晶舟100之间的应力由于所述TEOS缓冲层120的缓冲而减小，在后续进行HCD氮化硅沉积形成的氮化硅层与晶舟100之间的应力小，避免HCD氮化硅层和晶舟由于应力而发生裂痕。
[0028] 作为优选的实施例，所述DCS SIN层的厚度范围为0.1至0.5微米。
[0029] 在利用图2所示的石英晶舟进行HCD氮化硅沉积一段时间后，DCS SIN层110上会沉积更多的氮化硅层(未图示)，当HCD氮化硅工艺在DCS SIN层110上沉积的氮化硅层厚度达到预定厚度值，则重复本发明的方法，对晶舟100进行干法净化步骤，将HCD氮化硅工艺沉积的氮化硅层、DCS SIN层110和TEOS缓冲层去除，重新沉积TEOS缓冲层和DCS SIN层之后才可以继续进行HCD氮化硅沉积工艺。
[0030] 综上，本发明在对晶舟进行净化清洁之后，在晶舟表面沉积TEOS缓冲层，所述TEOS缓冲层能够有效缓冲晶舟与后续形成的氮化硅层之间的应力，防止晶舟以及HCD氮化硅层由于应力导致的表面裂纹，提高了工艺的稳定性以及晶舟的使用寿命。
[0031] 因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
