技术领域
[0001] 本
发明涉及
半导体加工制造技术领域，更具体地说，涉及一种光刻工艺图形缺陷检测方法。
背景技术
[0002] 光刻是集成
电路制造的主要工艺。其主要实现将掩膜板上的图形向
硅表面各层材料上的转移，掩膜图像对光波来说，相当于传播路径上的障碍，从而在
硅片上得到与掩膜图像相关的光刻图形。
[0003] 由于设计缺陷或
分辨率增强技术等本身的限制，
晶圆上的电路可能会出现夹断、桥接、孔
接触不良等缺陷，版图中可能导致这些缺陷的区域称为光刻工艺热点区域，热点区域可能会影响最终电路的性能甚至导致功能的失效，因此应在芯片生产之前找出并加以修正。为评估光刻工艺中版图设计的友善性，确定版图设计是否适用于现实的生产中，应通过仿真模拟方法来模拟光刻工艺、检测工艺热点。
[0004] 如图1所示，
现有技术提供的一种光刻工艺中版图设计友善性检测方法包括如下流程：步骤S10、将设计目标图形数据转化为光刻目标图形；步骤S11、对光刻目标图形进行光学临近效应修正；步骤S12、对光刻目标图形进行工艺偏差图形模拟；步骤S13、根据工艺偏差图形模拟的结果进行工艺热点检测，从而实现对光刻工艺中版图设计友善性的评估。
[0005] 根据光波衍射和干涉原理，当障碍的尺寸远大于光波
波长时，由衍射产生的图形偏差可以忽略不计。但在超深压微米工艺下，集成电路特征尺寸在0.09-0.13um以下，已经接近甚至小于光波波长，光的衍射效果将非常明显；随着集成电路特征尺寸的不断减小，这种光刻图形的
变形与偏差将会越来越大，因此，对硅片上的光刻图形与掩膜板图形之间的偏差不能不考虑。
[0006] 在图形相互临近的部位，例如线段顶端和图形拐
角处，光波干涉和衍射作用明显，图形偏差会相对较大，而线段顶端和图形拐角处往往对电路的电学性能起至关重要的作用。这种由于光波衍射、干涉而使光刻图形与掩膜板图形之间产生偏差的现象称为光学临近效应（optical proximity effect,简称OPE）。
[0007] 为消除或降低光学临近效应带来的影响，在光刻工艺中，需要引入光学临近效应修正步骤，现有技术中常用的一种光学临近效应矫正方法（optical proximity correction,简称OPC），利用光学模型对掩膜板图形进行光刻模拟成像，
迭代优化图形形状，从而获得矫正方案。该方案具有较高的矫正
精度，但由于要模拟所有掩膜板图像的成像情形，需要耗费相当的时间。
[0008] 上述现有技术中提供的光刻工艺中版图设计友善性检测方法，虽然可以检测获得各种图形缺陷、工艺热点，但由于对整个光刻目标图形进行OPC工艺，耗时很长，使得工艺效率下降、成本上升。
[0009] 因此，业内需要一种更加高效的光刻工艺中版图设计友善性检测方法。
发明内容
[0010] 本发明的目的在于提供一种高效的光刻工艺中版图设计友善性检测方法。
[0011] 为实现上述目的，本发明一技术方案如下：
[0012] 一种光刻工艺中版图设计友善性检测方法，包括如下步骤：a)、将设计目标图形数据转化为光刻目标图形；b)、对光刻目标图形依次进行第一次光学邻近效应修正和第一次工艺偏差图形模拟;c)、根据第一次工艺偏差图形模拟的结果对光刻目标图形进行第一次工艺热点检测；d)、若第一次工艺热点检测发现至少一个潜在工艺热点，则对各潜在工艺热点附近的光刻目标图形分别进行第二次光学邻近效应修正和第二次工艺偏差图形模拟；e)、根据第二次工艺偏差图形模拟的结果对各
检测区域进行第二次工艺热点检测；其中，检测区域与潜在工艺热点一一对应，并根据潜在工艺热点的
位置而生成。
[0013] 优选地，第一次光学邻近效应修正中采用的迭代次数远低于第二次光学邻近效应修正中采用的迭代次数，第一次光学邻近效应修正中采用的反馈因子大于第二次光学邻近效应修正中采用的反馈因子。
[0014] 优选地，步骤d)中，第二次光学邻近效应修正针对的范围为各潜在工艺热点位置周围一个光晕范围内的光刻目标图形。
[0015] 优选地，步骤d)中，第二次工艺偏差图形模拟与第二次光学邻近效应修正针对相同范围的光刻目标图形。
[0016] 优选地，各检测区域是通过对相应的潜在工艺热点位置放大一设定尺寸而获得。
[0017] 本发明提供的光刻工艺中版图设计友善性检测方法，先对光刻目标图形进行第一次简略、快速的光学邻近效应修正，再通过工艺偏差图形模拟获得潜在工艺热点，随后，对潜在工艺热点附近区域进行第二次高精度的光学邻近效应修正，并对根据潜在工艺热点位置生成的检测区域进行工艺热点细查，该方法可缩短光刻工艺中版图设计友善性检测的耗时，实现对工艺热点的快速的、准确的查找，并减少
软件和
硬件的使用成本。
附图说明
[0018] 图1示出现有技术中一种光刻工艺中版图设计友善性检测方法流程示意图；
[0019] 图2示出本发明一
实施例提供的光刻工艺中版图设计友善性检测方法流程示意图；
[0020] 图3A-3F中示出本发明实施例提供的版图设计友善性检测方法中各步骤的具体示意图。
具体实施方式
[0021] 下面结合附图，对本发明的具体实施方式作进一步的详细说明。
[0022] 如图2所示、并结合图3A-3F，本发明一实施例提供的光刻工艺中版图设计友善性检测方法包括如下各步骤：
[0023] 步骤S20、将设计目标图形数据转化为光刻目标图形。
[0024] 具体地，设计目标图形如图3A所示，该步骤S20中，把设计目标图形数据转化为光刻目标图形,其包括小的凹槽或凸起的清理等，转化后的光刻目标图形如图3B所示。
[0025] 步骤S21、对光刻目标图形依次进行第一次光学邻近效应修正和第一次工艺偏差图形模拟。
[0026] 具体地，对光刻目标图形进行第一次光学邻近效应修正，该第一次光学邻近效应修正简略、快速，其应具有以下特征：精度降低、速度加快，修正的迭代次数为正常光学邻近效应修正中的一半或以下，例如在55nm工艺下，光学邻近效应修正通过采用的迭代次数10-12次，该步骤S21中采用过的迭代次数为5-6次；此外，该第一次光学邻近效应修正中，修正反馈因子高于正常光学邻近效应修正中采用的反馈因子。通过降低迭代次数、增加反馈因子值来达到多数图形的快速收敛。第一次光学邻近效应修正之后获得的一倍的光掩模目标图形如图3C所示。
[0027] 类似地，第一次工艺偏差图形模拟在第一次光学邻近效应修正之后进行，其是对全部光刻目标图形进行，其结果可在后续工艺中用于检测工艺热点，进而对版图设计的友善性进行评估。
[0028] 进一步地，第一次工艺偏差图形模拟中，软件模拟产生工艺偏差虚拟图形使用的
像素间距为10nm。
[0029] 步骤S22、根据第一次工艺偏差图形模拟的结果对光刻目标图形进行第一次工艺热点检测。
[0030] 本领域技术人员理解，友善性较差的版图设计可能会出现夹断、桥接、孔接触不良等工艺热点，在芯片生产之前，应找出并加以纠正，该步骤S22即为快速地发现工艺热点位置。
[0031] 具体地，该步骤中，检测规格及参数与后续工艺中进行的第二次工艺热点中不同，而需根据实际情况进行优化，以使版图设计友善性检测更具效率，从而获得潜在工艺热点位置，并在光刻目标图形中标记出来，如图3D所示，其中包括4个夹断型热点、1个孔接触不良型热点，图3D中，1为夹断，2为孔接触不良；在后续工艺步骤中，则对潜在工艺热点位置进行进一步的筛查，以保证工艺热点检查更加高效、准确。
[0032] 步骤S23、若第一次工艺热点检测发现至少一个潜在工艺热点，则对各潜在工艺热点附近的光刻目标图形分别进行第二次光学邻近效应修正和第二次工艺偏差图形模拟。
[0033] 该步骤S23中，先对上一步骤S22中检测的结果进行判断，若未发现任何潜在工艺热点，则版图设计友善性检测结束，并认为该版图设计适于应用于光刻工艺中；若发现至少一个潜在工艺热点，则继续向下执行，即，对各潜在工艺热点附近的光刻目标图形分别进行第二次光学邻近效应修正和第二次工艺偏差图形模拟。
[0034] 具体地，第一次光学邻近效应修正应满足简略、快速的基本要求，而第二次光学邻近效应修正应满足高精度的基本要求，因此，根据本发明上述实施例，优选情况下，第一次光学邻近效应修正中采用的迭代次数远低于第二次光学邻近效应修正中采用的迭代次数，此外，第一次光学邻近效应修正中采用的反馈因子大于第二次光学邻近效应修正中采用的反馈因子，例如，第一次光学邻近效应修正中采用的迭代次数约为第二次光学邻近效应修正中的一半，第一次光学邻近效应修正中采用的反馈因子为0.6，而第二次光学邻近效应修正中采用的反馈因子为0.4。第二次光学邻近效应修正后一倍的光掩模目标图形如图3E所示。
[0035] 为满足第二次光学邻近效应修正以及第二次工艺偏差图形模拟中的高精度的要求，第二次工艺偏差图形模拟中，软件模拟产生工艺偏差虚拟图形使用的像素间距为5nm。
[0036] 进一步地，步骤S23中，各潜在工艺热点附近是指各潜在工艺热点周围一定范围之内，优选情况下，该范围为在各潜在工艺热点位置周围一个光晕范围内的光刻目标图形，第二次光学邻近效应修正以及第二次工艺偏差图形模拟均以该范围之内的光刻目标图形为对象，从而大大缩小了参与运算的光刻目标图形的范围，对比于现有技术中采用的对整个光刻目标图形进行OPC工艺的技术方案，该实施例提供的OPC方法在潜在工艺热点附近具有同样的精度，且整个工艺更加高效，大大节省了版图设计友善性检测的时间。
[0037] 步骤S24、根据第二次工艺偏差图形模拟的结果对各检测区域进行第二次工艺热点检测。
[0038] 其中，检测区域与潜在工艺热点一一对应，并分别根据各潜在工艺热点的位置而生成。
[0039] 进一步地，各检测区域是通过对相应的潜在工艺热点位置放大一设定尺寸而获得。针对不同的工艺热点，设定尺寸是变化的，以适应于各种不同的实际情况。
[0040] 具体地，若潜在工艺热点为夹断，则设定尺寸为最大检测尺寸的一半、且小于隙的最小设计尺寸；若潜在工艺热点为桥接，则设定尺寸为最大检测尺寸的一半、且小于线的最小设计尺寸；若潜在工艺热点为孔接触不良，则设定尺寸为孔隙的最小设计尺寸的一半、且小于孔隙的最小设计尺寸。
[0041] 第二次工艺热点检测中检测规格及参数不同于第一次工艺热点检测，并可以根据不同的要求进行变化，例如，满足高精度、无遗漏的要求，或满足对潜在工艺热点快速筛选的要求。如图3F所示，第二次工艺热点检测仅获得1个工艺热点3，其为孔接触不良性热点，而排除了第一次工艺热点检测获得的4个夹断型潜在工艺热点。
[0042] 在该实施例的一具体应用中，针对三枚芯片，面积分别为10.368mm、7.884mm、33.321mm，现有技术提供的版图设计友善性检测方法所耗的CPU时间分别为268.25、，
249.09、1044.23小时，而采用本发明后所耗CPU时间分别为173.49、155.57、754.25小时，可见，上述实施例提供的版图设计友善性检测方法所耗的CPU时间仅为原来的70%左右。
[0043] 本发明该实施例提供的版图设计友善性检测方法可缩短光刻工艺中版图设计友善性检测的耗时，实现对工艺热点的快速的、准确的查找，并减少软件和硬件的使用成本，便于在行业领域内推广应用。
[0044] 以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的
专利保护范围，因此凡是运用本发明的
说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
