选择性模拟和射频性能修改
阅读：754发布：2020-07-12
专利汇可以提供选择性模拟和射频性能修改专利检索，专利查询，专利分析的服务。并且一种 半导体 芯片包括 电路 块 。电路块包括具有增强的第一性能特性的(多个)第一晶体管，增强的第一性能特性不同于电路块的(多个)第二晶体管的第二性能特性。电路块还包括标记层以标识(多个)第一晶体管。，下面是选择性模拟和射频性能修改专利的具体信息内容。
1.一种半导体芯片，包括：
电路块，包括具有增强的第一性能特性的至少一个第一晶体管，所述增强的第一性能特性不同于所述电路块的至少一个第二晶体管的第二性能特性；以及
标记层，用以标识所述至少一个第一晶体管。
2.根据权利要求1所述的半导体芯片，其中所述第一增强的性能特性包括掺杂分布和/或栅极氧化物厚度。
3.根据权利要求2所述的半导体芯片，其中所述掺杂分布包括轻掺杂漏极(LDD)注入、晕环注入、或阱注入。
4.根据权利要求1所述的半导体芯片，其中所述半导体芯片的包括所述第一晶体管的仅所选择的组件的性能被提升，由此改进所述半导体芯片的整体性能。
5.根据权利要求1所述的半导体芯片，其中所述半导体芯片被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
6.一种用于集成电路(IC)芯片的性能增强的方法，包括：
根据预定的性能准则选择所述IC芯片的至少一个电路块；
标记所选择的电路块内的至少一个第一晶体管，所述第一晶体管根据所述预定的性能准则被标识；以及
调整所述至少一个第一晶体管的性能。
7.根据权利要求6所述的方法，其中调整性能包括利用第一掺杂注入分布对所述第一晶体管进行掺杂，所述第一掺杂注入分布不同于所述至少一个电路块内的至少一个第二晶体管的第二掺杂注入分布。
8.根据权利要求6所述的方法，其中调整性能包括减小所述至少一个电路块内的所述至少一个第一晶体管的栅极氧化物厚度。
9.根据权利要求6所述的方法，其中所述IC芯片包括模拟IC或射频(RF)IC。
10.根据权利要求6所述的方法，其中所述选择包括标识关键性路径内的电路块。
11.根据权利要求6所述的方法，进一步包括提升所选择的电路块的包括所述第一晶体管的仅所选择的组件的性能，由此改进所述IC芯片的整体性能。
12.根据权利要求6所述的方法，其中所述IC芯片被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
13.一种半导体芯片，包括：
电路块，包括具有增强的第一性能特性的至少一个第一晶体管，所述增强的第一性能特性不同于所述电路块的至少一个第二晶体管的第二性能特性；以及
用于分离所述至少一个第一晶体管与所述至少一个第二晶体管的部件。
14.根据权利要求13所述的半导体芯片，其中所述第一增强的性能特性包括掺杂分布和/或栅极氧化物厚度。
15.根据权利要求14所述的半导体芯片，其中所述掺杂分布包括轻掺杂漏极(LDD)注入、晕环注入、或阱注入。
16.根据权利要求13所述的半导体芯片，其中所述半导体芯片的包括所述第一晶体管的仅所选择的组件的性能被提升，由此改进所述半导体芯片的整体性能。
17.根据权利要求13所述的半导体芯片，其中所述半导体芯片被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
18.一种用于集成电路(IC)芯片的性能增强的方法，包括：
用于根据预定的性能准则选择所述IC芯片的至少一个电路块的步骤；
用于标记所选择的电路块内的至少一个第一晶体管的步骤，所述第一晶体管根据所述预定的性能准则被标识；以及
用于调整所述至少一个第一晶体管的性能的步骤。
19.根据权利要求18所述的方法，其中用于调整性能的所述步骤包括用于利用第一掺杂注入分布对所述第一晶体管进行掺杂的步骤，所述第一掺杂注入分布不同于所述至少一个电路块内的至少一个第二晶体管的第二掺杂注入分布。
20.根据权利要求18所述的方法，其中用于调整性能的所述步骤包括用于减小所述至少一个电路块内的所述至少一个第一晶体管的栅极氧化物厚度的步骤。
21.根据权利要求18所述的方法，其中所述IC芯片包括模拟IC或射频(RF)IC。
22.根据权利要求18所述的方法，其中用于选择的所述步骤包括用于标识关键性路径内的电路块的步骤。
23.根据权利要求18所述的方法，进一步包括用于提升所选择的电路块的包括所述第一晶体管的仅所选择的组件的性能的步骤，由此改进所述IC芯片的整体性能。
24.根据权利要求18所述的方法，进一步包括用于将所述IC芯片集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中的步骤。
选择性模拟和射频性能修改
技术领域
背景技术
[0002] 用于集成电路(IC)的半导体制造的工艺流程可以包括线前端(FEOL)工艺、线中段(MOL)工艺和线后端(BEOL)工艺。线前端工艺可以包括晶片制备、隔离、阱形成、栅极图案化、间隔物、扩展和源极/漏极注入、硅化物形成、以及双应力衬里形成。线中段工艺可以包括栅极接触件形成。线中段层可以包括但不限于线中段接触件、过孔或紧邻半导体器件晶体管或其他类似有源器件的其他层。线后端工艺可以包括一系列晶片处理步骤，用于将线前端工艺和线中段工艺期间创建的半导体器件互连。现代半导体芯片产品的成功制造牵涉到所采用的材料与工艺之间的相互作用。
[0003] 移动RF(射频)芯片(例如，收发器)设计可以使用中介物(interposer)来制造。中介物是一种裸片安装技术，其中中介物用作在其上安装移动RF芯片的基底。中介物是扇出晶片级别封装结构的示例。中介物可以包括用于在移动RF芯片(例如，收发器)与系统板之间路由电连接的导电迹线和导电过孔的布线层。中介物可以包括重分布层(RDL)，其将移动RF收发器的有源表面上的接合焊盘的连接图案提供给更适合于连接至系统板的重分布的连接图案。
[0004] 模拟和射频集成电路芯片(包括作为收发器的移动RF芯片)的设计因成本和功耗考虑已经转移到亚微米工艺节点。不幸地是，来自制造厂默认器件选项的减小的供电电压和相对较高的阈值电压(Vth)可能导致减小的余量并显著影响芯片的性能。增加的电路功能和设计复杂度(例如，载波聚合支持)、以及其他器件模拟/RF性能考虑(例如，失配、噪声等)可能提出进一步的设计挑战。归因于模型和仿真工具限制或设计之后的芯片规范中的变化，或在性能不满足规范的情况下，可能希望重新设计芯片。不幸地是，芯片重新设计是非常昂贵的。此外，重新设计芯片可能极大地影响生产周期，在一些情况下将生产周期延长几个月。发明内容
[0005] 一种半导体芯片包括电路块。电路块包括具有增强的第一性能特性的(多个)第一晶体管，增强的第一性能特性不同于电路块的(多个)第二晶体管的第二性能特性。电路块还包括标记层以标识(多个)第一晶体管。
[0006] 一种用于集成电路(IC)芯片的性能增强的方法包括根据预定的性能准则选择IC芯片的(多个)电路块。该方法还包括标记所选择的(多个)电路块内的至少一个第一晶体管。第一晶体管可以根据预定的性能准则被标识。该方法进一步包括调整该至少一个第一晶体管的性能。
[0007] 一种半导体芯片包括电路块。电路块包括具有增强的第一性能特性的(多个)第一晶体管，增强的第一性能特性不同于电路块的(多个)第二晶体管的第二性能特性。半导体芯片还包括用于分离(多个)第一晶体管与(多个)第二晶体管的部件。
[0008] 这已经相当宽泛地概述了本公开的特征和技术优点，以便随后的详细描述可以更好地被理解。本公开的另外的特征和优点将在下文被描述。本领域的技术人员应当明白，本公开可以容易地用作修改或设计用于执行本公开的相同目的的其他结构的基础。本领域的技术人员还应当认识到，这样的等价构造没有偏离所附权利要求中阐述的本公开的教导。新颖特征(它们被相信是本公开关于它的组织和操作方法两者而言的特性)与进一步的目标和优点一起，在关于附图被考虑时，将从以下描述更好地被理解。然而，将明确地理解，附图中的每个附图被提供仅用于说明和描述的目的并且不意图作为本公开的界限的限定。
附图说明
[0009] 为了更完整地理解本公开，现在对结合附图所采取的以下描述作出参考。
[0010] 图1图示了本公开的一个方面的半导体晶片的透视图。
[0011] 图2图示了根据本公开的一个方面的裸片的截面视图。
[0013] 图4图示了根据本公开的一个方面的集成电路芯片的顶视图。
[0014] 图5是图示了根据本公开的一个方面的用于制造半导体器件的方法的过程流程图。
[0015] 图6是示出了本公开的配置可以在其中有利地被采用的示例性无线通信系统的框图。
[0016] 图7是图示了被用于根据一种配置的半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
[0017] 下面关于附图所阐述的详细描述意图作为各种配置的描述，并且不意图为表示本文所描述的概念可被实践在其中的仅有配置。该详细描述包括用于提供对各种概念的透彻理解的目的的具体细节。然而，对本领域的技术人员将明显的是，这些概念可以没有这些具体细节被实践。在一些实例中，已知的结构和组件以框图形式被示出以避免使这样的概念模糊。如本文所描述的，术语“和/或”的使用意图为表示“包括性的或”，并且术语“或”的使用意图为表示“排他性的或”。
[0018] 移动RF(射频)芯片(例如，收发器)设计因成本和功耗考虑已经转移至深亚微米工艺节点。然而，这样的移动RF收发器的设计可能被当前制造厂默认器件选项所限制。特别地，由制造厂默认器件选项规定的减小的供电电压和相对较高的阈值电压(Vth)可能导致减少的余量(例如，至少几百毫伏下降)。不幸地是，器件余量的几百毫伏下降有害地影响芯片性能。
[0019] 增加的电路功能和设计复杂度(例如，载波聚合支持)和其他器件模拟/RF性能考虑(例如，失配、噪声等)可能提出进一步的设计挑战。归因于模型和仿真工具限制或设计之后的芯片规范中的变化，或在性能不满足芯片规范的情况下，可能希望重新设计芯片。不幸地是，芯片重新设计是非常昂贵的。此外，重新设计芯片可能极大地影响生产周期，在一些情况下将生产周期延长几个月。
[0020] 在本公开的一个方面，某些关键电路块中的关键性晶体管可以被标识。在一些方面，关键电路块包括收发器、稳压器(例如，低压差(LDO)稳压器)、或具有高余量裕度和/或其他严格器件性能规范的其他电路块。电路块性能可以通过在所选择的晶体管上应用超3σ工艺角条件而被验证。在超3σ工艺角中，所选择的晶体管可以使用仿真数据被测试以确定直流(DC)、模拟和RF性能(例如，阈值电压、漏极电流、跨导(Gm)、失配、噪声等)是否在平均或“典型”性能的三个标准偏差内。图形数据系统(GDS)标记层可以被画出以覆盖关键性电路块中的所选择的晶体管。已经标识了所选择的晶体管，性能提升可以被应用到所选择的晶体管而不是整个芯片(或整个功能块)。
[0021] 本公开的各种方面针对用于制造半导体器件的技术，并且更特别地针对提高半导体芯片的所选择的晶体管的性能以适应电路规范变化而无需重新设计芯片或牺牲功率。将理解，术语“层”包括膜并且不被解释为指示垂直或水平厚度除非另有陈述。如本文所描述的，术语“衬底”可以指代经切割的晶片的衬底或可以指代未切割的晶片的衬底。类似地，术语芯片和裸片可以可互换地被使用，除非这种互换将耗尽轻信(tax credulity)。
[0022] 图1图示了本公开的一个方面的半导体晶片的透视图。晶片100可以是半导体晶片，或者可以是具有晶片100的表面上的一个或多个半导体材料层的衬底材料。当晶片100是半导体材料时，它可以使用Czochralski工艺从籽晶被生长，其中籽晶被浸入半导体材料的熔池中并缓慢旋转并从池移除。熔料然后按晶体的取向结晶到籽晶上。
[0023] 晶片100可以是复合材料，诸如砷化镓(GaAs)或氮化镓(GaN)；三元材料，诸如铟镓砷(InGaAs)；四元材料；或可以是用于其他半导体材料的衬底材料的任何材料。尽管这些材料中的许多材料在性质上可以是晶态，但是多晶或非晶材料也可以用于晶片100。
[0024] 晶片100、或耦合至晶片100的层可以被供应使晶片100更具导电性的材料。例如，并且不通过限制的方式，硅晶片可以具有添加至晶片100的磷或硼以允许电荷流入晶片100。这些添加物被称为掺杂物，并在晶片100或晶片100的部分内提供额外的载荷子(电子或空穴)。通过选择提供额外载荷子的区域、提供哪种类型的载荷子、以及晶片100中的附加载荷子的量(密度)，不同类型的电子器件可以被形成在晶片100中或晶片100上。
[0025] 晶片100具有取向102，其指示晶片100的结晶取向。取向102可以是如图1中所示出的晶片100的平坦边缘，或者可以是说明晶片100的结晶取向的凹口或其他标志。取向102可以指示用于晶片100中的晶格的平面的密勒指数。
[0026] 密勒指数形成晶格中的晶体学平面的记数系统。晶格平面可以由三个整数h、k和指示，它们是用于晶体中的平面(hk )的密勒指数。每个指数表示在倒易晶格矢量基础上与方向(h,k, )正交的平面。这些整数通常被写入最低项(例如，它们的最大公约数应当是1)。密勒指数100表示与方向h正交的平面，指数010表示与方向k正交的平面，以及001表示与正交的平面。对于一些晶体，使用负数(被写为指数数字上方的横条)，并且对于一些晶体(诸如氮化镓)，可以采用多于三个数字以充分地描述不同的晶体学平面。
[0027] 一旦晶片100已经按所期望地被处理，晶片100沿着切割线104被划分。切割线104指示晶片100将被破裂开或分开为片的地方。切割线104可以定义已经在晶片100上制造的各种集成电路的轮廓。
[0028] 一旦切割线104被定义，晶片100可以被锯开或以其他方式被分开为片以形成裸片106。裸片106中的每个可以是具有许多器件的集成电路或可以是单个电子器件。裸片106(其也可以被称为芯片或半导体芯片)的物理尺寸至少部分地取决于将晶片100分开为特定尺寸的能力、以及裸片106被设计要包含的个体器件的数目。
[0029] 一旦晶片100已经被分开成一个或多个裸片106，裸片106可以被安装到封装中以允许对裸片106上制造的器件和/或集成电路的访问。封装可以包括单列直插式封装、双列直插式封装、母板封装、倒装芯片封装、铟点/块封装、或提供对裸片106的访问的其他类型的器件。裸片106还可以通过引线接合、探针、或其他连接直接被访问而无需将裸片106安装到单独的封装中。
[0030] 图2图示了根据本公开的一个方面的裸片106的截面视图。在裸片106中，可以存在衬底200，其可以是半导体材料和/或可以充当用于电子器件的机械支撑。衬底200可以是掺杂的半导体衬底，其具有贯穿衬底200而存在的电子(命名为N沟道)或空穴(命名为P沟道)载荷子。利用载荷子离子/原子对衬底200的后续掺杂可以改变衬底200的电荷承载能力。
[0031] 在衬底200(例如，半导体衬底)内，可以存在阱202和阱204，其可以是场效应晶体管(FET)的源极和/或漏极，或者阱202和/或阱204可以是鳍式结构化的FET(FinFET)的鳍式结构。取决于阱202和/或阱204的结构和其他特性以及衬底200的周围结构，阱202和/或阱204还可以是其他器件(例如，电阻器、电容器、二极管、或其他电子器件)。
[0032] 半导体衬底还可以具有阱206和阱208。阱208可以完全在阱206内，并且在一些情况中可以形成双极结型晶体管(BJT)。阱206还可以被用作隔离阱以隔离阱208与裸片106内的电场和/或磁场。
[0033] 层(例如，210至214)可以被添加至裸片106。层210可以是例如氧化层或绝缘层，其可以将阱(例如，202-208)彼此隔离或与裸片106上的其他器件隔离。在这样的情况中，层210可以是二氧化硅、聚合物、电介质、或另一电绝缘层。层210还可以是互连层，在该情况下它可以包括导电材料，诸如铜、钨、铝、合金、或其他导电材料或金属材料。
[0034] 取决于层(例如，210和214)的所期望的器件特性和/或材料，层212还可以是电介质层或导电层。层214可以是包封层，其可以保护层(例如，210和212)、以及阱202-208和衬底200免受外力。例如，并且不通过限制的方式，层214可以是保护裸片106免受机械损坏的层，或者层214可以是保护裸片106免受电磁或辐射损坏的材料的层。
[0035] 在裸片106上设计的电子器件可以包括许多特征或结构性组件。例如，裸片106可以暴露于任何数目的方法以将掺杂物赋予到衬底200、阱202-208、以及层(例如，210-214)中(如果需要)。例如，并且不通过限制的方式，裸片106可以暴露于离子注入、通过扩散工艺被驱动到晶格中的掺杂原子的沉积、化学气相沉积、外延生长、或其他方法。通过选择性的生长、材料选择、以及层(例如，210-214)的部分的移除，并且通过衬底200和阱202-208的选择性移除、材料选择、以及掺杂浓度，在本公开的范围内可以形成许多不同的结构和电子器件。
[0036] 进一步地，衬底200、阱202-208、以及层(例如，210-214)可以通过各种工艺选择性地被移除或添加。化学湿蚀刻、化学机械平坦化(CMP)、等离子蚀刻、光刻胶掩蔽、镶嵌工艺、以及其他方法可以创建本公开的结构和器件。
[0037] 图3图示了本公开的一个方面的金属氧化物半导体场效应晶体管(MOSFET)器件300的截面视图。MOSFET器件300可以具有四个输入端子。四个输入是源极302、栅极304、漏极306和衬底308。源极302和漏极306可以被制造为衬底308中的阱202和阱204，或可以被制造为衬底308上面的区域，或作为裸片106上的其他层的一部分。这样的其他结构可以是从衬底308的表面突出的鳍部或其他结构。进一步地，衬底308可以是裸片106上的衬底200，但是衬底308也可以是耦合至衬底200的层(例如，210-214)中的一个或多个层。
[0038] MOSFET器件300是单极器件，因为电流取决于MOSFET的类型由仅一种类型的载荷子(例如，电子或空穴)产生。MOSFET器件300通过控制源极302与漏极306之间的沟道310中的载荷子的量进行操作。电压V源极312被施加于源极302，电压V栅极314被施加于栅极304，以及电压V漏极316被施加于漏极306。单独的电压V衬底318也可以被施加于衬底308，但是电压V衬底318可以耦合至电压V源极312、电压V栅极314或电压V漏极316之一。
[0039] 为了控制沟道310中的载荷子，当栅极304积聚电荷时电压V栅极314在沟道310中创建电场。与积聚在栅极304上的相反电荷开始积聚在沟道310中。栅极绝缘部320将栅极304上积聚的电荷与源极302、漏极306和沟道310绝缘。之间具有栅极绝缘部320的栅极304和沟道310创建电容器，并且随着电压V栅极314增大，充当这一电容器的一个板的栅极304上的载荷子开始积聚。栅极304上的电荷的这一积聚将相反的载荷子吸引到沟道310中。最终，沟道310中积聚足够的载荷子而在源极302与漏极306之间提供导电路径。这一条件可以被称为打开FET的沟道。
[0040] 通过改变电压V源极312和电压V漏极316以及它们与电压V栅极314的关系，打开沟道310的施加于栅极304的电压的量可以变化。例如，电压V源极312通常比电压V漏极316具有更高的电势。使电压V源极312与电压V漏极316之间的电压差分更大将改变用来打开沟道310的电压V栅极314的量。进一步地，更大的电压差分将改变将载荷子移动穿过沟道310的电动势的量，而创建通过沟道310的更大电流。
[0041] 栅极绝缘部320材料可以是二氧化硅，或可以是电介质或与二氧化硅具有不同介电常数(k)的其他材料。进一步地，栅极绝缘部320可以是材料的组合或不同的材料层。例如，栅极绝缘部320可以是氧化铝、氧化铪、氮氧化铪、氧化锆、或这些材料的层合板和/或合金。用于栅极绝缘部320的其他材料可以被使用而不偏离本公开的范围。
[0042] 通过改变用于栅极绝缘部320的材料、以及栅极绝缘部320的厚度(例如，栅极304与沟道310之间的距离)，打开沟道310的栅极304上的电荷的量可以变化。还图示了符号322，其示出了MOSFET器件300的端子。对于(使用电子作为沟道310中的载荷子的)N沟道MOSFET，指向远离栅极304端子的箭头被应用于符号322中的衬底308端子。对于(使用空穴作为沟道310中的载荷子的)p型MOSFET，指向朝向栅极304端子的箭头被应用于符号322中的衬底308端子。
[0043] 栅极304还可以由不同的材料制成。在一些设计中，栅极304由多晶硅(也称为聚合硅或聚合物)制成，其是硅的导电形式。尽管在本文中被称为“聚合物”或“聚合硅”，但是如本公开中所描述的，金属、合金、或其他导电材料被考虑作为用于栅极304的适当材料。
[0044] 在一些MOSFET设计中，栅极绝缘部320中可能希望高k值材料，并且在这样的设计中，可以采用其他导电材料。例如，并且不通过限制的方式，“高k金属栅极”设计可以采用金属(诸如铜)用于栅极304端子。尽管被称为“金属”，但是如本公开中所描述的，多晶材料、合金、或其他导电材料被考虑作为用于栅极304的适当材料。
[0045] 为了互连到MOSFET器件300、或互连到裸片106(例如，半导体)中的其他器件，互连迹线或互连层被使用。这些互连迹线可以在一个或多个层(例如，210-214)中，或可以在裸片106的其他层中。
[0046] 图4是图示了根据本公开的一个方面的示例性集成电路(IC)芯片的框图。代表性地，IC芯片400可以被配置作为模拟或射频(RF)IC芯片(例如，收发器)。IC芯片400的设计可能被当前的制造厂默认器件选项所限制。不幸地是，由当前的制造厂默认器件选项规定的减小的供电电压和相对较大的阈值电压(Vth)可能导致例如可用于移动RF芯片的减少的余量(例如，至少几百毫伏下降)。特别地，器件余量中的几百毫伏下降可能有害地影响移动RF芯片的性能。另外，添加的电路功能和设计复杂度(例如，载波聚合支持)、以及其他器件模拟/RF性能考虑(例如，失配、噪声等)可能提出进一步的设计挑战。
[0047] IC芯片400可以包括多个电路块(例如，402、410)，其中的每个电路块可以包括例如如图3中所示出的被配置的一个或多个晶体管(例如，404、412)。IC芯片400可能经受有效性测试以验证IC芯片400满足某些预定的设计规范。归因于模型和仿真工具限制或设计之后的芯片规范中的变化，或在性能不满足芯片规范的情况下，可能希望重新设计芯片。在本公开的一个方面，当IC芯片400未满足预定的和/或修订的设计规范时，IC芯片400的性能增强被执行而不是IC芯片400的重新设计。
[0048] 在本公开的这一方面，IC芯片400的性能增强通过标识IC芯片400的关键电路块402(例如，电压调节器)和非关键电路块410而开始。关键电路块402中的关键性晶体管404然后被标识。关键电路块402中的关键性晶体管404可以是具有余量(和/或其他器件模拟/RF性能)裕度的最高规范的晶体管。这些晶体管在确定余量(和/或其他模拟/RF关键特性)以及整体芯片模拟和RF性能中扮演重要的角色。
[0049] 例如，通过使关键电路块402的晶体管(例如，404)经受调谐过程、或其他类似的程度过程调谐(例如，3σ)，关键电路块402内的关键性晶体管404被标识。例如，3σ角仿真可以用来验证某些IC设计和性能度量(例如，阈值电压、漏极电流、跨导、噪声和其他度量)被满足。在本公开的一个方面，关键性晶体管404增强了电路功能，因为它们包括与典型条件不同的特性(例如，DC(直流))、模拟和RF性能(例如，Vt、漏极电流、Gm(跨导)、失配、噪声等)。
[0050] 在本公开的这一方面，当IC芯片400不满足原始的和/或修订的芯片规范时芯片重新设计被避免。不是重新设计芯片，而是在本公开的这一方面，不满足模拟或RF性能度量或其他设计规范的关键电路块402可以被标识和/或作为目标用于性能调整。在一些方面，关键电路块402可以沿着关键性路径被布置，诸如，沿着IC芯片400外周的路径416或沿着IC芯片400的另一路径。在一些方面，关键性路径可以基于有效性处理或其他度量被确定。
[0051] 在这些关键电路块402内，关键性晶体管404可以被标识。关键性晶体管404可以包括对电路性能示出显性效应或对于例如余量和模拟或RF性能具有高规范的关键晶体管。标记层406可以被应用于关键性晶体管404以指示希望进行性能调整的晶体管。特别地，性能调整可以仅被应用于由标记层406标识的关键性晶体管404，其可以是晶体管的子集而不是IC芯片的所有晶体管，诸如非关键性晶体管412。
[0052] 在一些方面，标记层406可以是图形数据系统(GDS)标记层、晕环注入标记层、和/或轻掺杂漏极(LDD)注入标记层。此后，在半导体工艺期间，特殊注入物可以被应用于所标记的晶体管以减小阈值电压、改进余量、或以其他方式调整晶体管和/或整体芯片性能。在这一配置中，电路块(例如，402)包括具有增强的第一性能特性的至少一个第一晶体管(例如，404)，增强的第一性能特性不同于电路块的至少一个第二晶体管(例如，412)的第二性能特性。增强的第一性能特性和第二性能特性可以包括掺杂分布和/或栅极氧化物厚度。例如，关键性晶体管404的掺杂分布和/或栅极氧化物厚度从非关键性晶体管412的掺杂分布和/或栅极氧化物厚度被改变。
[0053] 在一些方面，通过创建注入掩膜以分离标记层406内部的关键性晶体管404与标记层406外部的非关键性晶体管412，可以增强性能特性。也就是说，标记层406内部的晶体管仅包括关键性晶体管404，并且标记层406外部的晶体管仅包括非关键性晶体管412。不同的掺杂分布可以基于晶体管是在标记层406内部还是外部而被应用于晶体管。不同的掺杂分布可以包括轻掺杂漏极(LDD)注入、晕环注入、或阱注入。例如，在标记层406内部的晶体管上可以使用比标记层406外部的晶体管低的注入剂量。这一方法可以被用于n沟道器件和p沟道器件两者。如此，所选择的n沟道晶体管和p沟道晶体管可以被调整以具有较低的阈值电压Vth从而余量和对应的电路性能可以被改进。以这种方式，性能调整可以选择性地仅应用于关键性晶体管404而不调整非关键性晶体管412。
[0054] 在一些方面，通过将图形数据系统(GDS)标记层应用于关键性晶体管404以生成用于关键性晶体管404的较薄栅极氧化层的掩膜可以调整性能。如此，用于关键性晶体管404的栅极氧化物厚度可以不同于非关键性晶体管412的栅极氧化物厚度。然后在标记层内部的晶体管上使用注入物以使得阈值电压(Vth)是(例如，根据设计规范)被调整至期望水平的性能。这一方法可以被用于n沟道器件和p沟道器件两者，以使得所选择的n沟道器件和p沟道器件(即，晶体管)可以被调整以具有较低阈值电压Vth。作为结果，余量和电路性能可以被改进。因此，减小栅极氧化物厚度的性能调整可以选择性地仅应用于关键性晶体管404而不调整非关键性晶体管412。
[0055] 图5是图示了根据本公开的一个方面的用于集成电路(IC)芯片的性能增强的方法500的流程图。在框502处，IC芯片的电路块根据预定的性能准则被选择。IC芯片可以包括例如模拟IC或射频(RF)IC。在一些方面，选择电路块可以包括标识关键性路径内的电路块。关键性路径可以是沿着IC外周的路径或IC的任何其他路径。进一步地，关键性路径可以基于仿真被确定。在框504处，所选择的电路块内的第一晶体管被标记。在框506处，第一晶体管的性能被调整。电路块的未被选择的其他晶体管不被调整。
[0056]
[0057]
[0058] 表1——性能比较
[0059] 表1图示了电路性能比较。在这一示例中，描述了二十八(28)纳米工艺节点内的余量性能比较。在一些方面，在方法A之下调整一个或多个第一晶体管的性能可以包括利用第一掺杂注入分布对第一晶体管进行掺杂，第一掺杂注入分布不同于电路块内的至少一个第二晶体管的第二掺杂注入分布。例如，可以在标记层内部的晶体管上使用比标记层外部的晶体管低的注入剂量。这一方法可以被用于n沟道器件和p沟道器件两者。如此，所选择的n沟道器件和p沟道器件(即，晶体管)可以被调整以具有较低的阈值电压Vth从而余量和对应的电路性能可以被改进。
[0060] 如表1中所示出的，方法A产生一百五十(150)毫伏更低的阈值电压Vt_gm，由此提供一百五十(150)毫伏余量增加。在一些方面，在方法B之下调整一个或多个第一晶体管的性能还可以包括减小电路块内的至少一个第一晶体管的栅极氧化物厚度以使得阈值电压(Vth)可以(例如，根据设计规范)被调整至期望水平。如表1中所示出的，方法B在选项1之下产生与方法A类似的阈值电压Vt_gm改进和余量改进，但是泄漏电流在选项1之下被减小。
[0061] 如表1中进一步说明的，在选项2之下，供电电压根据栅极氧化物厚度减小而被减小(例如，0.95V)。因此，方法B在选项2之下产生减小的阈值电压Vt_gm(例如，250mV)以及与方法A类似的余量改进。然而，减小的供电电压(Vdd)向选项2提供了较少的功耗。在选项3之下，通过使用不同的掺杂分布和栅极氧化物厚度减小两者来执行方法A和方法B选项1两者。如表1中所示出的，方法B在选项2之下产生对方法A和在选项1和选项2之下的方法B两者的余量改进。
[0062] 如所指出的，当前的制造厂默认器件选项规定了减小的供电电压和相对较高的阈值电压(Vth)。作为结果，使用当前的制造厂默认器件选项制造的移动RF芯片经受可用余量中的减小(例如，至少几百毫伏下降)。不幸地是，器件余量中的几百毫伏下降可能有害地影响移动RF芯片的性能。
[0063] 此外，增加的电路功能和设计复杂度以及其他器件模拟/RF性能考虑(例如，失配、噪声等)可能提出进一步的设计挑战。归因于模型和仿真工具限制或设计之后的芯片规范中的变化，或在性能不满足芯片规范的情况下，可能希望重新设计芯片。
[0064] 在一些方面，当芯片的性能不满足原始的和/或修订的芯片规范时，芯片重新设计被避免。不是重新设计芯片，而是在本公开的这一方面不满足模拟或RF性能度量或其他设计规范的某些关键性电路块可以被标识和/或作为目标用于性能调整。在一些方面，关键性电路块可以沿着关键性路径(例如，沿着IC芯片的外周或沿着IC芯片的另一路径)被布置。在一些方面，关键性路径可以基于有效性处理或其他度量被确定。
[0065] 在这些关键性电路块内，一个或多个晶体管可以被标识。这些晶体管可以包括对电路性能示出显性效应或在例如余量和模拟或RF性能上具有高规范的关键晶体管。注入标记层可以被应用于所标识的晶体管以指示希望进行性能调整的晶体管。特别地，性能调整可以被应用于晶体管的子集而不是IC芯片的所有晶体管(包括较不关键性晶体管)。也就是说，仅提升所选择的电路块的所选择的组件(包括关键晶体管)的性能改进了IC芯片的整体性能。
[0066] 根据本公开的一个方面，描述了半导体芯片。在一种配置中，半导体芯片包括电路块，该电路块包括具有增强的第一性能特性的第一晶体管，增强的第一性能特性不同于电路块的第二晶体管的第二性能特性。半导体芯片包括用于分离第一晶体管与第二晶体管的部件。分离部件可以是标记层406。在另一方面，前面提到的部件可以是被配置为执行通过前面提到的部件所记载的功能的任何模块或任何装置或材料。
[0067] 图6是示出了本公开的一个方面可以在其中有利地被采用的示例性无线通信系统600的框图。为了说明的目的，图6示出了三个远程单元620、630和650以及两个基站640。将认识到，无线通信系统可以具有许多更多的远程单元和基站。远程单元620、630和650包括IC器件625A、625C和625B，它们可以包括所公开的半导体芯片和集成电路器件。将认识到，其他器件也可以包括半导体芯片和集成电路器件，诸如基站、交换设备和网络装备。图6示出了从基站640至远程单元620、630和650的前向链路信号680以及从远程单元620、630和
650至基站640的反向链路信号690。
650至基站640的反向链路信号690。
[0068] 在图6中，远程单元620被示出为移动电话，远程单元630被示出为便携式计算机，并且远程单元650被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元620、630和650可以是移动电话、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、允许GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、或者存储或取回数据或计算机指令的其他设备、或者它们的组合。尽管图6图示了根据本公开的各方面的远程单元，但是本公开不限于这些示例性的所图示的单元。本公开的各方面可以在许多设备中适当地被采用，它们包括所公开的半导体芯片和集成电路器件。
[0069] 图7是图示了被用于半导体组件(诸如上面公开的IC器件)的电路、布局和逻辑设计的设计工作站的框图。设计工作站700包括硬盘702，其包含操作系统软件、支持文件、以及设计软件，诸如Cadence或OrCAD。设计工作站700还包括显示器704以促进电路706或半导体组件708(诸如半导体器件)的设计。存储介质710被提供用于有形地存储电路706或半导体组件708的设计。电路706或半导体组件708的设计可以按诸如GDSII或GERBER的文件格式被存储在存储介质710上。存储介质710可以是CD-ROM、DVD、硬盘、闪存存储器、或其他适当的设备。此外，设计工作站700包括驱动装置712，用于从存储介质710接受输入或向其写入输出。
[0070] 存储介质710上记录的数据可以指定逻辑电路配置、用于光刻掩膜的图案数据、或用于串行写工具(诸如电子束蚀刻)的掩膜图案数据。数据可以进一步包括逻辑验证数据，诸如时序图或与逻辑仿真相关联的网络电路。在存储介质710上提供数据通过减少用于设计半导体晶片的工艺的数目而促进电路706或半导体组件708的设计。
[0071] 对于固件和/或软件实施方式，方法可以利用执行本文描述的功能的模块(例如，过程、功能等)来实施。有形地体现指令的机器可读介质可以在实施本文描述的方法时被使用。例如，软件代码可以被存储在存储器中并且由处理器单元执行。存储器可以被实施在处理器单元内或在处理器单元外。如本文所使用的，术语“存储器”是指长期、短期、易失性、非易失性、或其他类型的存储器，并且不限于存储器的特定类型或存储器的数目、或存储器被存储在其上的介质的类型。
[0072] 如果被实施在固件和/或软件中，则功能可以被存储为计算机可读介质上的一个或多个指令或代码。示例包括利用数据结构编码的计算机可读介质或利用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能够由计算机访问的可用介质。通过示例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或如下的其他介质，其可以用来以指令或数据结构的形式存储期望的程序代码并且其可以由计算机访问；如本文所使用的盘和碟包括致密碟(CD)、激光碟、光碟、数字多功能碟(DVD)和蓝光碟，其中盘通常磁性地再先数据，而碟利用激光光学地再现数据。上面的组合也应当包括在计算机可读介质的范围内。
[0073] 除了存储在计算机可读介质上以外，指令和/或数据还可以被提供作为通信装置中包括的传输介质上的信号。例如，通信装置可以包括收发器，其具有指示指令和数据的信号。指令和数据被配置为使得一个或多个处理器实施权利要求中概述的功能。
[0074] 尽管已经详细描述了本公开及其优点，但是应当理解可以进行各种改变、替换和变更而不偏离由所附权利要求限定的本公开的技术。例如，关系术语(诸如“上面”和“下面”)关于衬底或电子器件被使用。当然，如果衬底或电子器件被倒置，则上面变为下面并且反之亦然。另外，如果侧面地被取向，则上面和下面可以是指衬底或电子器件的侧面。此外，本申请的范围不意图限制于说明书和附录A中描述的工艺、机器、制造、物质成分、部件、方法和步骤的特定配置。如本领域的技术人员从本公开将容易明白的，可以根据本公开来利用目前已有或稍后开发的执行与本文描述的对应配置基本相同的功能或实现基本相同结果的工艺、机器、制造、物质成分、部件、方法或步骤。因此，所附权利要求意图为在它们的范围内包括这样的工艺、机器、制造、物质成分、部件、方法或步骤。
[0075] 技术人员将进一步明白，关于本文的公开所描述的各种说明性的逻辑块、模块、电路和算法步骤可以被实施为电子硬件、计算机软件、或两者的组合。为了清楚地说明硬件和软件的这种可互换性，各种说明性的组件、块、模块、电路和步骤已经在上面和附录A中一般地按照它们的功能被描述。这样的功能是被实施为硬件还是软件取决于特定应用和施加于整体系统上的设计约束。技术人员可以针对每个特定应用以变化的方式实施所描述的功能，但是这样的实施决定不应当被解释为引起从本公开的范围的偏离。
[0076] 关于本文的公开所描述的各种说明性的逻辑块、模块和电路可以利用被设计为执行本文描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、或它们的任何组合来实施或执行。通用处理器可以是微处理器，但是在替换方式中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实施为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理结合DSP核心、或任何其他这样的配置。
[0077] 关于本公开所描述的方法或算法的步骤可以直接具体化在硬件中、由处理器执行的软件模块中、或两者的组合中。软件模块可以存在于RAM、闪存存储器、ROM、EPROM、EEPROM、寄存器、硬盘、可移除盘、CD-ROM、或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合至处理器以使得处理器可以从存储介质读取信息并且向其写入信息。在替换方式中，存储介质可以与处理器形成整体。处理器和存储介质可以存在于ASIC中。ASIC可以存在于用户终端中。在替换方式中，处理器和存储介质可以作为分立组件存在于用户终端中。
[0078] 在一个或多个示例性设计中，所描述的功能可以被实施在硬件、软件、固件、或它们的任何组合中。如果实施在软件中，则功能可以作为计算机可读介质上的一个或多个指令或代码被存储或传输。计算机可读介质包括计算机存储介质和通信介质两者，通信介质包括促进计算机程序从一个地点向另一地点的传送的任何介质。存储介质可以是能够由通用或专用计算机访问的任何可用介质。通过示例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或如下的任何其他介质，其可以用来携带或存储指令或数据结构形式的所指定的程序代码手段并且其可以由通用或专用计算机、或通用或专用处理器访问。此外，任何连接恰当地被称为计算机可读介质。例如，如果软件使用同轴电缆、光纤电缆、双绞线、数字订户线路(DSL)、或无线技术(诸如红外、无线电和微波)从网站、服务器、或其他远程源被传输，则同轴电缆、光纤电缆、双绞线、DSL、或无线技术(诸如红外、无线电和微波)被包括在介质的定义中。如本文所使用的盘和碟包括致密碟(CD)、激光碟、光碟、数字多功能碟(DVD)和蓝光碟，其中盘通常磁性地再现数据，而碟利用激光光学地再现数据。上面的组合也应当包括在计算机可读介质的范围内。
[0079] 之前的描述被提供以使本领域的任何技术人员能够实践本文描述的各种方面。对这些方面的各种修改对本领域的技术人员将容易明显，并且本文定义的一般原理可以应用于其他方面。因此，权利要求不意图限于本文示出的方面，而是符合与权利要求的语言相一致的完整范围，其中对单数的元件的参考不意图表示“一个且仅一个”除非具体地如此陈述，而是“一个或多个”。除非具体地另有陈述，否则术语“一些”是指一个或多个。参考项目列表中的“至少一个”的词组是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”意图覆盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本领域的技术人员已知或稍后知晓的贯穿本公开所描述的各种方面的元件的所有结构性和功能性等价物通过引用明确并入本文并且意图由权利要求所涵盖。此外，本文公开的事物不意图贡献给公众而不管这样的公开是否在权利要求中明确记载。权利要求元素不在35U.S.C§112、第六段的规定之下被解释，除非该元素明确使用词组“用于……的部件”记载，或者在方法权利要求的情况中，该元素使用词组“用于……的步骤”记载。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
修改热门专利
QQ群二维码
意见反馈
意见反馈