用于锗硅填充材料的成形腔专利检索-实施例专利权专利检索查询-专利查询网

用于锗 硅填充材料的成形腔

阅读：488发布：2020-07-13

专利汇可以提供用于锗硅填充材料的成形腔专利检索，专利查询，专利分析的服务。并且本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种半导体器件，该半导体器件包括钻石形腔，该钻石形腔填充有硅和锗材料。还提供了其他实施例。，下面是用于锗硅填充材料的成形腔专利的具体信息内容。

权利要求

1.一种半导体器件，包括：
衬底，包括硅材料；
腔区域，位于所述衬底内，所述腔区域以基本上呈钻石形为特征，所述腔区域包括以相对于垂直方向呈大约54.74度角为特征的第一侧壁；以及
填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。
2.如权利要求1所述的器件，其特征在于，所述填充材料以渐变的浓度梯度为特征。
3.如权利要求1所述的器件，其特征在于，所述器件还包括栅极，所述半导体器件是CMOS器件。
4.如权利要求1所述的器件，其特征在于，所述器件还包括与填充的所述腔区域至少部分地重叠的漏极区域。
5.如权利要求1所述的器件，其特征在于，所述器件还包括与填充的所述腔区域至少部分地重叠的源极区域。
6.一种用于制造半导体器件的方法，所述方法包括：
提供衬底，所述衬底基本上包括硅材料；
限定第一开口；
使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；
使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；以及
用硅和锗材料填充所述第二开口。
7.如权利要求6所述的方法，其特征在于，所述第二刻蚀工艺包括化学刻蚀材料。
8.如权利要求6所述的方法，其特征在于，所述第二刻蚀剂包括TEMA和/或NH4OH材料。
9.如权利要求6所述的方法，其特征在于，所述方法进一步包括形成多个侧墙，用于限定所述第一开口。
10.如权利要求6所述的方法，其特征在于，所述方法进一步包括在所述第二开口附近形成一个或多个栅极区域。
11.如权利要求6所述的方法，其特征在于，所述方法还包括形成多晶硅侧墙结构。
12.如权利要求6所述的方法，其特征在于，所述第一刻蚀工艺以基本上垂直的刻蚀方向为特征。
13.如权利要求6所述的方法，其特征在于，所述第二刻蚀工艺以第一刻蚀速率去除所述第一开口的垂直的所述侧壁以及以第二刻蚀速率去除所述底部表面，所述第二速率至少是所述第一速率的两倍。
14.如权利要求6所述的方法，其特征在于，所述第二刻蚀工艺以至少240秒的刻蚀时间为特征。
15.如权利要求6所述的方法，其特征在于，所述硅和锗材料以非统一的速率被淀积。
16.一种用于制造半导体器件的方法，所述方法包括：
提供衬底，所述衬底基本上包括硅材料；
形成覆盖所述衬底的多个侧墙，所述多个侧墙包括第一侧墙和第二侧墙；
通过在所述第一侧墙和所述第二侧墙之间执行刻蚀，形成第一开口；
使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；
使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；
去除所述多个侧墙；以及
用硅和锗材料填充成形腔。
17.如权利要求16所述的方法，其特征在于，所述方法进一步包括在所述成形腔附近形成栅极区域和源极区域。

说明书全文

用于锗硅填充材料的成形腔

技术领域

[0001] 本发明涉及半导体工艺与器件。

背景技术

[0002] 自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。而且，迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。

[0003] 半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。TM
华力微电子有限公司是致力于半导体器件和工艺研发的领先的半导体制造公司之一。半导体技术的近期发展之一已经是硅锗(SiGe)在半导体制造中的利用。例如，SiGe可被用于制造具有可调带隙的互补金属-氧化物-半导体(CMOS)。尽管存在关于基于SiGe的工艺的常规技术，很遗憾这些技术出于以下提出的原因都是不足的。因此，需要改善的方法和系统。

发明内容

[0004] 根据一实施例，本发明提供了一种半导体器件，包括：

[0005] 衬底，包括硅材料；

[0006] 腔区域，位于所述衬底内，所述腔区域以基本上呈钻石形为特征，所述腔区域包括以相对于垂直方向呈大约54.74度角为特征的第一侧壁；以及

[0007] 填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。

[0008] 根据另一实施例，本发明提供了一种用于制造半导体器件的方法，所述方法包括：

[0009] 提供衬底，所述衬底基本上包括硅材料；

[0010] 限定第一开口；

[0011] 使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；

[0012] 使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；以及

[0013] 用硅和锗材料填充所述第二开口。

[0014] 根据又一实施例，本发明提供了一种用于制造半导体器件的方法，所述方法包括：

[0015] 提供衬底，所述衬底基本上包括硅材料；

[0016] 形成覆盖所述衬底的多个侧墙，所述多个侧墙包括第一侧墙和第二侧墙；

[0017] 通过在所述第一侧墙和所述第二侧墙之间执行刻蚀，形成第一开口；

[0018] 使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；

[0019] 使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；

[0020] 去除所述多个侧墙；以及

[0021] 用硅和锗材料填充成形腔。附图说明

[0022] 图1是图解SiGe材料的常规U形腔的简化示图。

[0023] 图2是根据本发明的实施例图解腔结构的简化示图。

[0024] 图3是根据本发明的实施例图解填充了SiGe材料的腔结构的简化示图。

[0025] 图4A-D是根据本发明的实施例图解用于制造腔结构的工艺的简化示图。

具体实施方式

[0026] 本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种半导体器件，该半导体器件包括钻石形腔，该形状的腔填充有硅和锗材料。还提供了其他实施例。

[0027] 给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

[0028] 在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

[0029] 请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。

[0030] 而且，权利要求中未明确表示用于执行特定功能的装置摂、或用于执行特定功能的步骤摂的任意组件皆不应被理解为如35USC第112章节第6段中所规定的装置摂或步骤摂条款。特别地，在此处的权利要求中使用“….的步骤”或“….的动作”并不表示涉及35USC§112第6段的规定。

[0031] 注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。

[0032] 如上所提及的，随着半导体工艺成比例地缩小，存在许多挑战。缩减IC规模提供许多优点，包括功耗降低和计算速度提升，因为电子从一个到另一个IC组件移动更短的距离。例如，对于CMOS器件，随着各种关键尺寸(例如，栅极氧化物的大小)的大小的减小，载流子迁移率迅速下降，这不利地影响到器件性能。当用在各种应用中时，SiGe技术可通过改善载流子迁移率来改善器件性能。

[0033] 对于某些类型的器件及其制造工艺，SiGe技术能明显改善器件性能。例如，IntelTM研发了当使用90nm工艺时使用SiGe，以改善逻辑单元的性能。随着制造工艺移到45nm、32nm和22nm，锗含量的量提升。在早期SiGe器件中，锗占到器件的不到15％。随着器件大小的减小，锗的量提升到40％甚至更高。例如，在CMOS器件中，SiGe材料嵌入在源极区域和漏极区域中。以往，为了提升SiGe材料的嵌入量，已经提出了U形和∑形腔(或者有时被称为凹槽)以用于嵌入SiGe材料。

[0034] 作为示例，SiGe技术是指利用SiGe材料来改善器件性能的半导体器件和工艺。例如，SiGe可被用在异质结双极晶体管(HBT)中，HBT提供了相比于用于实现通信电路的常规硅双极和硅CMOS的优势。在其他特征中，SiGe材料在这些器件中的使用改善了器件性能。然而，SiGe器件和工艺具有其挑战。特别地，在Si上生长晶格匹配的SiGe 合金存在困难。在Si-STI界面上均匀生长SiGe是所期望的，因为其提升了CMOS器件的性能。例如，用于制造CMOS和其他类型器件的SiGe工艺可包括逻辑门图案化的各种滞留，诸如45/40nm、32/28nm以及<22nm，并且维持逻辑门图案和几何形态非常重要。

[0035] 图1是图解SiGe材料的常规U形腔的简化示图。半导体衬底100包括用于容纳填充材料105的U形腔。例如，衬底100包括基本上单种硅材料。填充材料105包括硅锗材料。如上文解释的，将锗材料添加到硅材料，改善了载流子迁移率和其他电气性能特性。例如，填充材料105稍后被用于形成CMOS器件。半导体衬底100另外包括栅极材料101和
102。例如，栅极材料包括金属栅极材料和/或多晶硅栅极材料。栅极材料101和102分别通过侧墙103和104来保护。

[0036] 如上文所解释的，SiGe填充材料的重要方面是其大小或体积。较大的填充材料通常换得较佳的性能，并且应领会本发明的实施例增大了衬底的腔大小，由此显著增大了SiGe填充材料的体积。

[0037] 图2是根据本发明的实施例图解腔结构的简化示图。此示图仅仅是示例，不应该不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。半导体器件200包括衬底201。例如，衬底201基本上由硅材料构成。例如，衬底是硅晶圆的一部分。半导体器件200还包括嵌入式区域202和203。在某些实现中，区域202和203包括多晶硅材料。例如，区域202和203稍后被处理以形成栅极区域。在一些实现中，区域
202和203包括用于形成栅极区域的金属材料。区域202和203通过侧墙207和208受到保护。根据各种实施例，侧墙207和208包括氮化硅材料。特别地，侧墙207和208确保用于嵌入SiGe填充材料204的腔204的开口大小。例如，在一些实现中，开口大小可高达约
100nm或更大。取决于器件尺寸，其他开口大小也是可能的。例如，在20/22nm(或更小的)工艺中，开口大小可能更小。确保腔的开口大小的益处之一是使得用填充材料填充腔成为容易并且是一致的过程。在没有侧墙的情况下，腔的开口可能变形为其他形状(例如，由于刻蚀的原因成为圆角或边)。

[0038] 如在图1中所图解的，在各种常规技术中，用于嵌入SiGe材料的腔是U形的。应该认识到，腔204的形状基本上为“钻石”形状。例如，腔204以大约54.74度角为特征。例如，该角度是相对于垂直方向而言的。

[0039] 应该认识到，SiGe材料可以各种方式淀积到腔204中，并由此可具有不同的组成。例如，SiGe材料可包括10％到50％的锗含量。另外，锗材料的浓度在腔区域内变化。

[0040] 相比于∑形腔，腔204的形状提供约10％或者更多的体积提升。腔204稍后用SiGe材料填充。相比于具有∑形腔的器件，具有填充到腔204中的SiGe材料的PMOS器件可提供3％及甚至更大的PMOS性能改善。相比于常规腔形状，除了性能改善之外，根据本发明的实施例的腔形状还可提供更好的产量。通过相对较大的开口大小，可有效地控制填充到腔中的SiGe材料的量。根据本发明的实施例的图2中所图解的腔形状还有其他益处。

[0041] 图3是根据本发明的实施例图解填充了SiGe材料的腔结构的简化示图。此示图仅仅是示例，不应该不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案以及变型。如图3所示，半导体300包括被填充到成形腔中的填充材料320。填充材料320包括硅锗(SiGe)材料。如上文所解释的，嵌入在衬底301中的SiGe材料可改善各种电气特性，诸如载流子迁移率。如在图1中所图解的，在各种常规技术中，用于嵌入SiGe材料的腔是U形的。应该认识到，腔309的形状基本上是“钻石”形状，该形状有效地增大了腔309的体积以及稍后将被填充到腔309中的SiGe材料的量。更特别地，相比于图1中的U形腔，凸腔309从U形腔的侧壁和底部表面开始延伸，并因此提供了用于填充材料的更大的体积。

[0042] 图4A-D是根据本发明的实施例图解用于制造腔结构的工艺的简化示图。这些示图仅提供示例，不应不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。例如，可增加、去除、替换、重复、修改、重新安排、和/或重叠图4A-D中图解的各种步骤，并且不应不当地限制权利要求的范围。

[0043] 如图4A所示，提供硅衬底401用于形成所要形成的半导体器件400。例如，硅衬底400是半导体晶圆的一部分，在该半导体晶圆上制造了很多具有和衬底401的结构(例如，腔)类似的结构的衬底。在各种实施例中，硅衬底400经历表面处理，诸如抛光、清洁和/或其他处理。

[0044] 然后在衬底401上形成开口402，如图4B所示。在各种实施例中，开口402由刻蚀工艺形成。例如，侧墙(图4B中未示出)形成在开口402的周围以定义该开口，然后执行刻蚀步骤。侧墙能够使用硅和氮材料(例如SiN)来形成。侧墙的化学成分特别地被选择为不同于衬底401，这使得在形成开口402的刻蚀工艺过程中，衬底材料被去除时，侧墙材料保持完好。

[0045] 在各种实施例中，这些侧墙的大小和距离是根据要形成的器件和腔而预先确定的。例如，侧墙由约10nm到20nm的宽度所表征，这定义了所要形成的两个沟槽之间的距离。在一个实施例中，侧墙之间的距离为约40nm到50nm，其定义了沟槽的宽度。

[0046] 开口402基本上呈U形，其能够被用作填充SiGe材料的腔。如上所解释地，U形开口常常不能为SiGe材料提供足够的体积量。因此，应该认识到，根据本发明的实施例，可执行额外的刻蚀工艺来增加开口的体积。

[0047] 如图4C所示，钻石形的开口403形成于衬底401内。例如，执行化学刻蚀工艺。在化学刻蚀工艺期间，衬底401的硅材料从开口402的侧壁和底部被去除。根据所使用的特定工艺，可以使用各种类型的刻蚀剂以形成开口402。在一个特定的实现中，使用四甲基氢氧化铵(“TMAH”)材料作为刻蚀剂来从衬底401上去除硅材料并形成开口403。应该认识到，其他类型的材料也可以被使用，例如NH4OH。例如，在开口402内部沉淀化学刻蚀剂超过270秒，以此形成钻石形的开口403。根据所希望的开口尺寸和所使用的化学刻蚀剂，化学刻蚀工艺可能要持续超过500秒。化学刻蚀剂在垂直方向上和水平方向上均进行了刻蚀。
化学刻蚀剂在垂直方向上向下刻蚀，以从开口402的底部去除硅材料。化学刻蚀剂在水平方向上和侧面方向上刻蚀，以从开口402的侧壁去除硅材料。由于重力向下作用，在垂直方向上的刻蚀速率大于在水平方向上的刻蚀速率。例如，在垂直方向上的刻蚀速率可能要比水平方向上的刻蚀速率大五倍。

[0048] 在化学刻蚀工艺期间，由于硅材料和化学刻蚀剂之间的化学反应，硅衬底材料被去除了。结果，与方向性的刻蚀工艺相比，这是在不同方向上对硅材料的去除，所形成的开口403的形状与如上所描述的约54.74度的晶格角度相关。

[0049] 钻石形的开口403形成之后，SiGe填充材料404淀积进入开口403中，如图4D所示。例如，SiGe填充材料404能够由化学气相淀积工艺来形成。在不同的实施例中，在该钻石形的腔403形成之后，SiGe材料404被填充进入该成形腔中。取决于实现和具体需求，SiGe材料404可具有非均匀轮廓。例如，锗材料的浓度在腔区域内变化，这可以是由锗和硅材料的逐渐淀积产生的结果。在某些实现中，化学气相淀积工艺被用于将SiGe材料淀积到成形腔中。半导体器件400另外可包括附加结构。例如，诸如侧墙和多晶硅嵌入物之类的附加结构可以形成在衬底401上。根据各种实施例，填充有SiGe材料430的区域可被用于形成CMOS器件的源极区域或漏极区域。

[0050] 应该认识到，钻石形的腔结构有效地增大了腔大小，并且由此增大了可被填充到腔内的SiGe材料的量。例如，与∑形腔相比，通过刻蚀工艺所创建的腔的钻石形状提供约20％到30％的体积提升。相比于具有∑形腔的器件，具有填充到该钻石形腔中的SiGe材料的PMOS器件可提供3％及甚至更大的PMOS性能的改善。

[0051] 根据一实施例，本发明提供了一种半导体器件。该器件包括衬底，该衬底包括硅材料。该器件还包括位于衬底内的腔区域。该腔区域以基本上是钻石形状为特征。该腔区域包括以相对于垂直方向呈大约54.74度的角度为特征的第一侧壁。该器件还包括至少部分地位于该腔区域内的填充材料，该填充材料包括硅和锗材料。

[0052] 根据另一实施例，本发明提供了一种用于制造半导体器件的方法。该方法包括提供衬底，该衬底基本上包括硅材料。该方法还包括限定第一开口。该方法进一步包括使用第一刻蚀剂执行第一刻蚀工艺，来形成第一开口。该第一开口包括基本上垂直的侧壁和基本上平坦的底部表面。该方法还包括使用第二刻蚀剂执行第二刻蚀工艺，来形成第二开口。该第二开口包括成角度的侧壁和凸起的底部区域。该方法进一步包括用硅和锗材料填充该第二开口。

[0053] 根据又一实施例，本发明提供了一种用于制造半导体器件的方法。该方法包括提供衬底。该衬底基本上包括硅材料。该方法还包括形成覆盖衬底的多个侧墙。这多个侧墙包括第一侧墙和第二侧墙。该方法还包括通过在第一侧墙和第二侧墙之间执行刻蚀，形成第一开口。另外，该方法包括使用第一刻蚀剂执行第一刻蚀工艺，来形成第一开口。该第一开口包括基本上垂直的侧壁和基本上平坦的底部表面。该方法还包括使用第二刻蚀剂执行第二刻蚀工艺，来形成第二开口。该第二开口包括成角度的侧壁和凸起的底部区域。该方法还包括去除这多个侧墙。该方法另外包括用硅和锗材料填充该成形腔。

[0054] 应该认识到，填充有SiGe材料的该钻石形的腔能够原位地(in-situ)形成，这意味着相比于U形的腔，实现它仅仅是轻微地更昂贵一些，但却提供了在器件性能上有意义的和重要的提升。

[0055] 尽管上文是对特定实施例的全面描述，但是也可使用各种变型、替换构造和等效方案。因此，上述描述和说明不应当被解释为限制由所附权利要求限定的本发明的范围。

标题	发布/更新时间	阅读量
电压模式和电流模式设备枚举	2020-05-12	633
高速接收器电路和方法	2020-05-13	61
用于皮肤处理的方法、系统和设备	2020-05-13	723
阶层式滤波器	2020-05-12	721
调节尿酸含量的化合物、组合物及其使用方法在一些实施例	2020-05-11	1004
有多谐振电路的电源模块与各种实施例	2020-05-11	1065
一种信息安全评估的实施用例的生成方法	2020-05-11	446
鉴定具有独特特征的钞票的方法及其所用系统(实施例)	2020-05-11	122
利用外壳面积和自由体积或螺杆内径和外径的特定比例来实施连续混合和加工过程的方法	2020-05-12	638
流体喷射设备	2020-05-13	836

用于锗硅填充材料的成形腔

用于锗硅填充材料的成形腔

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：