技术领域
[0001] 本
发明涉及一种半导体器件的制造方法，适合应用于例如一种具有在半导体衬底形成沟槽的工序的半导体器件的制造方法。
背景技术
[0002] 作为功率MOS(Metal Oxide Semiconductor：金属
氧化物半导体)半导体器件之一，有在沟槽内形成有栅极
电极的
沟槽栅极型的半导体器件。在这种半导体器件中，在半导体衬底形成有规定深度的沟槽，在该沟槽内隔着栅极绝缘膜形成有栅极电极。此外，作为公开了沟槽栅极型的半导体器件的
专利文献的一例，有专利文献1(JP特开2013-12530号
公报)。
[0003] 另外，在专利文献2(JP特开2007-214299号公报)以及专利文献3(JP特开2001-237218号公报)中，公开了一种通过蚀刻多晶
硅膜来形成栅极电极的方法。该方法提出了在蚀刻
多晶硅膜时，使用含有氯气(Cl2)、溴化氢气体(HBr)以及氟系气体(CF4、CHF3)在内的混合气体的方法。另外，在专利文献2中，提出了将溴化氢气体与氯气的流量比(HBr/Cl2)设定为1.2以上、且将氟系气体与溴化氢气体的流量比(氟系气体/HBr)设定为1.0以上的方法。
[0004] 以往，在半导体衬底形成规定深度的沟槽时，广泛进行使用了卤素气体的
等离子体蚀刻处理。尤其是，作为蚀刻气体而使用氯气(Cl2)与溴化氢(HBr)的混合气体。
[0005] 但是，当用如这样的混合气体来对半导体衬底(硅衬底)进行
等离子体蚀刻处理时，作为反应生成物而生成硅的氯化物以及硅的溴化物。由于硅的氯化物以及硅的溴化物的
凝固点比较高，所以会残留在干法蚀刻装置，并作为异物而容易附着并堆积于腔室的内壁面。
发明内容
[0006] 本发明提供一种能够减少堆积在干法蚀刻装置内的反应生成物的量的半导体器件的制造方法。
[0007] 一实施方式的半导体器件的制造方法具有以下的工序。在半导体衬底的表面形成掩膜材料。将形成有掩膜材料的半导体衬底搬入干法蚀刻装置内。在干法蚀刻装置内，以掩膜材料作为蚀刻掩膜来进行第一蚀刻处理，由此在露出的半导体衬底上形成沟槽。在形成沟槽的工序中，用含有氟
原子的氟系气体、溴化氢气体(HBr)以及氯气(Cl2)的混合气体作为第一蚀刻气体。将溴化氢气体(HBr)以及氯气(Cl2)的总流量设为流量TF。将氟系气体的流量除以氟系气体的1分子中结合的氟原子的数量得到的流量设为流量NF。以流量NF除以流量TF得到的值作为流量比。第一蚀刻处理包括在流量比大于0且小于0.04的条件下进行的主蚀刻处理。
[0008] 根据一实施方式的半导体器件，则能够减少堆积在干法蚀刻装置内的反应生成物的量。
[0009] 本发明的其他课题和新颖特征根据本
说明书的描述以及
附图而变明朗。
附图说明
[0010] 图1是根据实施方式的半导体器件的制造方法来制造出的半导体器件的剖视图。
[0011] 图2是示出在同实施方式中，半导体器件的制造方法的一个工序的剖视图。
[0012] 图3是示出在同实施方式中，在干法蚀刻中使用的蚀刻装置的剖视图。
[0013] 图4是示出在同实施方式中，半导体衬底被搬入至蚀刻装置内的状态的剖视图。
[0014] 图5是示出在同实施方式中，由蚀刻装置进行蚀刻处理的工序的剖视图。
[0015] 图6是示出在同实施方式中，在图5所示的工序之后由蚀刻装置进行的蚀刻处理的工序的剖视图。
[0016] 图7是示出在同实施方式中，在图6所示的工序之后进行的工序的剖视图。
[0017] 图8是示出在同实施方式中，在图7所示的工序之后进行的工序的剖视图。
[0018] 图9是示出在同实施方式中，在图8所示的工序之后进行的工序的剖视图。
[0019] 图10是示出在同实施方式中，在图9所示的工序之后进行的工序的剖视图。
[0020] 图11是示出在同实施方式中，在图10所示的工序之后进行的工序的剖视图。
[0021] 图12是示出比较例的半导体器件的制造方法中的蚀刻装置内的状态的剖视图。
[0022] 图13是示出在同实施方式中，氟系气体与除氟系气体以外的蚀刻气体的流量比和附着于腔室内的反应生成物的清洁时间的关系的图表。
[0023] 图14是示出在同实施方式中，氟系气体与除氟系气体以外的蚀刻气体的流量比和沟槽
侧壁的侧蚀量的关系的图表。
具体实施方式
[0024] 首先，针对具有沟槽栅极型的N
沟道型MOSFET的半导体器件的一例进行说明。
[0025] 如图1所示，在半导体器件SED中，在从半导体衬底SUB的表面到规定深度的范围内形成有N+型源极区域NDR。在从该N+型源极区域NDR的底部到规定深度的范围内形成有P-基底区域PBR。半导体衬底SUB中的N型区域NR位于从P-基底区域PBR的底部到半导体衬底SUB的另一表面的范围内。在从半导体衬底SUB的表面到N型区域NR的沟槽TRC内隔着栅极氧化膜GIF形成有栅极电极GEL。
[0026] 以
覆盖半导体衬底SUB的方式形成有硅氧化膜SOF。以贯穿硅氧化膜SOF的方式形成有钨插塞WF。钨插塞WF隔着阻隔金属(barrier metal)BMF形成于
接触孔CH内。钨插塞WF经由P+型区域与N+型源极区域NDR和P-基底区域PBR电连接。
[0027] 在硅氧化膜SOF的表面形成有与钨插塞WF电连接的上部电极FEL。在半导体衬底SUB的另一表面形成有下部电极SEL。具有N沟道型MOSFET的半导体器件SED如上所述地构成。
[0028] 接着，针对上述半导体器件的制造方法的一例进行说明。首先，以覆盖半导体衬底SUB的表面的方式形成有成为硬掩膜的硅氧化膜HMF(参照图2)。接着，进行规定的
光刻处理，由此形成与沟槽的图案对应的抗蚀图案PRP(参照图2)。
[0029] 接着，如图2所示，以该抗蚀图案作为蚀刻掩膜，对硅氧化膜HMF进行蚀刻处理，由此，形成了成为用于形成沟槽的硬掩膜的硅氧化膜HMF的图案。接着，利用蚀刻装置在形成了硬掩膜(硅氧化膜HMF的图案)的半导体衬底SUB(
晶圆)上形成沟槽。
[0030] 在图3中，作为蚀刻装置的一例，示出ICP(Inductively Coupled Plasma：电感耦合等离子体)型的干法蚀刻装置。如图3所示，在ICP型的干法蚀刻装置ETM中，在腔室CHB的上部配置有ICP线圈COL。该ICP线圈COL与上部RF(Radio Frequency：射频)电源UPS电连接。
[0031] 在腔室CHB内配置有供晶圆WAF(半导体衬底SUB)载置的载台STG。载台STG与下部RF电源LPS电连接。向腔室CHB内导入蚀刻气体，由上部RF电源UPS向ICP线圈COL供给RF电
力，由此生成等离子体。由下部RF电源LPS向载台STG施加RF电力，在等离子体中产生的离子被吸引到半导体衬底来进行蚀刻处理。
[0032] 如图4所示，形成了硬掩膜(硅氧化膜HMF的图案)的半导体衬底SUB(晶圆)被搬运到腔室CHB内，并载置于载台STG上。接着，如图5所示，将位于在硅氧化膜HMF(硬掩膜)的开口部的底部露出的半导体衬底SUB的表面的自然氧化膜NOF去除。
[0033] 将腔室CHB内的压力设定为例如4mTorr(0.533Pa)。将上部RF电源UPS的功率设定为例如400W。将下部RF电源LPS的功率设定为例如50W。向腔室CHB内导入四氟甲烷(CF4)作为蚀刻气体。将四氟甲烷(CF4)的流量设置为例如50sccm(50cm3/分)。在此条件下，进行蚀刻处理，由此将露出的自然氧化膜NOF去除(打穿)。
[0034] 接下来，对半导体衬底SUB进行实质性蚀刻。将腔室CHB内的压力设定为例如7mTorr(0.933Pa)。将上部RF电源UPS的功率设定为例如500W。将下部RF电源LPS的功率设定为例如225W。向腔室CHB内导入四氟甲烷(CF4)、溴化氢(HBr)、氯气(Cl2)、氧气(O2)作为蚀刻气体。
[0035] 四氟甲烷(CF4)的流量设置为例如8sccm(8cm3/分)。将溴化氢(HBr)的流量设置为例如60sccm(60cm3/分)。将氯气(Cl2)的流量设置为例如20sccm(20cm3/分)。将氧气(O2)的流量设置为例如8sccm(8cm3/分)。如图6所示，在此条件下，对半导体衬底SUB(硅)进行规定时间的蚀刻处理，由此形成规定深度的沟槽TRC。然后，去除硅氧化膜HMF。此外，沟槽TRC的深度大约是2.0～3.0μm左右，沟槽TRC的宽度大约是0.3～0.7μm左右。
[0036] 接着，如图7所示，例如通过进行热氧化处理，而在沟槽TRC的侧壁面等形成栅极氧化膜GIF。接着，如图8所示，例如，采用CVD法以嵌入沟槽TRC的方式形成多晶硅膜PSF。此外，堆积的多晶硅膜PSF的厚度大约是0.2～0.4μm左右。
[0037] 接着，用干法蚀刻装置将位于半导体衬底SUB的上表面上方的多晶硅膜PSF等的一部分去除。首先，作为主蚀刻处理，将腔室CHB内的压力设定为例如4mTorr(0.533Pa)。将上部RF电源UPS的功率设定为例如550W。将下部RF电源LPS的功率设定为例如50W。向腔室CHB内导入溴化氢(HBr)、氯气(Cl2)作为蚀刻气体。将溴化氢(HBr)的流量设置为例如120sccm(120cm3/分)。将氯气(Cl2)的流量设置为例如20sccm(20cm3/分)。
[0038] 此外，将在蚀刻多晶硅膜PSF时导入的四氟甲烷(CF4)的流量设为比上述在蚀刻半导体衬底SUB时的流量少。更加优选地，在该干法蚀刻处理中，不使用氟系的气体。如后所述，在形成沟槽TRC时，为了达到缩短沟槽TRC的侧壁的侧蚀量或腔室的清洁时间的目的，优选导入一定程度的四氟甲烷(CF4)。但是，在蚀刻多晶硅膜PSF时，由于该多晶硅膜PSF的膜厚相对于与沟槽TRC的深度相当的膜厚足够薄，所以很少发生侧蚀等问题。另外，根据确保多晶硅膜PSF与基底的栅极氧化膜GIF的高选择比的观点，优选减少四氟甲烷(CF4)等氟系气体的流量。
[0039] 接着，作为过蚀刻处理，将腔室CHB内的压力设定为例如65mTorr(0.867Pa)。将上部RF电源UPS的功率设定为例如825W。将下部RF电源LPS的功率设定为例如120W。向腔室CHB内导入溴化氢(HBr)、氧气(O2)作为蚀刻气体。将溴化氢(HBr)的流量设置为例如60sccm(60cm3/分)。将氧气(O2)的流量设置为例如8sccm(8cm3/分)。
[0040] 在像这样的条件下进行干法蚀刻处理，由此将位于半导体衬底SUB的上表面上方的多晶硅膜PSF等的部分去除。从而如图9所示，由残留在沟槽TRC内的多晶硅膜PSF的部分形成了栅极电极GEL。此外，在此时间点，预先注入的规定的导电型的杂质在N型的半导体衬底SUB中扩散，由此形成N+源极区域NDR、P-基底区域PBR。
[0041] 接着，如图10所示，以覆盖半导体衬底SUB的方式，采用CVD法形成例如硅氧化膜SOF。接着，进行规定的光刻处理以及蚀刻处理，由此形成将硅氧化膜SOF贯穿的接触孔CH。接着，进行
离子注入处理，由此在接触孔CH的底部形成P+区域PDR。
[0042] 接着，以覆盖接触孔CH的内壁面的方式来在硅氧化膜SOF上方形成阻隔金属(未图示)。接着，以嵌入接触孔CH内的方式，在硅氧化膜SOF上方形成例如钨膜(未图示)。
[0043] 接着，例如进行化学的机械
研磨处理，由此，如图11所示，保留位于接触孔CH内的阻隔金属BMF以及钨膜的部分，将位于硅氧化膜SOF的上表面上方的阻隔金属以及钨膜的部分去除。通过这样，隔着阻隔金属BMF在接触孔CH内形成钨插塞WF。
[0044] 接着，形成与钨插塞WF电连接的上部电极FEL。接着，形成与半导体衬底SUB的N型区域NR接触的下部电极SEL，从而完成图1所示的半导体器件SED的主要部分。
[0045] 在上述半导体器件的制造方法中，在半导体衬底SUB上形成沟槽TRC时，用含有氟原子的氟系气体作为蚀刻气体，由此能够抑制反应生成物附着于干法蚀刻装置ETM内。针对这一点，与比较例的半导体器件的制造方法相比较地进行说明。
[0046] 在比较例的半导体器件中，在半导体衬底SUB(硅)上形成沟槽TRC时，用氯气(Cl2)和溴化氢(HBr)作为蚀刻气体。伴随着半导体衬底SUB的蚀刻处理，产生硅的氯化物和硅的溴化物作为反应生成物。在这种情况下，如图12所示，产生的反应生成物REM有容易附着到干法蚀刻装置ETM的腔室CHB的内壁面的趋势。
[0047] 当反应生成物REM慢慢地堆积到腔室CHB的内壁面时，反应生成物REM容易从腔室CHB的内壁面剥落。有时剥落的反应生成物REM会落到半导体衬底SUB上。若在半导体衬底SUB上存在反应生成物REM的状态下进行干法蚀刻处理，就会无法形成期望的图案，有时这会成为导致半导体器件的成品率下降的主要原因之一。
[0048] 另外，有时反应生成物REM堆积到腔室CHB的内壁面，导致蚀刻速率等蚀刻条件发生变动，从而也无法形成具有期望尺寸的图案。
[0049] 与比较例的半导体器件的制造方法中不使用氟系气体作为在半导体衬底SUB(硅)上形成沟槽TRC时的蚀刻气体相对地，在实施方式的半导体器件的制造方法中，使用含有氟系气体的蚀刻气体作为在半导体衬底SUB(硅)上形成沟槽TRC时的蚀刻气体。
[0050] 通过利用含有氟系气体的蚀刻气体，作为反应生成物而生成凝固点较低的氟化硅，能够使该氟化硅作为气体排出到腔室CHB的外部。通过这样，能够抑制在腔室CHB的内壁等附着并堆积的反应生成物的量。
[0051]
发明人评估了在蚀刻气体中含有的氟系气体的流量与反应生成物的量的关系。该结果的图表如图13所示。此处，将氯气(Cl2)和溴化氢(HBr)的总流量设为流量TF。将氟系气体的流量除以氟系气体的1分子中结合的氟原子的数量得到的流量设为流量NF。以该流量NF除以流量TF得到的值作为流量比。图表的横轴表示该流量比。例如，在四氟甲烷(CF4)的流量是8sccm(8cm3/分)的情况下，流量NF是2sccm(2cm3/分)。
[0052] 另一方面，图表的纵轴表示将附着于腔室CHB内的反应生成物去除(清洁)掉所需要的时间。清洁时间越长，就意味着反应生成物的量越多。
[0053] 如图13所示，可知与不使用氟系气体的情况(横轴是0的情况)相比，使用含有氟系气体的蚀刻气体作为蚀刻气体，清洁时间变短。另外，可知随着氟系气体的流量增大，清洁时间变得更短，了解到抑制了附着并堆积于腔室CHB的内壁面等的反应生成物的量。
[0054] 另一方面，发明人确认了随着氟系气体的流量增大，会发生沟槽TRC的侧壁被蚀刻的现象。该结果的图表如图14所示。横轴表示上述的流量比。纵轴表示沟槽TRC的侧壁的侧蚀量L。
[0055] 如图14所示，可知随着氟系气体的流量增大，沟槽TRC的侧壁的侧蚀量增大。若沟槽TRC的侧壁的侧蚀量增大，则在形成栅极电极GEL时，无法使多晶硅膜可靠地填充到沟槽TRC内，无法形成期望的栅极电极GEL。
[0056] 从这些结果来看，根据抑制在腔室CHB的内壁面等上附着并堆积的反应生成物的量的观点，可以说氟系气体的流量是越多越好。另一方面，根据抑制侧蚀量来形成期望的栅极电极GEL的观点，可以说是氟系气体的流量越少越好。
[0057] 为了抑制在腔室CHB的内壁面等附着并堆积的反应生成物的量并且抑制沟槽TRC的侧蚀量，发明人了解到与氟系气体有关的流量比优选是高于0且低于0.04。了解到为了进一步抑制反应生成物的量，根据可允许的沟槽TRC的侧蚀量，流量比更优选为高于0.005且低于0.035。了解到为了进一步抑制反应生成物的量，根据可允许的沟槽TRC的侧蚀量，流量比进一步优选为高于0.015且低于0.035。
[0058] 此外，在上述半导体器件的制造方法中，作为氟系气体，举出四氟甲烷(CF4)一例进行了说明。作为氟系气体，并不限于此，例如能够使用三氟甲烷(CHF3)，六氟化硫(SF6)，三氟化氮(NF3)等。
[0059] 另外，上述半导体器件的制造方法并不限于形成形成有栅极电极GEL的沟槽TRC的情况，例如也能够应用在形成形成有元件隔离区域的沟槽的情况等。
[0060] 以上，基于实施方式具体地说明了本发明的发明人提出的发明，但是本发明并不限定于上述实施方式，当然能够在不脱离其主旨的范围内进行各种变更。
