技术领域
[0001] 本
发明涉及
半导体技术领域,尤其涉及一种集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法。
背景技术
[0002] 内嵌式触摸屏ITP(In Cell Touch Panel)将触控功能整合于
液晶显示
基板上,并通过触控感应电容变化来达到触控的目的,具有成本更低、厚度更轻薄及应用更为方便等优点。
[0003] 然而,如图1所示,现有ITP产品上集成电路IC针脚由于将底部铟
锡氧化物BITO/(Bottom Indium Tin Oxide)全部蚀刻掉,顶部铟锡氧化物10 (TITO,Top Indium Tin Oxide)通过过孔K搭接至第二金属层6/(Metal 2)上,该过孔K贯穿第一绝缘层7/(Insulating Layer1)、第二绝缘层8/(Insulating Layer2)和
钝化层PV,因此该过孔K陡且深。工作人员在1.2m~1.5m范围内跌落测试时,常常会发现触摸屏出现棋盘格画异的现象,/
通过扫描
电子显微镜能够确定出现上述现象的主要原因在于:顶部铟锡氧化物10在过孔K处过陡且过薄,在外
力诱导下容易造成顶部铟锡氧化物10/缺失断裂。
发明内容
[0004] 本发明
实施例所要解决的技术问题在于,提供一种集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法,能够增加导电层的厚度,增强ITP产品的抗外力干扰性和跌落信赖性。
[0005] 为了解决上述技术问题,本发明实施例提供了一种集成电路针脚,用于内嵌式触摸屏的IC上,包括:
[0006] 玻璃基板;
[0008] 设置于所述缓冲层上方的栅极绝缘层;
[0009] 设置于所述栅极绝缘层上方的第一金属层;
[0010] 设置于所述第一金属层上方的第二金属层;
[0011] 设置于所述第二金属层上方的第一绝缘层;
[0012] 设置于所述第一绝缘层上方的第二绝缘层;
[0013] 设置于所述第二绝缘层上方的底部铟锡氧化物,所述底部铟锡氧化物还沿至少一贯穿所述第一绝缘层和所述第二绝缘层的通孔的内壁向下延伸并与所述第二金属层连接;
[0014] 盖于所述底部铟锡氧化物上方的顶部铟锡氧化物。
[0015] 其中,所述每一通孔的深度均相等。
[0016] 其中,所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应
覆盖于所述第二金属层上的底部铟锡氧化物厚度均相等。
[0017] 本发明实施例还提供了一种内嵌式触摸屏,包括前述的集成电路针脚。
[0018] 本发明实施例又提供了一种集成电路针脚的封装方法,包括以下步骤:
[0019] 提供一玻璃基板;
[0020] 在所述玻璃基板的上方设有从下往上依次排序的缓冲层、栅极绝缘层、第一金属层、第二金属层、第一绝缘层和第二绝缘层;
[0021] 在所述第二绝缘层上选择多个蚀刻点,并从上往下蚀刻至所述第一绝缘层,使得所述第二绝缘层与所述第一绝缘层之间形成有同时贯穿二者上下表面的多个通孔;
[0022] 将底部铟锡氧化物设置于所述第二绝缘层上,且还将所述底部铟锡氧化物进一步沿至少一通孔的内壁向下延伸并与所述第二金属层连接;
[0023] 将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方。
[0024] 其中,所述多个通孔的每一通孔的深度均相等。
[0025] 其中,所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于所述第二金属层上的底部铟锡氧化物厚度均相等。
[0026] 其中,所述在所述玻璃基板的上方形成第一绝缘层和第二绝缘层的步骤包括:
[0027] 在第二金属层上涂布第一绝缘层材料;
[0028] 在所述第一绝缘层材料上涂布第三金属层;
[0029] 将所述第三金属层蚀刻掉;
[0030] 在所述第一绝缘层材料上涂布第二绝缘层材料;
[0031] 在所述第二绝缘层材料上涂布光阻层,进行曝光、显影、蚀刻、剥离制程,形成第一绝缘层和第二绝缘层,至少一个通孔贯穿所述第一绝缘层和第二绝缘层。
[0032] 其中,所述将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方的步骤之前,所述方法还包括:
[0033] 在所述底部铟锡氧化物的上方涂布
钝化层;
[0034] 将所述钝化层蚀刻掉。
[0035] 实施本发明实施例,具有如下有益效果:
[0036] 与传统的集成电路针脚相比,本发明蚀刻了钝化层PV,增加了具有
导电性能的底部铟锡氧化物,从而加厚了导电层,底部铟锡氧化物通过贯穿第一绝缘层和第二绝缘层的通孔与第二金属层连接,能降低因外力造成导电层剥离缺失的
风险,可以增强ITP产品的抗外力干扰性和跌落信赖性。
附图说明
[0037] 为了更清楚地说明本发明实施例或
现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,根据这些附图获得其他的附图仍属于本发明的范畴。
[0038] 图1为现有技术中的集成电路针脚的局部剖视图;
[0039] 图2为本发明实施例一提供的一种集成电路针脚的局部剖视图;
[0040] 图3为本发明实施例三提供的一种集成电路针脚的封装方法的
流程图。
具体实施方式
[0041] 为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
[0042] 如图2所示,为本发明实施例一中,提供的一种集成电路针脚,用于内嵌式触摸屏的IC上,包括:
[0043] 玻璃基板1;
[0044] 设置于玻璃基板1上方的缓冲层2;
[0045] 设置于缓冲层2上方的栅极绝缘层3;
[0046] 设置于栅极绝缘层3上方的第一金属层4;
[0047] 设置于第一金属层4上方的第二金属层5;
[0048] 设置于第二金属层5上方的第一绝缘层6;
[0049] 设置于第一绝缘层6上方的第二绝缘层7;
[0050] 设置于第二绝缘层7上方的底部铟锡氧化物8,该底部铟锡氧化物8还沿至少一贯穿第一绝缘层6和第二绝缘层7的通孔M的内壁向下延伸并与第二金属层5连接;
[0051] 覆盖于底部铟锡氧化物8上方的顶部铟锡氧化物9。
[0052] 可以理解的是,本发明实施例一中集成电路针脚的通孔M只贯穿第一绝缘层6和第二绝缘层7,而不需要贯穿传统集成电路针脚中的钝化层PV,因此,可降低通孔M的深度,通孔M的斜率能得到较好的改善,同时由于增加了具有导电性能的底部铟锡氧化物,从而加厚了导电层,又能降低因外力造成导电层剥离缺失的风险。
[0053] 由于第一绝缘层6和第二绝缘层7都为均匀厚度的膜层,因此蚀刻后的每一通孔M的深度均相等。
[0054] 每一通孔M内壁上的底部铟锡氧化物8厚度均与其底部对应覆盖于第二金属层5上的底部铟锡氧化物8厚度均相等,可提高底部铟锡氧化物8与第二金属层5的导电均一性。
[0055] 相应于本发明实施例一中的一种集成电路针脚,本发明实施例二还提供了一种内嵌式触摸屏,包括本发明实施例一中的集成电路针脚。由于本发明实施例二中的集成电路针脚与本发明实施例一中集成电路针脚具有相同的结构及连接关系,因此在此不再一一赘述。
[0056] 如图3所示,相应于本发明实施例一中的一种集成电路针脚,本发明实施例三还提供了一种集成电路针脚的封装方法,包括以下步骤:
[0057] 步骤S1、提供一玻璃基板;
[0058] 该玻璃基板包括显示区和非显示区,其中,在该非显示区制作集成电路针脚。
[0059] 步骤S2、在所述玻璃基板的上方设有从下往上依次排序的缓冲层、栅极绝缘层、第一金属层、第二金属层、第一绝缘层和第二绝缘层;
[0060] 在一实施例中,在形成缓冲层之前,先在玻璃基板上形成遮光层(Light Shading,LS),具体制程为:采用
物理气相沉积方式(Physical Vapor Deposition,PVC)在玻璃基板上沉积遮光材料,再在该遮光材料上涂布一光阻层,然后通过曝光、显影、蚀刻、剥离制程,得到遮光层。
[0061] 在一实施例中,在形成缓冲层之后,形成一多晶
硅层,然后形成栅极绝缘层。
多晶硅层的具体制程为:采用
化学气相沉积方式(Chemical Vapor Deposition,CVD)沉积非晶硅材料,通过激光镭射结晶(Excimer Laser Anneal,ELA),再涂布一光阻层,通过曝光、显影、蚀刻、剥离制程,得到遮光层图案,再对遮光层图案进行
沟道离子植入制程(Channel doping,NCD)、负型离子植入(Negative Doping,NP),得到多晶硅层。
[0062] 在一实施例中,所述在所述玻璃基板的上方形成第一绝缘层和第二绝缘层的步骤包括:
[0063] S21、在第二金属层上涂布第一绝缘层材料;
[0064] 可选的,在玻璃基板的显示区和非显示区都涂布第一绝缘层材料。
[0065] S22、在所述第一绝缘层材料上涂布第三金属层;
[0066] S23、将所述第三金属层蚀刻掉;
[0067] 具体的,将非显示区的第三金属层蚀刻掉。
[0068] S24、在所述第一绝缘层材料上涂布第二绝缘层材料;
[0069] S25、在所述第二绝缘层材料上涂布一光阻层,进行曝光、显影、蚀刻、剥离制程,形成第一绝缘层和第二绝缘层,至少一个通孔贯穿所述第一绝缘层和第二绝缘层。
[0070] 步骤S3、在所述第二绝缘层上选择多个蚀刻点,并从上往下蚀刻至所述第一绝缘层,使得所述第二绝缘层与所述第一绝缘层之间形成有同时贯穿二者上下表面的多个通孔;
[0071] 在该步骤S3中,采用
光刻工艺,在所述第二绝缘层上涂布一光阻层,然后通过曝光、显影、蚀刻、剥离制程,形成贯穿所述第二绝缘层和第一绝缘层的多个通孔。
[0072] 步骤S4、将底部铟锡氧化物设置于所述第二绝缘层上,且还将所述底部铟锡氧化物进一步沿至少一通孔的内壁向下延伸并与所述第二金属层连接;
[0073] 步骤S5、将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方。
[0074] 其中,所述每一通孔的深度均相等。
[0075] 其中,所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于第二金属层上的底部铟锡氧化物厚度均相等。
[0076] 其中,所述将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方的步骤之前,所述方法还包括:
[0077] 在所述底部铟锡氧化物的上方涂布钝化层;将所述钝化层蚀刻掉。
[0078] 具体的,将非显示区的钝化层蚀刻掉,将显示区的钝化层保留。
[0079] 实施本发明实施例,具有如下有益效果:
[0080] 与传统的集成电路针脚相比,本发明蚀刻了钝化层PV,增加了具有导电性能的底部铟锡氧化物,从而加厚了导电层,底部铟锡氧化物通过贯穿第一绝缘层和第二绝缘层的通孔与第二金属层连接,能降低因外力造成导电层剥离缺失的风险,可以增强ITP产品的抗外力干扰性和跌落信赖性。
[0081] 以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明
权利要求所作的等同变化,仍属本发明所涵盖的范围。