技术领域
[0001] 本
发明是涉及一种
半导体芯片与封装结构以及其形成方法，特别来说，是涉及了一种形成对接穿
硅通孔结构的半导体芯片与封装结构以及其形成方法。
背景技术
[0002] 在现代的资讯社会中，由集成
电路(integrated circuit,IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于
电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。
[0003] 一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一
晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、
光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部组件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连到一
电路板，如一印刷电路板(printed circuit board,PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程序化的处理。
[0004] 为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体组件，相关厂商开发出许多半导体芯片的堆叠技术，包括了覆晶封装(flip-chip)技术、多芯片封装(multi-chip package,MCP)技术、封装堆叠(package on package,PoP)技术、封装内藏封装体(package in package,PiP)技术等，都可以通过芯片或封装体间彼此的堆叠来增加单位体积内半导体组件的集成度。近年来又发展一种称为穿硅通孔(through silicon via,TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。
[0005] 然而，在现有的封装技术中，利用穿硅通孔来堆叠封装的结构，仍面临着许多问题。请参考图1，所示为公知技术中利用穿硅通孔来进行立体堆叠示意图。如图1所示，公知在立体封装中用来堆叠芯片10与芯片20的是，制作额外的
凸块下
金属化(under bump metallization，UBM)层30来对接芯片10与芯片20。
[0006] 上述作法的缺点在于，要制作额外的凸块下金属化层30来对接芯片10与芯片20，既费时费工又增加成本。
发明内容
[0007] 鉴于此，本发明提出一种半导体芯片与封装结构以及其形成方法，可以形成理想的对接穿硅通孔结构的半导体芯片与封装结构，克服上述工艺费时费工又增加成本难点。
[0008] 本发明要解决的技术问题在于，不制作额外的凸块下金属化层就可以对接芯片，形成理想的对接穿硅通孔结构的半导体芯片与封装结构，克服上述工艺费时费工又增加成本难点。
[0009] 为了解决上述技术问题，本发明釆用的技术方案是：
[0010] 一种半导体芯片，包含基底、穿硅通孔、穿硅通孔结构、上凸块以及绝缘结构。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中，贯穿上表面以及下表面。穿硅通孔结构设置于穿硅通孔中，包含第一通孔金属与第二通孔金属，其中第一通孔金属从下表面显露出来。上凸块设置于上表面上，与穿硅通孔结构电性连接，并包含第一凸块金属与第二凸块金属，其中第一凸块金属是用来与另一半导体芯片的第一通孔金属形成凸块
接触合金。绝缘结构设置于基底中并远离上表面，而围绕第二通孔金属。
[0011] 作为本发明的一项优选方案，穿硅通孔结构另包含绝缘层与阻挡层。
[0012] 作为本发明的一项优选方案，上凸块也包含第一通孔金属与第二通孔金属。第一通孔金属为镍，第二通孔金属为
铜。
[0013] 作为本发明的一项优选方案，第一凸块金属为
锡，所述第二凸块金属为
银。
[0014] 作为本发明的另一项优选方案，第一凸块金属与第二凸块金属一起形成凸块合金。
[0015] 作为本发明的一项优选方案，凸块接触合金包含镍与锡。
[0016] 根据本发明的另外一个实施方式，本发明还提供了一种半导体封装结构，包含至少两个前述的的半导体芯片，以各个半导体芯片的上表面都朝上的方向堆叠设置，并且通过凸块接触合金彼此电性连接。
[0017] 本发明又提出一种形成半导体芯片的方法，包括以下步骤：
[0018] 提供具有上表面以及相对于上表面的下表面的基底；
[0019] 在基底中形成穿硅通孔，贯穿上表面以及下表面；
[0020] 在穿硅通孔中形成穿硅通孔结构，填满穿硅通孔并包含第一通孔金属与第二通孔金属，其中第一通孔金属从下表面显露出来；
[0021] 在上表面上形成上凸块，电性连接穿硅通孔结构，其中上凸块包含第一凸块金属与第二凸块金属，其中第一凸块金属是用来与另一半导体芯片的第一通孔金属形成凸块接触合金；以及
[0022] 形成设置于基底中的绝缘结构而远离上表面，绝缘结构围绕第二通孔金属。
[0023] 作为本发明的另一项优选方案，形成半导体芯片的方法更包含：
[0024] 形成设置于穿硅通孔中的绝缘层与阻挡层，而围绕第一通孔金属与第二通孔金属。
[0025] 本发明又再提出一种形成半导体封装结构的方法，包括以下步骤：
[0026] 提供至少两个前述的的半导体芯片；
[0027] 将半导体芯片以上表面都朝上的方向堆叠设置；
[0028] 使半导体芯片的第一通孔金属与位于其下方的另一半导体芯片的第一凸块金属接触，形成凸块接触合金。
[0029] 本发明所提供的半导体芯片以及封装结构，是通过将第一通孔金属与上凸块中的第一凸块金属一起形成凸块接触合金来对接穿硅通孔结构，不制作额外的凸块下金属化层就可以对接芯片，形成理想的对接穿硅通孔结构的半导体芯片与封装结构，克服现有工艺费时费工又增加成本难点。
附图说明
[0030] 图1所示为公知技术中利用穿硅通孔来进行立体堆叠示意图。
[0031] 图2到图6所示为本发明一优选
实施例，例示形成本发明半导体芯片的步骤示意图。
[0032] 图7到图8例示进行本发明的半导体封装结构的步骤示意图。
[0033] 其中，附图标记说明如下：
[0034] 10 芯片 113 阻挡层
[0035] 20 芯片 120 穿硅通孔结构[0036] 30 凸块下金属化层 121 第一通孔金属[0037] 100 半导体芯片 122 第二通孔金属[0038] 101 第一面/上表面 130 上凸块
[0039] 102 第二面/下表面 131 第一凸块金属[0040] 109 半导体
基板 132 第二凸块金属[0041] 110 通孔 140 绝缘结构
[0042] 111 材料层 150 凸块接触合金[0043] 112 绝缘层
具体实施方式
[0044] 图2到图6所示为本发明一优选实施例，例示形成本发明半导体芯片的步骤示意图。如图2所示，首先提供半导体基板109，包括第一面101及第二面102。半导体基板109，例如是硅基底(silicon substrate)、
外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、
碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator,SOI)基底，并具有第一面101及第二面102。于本发明优选实施例中，上表面101例如是基底109的有源面(active surface)，而下表面102例如是基底109的背面(back surface)，上表面101相对于下表面102。基底109厚度大体上为750微米(micro meter)，但并不以此为限。
[0045] 然后，在基底109的有源面101上形成通孔110，而深入基底109中，例如具有50微米的深度。形成通孔110的方法，例如先在基底109的第一面109上利用光刻形成
图案化材料层111，然后配合蚀刻工艺在基底109中形成一深开孔的通孔110。
[0046] 接着，如图3所示，作为本发明的一项优选方案，在通孔110中分别填入绝缘材料与阻挡材料而形成绝缘层112与阻挡层113。绝缘材料与阻挡材料各自为功能不同的屏蔽材料，例如绝缘材料为电性绝缘的屏蔽材料，阻挡材料则为阻挡
原子扩散的屏蔽材料。绝缘层112可以是利用亚常压热
化学气相沉积(Sub-Atmospheric Pressure Thermal Chemical Vapor Deposition，SACVD)形成的TEOS硅
氧层，阻挡层113可以是厚度约600埃(angstrom)的钽(Ta)金属。
[0047] 然后，如图4所示，于半导体基板109第一面101的通孔110中形成一穿硅通孔结构120。绝缘层112与阻挡层113围绕穿硅通孔结构120。穿硅通孔结构120填满通孔110，并包括第一通孔金属121与第二通孔金属122。第一通孔金属121与第二通孔金属122不同。例如，第一通孔金属121可以是非铜的金属，作为形成对接穿硅通孔结构的凸块接触合金的材料，第二通孔金属122可以是低
电阻的金属，例如铜。作为本发明的一项优选方案，先进行第一通孔金属121无电
镀工艺，所以第一通孔金属121位于穿硅通孔结构120的底部。
[0048] 形成穿硅通孔结构120中第一通孔金属121与第二通孔金属122的工艺可以是无
电镀。在无电镀中，金属镀层沉积在不导电的底料上。镍和铜是无电镀工艺最常用的沉积金属。将底料浸在含有沉积金属的溶液中，溶液中的还原剂则与
金属离子产生化学反应，最后形成金属镀层。
[0049] 在进行无电镀工艺时，由含有金属盐、还原剂、优选的金属络合物、优选的稳定剂和优选的缓冲剂所一起组成的溶液通过
氧化还原反应完成无电镀工艺。在进行无电镀镍工艺时，金属盐可以是二价镍、还原剂可以是次
磷酸盐(hypophosphite)，所以金属镀层含磷。进行无电镀铜工艺时，金属盐可以是二价铜、还原剂可以是甲
醛或
乙醛酸。
[0050] 在完成第一通孔金属121与第二通孔金属122的无电镀工艺后，如图4所示，再进行第二通孔金属122的化学机械
抛光工艺(chemical mechanical polishing,CMP)工艺，将第二通孔金属122、部分的材料层111、绝缘层112与阻挡层113磨平去除，其中，材料层111作为
研磨停止层。
[0051] 而于本发明其它实施例中，在形成穿硅通孔结构120之前或是之后，也可以在半导体基板109中形成其它的半导体结构，例如可以在半导体基板109的第一面101形成金氧半导体晶体管(metal oxide semiconductor transistor,MOS transistor)，或是金属内连线系统(metal interconnection system)。
[0052] 然后，如图5所示，进行晶圆背面抛光(wafer backside grinding)工艺，磨去半导体基板109的第二面102，去除掉部分厚度的半导体基板109，从第二面102显露出穿硅通孔结构120的第一通孔金属121，作为第二面102形成对接穿硅通孔结构的凸块接触合金的材料。平坦的第二面102没有额外的凸块下金属化层。
[0053] 接着，如图5所示，制作上凸块130。上凸块130设置于上表面上101，并与穿硅通孔结构120电性连接。上凸块130至少包含第一凸块金属131与第二凸块金属132。第一凸块金属131与第二凸块金属132可以分层堆栈。如果第一凸块金属131与第二凸块金属132一起形成凸块合金，第一凸块金属可以为锡，第二凸块金属可以银。作为本发明的一项优选方案，上凸块130也包含第一通孔金属121与第二通孔金属122。第一凸块金属131又可以与第一通孔金属121形成合金。
[0054] 然后，如图6所示，形成设置于第二面102的绝缘结构140。绝缘结构140设置于所述基底109中、远离上表面101，并围绕第二通孔金属122。例如，进行蚀刻工艺，将部分厚度的基底109蚀刻掉，使半导体基底109的第二面102上的第二通孔金属122突出于半导体基底109的表面，再回填绝缘材料并进行绝缘材料的
化学机械抛光工艺工艺，将多余的绝缘材料磨平去除，最后与第二面102等平。于是完成了本发明的半导体芯片100。
[0055] 后续，可以进行例如晶圆切割(dicing)等的步骤，以形成多个半导体芯片100，而继续进行本发明的半导体封装结构。如图7所示，至少两个前述的半导体芯片100通过穿硅通孔结构120与上凸块130对接，所以第一通孔金属121与上凸块130直接接触，形成对接理想的穿硅通孔结构的半导体芯片。
[0056] 接着，如图8所示，让第一通孔金属121与上凸块130一起形成凸块接触合金150，例如Ni3Sn4。凸块接触合金150形成在第一通孔金属121与上凸块130的交接面上，使得两个前述的的半导体芯片100，无需额外的凸块下金属化层来对接芯片，就可以通过稳固的凸块接触合金150彼此电性连接。如果上凸块130的宽度大于穿硅通孔结构120的宽度大，也容许两个前述的的半导体芯片100在对接时有对准(alignment)误差。
[0057] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
