首页 / 专利库 / 太阳能 / 太阳能电池板 / 太阳能电池 / 硅片 / 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法

顶栅自对准金属化物半导体薄膜晶体管及制备方法

阅读:662发布:2024-02-22

专利汇可以提供顶栅自对准金属化物半导体薄膜晶体管及制备方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种顶栅自对准金属 氧 化物 半导体 薄膜 晶体管及其制备方法,该方法在衬底上淀积、 刻蚀 出有源区后,对整个有源区进行氩 等离子体 处理,在有源区上表面形成高电导率层;在淀积、刻蚀出栅 电极 和栅介质刻蚀之后,形成自对准的源区和漏区。氩等离子体处理可有效降低了源区和漏区表面 电阻 和 接触 电阻,同时,在 沟道 区上表面引入薄的高电导率层,形成双层导电沟道结构;对于源区和漏区,可以在定义出栅介质图形后进一步采用等离子体处理、快速热 退火 、反应离子刻蚀栅介质层过刻工艺,或者通过淀积含氢的氮化 硅 钝化 层后退火工艺对源区和漏区进行氢掺杂的方法,提高整个源区和漏区的电导率,进一步减小源区和漏区电阻。,下面是顶栅自对准金属化物半导体薄膜晶体管及制备方法专利的具体信息内容。

1.一种顶栅自对准金属化物半导体薄膜晶体管,包括有源层、栅介质层、栅电极、源漏电极,所述有源层位于衬底之上,栅介质层位于有源层之上,栅电极位于栅介质层之上,其特征在于有源层为金属氧化物半导体,包含沟道区、源区和漏区,源区和漏区分别位于沟道区的左侧和右侧;在淀积栅介质层之前,对整个有源层进行氩等离子体处理,等离子体处理之后,在有源层上表面形成高电导率层。
2.如权利要求1所述的顶栅自对准金属氧化物半导体薄膜晶体管,其特征在于,所述高电导率层的厚度范围为5~15纳米。
3.如权利要求1所述的顶栅自对准金属氧化物半导体薄膜晶体管,其特征在于,有源层金属氧化物材料为铟镓锌氧化物,或氧化锌及其掺杂体系包括、铟、镓、等III或IV族元素中的一种或者几种组合。
4.如权利要求1所述的顶栅自对准金属氧化物半导体薄膜晶体管,其特征在于,栅介质材料为二氧化、氮化硅或者高介电常数绝缘材料中的一种或者多种的组合。
5.如权利要求1所述的顶栅自对准金属氧化物半导体薄膜晶体管,其特征在于,栅电极导电薄膜为Al、Ti、Cr非透明金属中的一种或ITO、AZO、InO透明导电薄膜中的一种。
6.如权利要求1所述的顶栅自对准金属氧化物半导体薄膜晶体管的制备方法,其步骤包括:
1)在衬底上生长一层金属氧化物半导体薄膜,采用光刻刻蚀,或者剥离工艺,去除有源区以外的区域,形成有源层区;
2)对整个有源层区进行氩等离子处理;
3)在有源层之上淀积一层栅介质层;
4)在栅介质层之上淀积一层导电层,采用光刻、刻蚀,或者剥离工艺定义出栅电极图形;
5)以栅电极为阻挡层刻蚀栅介质层,形成栅介质图形,栅介质图形下方有源层为沟道区,栅介质左右两侧分别为源区和漏区;
6)进入晶体管制备后道工艺,包括淀积钝化层、开接触孔、淀积导电层、定义导电层图形形成引出电极
7.如权利要求6所述的制备方法,其特征在于,所述衬底为硅片、玻璃衬底或者塑料柔性衬底。
8.如权利要求6所述的制备方法,其特征在于,所述有源层金属氧化物淀积工艺为采用陶瓷靶材的磁控溅射技术生长,材料为铟镓锌氧化物或氧化锌及其掺杂体系,包括锡、铟、镓、铝等III或IV族元素中的一种或者几种组合。
9.如权利要求6所述的制备方法,其特征在于,在步骤5)中栅介质刻蚀、图形化完成后再一次进行氩等离子体处理。
10.如权利要求6所述的制备方法,其特征在于,步骤6)中钝化层二氧化硅、氮化硅中的一种或者两者相互组合,采用PECVD工艺淀积,或者为高介电常数绝缘材料中的一种或者多种的组合,采用磁控溅射或ALD工艺淀积,当采用氮化硅作为钝化层时,在开接触孔之前,通过退火使氮化硅中的氢扩散进入器件源区和漏区。

说明书全文

顶栅自对准金属化物半导体薄膜晶体管及制备方法

技术领域

[0001] 本发明属于半导体集成电路制造和平板显示领域,具体涉及一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法。

背景技术

[0002] 平板显示产业作为具有发展潜电子信息产业,近年来发展迅速。其主流的有源液晶显示(AMLCD)产业已成为了电子信息产业中的支柱产业之一。薄膜晶体管(TFT)是平板显示的核心器件,在AMLCD显示中,TFT通常作为选址开关器件。氢化非晶(a-Si:H)TFT是应用最为广泛的TFT技术,但受限于其低的载流子迁移率,该技术不能满足下一代AMLCD平板显示对高清画质的要求。另一方面,利用机发光二极管(OLED)自发光特性作为平板显示的有源矩阵OLED显示(AMOLED)正在受到越来越多的关注。TFT在AMOLED显示像素电路中具有至关重要的作用,它不仅作为选址开关,同时也为OLED发光器件提供驱动电流,这一特点使得AMOLED对TFT输出电流和迁移率提出了更高的要求。目前,被广泛研究面向下一代平板显示的TFT主流技术为低温多晶硅(LTPS)技术和以铟镓锌氧化物(IGZO)为代表的金属氧化物TFT。在LTPS技术中,由于多晶硅材料的特点使其大面积均匀性不佳,主要应用领域为中小尺寸显示屏。而金属氧化物TFT因其诸多的优点被视为下一代平板显示的主要候选技术。
[0003] 以IGZO TFT为代表的TFT技术有着诸多优势:宽禁带半导体材料特性使其适应全透明显示的要求;较低的工艺温度可以满足使用玻璃衬底或塑料柔性衬底;大面积均匀性适应大屏显示的要求;高载流子迁移率可以满足下一代平板显示高清画质的要求等。目前绝大多数IGZO TFT的研究均采用底栅堆叠型器件结构,其不足之处有:在背沟道刻蚀(BCE)工艺引入的过刻会对器件特性造成影响,刻蚀保护层(ESL)技术被用于解决这个问题,但是同时也使得工艺复杂度提高;对准时引入的交叠区问题,交叠区的存在限制了底栅结构在等比例缩小时的应用,同时引入的交叠区电容限制了其在高速电路中的应用。
[0004] 以自对准工艺形成源漏区的顶栅器件结构可以有效的解决底栅器件结构带来的问题。此外,沟道上方的栅介质层和栅电极有效覆盖在沟道上方,可以对沟道起到保护层的作用。

发明内容

[0005] 本发明目的在于提供一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法。该方法有效提高器件性能。
[0006] 本发明的技术方案如下:
[0007] 一种顶栅自对准金属氧化物半导体薄膜晶体管,包括有源层、栅介质层、栅电极、源漏电极,所述有源层位于衬底之上,栅介质层位于有源层之上,栅电极位于栅介质层之上。其特征在于有源层为金属氧化物半导体,包含沟道区、源区和漏区,源区和漏区分别位于沟道区的左侧和右侧;在淀积栅介质层之前对整个有源层进行氩(Ar)等离子体处理,处理后有源层上表面形成5~15纳米的高电导率层。
[0008] 本发明提高有源层上表面层电导率,在淀积、刻蚀出栅介质层图形后,形成自对准源区和漏区。同时,氩等离子体处理在沟道区上表面引入薄的高电导率层,形成双层导电沟道结构;对于源区和漏区,可以在定义出栅介质图形后进一步采用等离子体处理、快速热退火、反应离子干法刻蚀栅介质层过刻工艺,或者通过淀积含氢的氮化硅钝化层后退火工艺对源区和漏区进行氢掺杂的方法,以提高整个源区和漏区的电导率,进一步减小源区和漏区电阻。其制备步骤包括:
[0009] (1)在衬底上生长一层金属氧化物半导体薄膜,采用光刻、刻蚀,或者剥离工艺,形成有源层区;
[0010] (2)对整个有源层区进行氩等离子处理;
[0011] (3)在有源层之上淀积一层栅介质层;
[0012] (4)在栅介质层之上淀积一层导电层,采用光刻、刻蚀,或者剥离工艺定义出栅电极图形;
[0013] (5)以栅电极为阻挡层刻蚀栅介质层,形成栅介质图形,栅介质图形下方有源层为沟道区,栅介质左右两侧分别为源区和漏区;
[0014] (6)进入晶体管制备后道工艺,包括淀积钝化层、开接触孔、淀积导电层、定义导电层图形形成引出电极
[0015] 在步骤(1)中,衬底为硅片、玻璃衬底或者塑料柔性衬底。
[0016] 在步骤(1)中,有源层金属氧化物淀积工艺为采用陶瓷靶材的磁控溅射技术生长,其材料为铟镓锌氧化物(IGZO),或氧化锌(ZnO)及其掺杂体系包括(Sn)、铟(In)、镓(Ga)、(Al)等III或IV族元素中的一种或者几种组合;图形定义方法为刻蚀或者剥离工艺中的一种。
[0017] 在步骤(2)中,采用氩等离子体对整个有源层区进行等离子体处理,提高有源层上表面电导率,该等离子体处理工艺顺序可以调整至步骤(1)中光刻、刻蚀或者剥离工艺形成有源区图形之前。
[0018] 在步骤(3)中,栅介质材料为二氧化硅、氮化硅中的一种或者两者相互组合,采用等离子体增强化学气相淀积(PECVD)工艺淀积;或者高介电常数绝缘材料中的一种或者多种的组合,采用磁控溅射或者原子层淀积(ALD)工艺淀积。
[0019] 在步骤(4)中,栅电极导电薄膜为Al、Ti、Cr等非透明金属中的一种,或ITO、AZO、InO等透明导电薄膜中的一种,采用直流或射频磁控溅射的方法淀积。
[0020] 在步骤(5)中,为了进一步提高源区和漏区的电导率,可以采用在栅介质刻蚀、图形化完成后可以再一次进行氩等离子体处理以进一步减小源区和漏区的电阻。
[0021] 在步骤(6)中,晶体管后道工艺包括淀积钝化层、开接触孔、淀积导电层、定义导电层图形形成引出电极,其中,钝化层可为二氧化硅、氮化硅中的一种或者两者相互组合,采用PECVD工艺淀积,或者为高介电常数绝缘材料中的一种或者多种的组合,采用磁控溅射或ALD工艺淀积;导电层薄膜为Al、Ti、Cr等非透明金属中的一种或ITO、AZO、InO等透明导电薄膜中的一种,采用直流或射频磁控溅射的方法淀积。
[0022] 在步骤(6)中,当采用氮化硅作为钝化层时,在开接触孔之前,可以通过退火使氮化硅中的氢扩散进入器件源区和漏区,从而对源区和漏区实现氢掺杂,以进一步减小源区和漏区的电阻。
[0023] 本发明的优点:
[0024] 本发明所述的薄膜晶体管制备方法可以实现顶栅自对准结构的氧化物薄膜晶体管,关键在于对整个有源区内的金属氧化物进行氩等离子体处理,提高整个有源区上表面电导率,其优点主要体现在以下两个方面:首先,在对栅电极和栅介质刻蚀之后,形成自对准的源区和漏区,有效避免了栅极与源/漏区之间的交叠,抑制了交叠区引入的寄生电容;其次,氩等离子体处理使得沟道区上表面形成薄的高电导率层,构成双层导电沟道结构,高电导率层在器件开态工作区提供低阻导电路径,显著提高开态工作区电流,同时该高导电层厚度小,在关态工作区内载流子有效耗尽,关态工作区电流不会显著增大,从而有效提高器件特性;再次,该器件为顶栅共面同质结结构,与底栅堆叠结构相比,源/漏区电阻有效降低;此外,在自对准源区和漏区形成后,可以通过第二次等离子处理、含氢氮化硅钝化层退火工艺进一步提高源区和漏区的导电性,从而降进一步低源/漏区电阻。
附图说明
[0025] 图1为本发明一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法的剖面示意图;
[0026] 图2(a)~(f)依次示出了本发明一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法的实施例主要工艺步骤。
[0027] 上述图中1—玻璃衬底;2—有源区金属氧化物薄膜;3—氩等离子处理后有源层上表面高电导率层;4—栅介质;5—栅电极;6—钝化层;7—栅电极引出电极;8—源区引出电极;9—漏区引出电极。

具体实施方式

[0028] 下面结合说明书附图,通过实例对本发明做进一步说明。
[0029] 本发明的一种顶栅自对准金属氧化物半导体薄膜晶体管形成于玻璃衬底上,如图1和图2所示。该薄膜晶体管包括有源层、栅介质层、栅电极、钝化层、引出电极,所述有源层位于衬底之上,栅介质层位于有源层之上,栅电极位于栅介质层之上,钝化层位于源区、漏区和栅电极之上,引出电极位于钝化层之上。
[0030] 本发明的一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法的一个实施例由图2(a)至图2(f)所示,包括以下步骤:
[0031] (1)在玻璃衬底1上使用射频磁控溅射淀积一层约50纳米厚的IGZO金属氧化物半导体薄膜。然后光刻、刻蚀形成有源区2,如图2(a)所示;
[0032] (2)在等离子体增强化学气相淀积(PECVD)系统中射频功率为20~60瓦,对整个有源区进行氩等离子处理,在整个有源层上表面形成一层5~15纳米的高电导率层3,如图2(b)所示;
[0033] (3)采用等离子体增强化学气相淀积(PECVD)淀积一层厚度约为150纳米的二氧化硅薄膜;
[0034] (4)采用射频磁控溅射生长一层约110纳米厚的透明导电金属氧化物ITO薄膜,然后光刻和刻蚀形成栅电极5;
[0035] (5)以栅电极5为阻挡层,采用反应离子刻蚀(RIE)刻蚀二氧化硅薄膜,得到栅介质层4,如图2(c)所示,过刻,对源区和漏区进行氢掺杂,减小源区和漏区的电阻;
[0036] (6)采用等离子体增强化学气相淀积(PECVD)淀积一层厚度约为200纳米的二氧化硅,作为钝化层6,如图2(d)所示;
[0037] (7)进行光刻,再采用反应离子刻蚀(RIE)方法刻蚀出栅极、源极、漏极接触孔,如图2(e)所示;
[0038] (8)采用射频磁控溅射生长一层约110纳米厚的透明导电金属氧化物ITO薄膜,然后光刻和刻蚀形成薄膜晶体管栅极引出电极7、源极引出电极8、漏极引出电极9,如图2(f)所示。
[0039] 最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈