一种阵列基板、其检测方法及显示装置
阅读：1021发布：2020-08-22
专利汇可以提供一种阵列基板、其检测方法及显示装置专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种阵列 基板 、其检测方法及显示装置，由于在栅极驱动 电路 中设置了与每一级移位寄存单元一一对应的检测单元；当各级移位寄存单元逐级输出 信号 时，各检测单元中的第一电容在检测输入模 块 的控制下进行充电，且利用输出控 制模 块使检测单元与对应级的移位寄存单元的上拉 节点 断开。当各级移位寄存单元均输出完成后，停止触发各级移位寄存单元，输出 控制模块 在第二控制端和第一电容的控制下将第一电源 电压 端的信号提供给对应级移位寄存单元的上拉节点，从而利用检测单元控制对应级移位寄存单元的输出。而各检测单元中的输出控制模块可以被独立控制，因此增加检测单元可以实现逐行检测或随机行检测的功能。，下面是一种阵列基板、其检测方法及显示装置专利的具体信息内容。
1.一种阵列基板，所述阵列基板具有显示区域和边框区域；所述边框区域设置有栅极驱动电路；所述栅极驱动电路包括位于衬底基板上级联的多个移位寄存单元以及与每一级所述移位寄存单元一一对应的检测单元；其特征在于，所述检测单元包括：检测输入模块、第一电容和输出控制模块；其中，
所述第一电容的第二极连接第一电源电压端；
所述检测输入模块分别与第一控制端、第一输入端以及所述第一电容的第一极连接；
所述检测输入模块用于在第一控制端和第一输入端的控制下，对所述第一电容进行充电；
所述输出控制模块分别与第二控制端、所述第一电容的第一极、所述第一电源电压端以及对应级移位寄存单元的上拉节点连接，所述输出控制模块用于在所述第二控制端和所述第一电容的控制下将所述第一电源电压端的信号提供给对应级移位寄存单元的上拉节点；
其中，第n级移位寄存单元对应的所述检测单元的第一输入端与第n-y级移位寄存单元的级联输出端相连。
2.如权利要求1所述的阵列基板，其特征在于，所述检测输入模块包括：第一晶体管、第二晶体管和第三晶体管；其中：
所述第一晶体管的栅极与所述第一控制端连接，所述第一晶体管的第一极与所述第一输入端连接，所述第一晶体管的第二极与所述第二晶体管的第一极以及所述第三晶体管的第一极连接；
所述第二晶体管的栅极与所述第一控制端连接，所述第二晶体管的第二极与所述第一电容的第二极以及所述第三晶体管的栅极连接；
所述第三晶体管的第二极与所述第一电容的第二极连接。
3.如权利要求2所述的阵列基板，其特征在于，所述输出控制模块包括：第四晶体管和第五晶体管；其中：
所述第四晶体管的栅极与所述第一电容的第二极连接，所述第四晶体管的第一极与所述第一电源电压端连接，所述第四晶体管的第二极与所述第五晶体管的第一极连接；
所述第五晶体管的栅极与所述第二控制端连接，所述第五晶体管的第二极与对应的移位寄存单元的上拉节点连接。
4.如权利要求1所述的阵列基板，其特征在于，所述移位寄存单元包括：输入模块、复位模块、节点控制模块、第一输出模块、第二输出模块和下拉模块；在第n级移位寄存单元中：
所述输入模块分别与第二输入端、第三输入端以及上拉节点连接；所述输入模块用于在所述第二输入端的控制下，将所述第三输入端的信号提供给所述上拉节点；
所述复位模块分别与第四输入端、第二电源电压端以及所述上拉节点连接；所述复位模块用于在所述第四输入端的控制下将所述第二电源电压端的信号提供给所述上拉节点；
所述节点控制模块分别与所述上拉节点和下拉节点连接；所述节点控制模块用于使所述上拉节点和所述下拉节点的电位相反；
所述第一输出模块分别与所述上拉节点、第一时钟信号端以及所述移位寄存单元的级联输出端连接；所述第一输出模块用于在所述上拉节点的控制下将所述第一时钟信号端的信号给所述移位寄存单元的级联输出端；
所述第二输出模块分别与所述上拉节点、第二时钟信号端以及所述移位寄存单元的驱动输出端连接；所述第二输出模块用于在所述上拉节点的控制下将所述第二时钟信号端的信号给所述移位寄存单元的驱动输出端；
所述下拉模块分别与第三电源电压端和所述下拉节点连接；所述下拉模块用于在所述下拉节点的控制下将所述第三电源电压端的信号分别提供给所述级联输出端和所述驱动输出端。
5.如权利要求1-4任一项所述的阵列基板，其特征在于，所述显示区域包括像素电极；
所述第一电容的第二极包括与所述像素电极同层设置的透明导电电极。
6.如权利要求5所述的阵列基板，其特征在于，所述第一电容的第二极还包括与所述透明导电电极电连接的第一金属电极；
所述第一电容的第一极包括第二金属电极；
所述第一金属电极、所述第二金属电极、所述透明导电电极均彼此异层设置，且所述第一金属电极和所述第二金属电极均位于所述透明导电电极与所述衬底基板之间。
7.如权利要求6所述的阵列基板，其特征在于，所述显示区域还包括数据线和栅线；
所述第一金属电极与所述栅线同层设置，所述第二金属电极与所述数据线同层设置；
或者，所述第二金属电极与所述栅线同层设置，所述第一金属电极与所述数据线同层设置。
8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
9.一种如权利要求1-7任一项所述的阵列基板的检测方法，其特征在于，所述检测方法包括：
充电阶段、控制各级移位寄存单元的级联输出端输出高电位信号，所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点之间不进行信号传输，所述检测输入模块在所述第一控制端和所述第一输入端的控制下，对所述第一电容进行充电；
复位阶段、控制各级移位寄存单元的上拉节点和下拉节点、级联输出端以及驱动输出端均输出低电位信号；
放电阶段、所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点导通，并控制各级移位寄存单元使其上拉节点仅与所述检测单元导通，控制各级移位寄存单元的以使其驱动输出端均输出高电位信号；
检测阶段、向显示区域至少一条数据线提供数据电压，检测与该数据线对应的像素电极的电压，确定各所述检测单元是否有异常。
10.一种如权利要求5-7任一项所述的阵列基板的检测方法，其特征在于，所述检测方法包括：
充电阶段、控制各级移位寄存单元的级联输出端输出高电位信号，所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点之间不进行信号传输，所述检测输入模块在所述第一控制端和所述第一输入端的控制下，对所述第一电容进行充电；
检测阶段、检测各所述检测单元中所第一电容的透明导电电极的电压，确定所述检测单元是否有异常。
一种阵列基板、其检测方法及显示装置
技术领域
[0001] 本发明涉及显示技术领域，尤指一种阵列基板、其检测方法及显示装置。
背景技术
[0002] 随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin Film Transistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
[0003] 一般的栅极驱动电路均是由多个级联的移位寄存单元组成，各级移位寄存单元的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存单元实现依次向显示面板上的各行栅线输入扫描信号。其中，各行栅线与显示面板中用于控制像素电极充电的显示晶体管的栅极相连，并控制是否导通这些显示晶体管，以控制是否对像素电极进行充电。
发明内容
[0004] 有鉴于此，本发明实施例提供了一种阵列基板、其检测方法及显示装置。
[0005] 本发明实施例提供的一种阵列基板，所述阵列基板具有显示区域和边框区域；所述边框区域设置有栅极驱动电路；所述栅极驱动电路包括位于衬底基板上级联的多个移位寄存单元以及与每一级所述移位寄存单元一一对应的检测单元；所述检测单元包括：检测输入模块、第一电容和输出控制模块；其中，所述第一电容的第二极连接第一电源电压端；
[0006] 所述检测输入模块分别与第一控制端、第一输入端以及所述第一电容的第一极连接；所述检测输入模块用于在第一控制端和第一输入端的控制下，对所述第一电容进行充电；
[0007] 所述输出控制模块分别与第二控制端、所述第一电容的第一极、所述第一电源电压端以及对应级移位寄存单元的上拉节点连接，所述输出控制模块用于在所述第二控制端和所述第一电容的控制下将所述第一电源电压端的信号提供给对应级移位寄存单元的上拉节点；
[0008] 其中，第n级移位寄存单元对应的所述检测单元的第一输入端与第n-y级移位寄存单元的级联输出端相连。
[0009] 在一些实施例中，在本发明实施例提供的阵列基板中，所述检测输入模块包括：第一晶体管、第二晶体管和第三晶体管；其中：
[0010] 所述第一晶体管的栅极与所述第一控制端连接，所述第一晶体管的第一极与所述第一输入端连接，所述第一晶体管的第二极与所述第二晶体管的第一极以及所述第三晶体管的第一极连接；
[0011] 所述第二晶体管的栅极与所述第一控制端连接，所述第二晶体管的第二极与所述第一电容的第二极以及所述第三晶体管的栅极连接；
[0012] 所述第三晶体管的第二极与所述第一电容的第二极连接。
[0013] 在一些实施例中，在本发明实施例提供的阵列基板中，所述输出控制模块包括：第四晶体管和第五晶体管；其中：
[0014] 所述第四晶体管的栅极与所述第一电容的第二极连接，所述第四晶体管的第一极与所述第一电源电压端连接，所述第四晶体管的第二极与所述第五晶体管的第一极连接；
[0015] 所述第五晶体管的栅极与所述第二控制端连接，所述第五晶体管的第二极与对应的移位寄存单元的上拉节点连接。
[0016] 在一些实施例中，在本发明实施例提供的阵列基板中，所述移位寄存单元包括：输入模块、复位模块、节点控制模块、第一输出模块、第二输出模块和下拉模块；在第n级移位寄存单元中：
[0017] 所述输入模块分别与第二输入端、第三输入端以及上拉节点连接；所述输入模块用于在所述第二输入端的控制下，将所述第三输入端的信号提供给所述上拉节点；
[0018] 所述复位模块分别与第四输入端、第二电源电压端以及所述上拉节点连接；所述复位模块用于在所述第四输入端的控制下将所述第二电源电压端的信号提供给所述上拉节点；
[0019] 所述节点控制模块分别与所述上拉节点和下拉节点连接；所述节点控制模块用于使所述上拉节点和所述下拉节点的电位相反；
[0020] 所述第一输出模块分别与所述上拉节点、第一时钟信号端以及所述移位寄存单元的级联输出端连接；所述第一输出模块用于在所述上拉节点的控制下将所述第一时钟信号端的信号给所述移位寄存单元的级联输出端；
[0021] 所述第二输出模块分别与所述上拉节点、第二时钟信号端以及所述移位寄存单元的驱动输出端连接；所述第二输出模块用于在所述上拉节点的控制下将所述第二时钟信号端的信号给所述移位寄存单元的驱动输出端；
[0022] 所述下拉模块分别与第三电源电压端和所述下拉节点连接；所述下拉模块用于在所述下拉节点的控制下将所述第三电源电压端的信号分别提供给所述级联输出端和所述驱动输出端。
[0023] 在一些实施例中，在本发明实施例提供的阵列基板中，所述显示区域包括像素电极；
[0024] 所述第一电容的第二极包括与所述像素电极同层设置的透明导电电极。
[0025] 在一些实施例中，在本发明实施例提供的阵列基板中，所述第一电容的第二极还包括与所述透明导电电极电连接的第一金属电极；
[0026] 所述第一电容的第一极包括第二金属电极；
[0027] 所述第一金属电极、所述第二金属电极、所述透明导电电极均彼此异层设置，且所述第一金属电极和所述第二金属电极均位于所述透明导电电极与所述衬底基板之间。
[0028] 在一些实施例中，在本发明实施例提供的阵列基板中，所述显示区域还包括数据线和栅线；
[0029] 所述第一金属电极与所述栅线同层设置，所述第二金属电极与所述数据线同层设置；
[0030] 或者，所述第二金属电极与所述栅线同层设置，所述第一金属电极与所述数据线同层设置。
[0031] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供上述任一种阵列基板。
[0032] 相应地，本发明实施例还提供了一种上述阵列基板的检测方法，其所述检测方法包括：
[0033] 充电阶段、控制各级移位寄存单元的级联输出端输出高电位信号，所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点之间不进行信号传输，所述检测输入模块在所述第一控制端和所述第一输入端的控制下，对所述第一电容进行充电；
[0034] 复位阶段、控制各级移位寄存单元的上拉节点和下拉节点、级联输出端以及驱动输出端均输出低电位信号；
[0035] 放电阶段、所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点导通，并控制各级移位寄存单元使其上拉节点仅与所述检测单元导通，控制各级移位寄存单元的以使其驱动输出端均输出高电位信号；
[0036] 检测阶段、向显示区域至少一条数据线提供数据电压，检测与该数据线对应的像素电极的电压，确定各所述检测单元是否有异常。
[0037] 相应地，当所述第一电容的第二极包括与所述像素电极同层设置的透明导电电极时，本发明实施例还提供了一种上述阵列基板的检测方法，所述检测方法包括：
[0038] 充电阶段、控制各级移位寄存单元的级联输出端输出高电位信号，所述输出控制模块在所述第二控制端的控制下使所述检测单元与对应级的所述移位寄存单元的上拉节点之间不进行信号传输，所述检测输入模块在所述第一控制端和所述第一输入端的控制下，对所述第一电容进行充电；
[0039] 检测阶段、检测各所述检测单元中所第一电容的透明导电电极的电压，确定所述检测单元是否有异常。
[0040] 本发明有益效果如下：
[0041] 本发明实施例提供的一种阵列基板、其检测方法及显示装置，由于在栅极驱动电路中设置了与每一级移位寄存单元一一对应的检测单元；其中，检测单元包括检测输入模块、第一电容和输出控制模块；当各级移位寄存单元逐级输出信号时，各检测单元中的第一电容在检测输入模块的控制下进行充电，且利用输出控制模块使检测单元与对应级的移位寄存单元的上拉节点断开，避免检测单元影响移位寄存单元的输出。当各级移位寄存单元均输出完成后，停止触发各级移位寄存单元，输出控制模块在第二控制端和第一电容的控制下将第一电源电压端的信号提供给对应级移位寄存单元的上拉节点，从而利用检测单元控制对应级移位寄存单元的输出。而各检测单元中的输出控制模块可以被独立控制，因此增加检测单元可以实现逐行检测或随机行检测的功能。附图说明
[0042] 图1为本发明实施例提供的阵列基板中栅极驱动电路的结构示意图；
[0043] 图2为本发明实施例提供的阵列基板中栅极区域电路的局部结构示意图；
[0044] 图3为本发明实施例提供的检测单元的结构示意图；
[0045] 图4为本发明实施例提供的移位寄存单元的结构示意图；
[0046] 图5为图4所示移位寄存单元对应的电路时序图；
[0047] 图6为本发明实施例提供的栅极区域电路中一个移位寄存单元和一个检测单元的电路结构图；
[0048] 图7为图6所示电路对应的电路时序图；
[0049] 图8为本发明一种实施例提供的第一电容的结构示意图；
[0050] 图9为本发明另一种实施例提供的第一电容的结构示意图；
[0051] 图10为本发明一种实施例提供的检测方法的流程示意图；
[0052] 图11为本发明一种实施例提供的检测方法对应的时序图；
[0053] 图12为本发明另一实施例提供的检测方法的流程示意图。
具体实施方式
[0054] 一般的栅极驱动电路均是由多个级联的移位寄存单元组成，各级移位寄存单元的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存单元实现依次向显示面板上的各行栅线输入扫描信号。其中，各行栅线与显示面板中用于控制像素电极充电的显示晶体管的栅极相连，并控制是否导通这些显示晶体管，以控制是否对像素电极进行充电。
[0055] 在进行阵列基板检测时，需要进行逐行检测和随机行检测，而目前的栅极驱动电路只具有逐行检测的功能不能实现随机检测。
[0056] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。
[0057] 需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
[0058] 下面结合附图，对本发明实施例提供的阵列基板、其检测方法及显示装置进行具体说明。
[0059] 本发明实施例提供的一种阵列基板，阵列基板具有显示区域和边框区域；边框区域设置有栅极驱动电路；如图1所示，栅极驱动电路包括位于衬底基板上级联的多个移位寄存单元CR(n)以及与每一级移位寄存单元CR(n)一一对应的检测单元SE(n)；如图2所示，检测单元SE(n)包括：检测输入模块01、第一电容C1和输出控制模块02；其中，[0060] 第一电容C1的第二极连接第一电源电压端VDD；
[0061] 检测输入模块01分别与第一控制端OE1、第一输入端IN1以及第一电容C1的第一极连接；检测输入模块01用于在第一控制端OE和第一输入端IN1的控制下，对第一电容C1进行充电；
[0062] 输出控制模块02分别与第二控制端OE2、第一电容C1的第一极、第一电源电压端VDD以及对应级移位寄存单元CR(n)的上拉节点Q连接，输出控制模块用于在第二控制端OE2和第一电容C1的控制下将第一电源电压端VDD的信号提供给对应级移位寄存单元CR(n)的上拉节点Q；
[0063] 其中，第n级移位寄存单元CR(n)对应的检测单元SE(n)的第一输入端IN1与第n-y级移位寄存单元CR(n-y)的级联输出端Gn-y相连。
[0064] 本发明实施例提供的阵列基板，由于在栅极驱动电路中设置了与每一级移位寄存单元一一对应的检测单元；其中，检测单元包括检测输入模块、第一电容和输出控制模块；当各级移位寄存单元逐级输出信号时，各检测单元中的第一电容在检测输入模块的控制下进行充电，且利用输出控制模块使检测单元与对应级的移位寄存单元的上拉节点断开，避免检测单元影响移位寄存单元的输出。当各级移位寄存单元均输出完成后，停止触发各级移位寄存单元，输出控制模块在第二控制端和第一电容的控制下将第一电源电压端的信号提供给对应级移位寄存单元的上拉节点，从而利用检测单元控制对应级移位寄存单元的输出。而各检测单元中的输出控制模块可以被独立控制，因此增加检测单元可以实现逐行检测或随机行检测的功能。
[0065] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
[0066] 可选地，在本发明实施例提供的阵列基板中，如图3所示，检测输入模块01包括：第一晶体管T1、第二晶体管T2和第三晶体管T3；其中：
[0067] 第一晶体管T1的栅极与第一控制端OE1连接，第一晶体管T1的第一极与第一输入端IN1连接，第一晶体管T1的第二极与第二晶体管T2的第一极以及第三晶体管T3的第一极连接；
[0068] 第二晶体管T2的栅极与第一控制端OE1连接，第二晶体管T2的第二极与第一电容C1的第二极以及第三晶体管T3的栅极连接；
[0069] 第三晶体管T3的第二极与第一电容C1的第二极连接。
[0070] 在具体实施时，当第一控制端OE1控制第一晶体管T1和第二晶体管T2导通时，第一输入端IN1的信号通过第一晶体管T1和第二晶体管T2对第一电容C1进行充电。
[0071] 可选地，在本发明实施例提供的阵列基板中，如图3所示，输出控制模块02包括：第四晶体管T4和第五晶体管T5；其中：
[0072] 第四晶体管T4的栅极与第一电容C1的第二极连接，第四晶体管T4的第一极与第一电源电压端VDD连接，第四晶体管T4的第二极与第五晶体管T5的第一极连接；
[0073] 第五晶体管T5的栅极与第二控制端OE2连接，第五晶体管T5的第二极与对应的移位寄存单元CR(n)的上拉节点Q连接。
[0074] 在具体实施时，当第一电容的第二极的电压充电至大于第四晶体管的栅极开启电压时，第四晶体管导通，第一电源电压端的信号经第四晶体管提供给第五晶体管；当第二控制端控制第五晶体管导通时，第四晶体管输出的电压经第五晶体管提供给移位寄存单元的上拉节点，可以通过对上拉节点进行控制实现栅线扫描的功能。
[0075] 以上仅是举例检测单元中检测输入模块和输出控制模块的具体结构，在具体实施时，检测输入模块和输出控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0076] 需要说明的是，具体实施时，本发明实施例提供的栅极驱动电路中，对移位寄存单元的结构不作限定，只要保证移位寄存单元是具有上拉节点和下拉节点的结构即可。另外，对于移位寄存单元之间的级联关系不作限定，可以顺次级联，例如第n级与第n+1级级联，当然也可以是间隔级联，例如第n级与第n+x级级联，x为大于1的整数。
[0077] 下面以一个具体实施例对本发明实施例提供的移位寄存单元进行简单说明。
[0078] 可选地，在本发明实施例提供的阵列基板中，如图2所示，移位寄存单元包括：输入模块11、复位模块12、节点控制模块13、第一输出模块14、第二输出模块15和下拉模块16；在第n级移位寄存单元CR(n)中：
[0079] 输入模块11分别与第二输入端IN2、第三输入端IN3以及上拉节点Q连接；输入模块用于在第二输入端IN2的控制下，将第三输入端IN3的信号提供给上拉节点Q；
[0080] 复位模块12分别与第四输入端IN4、第二电源电压端VGL1以及上拉节点Q连接；复位模块12用于在第四输入端IN4的控制下将第二电源电压端VGL1的信号提供给上拉节点Q；
[0081] 节点控制模块13分别与上拉节点Q和下拉节点QB连接；节点控制模块13用于使上拉节点Q和下拉节点QB的电位相反；
[0082] 第一输出模块14分别与上拉节点Q、第一时钟信号端CLKA以及移位寄存单元CR(n)的级联输出端Gn连接；第一输出模块14用于在上拉节点Q的控制下将第一时钟信号端CLKA的信号给移位寄存单元CR(n)的级联输出端Gn；
[0083] 第二输出模块15分别与上拉节点、第二时钟信号端CLKB以及移位寄存单元CR(n)的驱动输出端OUTn连接；第二输出模块用于在上拉节点的控制下将第二时钟信号端的信号给移位寄存单元CR(n)的驱动输出端OUTn；
[0084] 下拉模块16分别与第三电源电压端VGL2和下拉节点QB连接；下拉模块16用于在下拉节点QB的控制下将第三电源电压端VGL2的信号分别提供给级联输出端Gn和驱动输出端。
[0085] 进一步地，在具体实施时，第n级移位寄存单元的第二输入端或第三输入端中之一与第n-y级移位寄存单元的级联输出端连接，另一与第一电源电压端或者第四电源电压端连接，或者，第n级移位寄存单元的第二输入端和第三输入端均与第n-y级移位寄存单元的级联输出端连接，在此不作限定。其中，y为大于1或等于1的整数。
[0086] 在具体实施时，第n级移位寄存单元的第三输入端一般与第n+y级移位寄存单元的级联输出端连接。
[0087] 进一步地，在具体实施时，移位寄存单元可以设置有多个第二输出模块，每一个第二输出模块对应一个驱动输出端，每一驱动输出端连接一条栅线，在此不作限定。
[0088] 在具体实施时，在本发明实施例提供的移位寄存单元中，各模块一般可以由一个或者多个晶体管构成，本发明对各模块的具体结构不作限定。
[0089] 在一些实施例中，移位寄存单元的结构如图4所示，输入模块11包括晶体管M1，复位模块12包括晶体管M2，节点控制模块13包括晶体管M7、晶体管M8和晶体管M9，第一输出模块14包括晶体管M3和第二电容C2，第二输出模块15包括晶体管M5，下拉模块16包括晶体管M4和晶体管M6。在正常工作时其对应的时序图如图5所示。
[0090] 具体地：在第一阶段，IN2＝1，CLKA＝CLKB＝0，CLKC＝1，IN4＝0。晶体管M1导通，上拉节点Q电位为高电位，晶体管M3、晶体管M5和晶体管M9导通；由于CLKC＝1，晶体管M7导通；由于晶体管M7和晶体管M9均导通，下拉节点QB的电位为低电位；由于晶体管M3和晶体管M5导通，且CLKA＝CLKB＝0，级联输出端Gn和驱动输出端OUTn均输出低电位信号。在第二阶段，IN2＝0，CLKA＝CLKB＝1，CLKC＝0，IN4＝0。由于CLKA＝1，上拉节点Q的电位被进一步拉高，晶体管M3、晶体管M5和第九开关晶体管M9导通；由于晶体管M9导通，下拉节点QB的电位为低电位；由于晶体管M3、晶体管M5导通，且CLKA＝CLKB＝1，级联输出端Gn和驱动输出端OUTn均输出高电位信号。在第三阶段，IN2＝0，CLKA＝CLKB＝0，CLKC＝1，IN4＝1。由于IN4＝1，晶体管M2导通，上拉节点Q的电位为低电位；由于CLKC＝1，晶体管M7导通，下拉节点QB的电位为高电位，晶体管M4、晶体管M6和晶体管M8导通；由于晶体管M8导通，进一步保证上拉节点Q的电位为低电位；由于晶体管M4和晶体管M6导通，级联输出端Gn和驱动输出端OUTn均输出低电位信号。在第四阶段，IN2＝0，CLKA＝CLKB＝1，CLKC＝0，IN4＝0。上拉节点Q的电位为低电位，下拉节点QB的电位仍为高电位，晶体管M4、晶体管M6和晶体管M8导通；由于晶体管M8导通，进一步保证上拉节点Q的电位为低电位；由于晶体管M4和晶体管M6导通，级联输出端Gn和驱动输出端OUTn均输出低电位信号。在第五阶段，IN2＝0，CLKA＝CLKB＝0，CLKC＝1，IN4＝1。由于CLKC＝1，晶体管M7导通，下拉节点QB的电位为高电位，晶体管M4、晶体管M6和晶体管M8导通；由于晶体管M8导通，上拉节点Q的电位为低电位；由于晶体管M4和晶体管M6导通，级联输出端Gn和驱动输出端OUTn均输出低电位信号。之后一直循环第四阶段和第五阶段到下一帧开始。
[0091] 需要说明的是本发明上述实施例中提到的晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Semiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
[0092] 进一步地，如图6所示，结合图4所示的移位寄存单元说明本发明实施例提供的检测单元的工作原理。具体地，对应的时序图如图7所示。
[0093] 具体地，在各级移位单元进行正常扫描工作时，OE＝1，OE2＝0。第五晶体管T5截止，检测单元与移位寄存单元断路，检测单元与移位寄存单元无信号传输，因此检测单元不会影响移位寄存单元的正常工作。检测单元中，第一晶体管T1和第二晶体管T2导通，当第n-y级移位寄存单元的级联输出端Gn-y输出高电位信号时，第一电容C1开始充电，之后，第一电源电压端VDD使第一电容C1的第二极的电位保持。在进行阵列基板检测时，OE＝0，OE2＝1。第一晶体管T1和第二晶体管T2截止，第五晶体管T5导通，同时第一电容C1开始放电，第四晶体管T4导通，第一电源电压端VDD的信号传输至对应级移位寄存单元的上拉节点Q，第一时钟信号端CLKA＝0，级联输出端Gn输出低电位信号，避免触发其它级以为寄存单元，第二时钟信号端CLKB＝1，驱动输出端OUTn输出高电位信号，实现向对应行栅线的驱动。由于每一检测单元可以单独控制，因此，可以实现对显示区域的像素进行随机行检测。
[0094] 在具体实施时，由于各移位寄存单元以及检测单元中均包括有多个不同沟道宽长比的晶体管，结构复杂，任何一个晶体管或者交叉线的异常均会对显示面板内部造成显示异常，甚至部分区域无法显示的后果，而目前的阵列基板测试仅能对移位寄存单元进行检测，而对于检测单元，如果检测单元有异常但是由于没有进行检测，所以对检测单元有异常的阵列基板进行了后续的工艺制作，这样会浪费人力和物力，从而导致生产成本增加。
[0095] 因此，可选地，在本发明实施例提供的阵列基板中，为了可以实现对检测单元进行检测，如图8和图9所示，显示区域AA包括像素电极pix；
[0096] 第一电容C1的第二极包括与像素电极pix同层设置的透明导电电极004。由于目前的阵列基板检测装置只能对阵列基板表面的膜层进行电压检测，本发明实施例将第一电容C1的第二极设置为像素电极pix同层设置的透明导电电极004，这样就可以对第一电容C1的第二极进行电压检测，从而可以检测出检测单元是否存在异常。
[0097] 在一些实施例中，如图8和图9所示，第一电容C1的第二极还包括与透明导电电极004电连接的第一金属电极002；
[0098] 第一电容C1的第一极包括第二金属电极003；
[0099] 第一金属电极002、第二金属电极003、透明导电电极004均彼此异层设置，且第一金属电极002和第二金属电极003均位于透明导电电极004与衬底基板001之间。
[0100] 在具体实施时，透明导电电极004与第一金属电极002通过过孔电连接。进一步地，阵列基板上一般设置有多层金属层，例如位于显示区域的数据线、栅线和存储电容电极，为了简化制作工艺以及降低生产成本，可以将第一金属电极与显示区域的金属层设置为同层同材质。
[0101] 可选地，在本发明实施例提供的阵列基板中，如图8所示，第一金属电极002与数据线data同层设置，第二金属电极003与栅线gate同层设置。
[0102] 或者，如图9所示，第一金属电极002与栅线gate同层设置，第二金属电极003与数据线data同层设置，在此不作限定。
[0103] 基于同一发明构思，本发明实施例还提供了一种上述任一阵列基板的检测方法，如图10所示，检测方法包括：
[0104] S101、充电阶段：控制各级移位寄存单元的级联输出端输出高电位信号，输出控制模块在第二控制端的控制下使检测单元与对应级的移位寄存单元的上拉节点之间不进行信号传输，检测输入模块在第一控制端和第一输入端的控制下，对第一电容进行充电；
[0105] S102、复位阶段：控制各级移位寄存单元的上拉节点和下拉节点、级联输出端以及驱动输出端均输出低电位信号；
[0106] S103、放电阶段：输出控制模块在第二控制端的控制下使检测单元与对应级的移位寄存单元的上拉节点导通，并控制各级移位寄存单元使其上拉节点仅与检测单元导通，控制各级移位寄存单元的以使其驱动输出端均输出高电位信号；
[0107] S104、检测阶段：向显示区域至少一条数据线提供数据电压，检测与该数据线对应的像素电极的电压，确定对各检测单元是否有异常。
[0108] 在具体实施时，当检测单元正常时，检测单元中的第一电容在充电阶段充的电会在检测阶段进行放电，从而使第一电源电压端的信号提供给对应级移位寄存单元的上拉节点，上拉节点控制驱动输出端输出高电位信号提供给显示区域对应的各栅线上，此时，如果向数据线提供数据电压，数据电压会传输至该行数据线连接的像素电极上，从而检测与该数据线对应的像素电极的电压，如果像素电极上的电压为该数据电压，则证明对应行的检测单元无异常，如果像素电极上的电压不是该数据电压，则证明对应行的检测单元存在异常。
[0109] 因此本发明实施例提供的上述检测方法可以对栅极驱动电路中的各检测单元进行不良检测，这对于阵列基板检测和不良拦截具有重要意义，防止漏检后进行后续工序导致的成本损失。
[0110] 下面结合图6所示的检测单元和移位寄存单元的结构，对本发明实施例提供的上述检测方法进行详细说明。需要说明的是，对于第一级移位寄存单元，第二输入端(Gn-y)与帧触发端STV连接，对应的检测单元的第一输入端(Gn-y)与帧触发端STV连接。
[0111] 具体地，参见图11所示的时序图。
[0112] 首先，STV＝1，CLKA＝1，CLKB＝0，CLKC＝0，VDD＝1，VGL1＝1，VGH1＝1。从而使各级移位寄存单元的级联输出端Gn均输出高电位信号，各级移位寄存单元的驱动输出端OUTn均输出低电位信号；同时OE1＝1，OE2＝0，这样各级移位寄存单元的级联输出端Gn输出的高电位信号可以存储在对应级的检测单元的第一电容中；同时，对VGL2不施加信号，减少其信号的干扰。
[0113] 随后，OE1＝0，第一电容停止充电，第一电源电压端VDD一直维持高电压，第一电容保持两端电压不变；
[0114] 随后VGL2＝0，将移位寄存单元的下拉节点QB拉低；CLKA＝0，各级移位寄存单元的级联输出端Gn输出低电位信号，将级联开始断开；随后VGH1＝0，VGL1＝0，将上拉节点Q拉低，从而使栅极驱动电路中除检测单元外，移位寄存单元上全部为低电压；
[0115] 随后OE2＝1，第一电容控制第四晶体管导通，第一电源电压端VDD的信号通过第四晶体管和第五晶体管传输至对应移位寄存单元的上拉节点Q点；CLKB＝1，驱动输出端OUTn向显示区域的栅线输出高电位信号；向显示区域至少一条数据线提供数据电压，如果栅线上电压正常，数据电压会传输至该行数据线连接的像素电极上，检测与该数据线对应的像素电极的电压，如果像素电极上的电压为该数据电压，则证明对应行的检测单元无异常，如果像素电极上的电压不是该数据电压，则证明对应行的检测单元存在异常。
[0116] 上述检测方式是通过检测显示区域内的像素电极的电压实现对检测单元的检测。具体地，当检测单元中的第一电容的第二极包括与像素电极同层设置的透明导电电极时，也可以通过检测透明导电电极实现对检测单元的检测。
[0117] 基于同一发明构思，本发明实施例还提供了一种阵列基板的检测方法，当第一电容的第二极包括与像素电极同层设置的透明导电电极时，如图12所示，检测方法包括：
[0118] S201、充电阶段、控制各级移位寄存单元的级联输出端输出高电位信号，输出控制模块在第二控制端的控制下使检测单元与对应级的移位寄存单元的上拉节点之间不进行信号传输，检测输入模块在第一控制端和第一输入端的控制下，对第一电容进行充电；
[0119] S202、检测阶段、检测各检测单元中所第一电容的透明导电电极的电压，确定检测单元是否有异常。
[0120] 在具体实施时，当检测单元正常时，检测单元中的第一电容在充电阶段充的电会使第一电容的第二极的电压发生变化，因此直接检测透明导电电极的电压的就可以确定检测单元是否存在异常。
[0121] 结合图6所示的检测单元和移位寄存单元的结构，对本发明实施例提供的上述检测方法进行简单说明。STV＝1，CLKA＝1，VDD＝1，VGH＝1，VGL1＝1。从而使各级移位寄存单元的级联输出端Gn均输出高电位信号，各级移位寄存单元的驱动输出端OUTn均输出低电位信号；同时OE1＝1，OE2＝0，这样各级移位寄存单元的级联输出端Gn输出的高电位信号可以存储在对应级的检测单元的第一电容中；检测各检测单元中所第一电容的透明导电电极的电压，确定检测单元是否有异常。同时，为了减少信号干扰，对VGL2、CLKB和CLKC不施加信号。
[0122] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。由于该液显示装置解决问题的原理与前述一种阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处不再赘述。
[0123] 在具体实施时，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
[0124] 本发明实施例提供的一种阵列基板、其检测方法及显示装置，由于在栅极驱动电路中设置了与每一级移位寄存单元一一对应的检测单元；其中，检测单元包括检测输入模块、第一电容和输出控制模块；当各级移位寄存单元逐级输出信号时，各检测单元中的第一电容在检测输入模块的控制下进行充电，且利用输出控制模块使检测单元与对应级的移位寄存单元的上拉节点断开，避免检测单元影响移位寄存单元的输出。当各级移位寄存单元均输出完成后，停止触发各级移位寄存单元，输出控制模块在第二控制端和第一电容的控制下将第一电源电压端的信号提供给对应级移位寄存单元的上拉节点，从而利用检测单元控制对应级移位寄存单元的输出。而各检测单元中的输出控制模块可以被独立控制，因此增加检测单元可以实现逐行检测或随机行检测的功能。
[0125] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种用于船舶尾气处理的洗涤塔 | 2022-06-12 | 2 |
| 一种热毛细力驱动的闭合微流体燃料电池系统 | 2021-11-28 | 1 |
| 一种治理受污染水体的方法及装置 | 2020-09-18 | 1 |
| 一种激光打印机用激光头灯水冷循环装置 | 2020-09-26 | 1 |
| 一种模拟页岩气藏裂缝排水采气效率设备及方法 | 2022-07-12 | 2 |
| 滑动式插座导轨安装结构 | 2020-12-03 | 1 |
| 一种应用于涂布机收料裁切上的吸附装置 | 2021-03-31 | 2 |
| 一种刺钢丝隔离栅安装拉丝装置 | 2021-02-15 | 2 |
| 一种高压不锈钢球阀 | 2021-02-02 | 1 |
| 一种酱油酿造用翻曲机 | 2021-10-11 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
管板热门专利
QQ群二维码
意见反馈
意见反馈