技术领域
[0001] 本
发明涉及一种用于制造集成电路的方法。具体地，本发明涉及在集成电路
制造过程中去除金属互连层的多余金属，其中，该金属互连层设置在介电层和集成电路之间。
背景技术
[0002] 参考
附图中的图1，在许多先进的封装工艺中，在
电沉积铜柱10或铜再分布层(RDL)之前，使用
物理气相沉积法(PVD)形成
凸块下金属(UBM)层。UBM通常包括阻挡层13，例如
钛(Ti)层、钛-钨
合金(TiW)层或等效层，或例如，氮化钛层和钛层(TiN/Ti)的组合，以及在电
镀铜过程中承载
电流的铜(Cu)籽晶层12。这些籽晶层沉积到有机
电介质14上，该电介质通常是
覆盖衬底15的聚酰亚胺(PI)14或聚苯并噁唑(PBO)。
电镀工艺完成后，通过湿法蚀刻去除不需要的UBM部分，以
电隔离新形成的结构。
[0003] 常规地，使用铵蚀刻去除Cu籽晶层12，其中使用包括Cu(NH3)4Cl2、Cu(NH3)2Cl、NH3和NH4Cl的
碱性蚀刻剂。然后使用NH3和
水清洁所得到的包括CuO的化学制品。然而，该工艺没有提供相对于侧向蚀刻的垂直蚀刻的选择性，因此导致不期望的铜结构宽度损失(图2)。该问题限制了铜柱10尺寸的下限和间距。
[0004] 在铜蚀刻之后，使用
氢氟酸(HF)溶液湿法蚀刻阻挡层13(例如Ti)的暴露部分。可以看到，由于阻挡层的侧向蚀刻，形成了底切11(图2)。结果，整个结构被削弱并且可能分层，从而导致低产量和/或低可靠性。
[0005] 在通过湿法蚀刻去除Ti/Cu籽晶12、13之后，由于所使用的蚀刻工艺的各向同性性质，减小了Cu柱宽度，并且Ti层13显示出底切11。已知用
各向异性干法蚀刻代替各向同性湿法蚀刻工艺可以解决上述问题，但是已经发现这种方法存在许多问题。
[0006] 首先，业内众所周知，由于没有挥发性CuFx或CuClx化合物的形成，因此无法使用标准的金属蚀刻
等离子体工艺成功地蚀刻Cu。然而，可以使用氩气Ar干法蚀刻工艺来物理溅射铜籽晶12。由于由
压板偏压引起的方向性，这种工艺在垂直方向上比在侧向方向上蚀刻得更快，因此避免了上述问题。
[0007] 为确保合适的器件功能，重要的是金属表面应不含任何可能影响附着
力的有机残留物。同样关键的是，PI 14或其他电介质应不含任何会导致线间
泄漏电流增加的金属残留物。由于这个原因，通常采用过度蚀刻以确保充分蚀刻晶片的所有区域。当使用如下所述的溅射蚀刻工艺时，这些要求提出了特定的挑战。
[0008] 在蚀刻过程中，金属将被溅射到电介质14的表面上，甚至可能被注入到电介质14中，在该电介质14中，注入的金属将引起泄
漏电流问题和可靠性问题。
[0009] 在过度蚀刻期间，
碳和
氧将从暴露的电介质中释放到工艺环境中，从而污染暴露的金属表面。这种碳污染可能会造成问题，因为它将形成很难通过标准方法(例如O2灰化)去除的金属碳化物。在图3至图6中示出了说明这些问题的数据，这些数据与使用Ar溅射蚀刻以清除Ti/Cu籽晶层(包括50％的过度蚀刻)进行处理的样品有关。图4示出了显著的碳污染(9.6％)。图6示出了大量金属(3％Ti，2％Cu)注入到了电介质中。
发明内容
[0010] 本发明的一个目的是提供一种针对上述问题的技术方案。
[0011] 根据本发明的第一方面，提供一种在集成电路制造工艺过程中去除金属互连层的多余金属的方法，所述金属互连层设置在介电层和集成电路之间，所述方法包括以下步骤：
[0012] 使用包含惰性气体的等离子体，
等离子体蚀刻所述金属互连层的多余金属部分一段蚀刻持续时间，所述多余金属部分设置在所述介电层的表面上；
[0013] 控制所述蚀刻持续时间，以在从所述介电层上完全去除所述多余金属部分之前停止所述等离子体蚀刻；
[0014] 蚀刻剩余的多余金属部分以从所述介电层上去除多余金属的残留物。
[0015] 在一个实施方式中，所述惰性气体包括氩气。
[0016] 在一个实施方式中，所述蚀刻剩余的多余金属部分包括湿法化学蚀刻，然而，在替代的实施方式中，这可以通过化学干法蚀刻来进行。
[0017] 在一个实施方式中，所述化学干法蚀刻包括使用诸如四氟甲烷等碳氟化合物的蚀刻。替代地，或除此之外，所述化学干法蚀刻包括使用氯的蚀刻。
[0018] 在一个实施方式中，所述多余金属部分包括设置在所述介电层上的一个或多个阻挡层和设置在所述一个或多个阻挡层上的铜层。所述多余金属的残留物包括阻挡层残留物。
[0019] 在一个实施方式中，所述方法还包括在所述蚀刻工艺期间动态计算所述蚀刻持续时间。所述蚀刻持续时间在所述等离子体蚀刻期间检测到所述介电层的表面时设定。在一个实施方式中，使用光学发射
光谱法(OES)或二次离子质谱法(SIMS)来检测所述介电层的表面。
[0020] 在一个实施方式中，所述方法还包括在等离子体蚀刻之前计算所述蚀刻持续时间，其中，所述蚀刻持续时间是基于所述多余金属部分的已知蚀刻速率来计算的。
[0021] 在一个实施方式中，等离子体蚀刻所述多余金属部分的步骤包括：优先沿基本上横穿所述金属互连层的方向蚀刻所述多余金属部分。
[0022] 根据本发明的第二方面，提供一种通过第一方面所述的方法能够获得的集成电路。
附图说明
[0023] 尽管上文已经描述了本发明，但是本发明扩展到上文或下文描述中阐述的特征的任何创造性组合。尽管这里参考附图详细描述了本发明的示例性实施方式，但是应当理解，本发明不限于这些精确的实施方式。
[0024] 此外，可以预期的是，单独描述或作为实施方式的一部分描述的特定特征可以与其他单独描述的特征或其他实施方式的各部分组合，即使其他特征和实施方式没有提及该特定特征。因此，本发明扩展到没有描述的特定组合。
[0025] 本发明可以以多种方式来实施，现将通过仅为示例的方式，参考附图来描述其实施方式，其中：
[0026] 图1示出了去除籽晶之前的铜柱结构。
[0027] 图2示出了在通过湿法蚀刻去除籽晶之后的图1的铜柱结构。
[0028] 图3示出了Ar溅射蚀刻后碳污染的再分布层(RDL)金属的扫描
电子显微镜(SEM)图像。
[0029] 图4示出了Ar溅射蚀刻之后RDL金属(9.6％C)的
能量色散
X射线(EDX)光谱。
[0030] 图5示出了Ar溅射蚀刻后在电介质上具有可见的金属残留物的光学显微照片。
[0031] 图6是表示在划道中通过XPS测量的电介质表面的组成的表，其示出了Ar溅射蚀刻之后电介质上的金属残留物(3％Ti，2％Cu)。
[0032] 图7示出了根据本发明第一实施方式的方法的步骤
流程图。
[0033] 图8示出了根据本发明第二实施方式的方法的步骤流程图。
[0034] 图9示出了去除籽晶之前的铜柱结构。
[0035] 图10示出了通过干法蚀刻去除籽晶之后的图9的铜柱结构，其中蚀刻轮廓得到了改善。
[0036] 图11示出了使用图7或图8中所示方法获得的Ti/Cu籽晶厚度与Ar溅射蚀刻的蚀刻时间之间的关系图。
[0037] 图12示出了使用图7或图8中所示方法获得的再分布层(RDL)金属的扫描电子显微镜(SEM)图像。
[0038] 图13示出了使用图7或图8中所示方法获得的再分布层(RDL)金属的另一扫描电子显微镜(SEM)图像。
[0039] 图14示出了使用图7或图8中所示方法获得的RDL金属的能量色散X射线(EDX)光谱。
具体实施方式
[0040] 现在将详细描述本发明。已经发现，本发明的实施方式最小化重新溅射的金属注入到介电层中，并且最小化金属表面被从暴露的
聚合物中释放的碳污染。不希望的Cu柱或RDL的侧向蚀刻也大大减少了。本发明还解决了Ti层底切问题，并使金属层不受污染。
[0041] 参考附图中的图7和图9-图10，示出了根据本发明第一实施方式的方法100的步骤流程图，该方法用于在集成电路制造工艺过程中去除金属互连层320、330的多余金属。具体地，金属互连层320、330可以包括凸块下金属(UBM)层320、330，其可以包括铜层320和阻挡层330，例如Ti、TiW或钽(Ta)。金属互连层320、330可以将铜柱310与覆盖有介电层340的晶片表面361分开。
[0042] 在步骤101，可以在步骤102的等离子体蚀刻之前计算等离子体蚀刻的蚀刻持续时间，其中，基于多余金属部分350的已知蚀刻速率，例如铜层320的已知蚀刻速率和阻挡层330的已知蚀刻速率，来计算蚀刻持续时间。
[0043] 在步骤102，使用包括惰性气体的等离子体对金属互连层320、330的多余金属部分350进行等离子体蚀刻，该等离子蚀刻持续一段蚀刻持续时间，该多余金属部分350设置在介电层340的表面341上。具体地，等离子体蚀刻102可以包括使用包含氩气的等离子体的定向或各向异性溅射蚀刻，其包括优先沿着垂直方向(即，基本上横穿于金属互连层320、330)并且围绕集成电路300蚀刻多余金属部分350。该步骤有助于控制金属宽度并使底切最小化。
[0044] 在步骤103，控制上述蚀刻持续时间，以便在从电介质340上完全去除金属部分350之前停止等离子体蚀刻102，否则将完全暴露出介电层340的表面341。在步骤101基于多余金属部分350的已知蚀刻速率计算蚀刻持续时间。具体地，在完全去除金属部分350之前，因此是在介电层340暴露或完全暴露之前，停止等离子体蚀刻，以避免任何过度蚀刻。例如，如图11中所示，使用包含氩气的等离子体对包括铜层320和钛层330的多余金属部分350进行溅射蚀刻102，持续30秒，多余金属部分350的厚度从 减小到 由此蚀刻掉铜层320，并暴露出钛层330。溅射蚀刻102再持续70秒将完全去除 厚的钛层330。因此得出结论，90秒的Ar溅射蚀刻时间
阈值足以完全去除铜层320和大部分钛层330而不暴露介电层
340。
[0045] 在步骤104，通过蚀刻又一段蚀刻持续时间来清理介电层340的暴露表面，以从介电层340的表面341去除多余金属的残留物，例如钛残留物。在步骤104中蚀刻介电层340的表面341可以包括液体或湿法化学蚀刻或化学干法蚀刻。化学干法
刻蚀可以使用诸如四氟甲烷(CF4)等碳氟化合物或使用氯(Cl)进行。通过在介电层340的表面341上仅保留最少的多余金属的残留物时停止等离子体蚀刻102，可以使用比通常所使用的湿法蚀刻时间短得多的湿法蚀刻时间。这使得金属互连层320，330的底切减小，并且使晶片表面361的任何污染最小化。
[0046] 图8示出了第二实施方式的方法200，该方法200用于在集成电路制造工艺过程中去除金属互连层320，330的多余金属。步骤201对应于方法100的步骤102。在步骤202，控制等离子体蚀刻时间的持续时间，以便在完全去除金属部分350之前停止等离子体蚀刻201，否则将完全暴露介电层340的表面341。可以在步骤202动态计算蚀刻持续时间，以便在等离子体蚀刻201期间检测到介电层340的表面341时设定蚀刻持续时间。具体地，可以使用光学发射光谱法(OES)或二次离子质谱法(SIMS)来检测介电层340的表面341。因此，步骤201的等离子体蚀刻持续至步骤202检测到介电层340的表面341时。一旦检测到介电层340，在步骤203中进行湿法蚀刻，对应于第一实施方式的方法的步骤104。
[0047] 图12和图13示出了使用根据本发明的方法100获得的再分布层(RDL)金属的扫描电子显微镜(SEM)图像。显然，在所示的结构中没有底切。图14示出了使用根据第一实施方式的方法100获得的RDL金属的能量色散X射线(EDX)光谱。检测到的含量包括99.5％的纯铜，并且未检测到明显的碳污染。
