技术领域
[0001] 本
发明涉及集成电路设计领域，特别涉及推挽变换器的控制电路。
背景技术
[0002] 推挽变换器电路结构简单，工作时
变压器双向激磁，磁芯的利用率高，因此该变换器具有体积小、效率高且动态响应好的优点，在
低电压输入、大
电流输出以及输入输出需要电气隔离的场合被广泛应用。随着移动互联网的快速崛起，便携式移动设备及个人穿戴产品日益影响并改变人们的生活。因而，市场也逐渐对电源产品提出了更高性能的需求，其中高
精度、快速响应极具有代表性。推挽式
开关电源的应用中，通常采用次边侧检测负载电流，实现恒流控制方式，从而提高
输出电压的精度、响应速度，应用于传统推挽变换器的次级侧恒流控制电路的原理
框图如图1所示。
[0003] 图1中的推挽变换器包括输入滤波电容C、等效参数完全相同的晶体管Q1和晶体管Q2、变压器TS、输出整流
二极管D以及输出滤波电容COUT，变压器TS包括带
中心抽头的初级侧线圈和次级侧线圈NS，初级侧线圈的中心抽头将初级侧线圈分成初级侧线圈NP1和初级侧线圈NP2两部分。输入滤波电容C连接于输入电压VIN端与地之间，对输入电压VIN进行滤波，滤波后的输入电压VIN连接至变压器TS初级侧线圈的中心抽头端。推挽变换器中晶体管Q1的基极B1端连接至控制电路的输出端OUTN、晶体管Q2的基极B2端连接至控制电路的输出端OUTP。晶体管Q1的集
电极C1端、晶体管Q2的集电极C2端分别连接至变压器TS初级侧线圈的两个端头。晶体管Q1的发射极E1端、晶体管Q2的发射极E2端均接地。变压器TS起着隔离和传递
能量的作用，变压器TS初级侧线圈NP1、初级侧线圈NP2与次级侧线圈NS的
匝数比为：NP1：NP2：NS＝1：
1：N，因此变压器TS次级侧线圈NS端的输出电压是输入电压VIN的2N倍。次级侧线圈NS一端连接
整流二极管D的
阳极，整流二极管D的
阴极和输出滤波电容COUT的一端连接后连接于推挽变换器的一个输出端，次级侧线圈NS另一端连接输出滤波电容COUT的另一端后同时连接于检测电路的输入端和
采样电阻RCS的一端，采样电阻RCS的另一端连接于推挽变换器的另一个输出端，变压器TS次级侧线圈NS端的输出电压经过整流二极管D的整流、电容COUT的滤波作用，便得到了稳定的输出电压VOUT。
[0004] 图1所示的次级侧恒流控制电路包括采样电阻RCS、检测电路和控制电路。检测电路包括比较器CMP，比较器CMP的反向输入端作为检测电路的输入端，比较器CMP的同向输入端输入参考电压VREF，比较器CMP的输出端OUT为检测电路的输出端。控制电路主要包括PWM
控制器，PWM控制器的输入端连接至检测电路的输出端，PWM控制器的输出端OUTP、输出端OUTN为控制电路的两个输出端，控制电路输出端OUTP连接至晶体管Q2的基极B2端，输出端OUTN连接至晶体管Q1的基极B1端。
[0005] 由于推挽变换器有正输出电压应用和负输出电压应用两种模式，而图1中采用传统的次边侧电流检测电路会导致采样电压出现正、负电压，将会增加控
制芯片的工艺和设计难度。此外，采用传统的次边侧电流检测电路，很难提高输出响应速度，从而影响输出电压精度。
[0006] 综上，选择更加合适的电流检测电路成为本领域技术人员亟待解决的技术问题。
发明内容
[0007] 有鉴于此，本发明解决的技术问题是克服
现有技术的不足，提出一种推挽变换器的控制电路。不仅能提高输出电压的响应速度、精度，同时还能降低控制芯片的设计难度，还有利于变压器的小型化。
[0008] 为解决上述问题，本发明是通过以下技术手段实现的：
[0009] 一种推挽变换器的控制电路，其特征在于：包括电流检测模
块、逻辑处理模块和驱动电流选择模块；
[0010] 电流检测模块的输入端用于对第一晶体管Q1的发射极E1与第二晶体管Q2的发射极E2的连接点进行电流检测，产生采样电压VCS,分别与过流参考电压VREF1、过零参考电压VREF2比较后通过其第一输出端输出过流
信号、通过其第二输出端输出过零信号；
[0011] 逻辑处理模块的第一输入端接收过流信号、第二输入端接收过零信号，通过逻辑处理后产生四路
控制信号，然后通过其第一输出端、第二输出端、第三输出端和第四输出端输出；
[0012] 驱动电流选择模块的第一输入端、第二输入端、第三输入端和第四输入端分别接收逻辑处理模块的第一输出端、第二输出端、第三输出端和第四输出端输出的控制信号，驱动电流选择模块的第五输入端和第六输入端分别用于输入恒流源IS1和恒流源IS2，驱动电流选择模块依据各路控制信号选择是否为第一晶体管Q1和第二晶体管Q2的基极提供恒流源，然后通过其第一输出端、第二输出端输出，用于控制第一晶体管Q1和第二晶体管Q2的导通和关断。
[0013] 优选地，上述控制电路，其特征在于：按如下六个阶段周期性地工作：
[0014] 第一时间段：过零参考电压VREF2<采样电压VCS<过流参考电压VREF1，过流信号与过零信号均为低电平；逻辑处理模块的第一输出端输出高电平、第二输出端输出低电平、第三输出端输出低电平、第四输出端输出高电平；恒流源IS1为第一晶体管Q1提供基级电流，恒流源IS2电流泄放到地，控制第一晶体管Q1导通，第二晶体管Q2关断，第一晶体管Q1对基级驱动电流放大后由发射极E1向电流检测模块提供检测电流；
[0015] 第二时间段：采样电压VCS>过流参考电压VREF1、采样电压VCS>过零参考电压VREF2，过流信号为高电平、过零信号为低电平；逻辑处理模块的第一输出端输出低电平、第二输出端输出高电平、第三输出端输出低电平、第四输出端输出高电平；恒流源IS1、恒流源IS2电流均泄放到地，控制第一晶体管Q1、第二晶体管Q2均关断，第一晶体管Q1、第二晶体管Q2均不向电流检测模块提供检测电流；
[0016] 第三时间段：采样电压VCS<过流参考电压VREF1、采样电压VCS<过零参考电压VREF2，过流信号为低电平、过零信号为高电平；逻辑处理模块的第一输出端输出低电平、第二输出端输出高电平、第三输出端输出高电平、第四输出端输出低电平；恒流源IS1电流泄放到地、恒流源IS2为晶体管Q2提供基极电流，控制第一晶体管Q1关断、第二晶体管Q2导通，第一晶体管Q2对基驱动电流放大后由发射极E2向电流检测模块提供检测电流；
[0017] 第四时间段：过零参考电压VREF2<采样电压VCS<过流参考电压VREF1，过流信号与过零信号均为低电平；逻辑处理模块的第一输出端输出低电平、第二输出端输出高电平、第三输出端输出高电平、第四输出端输出低电平；恒流源IS1电流泄放到地、恒流源IS2为晶体管Q2提供基极电流，控制第一晶体管Q1关断、第二晶体管Q2导通，第一晶体管Q2对基驱动电流放大后由发射极E2向电流检测模块提供检测电流；
[0018] 第五时间段：采样电压VCS>过流参考电压VREF1、采样电压VCS>过零参考电压VREF2，过流信号为高电平、过零信号为低电平；逻辑处理模块的第一输出端输出低电平、第二输出端输出高电平、第三输出端输出低电平、第四输出端输出高电平；恒流源IS1、恒流源IS2电流均泄放到地，控制第一晶体管Q1、第二晶体管Q2均关断，第一晶体管Q1、第二晶体管Q2均不向电流检测模块提供检测电流，；
[0019] 第六时间段：采样电压VCS<过流参考电压VREF1、采样电压VCS<过零参考电压VREF2，过流信号为低电平、过零信号为高电平；逻辑处理模块的第一输出端输出高电平、第二输出端输出低电平、第三输出端输出低电平、第四输出端输出高电平；恒流源IS1为第一晶体管Q1提供基级电流，恒流源IS2电流泄放到地，控制第一晶体管Q1导通、第二晶体管Q2关断，第一晶体管Q1对基级驱动电流放大后由发射极E1向电流检测模块提供检测电流。
[0020] 作为电流检测模块的一种具体的实施方式，其特征在于：包括：采样电阻RCS、过流比较器CMP1和过零比较器CMP2；采样电阻RCS一个端口为电流检测模块的输入端，同时也与过流比较器CMP1的同向输入端、过零比较器CMP2的反向输入端相连；采样电阻RCS的另一个端口接地；过流比较器CMP1的反向输入端用于输入过流参考电压VREF1；过零比较器CMP2的同向输入端用于输入过零参考电压VREF2；过流比较器CMP1的输出端OUT1和过零比较器CMP2的输出端OUT2分别为电流检测模块的第一输出端和第二输出端。
[0021] 作为逻辑处理模块的一种具体的实施方式，其特征在于：包括：下降沿D触发器DFF1、上升沿D触发器DFF2、或非
门NOR1、或非门NOR2、四个相同的上升沿延迟电路DLY1、DLY2、DLY3和DLY4；或非门NOR1的输入端A为逻辑处理模块的第一输入端；或非门NOR1的输入端B与或非门NOR2的输出端OUT3相连，同时也与上升沿D触发器DFF2的输入端CLK相连；或非门NOR2的输入端B为逻辑处理模块的第二输入端；或非门NOR2的输入端A与或非门NOR1的输出端OUT4相连，同时也与下降沿D触发器DFF1的输入端CLK相连；下降沿D触发器DFF1的输出端Q作为上升沿延迟电路DLY1的输入端，下降沿D触发器DFF1的输入端D与其输出端Q相连，且作为上升沿延迟电路DLY2的输入端；上升沿D触发器DFF2的输出端Q作为上升沿延迟电路DLY3的输入端，上升沿D触发器DFF2的输入端D与其输出端Q相连，且作为上升沿延迟电路DLY4的输入端；四个上升沿延迟电路DLY1、DLY2、DLY3和DLY4的输出端分别为K1、K2、K3和K4，并分别作为逻辑处理模块的第一输出端、第二输出端、第三输出端和第四输出端。
[0022] 作为驱动电流选择模块的一种具体的实施方式，其特征在于：包括：四个相同开关S1、S2、S3和S4、电容C1和电容C2；开关S1的一个信号端作为驱动电流选择模块的第一输出端；开关S1的另一个信号端作为驱动电流选择模块的第五输入端，同时此信号端也分别与开关S2的一个信号端、电容C1的上极板相连；开关S2的另一个信号端、电容C1的下极板均接地；开关S1的控制端为驱动电流选择模块的第一输入端；开关S2的控制端为驱动电流选择模块的第二输入端；开关S3的一个信号端作为驱动电流选择模块的第二输出端；开关S3的另一个信号端作为驱动电流选择模块的第六输入端，同时此信号端也分别与开关S4的一个信号端、电容C2的上极板相连；开关S4的另一个信号端、电容C2的下极板均接地；开关S3的控制端为驱动电流选择模块的第三输入端；开关S4的控制端为驱动电流选择模块的第四输入端。
[0023] 本发明的工作原理将结合具体
实施例进行详细说明，在此不赘述。与现有技术相比，本发明具有如下特点：
[0024] 1、利用变压器的特性，通过检测推挽变换器中变压器初级侧线圈中流过晶体管的发射极电流，以实现对变压器次级侧输出负载电流的检测，此电路可以降低控制芯片的设计难度。
[0025] 2、通过改变在过载状态下推挽变换器中晶体管交替工作
频率，以实现恒流控制方式。
[0026] 3、采用变压器初级侧检测方式，能提高输出电压的响应速度、降低输出电压的纹波，有利于变压器的小型化。
附图说明
[0027] 图1所示为传统推挽变换器的次级侧恒流控制电路的原理框图；
[0028] 图2所示为本发明的初级侧变频恒流控制电路应用于推挽变换器的原理框图；
[0029] 图3为本发明实施例提供的初级侧变频恒流控制电路应用于推挽变换器的原理图；
[0030] 图4示出图3所提供的推挽变换器的初级侧变频恒流控制电路的工作时序图；
[0031] 图5示出图3所提供的一种上升沿延迟电路工作时序图。
具体实施方式
[0032] 图2所示为本发明的控制电路应用于推挽变换器的原理框图，较现有技术不同之处在于采用的是初级侧变频恒流控制的发明构思，包括电流检测模块、逻辑处理模块和驱动电流选择模块。
[0033] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0034] 图3所示为本发明实施例提供的初级侧变频恒流控制电路应用于推挽变换器的原理图。各模块包含的元器件及连接关系如下：
[0035] 电流检测模块包括：采样电阻RCS、过流比较器CMP1和过零比较器CMP2；第一晶体管Q1的发射极E1与第二晶体管Q2的发射极E2的连接点作为电流检测模块的输入端，与采样电阻RCS一个端口相连，同时也与过流比较器CMP1的同向输入端、过零比较器CMP2的反向输入端相连；采样电阻RCS的另一个端口接地；过流比较器CMP1的反向输入端与过流参考电压VREF1相连；过零比较器CMP2的同向输入端与过零参考电压VREF2相连；过流比较器CMP1的输出端OUT1和过零比较器CMP2的输出端OUT2分别为电流检测模块的第一输出端和第二输出端。
[0036] 逻辑处理模块包括：下降沿D触发器DFF1、上升沿D触发器DFF2、或非门NOR1、或非门NOR2、四个相同的上升沿延迟电路DLY1、DLY2、DLY3和DLY4；或非门NOR1的输入端A为逻辑处理模块的第一输入端；或非门NOR1的输入端B与或非门NOR2的输出端OUT3相连，同时也与上升沿D触发器DFF2的输入端CLK相连；或非门NOR2的输入端B为逻辑处理模块的第二输入端；或非门NOR2的输入端A与或非门NOR1的输出端OUT4相连，同时也与下降沿D触发器DFF1的输入端CLK相连；下降沿D触发器DFF1的输出端Q作为上升沿延迟电路DLY1的输入端，下降沿D触发器DFF1的输入端D与其输出端Q相连，且作为上升沿延迟电路DLY2的输入端；上升沿D触发器DFF2的输出端Q作为上升沿延迟电路DLY3的输入端，上升沿D触发器DFF2的输入端D与其输出端Q相连，且作为上升沿延迟电路DLY4的输入端；四个上升沿延迟电路DLY1、DLY2、DLY3和DLY4的上升沿延迟时间相同、工作时序图如图5所示，其输出端分别为K1、K2、K3和K4，并分别作为逻辑处理模块的第一输出端、第二输出端、第三输出端和第四输出端。
[0037] 驱动电流选择模块包括：四个相同开关S1、S2、S3和S4、电容C1和电容C2；开关S1的一个信号端作为驱动电流选择模块的第一输出端；开关S1的另一个信号端作为驱动电流选择电路的第五输入端，同时此信号端也分别与开关S2的一个信号端、电容C1的上极板相连；开关S2的另一个信号端、电容C1的下极板均接地；开关S1的控制端为驱动电流选择模块的第一输入端；开关S2的控制端为驱动电流选择模块的第二输入端；开关S3的一个信号端作为驱动电流选择模块的第二输出端；开关S3的另一个信号端作为驱动电流选择模块的第六输入端，同时此信号端也分别与开关S4的一个信号端、电容C2的上极板相连；开关S4的另一个信号端、电容C2的下极板均接地；开关S3的控制端为驱动电流选择模块的第三输入端；开关S4的控制端为驱动电流选择模块的第四输入端。
[0038] 本实施例的工作原理如下：
[0039] 电流检测模块对第一晶体管Q1的发射极E1与第二晶体管Q2的发射极E2的连接点进行电流检测，所检测的电流经电流检测模块内的采样电阻RCS产生采样电压VCS。采样电压VCS经过流比较器CMP1与过流参考电压VREF1相比较，采样电压VCS>过流参考电压VREF1，则过流比较器CMP1输出端OUT1为高电平、反之则为低电平；采样电压VCS经过零比较器CMP2与过零参考电压VREF2相比较，采样电压VCS>过零参考电压VREF2，则过流比较器CMP2输出端OUT2为低电平、反之则为高电平。
[0040] 图4示出的是图3所提供的推挽变换器的初级侧变频恒流控制电路的工作时序图，各时间段含义为：第一时间段ΔT1：t0～t1、第二时间段ΔT2：t1～t2、第三时间段ΔT3：t2～t3、第四时间段ΔT4：t3～t4、第五时间段ΔT5：t4～t5、第六时间段ΔT6：t5～t6。
[0041] 第一时间段ΔT1：过零参考电压VREF2<采样电压VCS<过流参考电压VREF1；电流检测模块的第一输出端OUT1和第二输出端OUT2输出均为低电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为高电平、输出端K2为低电平、输出端K3为低电平、输出端K4为高电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1导通、开关S2关断、开关S3关断、开关S4导通；此时恒流源IS1为第一晶体管Q1提供基极电流、恒流源IS2电流泄放到地，第一晶体管导通、第二晶体管Q2关断，第一晶体管Q1对基级驱动电流放大后由发射极E1向电流检测模块提供检测电流。
[0042] 第二时间段ΔT2：采样电压VCS>过流参考电压VREF1、采样电压VCS>过零参考电压VREF2；电流检测模块的第一输出端OUT1输出高电平、第二输出端OUT2输出低电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为低电平、输出端K2为高电平、输出端K3为低电平、输出端K4为高电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1关断、开关S2导通、开关S3关断、开关S4导通；此时恒流源IS1、恒流源IS2电流均泄放到地，第一晶体管Q1、第二晶体管Q2均关断，第一晶体管Q1、第二晶体管Q2均不向电流检测模块提供检测电流，经时间ΔT2延迟后，采样电压VCS将被电流检测模块内的采样电阻RCS下拉到地。
[0043] 第三时间段ΔT3：采样电压VCS<过流参考电压VREF1、采样电压VCS<过零参考电压VREF2；电流检测模块的第一输出端OUT1输出低电平、第二输出端OUT2输出高电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为低电平、输出端K2为高电平、输出端K3为高电平、输出端K4为低电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1关断、开关S2导通、开关S3导通、开关S4关断；此时恒流源IS1电流泄放到地、恒流源IS2为第二晶体管Q2提供基极电流，第一晶体管Q1关断、第二晶体管Q2导通，第二晶体管Q2对基驱动电流放大后由发射极E2向电流检测模块提供检测电流。
[0044] 第四时间段ΔT4：过零参考电压VREF2<采样电压VCS<过流参考电压VREF1；电流检测模块的第一输出端OUT1输出低电平、第二输出端OUT2输出低电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为低电平、输出端K2为高电平、输出端K3为高电平、输出端K4为低电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1关断、开关S2导通、开关S3导通、开关S4关断；此时恒流源IS1电流泄放到地、恒流源IS2为第二晶体管Q2提供基极电流，第一晶体管Q1关断、第二晶体管Q2导通，第二晶体管Q2对基驱动电流放大后由发射极E2向电流检测模块提供检测电流。
[0045] 第五时间段ΔT5：采样电压VCS>过流参考电压VREF1、采样电压VCS>过零参考电压VREF2；电流检测模块的第一输出端OUT1输出高电平、第二输出端OUT2输出低电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为低电平、输出端K2为高电平、输出端K3为低电平、输出端K4为高电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1关断、开关S2导通、开关S3关断、开关S4导通；此时恒流源IS1、恒流源IS2电流均泄放到地，第一晶体管Q1、第二晶体管Q2均关断，第一晶体管Q1、第二晶体管Q2均不向电流检测模块提供检测电流，经时间ΔT5延迟后，采样电压VCS将被电流检测模块内的采样电阻RCS下拉到地。
[0046] 第六时间段ΔT6：采样电压VCS<过流参考电压VREF1、采样电压VCS<过零参考电压VREF2；电流检测模块的第一输出端OUT1输出低电平、第二输出端OUT2输出高电平；先经逻辑处理模块的或非门NOR1和或非门NOR1，再经下降沿D触发器DFF1、上升沿D触发器DFF2及上升沿延迟电路DLY1、DLY2、DLY3和DLY4后，产生四路控制信号：输出端K1为高电平、输出端K2为低电平、输出端K3为低电平、输出端K4为高电平；在上述四路信号的控制下，驱动电流选择模块内的开关S1导通、开关S2关断、开关S3关断、开关S4导通；此时恒流源IS1为第一晶体管Q1提供基极电流、恒流源IS2电流泄放到地，第一晶体管Q1导通、第二晶体管Q2关断，第一晶体管Q1对基驱动电流放大后由发射极E1向电流检测模块提供检测电流。
[0047] 第一时间段ΔT1至第六时间段ΔT6为推挽变换器一个完整的工作周期，推挽变换器按此六个时间段周期性地工作，即按此六个时间段循环工作。晶体管Q1、晶体管Q2处于交替导通工作状态，由于推挽变换器中晶体管Q1、晶体管Q2的参数完全相同，则晶体管Q1与晶体管Q2的导通时间Ton均相等。变压器TS初级侧线圈NP1、初级侧线圈NP2处于交替工作状态，则变压器TS初级侧电流ILP等效于电流检测模块内采样电阻RCS的采样电流ICS，即为：
[0048]
[0049] 变压器TS初级侧线圈NP1、初级侧线圈NP2与次级侧线圈NS的匝数比为1：1：N，即：
[0050]
[0051] 则变压器TS次级侧电流ILS为：
[0052]
[0053] 则输出负载电流IOUT为:
[0054]
[0055] 通过公式4可知：过流参考电压VREF1、采样电阻RCS及变压器TS初级侧线圈NP1、初级侧线圈NP2与次级侧线圈NS的匝数比为1：1：N均为已知量；则输出负载电流IOUT仅与 有关，仅且当T＝2Ton时，输出负载电流IOUT将以恒定电流的方式输出；随着输出负载电流IOUT的变化速率不同，推挽变换器中晶体管Q1、晶体管Q2的导通时间Ton也将随之发生变化，若此时推挽变换器的工作频率T跟随晶体管Q1、晶体管Q2导通时间Ton的变化，则输出负载电流IOUT恒定。综上所述实现了推挽变换器的初级侧变频恒流控制。
[0056] 以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以
权利要求所限定的范围为准。
