包括谷跳模式的DC-DC电源转换器及操作DC-DC电源转换器的
方法
技术领域
[0001] 本
发明涉及包括谷跳模式(valley skipping mode)的DC-DC电源转换器以及操作DC-DC电源转换器的方法。
背景技术
[0002] 本部分提供与本发明相关的背景信息，该背景信息不一定是
现有技术。
[0003] 反激式转换器通常用于低功耗应用中，因为它们能够在宽输入
电压范围内工作、能够提供隔离、需要较少的部件等。在反激式转换器中，通常称为准谐振(QR)反激式转换器的可变
频率的反激式转换器在满载条件期间以较低的频率工作，并随着负载减小而提高其工作频率。
[0004] 在反激式转换器的
开关导通期间，功率可能通过导通损耗和传导损耗而在开关中耗散。准谐振反激式转换器可以通过使用谷开关(valley-switching)工作模式来消除或部分消除导通损耗。在准谐振操作中，存储在初级金属
氧化物
半导体场效应晶体管(MOSFET)漏极电容中的
能量(即，等效电容)通过
变压器的磁化电感进行谐振。
控制器可以检测到谐振电压的最低谷值，并在最低谷值期间使初级MOSFET导通，以减少导通损耗。
[0005] 在准谐振操作期间，可以完全消除(在完全
零电压开关(ZVS)期间)或部分地消除(在部分ZVS期间)初级MOSFET的导通损耗。基于输入电压和反射的
输出电压，可能实现或可能不实现完全ZVS。例如，当反射的输出电压低于DC输入电压时，不实现ZVS操作。
发明内容
[0006] 本部分提供了本发明的概括性总结，且不是本发明的全部范围或本发明的所有特征的全面公开。
[0007] 根据本发明的一个方面，DC-DC电源转换器包括用于从电压源接收DC输入电压的输入端、用于向负载提供DC输出电压的输出端、以及联接在所述输入端和所述输出端之间的变压器。所述变压器具有初级绕组和次级绕组。所述转换器还包括初级场效应晶体管(FET)，所述初级场效应晶体管被联接以选择性地传导通过所述变压器的所述初级绕组的
电流。所述初级FET包括在所述转换器的每个空载时间段期间经历多个谐振电压谷的漏极。所述转换器还包括同步
整流器以及控制
电路，所述同步整流器被联接以选择性地传导通过所述变压器的所述次级绕组的电流。所述控制电路被配置为通过在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使所述初级FET导通而以谷跳模式操作所述初级FET，以及在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的一个或多个谐振电压谷期间关断所述同步整流器之前允许所述变压器的所述次级绕组中有负电流。
[0008] 根据本发明的另一方面，公开了一种操作DC-DC电源转换器的方法。所述转换器包括输入端、输出端、联接在所述输入端和所述输出端之间的变压器，所述变压器具有初级绕组和次级绕组。所述转换器还包括初级场效应晶体管(FET)和同步整流器，所述初级场效应晶体管被联接以选择性地传导通过所述变压器的所述初级绕组的电流，所述同步整流器被联接以选择性地传导通过所述变压器的所述次级绕组的电流。所述初级FET包括在所述转换器的每个空载时间段期间经历多个谐振电压谷的漏极。所述方法包括通过在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使所述初级FET导通而以谷跳模式操作所述初级FET；以及在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的一个或多个谐振电压谷期间关断所述同步整流器之前允许所述次级绕组中有负电流。
[0009] 根据本发明的又一方面，用于DC-DC电源转换器的控制电路通常包括第一输出端，所述第一输出端被配置为向初级场效应晶体管(FET)提供控制
信号，所述初级场效应晶体管被联接以选择性地传导通过变压器的初级绕组的电流，所述初级FET包括在所述转换器的每个空载时间段期间经历多个谐振电压谷的漏极。所述控制电路还包括第二输出端，所述第二输出端被配置为向同步整流器提供
控制信号，所述同步整流器被联接以选择性地传导通过所述变压器的次级绕组的电流。所述控制电路被配置为通过在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使所述初级FET导通而以谷跳模式操作所述初级FET，以及在所述转换器的每个空载时间段期间的所述多个谐振电压谷中的一个或多个谐振电压谷期间关断所述同步整流器之前允许所述变压器的所述次级绕组中有负电流。
[0010] 从本文提供的描述中，应用的其它方面和领域将变得明显。应当理解，本发明的各个方面可以单独实施或者与一个或多个其它方面组合实施。还应当理解，本文的描述和具体示例仅仅用于说明性目的，并且不旨在限制本发明的范围。
附图说明
[0011] 本文中所描述的附图仅用于所选实施方式而非所有可能的实现方式的说明性目的，且不意图限制本发明的范围。
[0012] 图1为根据本发明的一个示例性实施方式的单独的DC-DC反激式电源转换器的
框图。
[0013] 图2为根据本发明的另一示例性实施方式的包括延迟电路的单独的DC-DC反激式电源转换器的电路框图。
[0014] 图3为示出图2的转换器的示例性电压和电流
波形的线图。
[0015] 图4为根据本发明的又一示例性实施方式的包括比较器的单独的DC-DC反激式电源转换器的电路框图。
[0016] 图5为根据本发明的另一示例性实施方式的包括集成控制电路的单独的DC-DC反激式电源转换器的电路框图。
[0017] 贯穿附图中的多个视图，对应的附图标记指示对应的部件或特征。
具体实施方式
[0018] 现在将参照附图更全面地描述示例性实施方式。
[0019] 提供示例性实施方式，使得本发明将是透彻的且将向本领域的技术人员全面传达范围。提出多个具体细节，诸如具体部件、设备和方法的示例，以提供对本发明的实施方式的透彻理解。对于本领域的技术人员来说将显而易见的是，不需要采用具体细节，示例性实施方式可以以许多不同形式来体现，以及具体细节和示例性实施方式二者均不应当被理解为限制本发明的范围。在一些示例性实施方式中，没有详细地描述公知的过程、公知的设备结构、和公知的技术。
[0020] 本文中所使用的术语仅出于描述特定示例性实施方式的目的且不意图进行限制。如本文中所使用，单数形式“一”和“该”也可以意图包括复数形式，除非上下文另有明确指示。术语“包括”、“包含”和“具有”是包含性的且因此指所陈述的特征、整数、步骤、操作、元件、和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合的存在或附加。本文中所描述的方法步骤、过程和操作不应被理解为必须要求它们以所讨论或所示出的特定次序来执行，除非具体被认定为执行次序。也将理解，可以采用附加或替选步骤。
[0021] 尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应当受这些术语限制。这些术语可以仅用于将一个元件、部件、区域、层或部分与另一个区域、层或部分区分。诸如“第一”、“第二”的术语和其它数字术语在本文中使用时不暗示顺序或次序，除非上下文有明确指示。因此，下文讨论的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分，而不脱离示例性实施方式的教导。
[0022] 为了便于描述，在本文中可以使用空间相对术语，诸如“内部”、“外部”、“下面”、“下方”、“下部”、“上方”、“上部”等来描述如图中所示的一个元件或特征与其它的一个或多个元件或特征的关系。除了图中示出的取向之外，空间相对术语可以意图涵盖设备在使用或操作中的不同取向。例如，如果图中的设备被翻转，则描述为在其它元件或特征的“下方”或“下面”的元件将被取向为在该其它元件或特征的“上方”。因而，示例性术语“下方”可以涵盖上方和下方两种取向。该设备可以被另外地取向(旋转90度或以其它取向旋转)且本文中所使用的空间相对描述符被相应地理解。
[0023] 根据本发明的一个示例性实施方式的单独的直流-直流(DC-DC)反激式电源转换器在图1中示出，且总体上用附图标记100表示。转换器100包括用于从电压源接收DC输入电压的输入端102、用于向负载提供DC输出电压的输出端104、以及联接在输入端102和输出端104之间的变压器106。变压器106具有初级绕组108和次级绕组110。
[0024] 转换器100还包括初级场效应晶体管(FET)112，所述初级场效应晶体管112被联接以选择性地传导通过变压器106的初级绕组108的电流。转换器100还包括同步整流器116，所述同步整流器116被联接以选择性地传导通过变压器106的次级绕组110的电流。初级FET 112包括漏极114，该漏极114在转换器的每个空载时间段(例如，初级FET 112和同步整流器
116都被关断从而导致在初级FET 112的漏极上产生多个谐振电压振荡的一个或多个开关周期的时间段等)期间经历多个谐振电压谷。
[0025] 如图1所示，转换器100包括控制电路118。控制电路118被配置为通过在转换器100的每个空载时间段期间的多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使初级FET 112导通而以谷跳模式操作初级FET 112。控制电路118还被配置为在转换器100的每个空载时间段期间的多个谐振电压谷中的一个或多个谐振电压谷期间关断同步整流器116之前允许变压器106的次级绕组110中有负电流。转换器100还包括输出电容器111。
[0026] 如本文中所使用的，转换器的空载时间段可以指初级FET 112被关断的一个或多个开关周期的时间段。例如，转换器的空载时间段可以指初级FET 112和同步整流器116都被关断从而导致在初级FET 112的漏极上产生多个谐振电压振荡的时间段(例如，在两个开关周期之间的时间段)等。
[0027] 根据本发明的另一示例性实施方式的单独的直流-直流(DC-DC)反激式电源转换器在图2中示出，且总体上用附图标记200表示。转换器200包括输入端202、输出端204以及联接在输入端202和输出端204之间的变压器206。变压器206包括初级绕组208和次级绕组210。尽管图2将变压器206示出为包括单个初级绕组208和单个次级绕组210，但是其它实施方式可以包括多个初级绕组、多个次级绕组等。
[0028] 转换器200还包括初级场效应晶体管(FET)212和同步整流器216。初级FET 212包括漏极214，该漏极214在转换器的每个空载时间段期间经历多个谐振电压谷。初级FET 212被配置为通过在转换器200的每个空载时间段期间的多个谐振电压谷中的第二个或后续的一个谐振电压谷期间导通而以谷跳模式操作。例如，可以在第二个谐振电压谷、第三个谐振电压谷、第四个谐振电压谷等期间使初级FET 212导通。
[0029] 如图2所示，转换器200包括控制电路218。控制电路218被配置为在所述多个谐振电压谷中的一个或多个谐振电压谷期间关断同步整流器216之前允许变压器206的次级绕组210中有负电流。
[0030] 尽管图2仅示出了控制电路218的联接到转换器200的次级侧和同步整流器216的部分，但是控制电路218可以以任何合适的控制实现方式来控制初级FET 212。例如，图1中示出了与初级FET 112和同步整流器116连接的控制电路118。在这种情况下，控制电路可以包括可选的隔离器120，以维持转换器100的初级侧和次级侧之间的隔离。可替选地或附加地，控制电路118和控制电路218可以包括在转换器200的初级侧和次级侧上彼此独立操作且经由隔离器120在彼此之间传输控制信号的独立的控制器等。
[0031] 返回参照图2，控制电路包括延迟电路222，该延迟电路222具有与电容器C1联接的
电阻器R1。在这种情况下，控制电路218被配置为通过在变压器206的次级绕组210中检测到零电流之后在关断同步整流器216之前等待
指定的延迟时段而允许有负电流。该指定的用于关断同步整流器216的延迟时段可以基于
电阻器R1和电容器C1的值来确定。
[0032] 延迟电路222包括与电容器C1联接的延迟开关Q4，以选择性地接通和关断延迟电路222。例如，延迟开关Q4可以在开关Q4导通时将该指定的延迟时段引入控制电路218，以及可以在开关Q4关断
时移除该指定的延迟时段。
[0033] 选择开关Q3联接在输出端204和延迟开关Q4之间，以选择性地接通和关断延迟开关Q4。通过这种方式，响应于输出端204处的负载条件，选择开关Q3可以在多个谐振电压谷中的一个或多个谐振电压谷期间引入该指定的延迟时段。
[0034] 例如，选择开关Q3联接到在包括电阻器R5、电阻器R6和电阻器R7的电阻器网路中的输出端204，并且在通过电阻器R3接地的
节点处联接到延迟开关Q4的栅极。电阻器R3、电阻器R5、电阻器R6和电阻器R7的值可以指定选择开关Q3将使延迟电路222导通的负载条件。
[0035] 如图2所示，控制电路218包括集成电路(同步整流集成电路(SR IC))，该集成电路被配置为检测次级绕组210中的零电流。响应于检测到零电流，集成电路(SR IC)输出控制信号以关断同步整流器216。
[0036] 例如，集成电路(SR IC)可以通过感测同步整流器216的漏极上的电压来检测零电流。在一些情况下，集成电路可以仅检测正电流并且可以在零电流时关断。
二极管D1与电阻器R1并联联接以抑制导通延迟，但是向驱动集成电路(DRV IC)的输入提供关断延迟。
[0037] 延迟电路222联接在集成电路(SR IC)和同步整流器216之间，以响应于集成电路(SR IC)输出用来关断同步整流器216的控制信号而引入指定的延迟时段。例如，延迟电路222可以在延迟开关Q4导通时，将来自集成电路(SR IC)的关断信号延迟到同步整流器216。
[0038] 控制电路218还包括驱动电路(DRV IC)，该驱动电路被联接以接收来自延迟电路222的信号并驱动同步整流器216。驱动电路(DRV IC)经由电阻R2联接到同步整流器216，并且具有通过电容器C2接地的一个引脚。
[0039] 一旦集成电路(SR IC)的输出变低，则电容器C1通过电阻器R1放电。电容器C1放电至低于驱动电路(DRV IC)的输入的关断
阈值的时间段对应于该指定的延迟时段，并且引起驱动电路(DRV IC)关断同步整流器216的延迟。
[0040] 转换器200可选地包括与输入端202联接的输入电容器CIN，以及与输出端204联接的输出电容器CO。输入端202和输出端204可以包括用于连接电压源、负载等的任何合适的
导线、
端子、
电连接器等。
[0041] 在一些实施方式，并且如下面进一步解释的，指定的延迟时段可足以在同步整流器216被关断之前允许同步整流器216中有负电流。例如，负电流可以在初级FET 212导通之前，激励变压器206的磁化电感来释放初级FET 212的等效电容。在一些情况下，在初级FET 212导通之前，初级FET 212的等效电容释放到零，以促进初级FET 212的零电压开关(ZVS)。
[0042] 图3示出了图2的转换器200的初级FET 212和同步整流器216的示例操作的波形。如图3所示，在时间段t1之前，从控制电路218到初级FET 212的栅极的控制信号324为低，因此初级FET 212关断。从控制电路218到同步整流器216的栅极的控制信号326为高，因此同步整流器216导通。在时间段t1之前的该时间段内，次级绕组210中的次级电流328斜坡下降。
[0043] 在时间段t1期间，由于在用于关断同步整流器216的控制信号326中的指定的延迟时段，次级绕组210中的次级电流328变为负。如上所述，指定的延迟时段在集成电路(SR IC)检测到次级电流328的过零之后开始，并且允许次级电流328变为负。
[0044] 在时间段t1结束时，控制信号326关断同步整流器216，并且初级FET 212的漏-源电压330在时间段t2期间减小。具体地，负的次级电流在时间段t1期间激励变压器206的磁化电感，该磁化电感在时间段t2期间释放初级FET 212的漏-源电压330的等效电容。
[0045] 在时间段t3期间，次级电流328变为正。初级FET 212的漏极214上的等效电容由输入电压通过变压器206的磁化电感充电。
[0046] 当初级FET 212的漏极214上的等效电容在时间段t2结束处释放到零(例如，完全放电)时，并且当输入电压大于反射的输出电压(例如，Vin＞nVo)时，在时间段t4期间可能出现正次级电流328。具体地，随着初级FET 212的漏极214上的电压在时间段t3期间向上摆动，由于初级FET 212的等效电容和变压器206的磁化电感的谐振超过输入电压加上反射的输出电压(例如，Vin+nVo)，在时间段t4期间，正次级电流328将在变压器206的次级绕组210中传导。
[0047] 在时间段t4期间，集成电路(SR IC)可以检测到正次级电流328并使同步整流器216导通，这导致次级电流328减小。在时间段t5期间，指定的延迟时段允许次级电流328在同步整流器216被关断之前变为负。
[0048] 在时间段t5期间的负次级电流激励变压器206的磁化电感，以将初级FET 212的等效电容从电压(Vin+nVo)释放到零，从而允许在时间段t6结束时启动初级FET 212的ZVS。
[0049] 在轻负载下发生的多个谷操作(valley operation)期间，在每个谷处使同步整流器216导通可能降低转换器200的效率。在一些情况下，可以通过使选择开关Q3在非常轻的负载期间禁用延迟开关Q4(这禁用了同步整流器216的关断延迟)来提高效率。如上所述，选择开关Q3感测负载电流，但是其它实施方式可以感测反馈回路控制误差电压(feedback-loop control error-voltage)等，以选择性地启用或禁用延迟开关Q4。
[0050] 在一个示例性实施方式中，使用本文所述的控制方法，45W、15V、230VAC的转换器，在25％负载下，效率可以提高0.94％(例如，从86.11％提高到87.05％)。在50％负载下，效率可以提高1.40％(例如，从88.38％提高到89.78％)，在75％负载下，效率可以提高1.09％(例如，从89.17％提高到90.26％)，在100％负载下，效率可以提高1.04％(例如，从89.13％提高到90.17％)等。指定的延迟时段可以应用于多个谷操作的不同谷，诸如在25％负载下的第六个谷，在50％负载下的第三个谷，在75％负载下的第二个谷，以及在100％负载下的第一个谷。在其它实施方式，可以使用不同的效率、谷等。
[0051] 根据本发明的另一示例性实施方式的单独的直流-直流(DC-DC)反激式电源转换器在图4中示出，且总体上用附图标记400表示。转换器400包括输入端402、输出端404以及联接在输入端402和输出端404之间的变压器406。变压器406具有初级绕组408和次级绕组410。
[0052] 转换器400还包括初级场效应晶体管(FET)412和同步整流器416。初级FET 412包括漏极414，该漏极414在转换器的每个空载时间段期间经历多个谐振电压谷。初级FET 412被配置为通过在转换器400的每个空载时间段期间的所述多个谐振电压谷中的第二个或后续的一个谐振电压谷期间导通来以谷跳模式操作。
[0053] 如图4所示，转换器400还包括控制电路418。控制电路418被配置为通过感测同步整流器416的漏极上的电压来检测次级绕组410中的正电流，通过驱动集成电路(DRIVER IC)接通同步整流器416，并通过使用
迟滞关断同步整流器416来选择性地允许次级绕组410中有负电流。
[0054] 控制电路418包括具有第一迟滞阈值和不同的第二迟滞阈值的比较器U1。在这种情况下，基于两个不同的迟滞阈值中的一个迟滞阈值的值来确定通过同步整流器416的负电流的值。
[0055] 转换器400还包括联接在输出端404和比较器U1之间以在第一迟滞阈值和第二迟滞阈值之间进行选择的选择开关S1。例如，当选择开关S1导通时，一个迟滞阈值(例如，关断迟滞阈值)可以允许有通过同步整流器416的负电流，并且当选择开关S1关断时，另一迟滞阈值可以不允许有通过同步整流器416的负电流。这允许选择开关S1响应于输出端404处的负载条件，在多个谐振电压谷中的一个或多个谐振电压谷期间引入通过同步整流器416的负电流。
[0056] 例如，选择开关S1由接收来自电压基准V2和电阻器R4的输入的比较器U2控制。选择开关S1通过电阻器R2和电阻器R3与比较器U1连接。此外，比较器U1通过联接到电阻器R7、电阻器R6和电阻器R1的节点连接到电压调节基准VREG。电阻器R1-R7的值和电压基准V2和VREG可以指定选择开关S1将在比较器U1的迟滞阈值之间交替的负载条件，从而启用或禁用通过同步整流器416的负电流。
[0057] 根据本发明的另一示例性实施方式的单独的直流-直流(DC-DC)反激式电源转换器在图5中示出，且总体上用附图标记500表示。转换器500包括输入端502、输出端504以及联接在输入端502和输出端504之间的变压器506。
[0058] 转换器500还包括联接在输入端502和变压器506的初级绕组508之间的初级场效应晶体管(FET)512，以及联接在输出端504和变压器506的次级绕组510之间的同步整流器516。
[0059] 如图5所示，转换器500还包括控制电路518。控制电路518可以封装为单个
专用集成电路(ASIC)。控制电路518包括两个比较器U1和U2。V1是漏极感测导通阈值，而V2是漏极感测关断阈值。在这种情况下，当开关S2导通且开关S3关断时使用V2，并且当开关S2关断且开关S3导通时使用零电压阈值。
[0060] 开关S2和开关S3的触发器彼此相反，并从ASIC外部接收
输入信号。如果触发器为高，则开关S2导通且开关S3关断。如果触发器为低，则开关S2关断且开关S3导通。当V2阈值有效时，在同步整流器516中允许有负电流。当开关S2关断且开关S3导通时，漏极感测将在零电流时关断同步整流器516。
[0061] 如本文所述，示例性控制电路可以包括
微处理器、
微控制器、集成电路、
数字信号处理器等，微处理器、微控制器、集成电路、数字
信号处理器等可以包括
存储器。控制电路可以被配置为使用任何合适的
硬件和/或
软件实现来执行(例如，可操作的执行等)本文描述的任何示例性过程。例如，控制电路可以执行存储在存储器中的计算机可执行指令，可以包括一个或多个
逻辑门、控制电路等。
[0062] 根据另一示例性实施方式，公开了一种操作直流-直流(DC-DC)电源转换器的方法。所述转换器包括输入端、输出端以及联接在输入端和输出端之间的变压器。变压器具有初级绕组和次级绕组。所述转换器还包括初级场效应晶体管(FET)和同步整流器，所述初级场效应晶体管被联接以选择性地传导通过初级绕组的电流，所述同步整流器被联接以选择性地传导通过次级绕组的电流。所述初级FET包括在转换器的每个空载时间段期间经历多个谐振电压谷的漏极。
[0063] 所述方法包括通过在转换器的每个空载时间段期间的多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使初级FET导通而以谷跳模式操作初级FET，以及在转换器的每个空载时间段期间的多个谐振电压谷中的一个或多个谐振电压谷期间关断同步整流器之前允许次级绕组中有负电流。
[0064] 在一些实施方式，允许次级绕组中有负电流包括响应于检测到次级绕组中的零电流而在指定的延迟时段之后关断同步整流器。所述转换器可以包括具有与电容器联接的电阻器的延迟电路，以及与所述电容器联接的延迟开关，并且可以基于电阻器和电容器的值来确定指定的延迟时段。在这种情况下，所述方法可以包括控制所述延迟开关以在多个谐振电压谷的一个或多个谐振电压谷期间选择性地接通和关断所述延迟电路。选择性地接通和关断延迟电路可以包括响应于输出端处的负载条件，选择性地接通和关断所述延迟电路以在多个谐振电压谷中的一个或多个谐振电压谷期间引入所述指定的延迟时段。
[0065] 在一些实施方式中，所述转换器包括具有第一迟滞阈值和不同的第二迟滞阈值的比较器，并且基于这两个不同的迟滞阈值中的第一个迟滞阈值的值来确定所允许的通过同步整流器的负电流的值。在这种情况下，所述方法可以包括响应于输出端处的负载条件，在第一迟滞阈值和第二迟滞阈值之间进行选择，以在多个谐振电压谷中的一个或多个谐振电压谷期间引入通过所述同步整流器的负电流。
[0066] 在指定的延迟时段之后关断同步整流器可以包括在关断同步整流器之前允许同步整流器中有负电流。在一些实施方式，使初级FET导通包括允许负电流激励变压器的磁化电感，以在初级FET导通之前释放初级FET的等效电容。在这种情况下，使初级FET导通可以包括允许初级FET的等效电容在初级FET导通之前释放到零以促进初级FET的零电压开关(ZVS)。
[0067] 在另一示例性实施方式中，用于DC-DC电源转换器的控制电路通常包括第一输出端，该第一输出端被配置为向初级场效应晶体管(FET)提供控制信号，所述初级场效应晶体管被联接以选择性地传导通过变压器的初级绕组的电流。所述初级FET包括在转换器的每个空载时间段期间经历多个谐振电压谷的漏极。所述控制电路还包括第二输出端，该第二输出端被配置为向同步整流器提供控制信号，所述同步整流器被联接以选择性地传导通过变压器的次级绕组的电流。所述控制电路被配置为通过在转换器的每个空载时间段期间的多个谐振电压谷中的第二个或后续的一个谐振电压谷期间使初级FET导通而以谷跳模式操作所述初级FET，以及在转换器的每个空载时间段期间的多个谐振电压谷中的一个或多个谐振电压谷期间关断同步整流器之前允许变压器的次级绕组中有负电流。
[0068] 本文描述的示例性实施方式可以用于任何合适的转换器拓扑和操作模式中，包括以频率折返模式操作的准谐振反激式转换器。例如，转换器可以包括可变频率的反激式转换器(通常称为准谐振)，该可变频率的反激式转换器在满载条件期间以较低频率操作并且随着负载减小而提高操作频率。频率折返操作可以用于抑制转换器在轻负载期间以非常高的频率操作。在一些情况下，针对初级FET的导通，可以使用谷跳操作来实现频率折返模式，其中，在转换器的空载时间段期间，在金属氧化物半导体场效应晶体管(MOSFET)的漏极处经历的多个谐振电压谷中的第二个或后续的一个谐振电压谷期间，初级FET导通。
[0069] 在一些实施方式中，转换器可以包括具有同步整流和电阻-电容-二极管(resistor-capacitor-diode，RCD)
缓冲器的临界-非连续模式反激式转换器、具有同步整流和电感-电容-二极管(inductor-capacitor-diode，LCD)非耗散缓冲器的临界-非连续模式反激式转换器、具有同步整流的临界-非连续模式降压-
升压转换器等。
[0070] 本文描述的示例性实施方式可以提供以下优点中的一者或多者(或没有以下优点)：提高DC/DC转换器的效率；减小初级开关导通损耗(例如，当转换器操作在频率折返模式、多谷跳模式时)；由于减小了功耗而使初级开关封装更小；由于减小了功耗而使初级开关上的
散热器更小；减小封装
密度；减少初级开关导通期间的噪声(例如，dV/dt)；改善
电磁干扰(electromagnetic interference，EMI)等。
[0071] 已经出于说明和描述的目的，提供了对实施方式的前述描述。这并不旨在穷举或限制本发明。特定实施方式的各个元件或特征通常不限于该特定实施方式，而是在可适用时，可以互换并且可以在所
选定的实施方式中使用，即使没有具体示出或描述。特定实施方式的各个元件或特征也可以以多种方式变化。这些变化不应当视为背离本发明，并且这些
修改旨在包括在本发明的范围内。
