射频前端模块中有源器件和无源单晶器件及单片集成方法
专利汇可以提供射频前端模块中有源器件和无源单晶器件及单片集成方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种射频前端模 块 中有源器件和无源单晶器件及单片集成方法。所述方法包括：在 基板 上先 外延 生长 第一单晶功能层，接着生长第二第三甚至更多单晶外延层，经MEMS工艺将第一单晶外延层制备成一个或多个无源 滤波器 器件，对第二第三甚至更多单晶外延层进行加工处理获得一个或多个 放大器 或 低噪声放大器 或 开关 等，接着整面生长 钝化 层并抛平。与此同时在另一基板上制备键合层，将基板与另一基板进行对准键合，去除或减薄基板，继续进行MEMS工艺加工，完成不同功能芯片元器件的集成。采用该单片集成方法可以进一步缩小射频前端模块的体积，避免前端模块分立 单体 器件在PCB版上集成时电气连接的损耗，降低了射频前端模块的成本。，下面是射频前端模块中有源器件和无源单晶器件及单片集成方法专利的具体信息内容。
1.射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，包括以下步骤：
（1）选第一基板作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层、第二单晶层和第三单晶层；
（2）在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，暴露出部分第一单晶层上表面；在暴露出的部分第一单晶层上表面上制备底电极；
（3）在第三单晶层上表面靠近底电极的一端制备源极，源极与第三单晶层和底电极均相连，第三单晶层上表面另一端制备漏极，栅极在第三单晶层上表面位于漏极和源极之间；
（4）在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域，底电极上表面连接源极以外的区域，暴露的部分第一单晶层上表面连接底电极以外的区域沉积一层钝化保护层，然后刻蚀掉底电极上表面连接源极以外的部分区域上的钝化保护层，暴露出部分底电极上表面，在钝化保护层中形成第一空腔；
（5）另取第二基板，在第二基板上制备一层键合层，倒置步骤（4）处理后的第一基板，将第一基板上的钝化保护层和第二基板上的键合层进行键合；
（6）去除第一基板，暴露出第一单晶层，在暴露出的第一单晶层上沉积一层高绝缘层，并图形化处理，去除底电极所在位置相对的绝缘层，暴露部分第一单晶层；
（7）在步骤（6）暴露的第一单晶层和绝缘层上制备顶电极，即顶电极和第一单晶层与绝缘层分别连接；
（8）在绝缘层上和漏极及栅极相对的位置处引通孔并制备分别与漏极和栅极互连的金属，并分别形成第一触点和第二触点；在绝缘层上和源极相对的位置处制备与顶电极相连的第三触点。
2.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，在沉积钝化保护层之前，在底电极上表面制备布拉格反射层，所述布拉格反射层为第一布拉格反射层和第二布拉格反射层交替排布，交替排布的周期为2以上，第一布拉格反射层和第二布拉格反射层的声阻抗高低不同，然后对布拉格反射层进行图形化并刻蚀成梯形状；沉积钝化保护层之后和第二基板键合。
3.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，步骤（2）中在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，在第二单晶层和第三单晶层中形成第二空腔，暴露出部分第一单晶层上表面，然后在暴露出的部分第一单晶层上表面上制备底电极；步骤（4）中在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域沉积一层钝化保护层，然后再倒置和第二基板键合；
步骤（6）中将第一基板进行减薄，进行图形化处理，去除底电极所在位置相对的第一基板，暴露部分第一单晶层，然后再制备顶电极。
4.根据权利要求1至3任一项所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，第一基板和第二基板为硅、蓝宝石、碳化硅、氮化镓、氮化铝、AlxGa1-xN，其中0
第二单晶层和第三单晶层均为GaN、AlN、AlxGa1-xN材料中的一种以上，其中0
0.1-500nm；源极、漏极和栅极的电极材料为导电金属；钝化保护层为AlN、GaN、SiO2中的一种以上，厚度为2nm-3μm；
键合层为金属或具有粘连功能的多功能胶；
互连金属为导电金属。
5.根据权利要求1至3任一项所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，键合层为Au、Sn、Cr、Ti、Pt、Ni中的一种以上；源极、漏极、栅极均为Ti/Al/Ni/Au复合金属电极；互连金属为金、银、铝中的一种以上；键合层、源极、漏极、栅极或底电极的制备方法为磁控溅射或电子束蒸发方法。
6.根据权利要求2所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，第一布拉格反射层或第二布拉格反射层包括SiO2、AlN、W、GaN中的一种以上。
7.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，刻蚀钝化保护层的方法为湿法或干法刻蚀工艺。
8.根据权利要求3所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，将第一基板进行减薄至5-30μm。
9.根据权利要求1或2所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，绝缘层的材料为二氧化硅或氮化硅，厚度为100 nm-3μm。
10.由权利要求1至9任一项所述的单片集成方法制得的射频前端模块中有源器件和无源单晶器件。
射频前端模块中有源器件和无源单晶器件及单片集成方法
技术领域
背景技术
发明内容
（2）在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，暴露出部分第一单晶层上表面；在暴露出的部分第一单晶层上表面上制备底电极；
（3）在第三单晶层上表面靠近底电极的一端制备源极，源极与第三单晶层和底电极均相连，第三单晶层上表面另一端制备漏极，栅极在第三单晶层上表面位于漏极和源极之间；
（4）在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域，底电极上表面连接源极以外的区域，暴露的部分第一单晶层上表面连接底电极以外的区域沉积一层钝化保护层，然后刻蚀掉底电极上表面连接源极以外的部分区域上的钝化保护层，暴露出部分底电极上表面，在钝化保护层中形成第一空腔；
（5）另取第二基板，在第二基板上制备一层键合层，倒置步骤（4）处理后的第一基板，将第一基板上的钝化保护层和第二基板上的键合层进行键合；
（6）去除第一基板，暴露出第一单晶层，在暴露出的第一单晶层上沉积一层高绝缘层，并图形化处理，去除底电极所在位置相对的绝缘层，暴露部分第一单晶层；
（7）在步骤（6）暴露的第一单晶层和绝缘层上制备顶电极，即顶电极和第一单晶层与绝缘层分别连接；
（8）在绝缘层上和漏极及栅极相对的位置处引通孔并制备分别与漏极和栅极互连的金属，并分别形成第一触点和第二触点；在绝缘层上和源极相对的位置处制备与顶电极相连的第三触点。
0.1-500nm；源极、漏极和栅极的电极材料为导电金属；钝化保护层为AlN、GaN、SiO2中的一种以上，厚度为2nm-3μm；
键合层为金属或具有粘连功能的多功能胶；
互连金属为导电金属。
附图说明
~
图2为实施例1中在第一基板上外延生长多层单晶功能层外延片结构示意图；
图3为实施例1中有源和无源器件选区刻蚀图；
图4为实施例1中制备无源器件底电极的结构示意图；
图5为实施例1中制备有源器件电极并实现源极与无源器件底电极连通的结构示意图；
图6为实施例1中生长钝化保护层并抛平后的结构示意图；
图7为实施例1中制备无源器件第一空腔的结构示意图；
图8为实施例1中在第二基板上制备键合层的结构示意图；
图9为实施例1中将第一基板倒装键合到第二基板上的结构示意图；
图10为实施例1中去除第一基板后生长绝缘层并图形化的结构示意图；
图11为实施例1中制备无源器件顶电极的结构示意图；
图12为实施例1中制备有源器件电极上引的结构示意图；
图13为实施例2中制备无源器件布拉格反射层的结构示意图；
图14为实施例2中制备有源器件电极并实现源极与无源器件底电极连通的结构示意图；
图15为实施例2中生长钝化保护层并抛平后的结构示意图；
图16为实施例2中将第一基板倒装键合到第二基板上的结构示意图；
图17为实施例2中去除第一基板后生长绝缘层并图形化后的结构示意图；
图18为实施例2中制备无源器件顶电极的结构示意图；
图19为实施例2中制备有源器件电极上引后的结构示意图；
图20为实施例3中有源和无源器件选区刻蚀结构示意图；
图21为实施例3中制备无源器件底电极的结构示意图；
图22为实施例3中制备有源器件电极并实现源极与无源器件底电极连通后的结构示意图；
图23为实施例3中生长钝化保护层、抛平并制备无源器件第二空腔的结构示意图；
图24为实施例3中将第一基板倒装键合到第二基板上的结构示意图；
图25为实施例3中将第一基板减薄并进行光刻选区刻蚀的结构示意图；
图26为实施例3制备无源器件顶电极的结构示意图；
图27为实施例3制备有源器件电极上引的结构示意图；
图28为本发明提供的相对完整的器件集成电路图；
附图中：101-有源器件；102-空腔型谐振器或滤波器；202-布拉格反射型谐振器或滤波器； 302-背面刻蚀型谐振器或滤波器；103-第一基板；104-第一单晶层；105-第二单晶层；
106-第三单晶层；107-底电极；108-源极；109-栅极；110-漏极；111-钝化保护层；112-第一空腔；113-第二基板；114-键合层；115-绝缘层；116-顶电极；117-第一触点；118-第二触点；
119-第三触点；120-第一布拉格反射层；121-第二布拉格反射层；122-顶电极图形区域；
123-第二空腔；124-低噪声放大器LNA；125-滤波器；126-开关；127-功率放大器PA。
具体实施方式
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，暴露出部分第一单晶层104上表面，如图3所示；在暴露出的部分第一单晶层104上表面上制备底电极
107，如图4所示；
（3）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图5所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域，底电极107上表面连接源极108以外的区域，暴露的部分第一单晶层
104上表面连接底电极107以外的区域沉积一层钝化保护层111，如图6所示，然后刻蚀掉底电极107上表面连接源极108以外的部分区域上的钝化保护层111，暴露出部分底电极107上表面，在钝化保护层111中形成第一空腔112，如图7所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，如图8所示，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图9所示；
（6）去除第一基板103，暴露出第一单晶层104，在暴露出的第一单晶层104上沉积一层高绝缘层115，并图形化处理，去除底电极107所在位置相对的绝缘层115，暴露部分第一单晶层104，如图10所示；
（7）在步骤（6）暴露的第一单晶层104和绝缘层115上制备顶电极116，即顶电极116和第一单晶层104与绝缘层115分别连接，如图11所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图12所示。
第一单晶层104为AlN，厚度为1μm；
第二单晶层105和第三单晶层106分别为1微米的GaN和20nm的Al0.25Ga0.75N；
底电极107和顶电极116的材料为钼，其中底电极厚度为300nm，顶电极厚度为330nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为SiO2，厚度为3μm；
绝缘层115的材料为二氧化硅，厚度为1μm；
键合层114为Au、Sn复合金属层；
互连金属为金。
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，暴露出部分第一单晶层104上表面，如图3所示；在暴露出的部分第一单晶层104上表面上制备底电极
107，如图4所示；
（3）在底电极107上表面制备布拉格反射层，所述布拉格反射层为第一布拉格反射层
120和第二布拉格反射层121交替排布，交替排布的周期为2，第一布拉格反射层120和第二布拉格反射层121的声阻抗高低不同，然后对布拉格反射层进行图形化并刻蚀成梯形状，如图13所示
（4）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图14所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域，底电极107上表面连接源极108和布拉格反射层以外的区域，暴露的部分第一单晶层104上表面连接底电极107以外的区域沉积一层钝化保护层111，如图15所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图16所示；
（6）去除第一基板103，暴露出第一单晶层104，在暴露出的第一单晶层104上沉积一层高绝缘层115，并图形化处理，去除底电极107所在位置相对的绝缘层115，暴露部分第一单晶层104，如图17所示；
（7）在步骤（6）暴露的第一单晶层104和绝缘层115上制备顶电极116，即顶电极116和第一单晶层104与绝缘层115分别连接，如图18所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图19所示。
第一单晶层104为AlN，厚度为0.8μm；
第二单晶层105和第三单晶层106分别为1.5微米的GaN和25nm的Al0.25Ga0.75N；
底电极107和顶电极116的材料为钼，底电极厚度为300nm，顶电极厚度为325nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为AlN，厚度为3μm；
绝缘层115的材料为二氧化硅，厚度为2μm；
键合层114为Au；
第一布拉格反射层120或第二布拉格反射层121分别为SiO2和W。
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，在第二单晶层105和第三单晶层106中形成第二空腔123，暴露出部分第一单晶层104上表面，如图20所示，然后在暴露出的部分第一单晶层104上表面上制备底电极107，如图21所示；
（3）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图22所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域沉积一层钝化保护层111，如图23所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图24所示；
（6）减薄第一基板103至40um，并图形化处理，去除底电极107所在位置相对的第一基板
103，暴露部分第一单晶层104，如图25所示；
（7）在步骤（6）暴露的第一单晶层104和第一基板103上制备顶电极116，即顶电极116和第一单晶层104与第一基板103分别连接，如图26所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图27所示。
第一单晶层104为AlN，厚度为0.5μm；
第二单晶层105和第三单晶层106分别为1.5um的GaN和20nm的Al0.2Ga0.8N材料，；
底电极107和顶电极116的材料为钼，厚度为300nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为AlN，厚度为3μm；
键合层114为二氧化硅；
互连金属为金。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种多功能仪表 | 2020-05-08 | 231 |
| 用于变电站的无功补偿复合系统及其控制方法 | 2020-05-13 | 134 |
| 射频前端模块中有源器件和无源单晶器件及单片集成方法 | 2020-05-15 | 586 |
| 使用失真滤波器的电功率系统和方法 | 2020-05-12 | 286 |
| 用于雷达中频信号模拟处理的验证仿真一体化系统 | 2020-05-11 | 573 |
| 一种新型配电网可调滤波器结构 | 2020-05-14 | 770 |
| 基于合成器的环内混频式锁相环 | 2020-05-13 | 557 |
| 无线三路电源控制器 | 2020-05-15 | 468 |
| 一种基于微弱转子电流信号提取的滤波电路 | 2020-05-11 | 810 |
| 一种多次谐波无源滤波器结构 | 2020-05-14 | 378 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
