开关式电源是在本技术领域内已知的，用来将可得到的直流(DC)或交流(AC)电平电压变换成另一个DC电平电压。降压变换器是一种特别的开关式电源，它通过切换进入与负载连接的输出电感器的电流的流动有选择地将能量存储在输出电感器内，为负载提供经调整的DC输出电压。它包括两个通常用MOSFET晶体管配置的功率开关。与负载并联的滤波电容器降低输出电流的纹波。脉宽调制(PWM)控制电路用来以交替方式控制功率开关的选通，以控制输出电感器内电流的流动。PWM控制电路用通过反馈环路传送的反映输出电压和/或电流电平的信号，根据变化的负载状况调整施加给功率开关的工作循环。
传统的PWM控制电路用诸如运算放大器、比较器和象用于环路补偿的电阻器和电容器那样的无源器件之类的模拟电路组件以及某些象逻辑门和触发器那样的数字电路组件构成。但是，所希望的是完全使用数字电路来代替模拟电路组件，因为数字电路占用较小的物理空间，汲取较少的功率，而且可以实现可编程功能或自适应控制技术。传统的数字控制电路包括将表示需控制的信号(例如，输出电压(Vo))与基准之差的误差信号变换成具有n个比特的数字信号的模数变换器(ADC)。数字控制电路用数字误差信号控制数字脉宽调制器，数字脉宽调制器给具有工作循环的功率开关提供控制信号，使得电源的输出值跟踪基准。为了使PWM控制电路比较简单，所希望的是保持数字信号的比特数比较少。然而同时，为了提供分辨力足以保证对输出值的精确控制，需要数字信号的比特数足够多。此外，ADC需要非常迅速地响应变化的负载状况。当前的微处理器呈现供电电流转换速率高达20A/μs，而将来的微处理器预计要达到转换速率高于350A/μs，从而要求电源能极快响应。
在电源控制电路应用中使用了单级(即，快速)ADC的布局，因为它们具有非常小的等待时间(即，对于一个特定采样的输入与输出之间的总延迟)。如果用标准的快速ADC器件以所希望的分辨力(例如，5mV)来量化整个调整器输出电压范围，该器件势必需要大量会耗散不希望的功率量的比较器。在正常工作的情况下，调整器的输出电压Vo保持在一个小的窗口内，这意味着ADC不需要在整个范围上都具有高的分辨力。因此，“窗式”ADC的布局允许在由基准电压(Vref)跟踪的比较小的电压范围上是高分辨力的。由于量化窗口跟踪基准电压Vref，因此ADC所产生的信号将是电压误差信号。所以，窗式ADC提供了ADC和误差放大器的双重功能，从而进一步减少器件和所关联的功率损耗。
尽管有这些优点，但窗式ADC的布局的缺点是器件可能由于导致窗口范围被超出的瞬时负载状况而进入饱和。举例来说，一个窗口为4比特的ADC的最低有效位(LSB)的分辨力为约5mV。这意味着小到只有±40mV的输出电压误差就可以将ADC推入饱和。然后，即使实际误差可能变得甚至更大，但ADC将继续反映同样的误差信号(即，最大值)，这称为数字控制系统的“完结”状况。在这种完结状况下反馈环路的反应可能难以预测，因为没有精确的误差大小的信息，数字控制系统就不再起线性系统的作用。这种情况可能是特别有害的，因为可能由于过电流和/或过电压而损害负载，而且也可能损害电源本身。
因此，有益的是提供一种能克服现有技术这些及其他一些缺点的对开关式电源进行数字控制的系统和方法。具体地说，有益的是提供一种对具有窗式ADC布局的开关式电源进行数字控制的系统和方法，可以在由瞬时负载状况引起ADC饱和期间保持精确的电压调整。

本发明提供了一种具有数字控制系统的开关式电源。具体地说，这种电源包括至少一个适合在电源的输入和输出端之间输送功率的功率开关和一个适合响应电源输出测量结果控制这至少一个功率开关的操作的数字控制器。
数字控制器包括：一个提供表示输出测量结果与基准值之间的电压差的数字误差信号的模数变换器；一个根据先前的误差信号和先前的控制输出之和提供数字控制输出的数字滤波器；一个适合根据误差状况修改数字滤波器的操作的误差控制器；以及一个向功率开关提供脉宽与数字控制输出相应的控制信号的数字脉宽调制器。模数变换器进一步包括一个具有定义电压差与相应数字值之间的关系的传递函数的窗式快速模数变换器。传递函数在相应的误差窗口的中央提供了一个基本上线性的区域。
在本发明的一个实施例中，模数变换器的传递函数还包括一个处在误差窗口中央的第一步长和至少一个处在误差窗口周边区域的大于第一步长的其他步长。第一步长和其他步长各可以反映电压差与相应数字值之间的线性关系。或者，也可以是第一步长反映电压差与相应数字值之间的线性关系，而其他步长各反映电压差与相应数字值之间的非线性关系。
在本发明的另一个实施例中，提供了一种控制具有至少一个适合在电源的输入和输出端之间输送功率的功率开关的电源的方法。这种方法包括下列步骤：接收电源的输出测量结果；对输出测量结果采样，以按照定义电压差与相应数字值之间的关系的、在相应误差窗口中央处具有基本上线性的区域的传递函数提供与输出测量结果与基准值之间的电压差相应的数字误差信号；对数字误差信号进行滤波，以根据先前的误差信号和先前的控制输出之和提供数字控制输出；以及将脉宽与数字控制输出相应的控制信号提供给至少一个功率开关。传递函数可以进一步包括一个处在误差窗口中央的第一步长和至少一个处在误差窗口周边区域的其他步长，其他步长都大于第一步长。第一步长和其他步长各可以具有电压差与相应数字值之间的线性关系。或者，也可以是第一步长反映电压差与相应数字值之间的线性关系，而其他步长各反映电压差与相应数字值之间的非线性关系。
附图说明
从以下参考附图对优选实施例的详细说明中，熟悉本技术领域的人员可以更为全面地理解对具有选择成使动态范围得到改善的ADC传递函数的开关式电源进行数字控制的系统和方法以及本发明的其他优点和目的，在这些附图中：
图1示出了具有数字控制电路的开关式电源；
图2示出了提供高、低饱和信号的窗式快速ADC；
图3示出了具有无限冲激响应滤波器和误差控制器的数字控制器；
图4为示出线性ADC传递函数的曲线图；
图5为示出按照本发明的一个实施例设计的在窗口边界处步长增大的线性ADC传递函数的曲线图；以及
图6为示出按照本发明的另一个实施例设计的在窗口边界处步长增大和增益增大的非线性ADC传递函数的曲线图。

本发明提供了一种对开关式电源进行数字控制的方法。具体地说，本发明提供了一种对具有窗式ADC布局的开关式电源进行数字控制的方法，可以在由瞬时负载状况引起ADC饱和期间保持精确调整。在以下的详细说明中，同样的单元标号用来标注在一个或多个图内所示的同样的单元。
图1示出了按照本发明的一个实施例设计的具有数字控制电路的示范性开关式电源10。电源10包括将输入DC电压Vin变换成输出DC电压Vo加到电阻性负载20(Rload)上的降压变换器的布局。电源10包括一对用MOSFET器件配置的功率开关12、14。高侧功率开关12的源极端接到输入电压Vin上，低侧功率开关14的源极端接地，而功率开关12、14的漏极端接在一起确定一个相节点。输出电感器16串联在相节点与提供输出电压Vo的端子之间，而电容器18与电阻性负载Rload并联。相应的驱动器22、24交替地对功率开关12、14的栅极端进行驱动。驱动器22、24又由数字控制电路30控制(在下面说明)。功率开关12、14的通、断提供在相节点上具有大体矩形波形的中间电压，由输出电感器16和电容器18形成的滤波器将矩形波形变换成基本上为DC的输出电压Vo。
数字控制电路30接收来自电源10的输出部分的反馈信号。如图1所示，反馈信号与输出电压Vo相应，虽然可以理解反馈信号也可以(或还可以)与电阻性负载Rload所汲取的输出电流或表示需由数字控制电路30控制的任何其他信号相应。反馈通道还可以包括将所检测的输出电压Vo降低到典型电压电平的分压器(未示出)。数字控制电路30提供工作循环被控制成将输出电压Vo(或输出电流)调整到所希望的电平的脉宽调制波形。即使这个示范性的电源10示为具有降压变换器的布局，但可以理解这种用数字控制电路30对电源10进行的反馈环路控制同样适用于诸如隔离和非隔离结构的升压和降压-升压变换器之类的其他已知电源的布局和称为电压模式、电流模式、电荷模式和/或平均电流模式控制器的不同控制策略。
具体地说，数字控制电路30包括模数变换器(ADC)32、数字控制器34和数字脉宽调制器(DPWM)36。ADC 32还包括接收作为输入的反馈信号(即，输出电压Vo)和电压基准(Ref)、产生表示输入之差(Ref-Vo)的数字电压误差信号(VEdk)的窗式快速ADC。数字控制器34具有将电压误差信号VEdk变换成数字输出提供给DPWM 36的传递函数G(z)，DPWM 36将该信号变换成具有成比例的脉宽的波形(PWMk)。如以上所说明的那样，DPWM 36所产生的脉冲调制波形PWMk通过相应的驱动器22、24接到功率开关12、14的栅极端上。
图2示出了用于数字控制电路30的示范性窗式快速ADC 40。ADC 40接收作为输入的电压基准Ref和输出电压Vo。电压基准加到包括串联在基准电压端与接到正电源电压(VDD)上的电流源之间的电阻器42A、42B、42C、42D和串联在基准电压端与接地的电流源之间的电阻器44A、44B、44C、44D的电阻阶梯的中央。这些电阻器各有相应的电阻值，与电流源一起确定多个高于和低于电压基准Ref的电压增量。电阻值和/或电流源的大小可以选择成确定ADC 40的LSB分辨力。包括多个正侧比较器46A、46B、46C、46D和多个负侧比较器48A、48B、48C、48D的比较器阵列接到电阻阶梯上。正侧比较器46A、46B、46C、46D各有一个接到输出电压Vo上的非倒相输入端和一个接到电阻器42A、42B、42C、42D中的相应电阻器上的倒相输入端。类似地，负侧比较器48A、48B、48C各有一个接到输出电压Vo上的非倒相输入端和一个接到电阻器44A、44B、44C、44D中的相应电阻器上的倒相输入端。负侧比较器48D有一个接地的非倒相输入端和接到输出电压Vo上的倒相输入端。可以理解，可以包括多一些的电阻器和比较器，以增大电压增量数，从而增大ADC 40的范围，而图2中只是示范性地示出了数量有限的电阻器和比较器。
ADC 40还包括与比较器46A、46B、46C和48A、48B、48C的输出端连接的逻辑器件52。逻辑器件52接收比较器输出，提供表示数字电压误差VEdk的多比特(例如，4比特)并行输出。举例来说，超过基准电压Ref一又二分之一个电压增量的输出电压Vo将使比较器46B、46A、48A、48B和48C的输出成为高电平，而使比较器46C、46D和48D的输出保持为低电平。逻辑器件52将这解释为逻辑电平9(或二进制的1001)，产生所关联的电压误差信号VEdk。可以理解，电压基准Ref是可变的，以便移动ADC 40的窗口。如果输出电压Vo超过电阻阶梯的最高电压增量，比较器46D的输出端就提供一个HIGH(高)饱和信号。类似地，如果输出电压Vo低于电阻阶梯的最低电压增量，比较器48D的输出端就提供一个LOW(低)饱和信号。
在传统的窗式快速ADC中，电阻器44A、44B、44C、44D具有同样的阻值，从而确定高于和低于基准电压Ref的n个等间隔的电压基准。n个比较器46A、46B、46C和48A、48B、48C将实际输出电压Vo与这n个电压基准相比较，产生相应的“温度计式”代码，使得比较器0至X都具有为1的输出而比较器X+1至n都具有为0的输出，其中X取决于Vo信号的电压幅度。
可以理解，窗式快速ADC 40能变换成数字信号的范围受各基准电压之间的步长和比较器的数量限制。为了使电路的复杂性保持在合理的程度，一个示范性的实现可以包括16个比较器。电路的步长应该通过选择适当的电阻器的阻值保持足够小(例如，5mV)，以在反馈环路内提供足够的分辨力。步长直接与输出电压的静态调整以及由于误差信号的量化而添加给输出电压的噪声有关。在有16个比较器和步长为5mV的情况下，总窗口只有±40mV。在电源10的输出有突然和大的电流改变(例如，由于负载电流改变)时，动态的电压偏移可以很容易超过40mV。在这种情况下，ADC 40饱和，电压误差信号VEdk就不再是线性的，即它不与实际误差成正比。如以上所说明的那样，比较器46D的输出端提供一个反映这个饱和状况的HIGH饱和信号。
图4例示了根据传统的窗式快速ADC的线性ADC传递函数的曲线图。曲线图的水平维反映输入逻辑器件52的模拟误差信号，而垂直维反映逻辑器件的数字输出。如图所示，由于电阻选择成具有统一的提供同样的电压增量的阻值，从而按统一的增量使数字输出值与输入误差信号映射，因此在变换窗口内ADC的输入模拟误差信号与数字输出之间有线性关系。结果，ADC的实用窗口尺寸是相当有限的，这有一定的缺点。也就是说，它使反馈系统在大而突然的负载变化期间成为非线性的，这往往使它在这种情况下难以保证稳定性。此外，在由于饱和而对输出的校正改变很大使它立刻下降到进入反向饱和时，电路可能成为不稳定的，产生在ADC窗口边界之间的界限循环振荡。
图5例示了按照本发明的一个实施例的步长被改变的ADC传递函数的曲线图。如在图4中的那样，曲线图的水平维反映输入逻辑器件52的模拟误差信号，而垂直维反映逻辑器件的数字输出。通过在靠近ADC窗口的边界的区域使用不同的电阻值，使得步长在这些边界区域内增大。此外，将逻辑器件52改变成使得将比较器输出的“温度计式”代码映射为与在窗口边界增大的步长匹配的数字值。这使ADC的总传递函数保持线性。虽然窗口整体得到增大，但增益基本上不受影响。在ADC的边界区域分辨力减小是可接受的，因为ADC的稳态电压总是在零误差附近(假设控制器传递函数在零处具有一个极点)。在零误差处，分辨力与前面的实施例相同，因此稳定性和输出电压精度不受影响。ADC的更大步长只在大的动态改变(即，负载电流阶跃增大或减小)期间影响电路。由于这是一个动态过程，调整的精度不是重要的，但是通过提供与实际误差成正比的增益数可以改善电路整体稳定性。
图5这个实施例例示了使用两个不同的步长，即处在ADC窗口中央的第一步长和处在窗口周边区域的较大的第二步长。可以理解，也可以从处在ADC窗口中央的第一步长到处在周边的第二步长有多个中间的渐变步长。然而，这些渐变的步长各映射为与相应步长匹配的数字值，以使ADC总传递函数保持线性。
虽然图5的ADC传递函数增大了ADC窗口尺寸以改善稳定性的稳健性和在较大的窗口尺寸上提供ADC输入与输出之间的线性关系，但它在瞬时调整状况期间并不提供更快的稳定时间。在图6所示的实施例中，传递函数进一步修改成如在前面的实施例中那样增大在窗口边界处的步长，而且还使传递函数朝向窗口边界是非线性的，使得向控制器36报告的误差大于实际值。在窗口的中央，步长和映射为数字值的情况与前面的实施例中的相同。但是，在窗口的周边区域，数字输出的数值并不是与模拟输入的阶跃增大成比例地增大。这种在窗口的周边区域内的非线性映射有助于对大的动态误差加速反馈环路，而不改变在稳态状况下的小信号稳定性。如在前面的实施例中那样，曲线图的水平维反映输入逻辑电路52的模拟误差信号，而垂直维反映逻辑电路的数字输出。可以理解，在ADC窗口的周边可以有多个渐变步长和映射为数字值的情况。
现在再来看图3，图中示出了具有数字滤波器和ADC 62的数字控制器。数字滤波器进一步包括根据以前的电压误差输入VEdk和以前的输出PWM′k产生输出PWM′k的无限冲激响应(IIR)滤波器。如以上所说明的那样，ADC 40提供电压误差输入VEdk。数字滤波器输出PWM′k提供给数字脉宽调制器(DPWM)36，数字脉宽调制器36将脉宽调制控制信号(PWMk)提供给电源的功率开关。
IIR滤波器以方框图形式示出，包括多个第一延迟寄存器72、74、...、76(各标为z-1)、多个具有系数71、73、...、77(标为C0、C1、...、Cn)的第一数学运算器(乘法器)、多个第二数学运算器(加法器)92、94、96、多个第二延迟寄存器82、84、...、86(各标为z-1)和多个具有系数83、87(标为B1、...、Bn)的第三数学运算器(乘法器)。第一延迟寄存器72、74、76各保存电压误差VEdk以前的一个采样，这个采样再用系数71、73、77中的一个相应系数加权。类似地，第二延迟寄存器82、84、86各保存输出PWM′k以前的一个采样，这个采样再用系数83、87中的一个相应系数加权。加法器92、94和96将经加权的输入和输出采样合并在一起。可以理解，IIR滤波器内可以包括多一些的延迟寄存器和系数，而图3中只是示范性地示出了有限的几个。图3中所示的数字滤波器结构是以下传递函数G(z)的示范性实现：
$G\left(z\right)=\frac{\mathrm{PWM}\left(z\right)}{\mathrm{VEd}\left(z\right)}=\frac{C_0+C_1·z^{-1}+C_2·z^{-2}+...+C_n·z^{-n}}{1-B_1·z^{-1}-B_2·z^{-2}-...-B_n·z^{-n}}$
误差控制器62接收多个反映ADC 40和数字滤波器的误差状况的输入信号。具体地说，误差控制器62接收来自ADC 40的分别反映输出电压Vo高于和低于ADC电压窗口的HIGH和LOW饱和信号。数学运算器(加法器)92、94、96各向误差控制器62提供一个反映数学运算器的溢出状况(即，进位比特)的溢出信号。数字滤波器还包括在到达上、下范围极限时对输出PWM′k限幅的范围限制器81。在这种情况下，范围限制器81为误差控制器62提供相应的极限信号。
误差控制器62用这些输入信号改变数字滤波器的操作，以便改善数字滤波器对改变的负载状况的响应性。误差控制器62与各个第一延迟寄存器72、74、76和第二延迟寄存器82、84、86连接，以使得能对存储在其中的值复位和/或预置。如在这里所使用的，“复位”是指将值设置为初始值(例如，零)，而“预置”是指将值设置为另一个预定数值。特别是，误差控制器62可以用改变电源特性的预定值代替电压误差VEdk和输出PWM′k以前的采样。数字控制器还包括允许在PWM′k输出信号和误差控制器62所提供的预定输出信号之间进行选择的多路转换器64。误差控制器62所提供的选择信号确定让哪个信号通过多路转换器64。在ADC 40进入HIGH或LOW饱和时，误差控制器62通过控制多路转换器64将PWM′k信号设置为特定的预定值(或一系列部分取决于以前采样的值)。为了从这种状况平滑地恢复，误差控制器也可以通过再加载多个第一延迟寄存器72、74、76和多个第二延迟寄存器82、84、86，改变经延迟的输入和输出采样。这将保证反馈环路在ADC 40从饱和恢复时的受控特性。
举例来说，如果ADC 40所遭受的是正饱和，即LOW信号从低电平状态改变为高电平状态，就可以将PWM′k采样复位为零，以有助于减小误差。通过将PWM′k采样复位为零，传送给电源10的高侧功率开关12的脉宽趋于零，从而有效地断开对电阻性负载20(见图1)的供电。为了从这种情况平滑地恢复，也可以将采样PWM′k-1、PWM′k-2、...、PWM′k-n复位为零或者预置为另一值以便允许平滑恢复。类似地，如果ADC 40所遭受的是负饱和，即HIGH信号从低电平状态改变为高电平状态，就可以将PWM′k采样预置为最大值，以增大传送给高侧功率开关12的脉宽，减小误差。此外，在发生数字滤波器内部数字溢出时，误差控制器62可以采取措施防止电源功率开关的不受控制的命令，诸如改变数字滤波器的输入和输出采样。
从上面对数字控制开关式电源的方法的优选实施例的说明中，熟悉该技术领域的人员显然可以看到业已实现了这种系统的一定优点。也应该理解，在不背离本发明的范围和精神的情况下可以对这些实施例进行各种修改、调整和替换。本发明进一步由以下权利要求书定义。
相关申请信息
本申请为2003年2月10日递交的共同未决申请No.10/361,667“开关式电源的数字控制系统和方法(DIGITAL CONTROLSYSTEM AND METHOD FOR SWITCHED MODE POWERSUPPLY)”的部分继续。本申请还涉及2003年2月10日同时递交的共同未决申请No.10/361,452“对控制开关式电源优化的数字信号处理器体系结构(DIGITAL SIGNAL PROCESSOR ARCHITECTUREOPTIMIZED FOR CONTROLLING SWITCHED MODE POWERSUPPLY)”，该申请的内容在这里列为参考予以引用。