技术领域
[0001] 本
发明涉及惯性
导航系统校准技术领域，特别是涉及一种基于FPGA的biss- c协议的译码系统。
背景技术
[0002] 高
精度惯性导航系统的
姿态精度是衡量其长期导航性能的关键指标。通常， 在使用高精度惯性导航之前，必须对其精度进行评估。姿态精度评估不仅给出了 高精度惯性导航系统的姿态精度指标，而且为武器平台的精度分析提供了依据。 因此，建立仿真试验系统，模拟载体运动，并将其与车辆试验相结合，对提高惯 性导航系统试验
质量具有重要意义。国内外常用的精度评定设备是高精度转台。 绝对
角编码器通常用于测量转台的方位角、
俯仰角和
滚转角。绝对角编码器采用 串行
接口协议与数据接收系统进行数据交换。数据协议biss-c是ic-haus于2002 年推出的开放式数字接口协议。biss-c接口协议为
传感器和执行器提供了一种双 向快速通信标准。它可以用简单的
硬件实现。适用于实时
数据采集。与其它接口 相比，它在开放性、高速性、组网方式、线路延时补偿等方面具有领先优势。biss- c接口协议的译码可以采用硬件译码、
软件译码或混合译码来实现。与软件译码 相比，硬件译码可以提供更高的通信速度，节省外部逻辑
电路的成本。
[0003] 但是，在传统的精度评定试验中，转台的角度信息是通过转台的上位机软件 发送给用户的，时间延迟难以准确估计。这就导致了转台输出姿态参考数据与惯 性导航系统姿态测量信息之间的时间同步困难。
发明内容
[0004] 有鉴于此，本发明提供了一种基于FPGA的biss-c协议的译码系统，其基于 FPGA的实时、同步、高速的硬件和软件来实现biss-c数据采集系统，对提高惯 性导航系统试验质量具有重要意义，从而更加适于实用。
[0005] 为了达到上述目的，本发明提供的基于FPGA的biss-c协议的译码系统的 技术方案如下：
[0006] 本发明提供的基于FPGA的biss-c协议的译码系统包括：
[0007] BISS-C编码器，用于为绝对编码器提供
位置请求和时钟信息；
[0008] 以及接收到时钟
信号后，与
时钟信号同步的位置采集数据，并提供给所述数 据采集模
块；
[0009] 数据采集模块，用于接收转台的slo位置数据和惯性导航系统导航数据；
[0010] 编码模块，用于根据所述数据采集模块接收到的位置数据和导航数据进行 编码，得到编码后的数据；
[0011] 解码模块，用于对从所述编码模块接收到的编码后的数据进行解码得到解 码后的数据；
[0012] 上位机，用于显示所述解码后的数据。
[0013] 本发明提供的基于FPGA的biss-c协议的译码系统还可采用以下技术措施 进一步实现。
[0014] 作为优选，所述数据采集模块包括FPGA最小系统电路和相应的外围电路， 其具体包括：
[0015] RS422接口：用于发送ma时钟，并接收来自惯性导航系统的slo位置数据 和导航数据；
[0016] RS232接口：用于与转台和上位机通信。
[0017] 作为优选，基于FPGA的biss-c协议的译码系统还包括：
[0018] 光
耦合器，用于隔离实现数据采集系统的数据交互，其中，所述光耦合器 设置于接口芯片和FPGA核心模块之间。
[0019] 作为优选，所述FPGA的每一个
电压都配有相应的贴片电容器。
[0020] 作为优选，所述时钟的工作方式包括：
[0021] 时钟不工作时，时钟信号和位置信号都设置为高电平；
[0022] 当时钟开始工作时，编码器将信号设置为低，以指示第二上升沿上的“确认”；
[0023] 在等待n1时钟后，将有一个相邻的高电平“开始”和一个低电平“0”用作符 号；
[0024] 随后的29位是位置信息，随后是“错误”和“警告”来检查解码是否正常，“错 误”和“警告”是零，表示解码中有错误；
[0025] 之后，使用六位“循环冗余”校验位；当“超时”时，时钟设置为高，编码器 信号设置为低；
[0026] 在等待n2时钟后，编码器信号再次将其设置为高，并等待下一组数据被释 放；
[0027] 其中，关于n1和n2的时钟数量不是固定的，通常是2-5个时钟。
[0028] 作为优选，
[0029] 所述循环冗余校验公式g(x)＝x6+x+1。
[0030] 作为优选，每次采集需要150个时钟周期，如果n1或n2有50个以上的时 钟，则时钟将被直接中断，采集错误，等待下一次数据采集。
[0031] 作为优选，所述解码模块的工作方式包括：
[0032] 在初始通电或复位后，解码模块首先检测编码器发送的数据是否处于高电 平；
[0033] 当检测到空闲状态时，发送时钟ma。此时，根据BISS-C
帧依次出现“确认”、 “开始”和“0”状态，如果检测不到，则直接进入“超时”状态，等待下次接收数据；
[0034] 如果检测通过，则在“0”位后接收29位位置信号、2位检测信号和6位校验 码；
[0035] 接收后，主设备停止发送时钟，等待超时结束，然后进入下一个周期；
[0036] 循环冗余模块负责验证数据是否正确，其中，解码模块将接收到的29位位 置信号和2位检测信号中的31位发送到循环冗余模块。
[0037] 作为优选，所述循环冗余模块的校验方法包括以下步骤：
[0038] 准备一帧需要校验的数据，29位位置数据+2位状态位+6位循环冗余校验 码；
[0039] 用“000000”替换所述循环冗余校验码的最后6位，得到替换后的校验码；
[0040] 所述替换后的校验码除以生成多项式“1000011”；
[0041] 得到37位数据；
[0042] 除以得到余数；
[0043] 然后反向得到循环冗余校验码。
[0044] 应用本发明提供的基于FPGA的biss-c协议的译码系统是，利用FPGA设 计了数据采集系统。在biss-c协议中，数据采集系统能正确地向编码器提供位置 采集请求和时钟信息ma，从编码器中采集位置数据slo。分频后利用rs232传输 位置数据，并在上位机上正确显示角度位置信息。主从系统之间的最
大数据交互 周期为40μs，最大ma时钟
频率为10mhz，最大数据延迟为42.5ns。实验证明， 系统运行良好，角度数据显示正确，因此，其对提高惯性导航系统试验质量具有 重要意义。
附图说明
[0045] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不 认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
[0046] 在附图中：
[0047] 图1为本发明
实施例方案涉及的基于FPGA的biss-c协议的译码系统的拓 扑图；
[0048] 图2为本发明实施例方案涉及的基于FPGA的biss-c协议的译码系统的食 物连接电气结构示意图；
[0049] 图3为本发明实施例方案涉及的基于FPGA的biss-c协议的译码系统中应 用的时钟的工作方式结构示意图；
[0050] 图4为本发明实施例方案涉及的基于FPGA的biss-c协议的译码系统中应 用的循环冗余模块的校验方法的步骤
流程图。
具体实施方式
[0051] 数据协议biss-c是ic-haus于2002年推出的开放式数字接口协议。biss-c接 口协议为传感器和执行器提供了一种双向快速通信标准。它可以用简单的硬件 实现。适用于实时数据采集。与其它接口相比，它在开放性、高速性、组网方式、 线路延时补偿等方面具有领先优势。biss-c接口协议的译码可以采用硬件译码、 软件译码或混合译码来实现。与软件译码相比，硬件译码可以提供更高的通信速 度，节省外部
逻辑电路的成本。
[0052] biss-c接口协议是一种开放式全双工同步串行通信协议，由点对点组网和总 线方式组成。在点对点模式下，主接口仅与从接口连接。主接口通过rs422等差 分信号将时钟提供给从接口；从接口使用slo信号线，将
传感器数据从从从接口 同步传输回主接口。因此，在点对点模式下，主接口可以从从接口接收数据，并 在两个方向上与从接口通信。
[0053] 基于此，本发明为解决
现有技术存在的问题，提供一种一种基于FPGA的 biss-c协议的译码系统，其基于FPGA的实时、同步、高速的硬件和软件来实现 biss-c数据采集系统，对提高惯性导航系统试验质量具有重要意义。
[0054] 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下 结合附图及较佳实施例，对依据本发明提出的基于FPGA的biss-c协议的译码 系统，其具体实施方式、结构、特征及其功效，详细说明如后。在下述说明中， 不同的“一实施例”或“实施例”指的不一定是同一实施例。此外，一或多个实施例 中的特征、结构、或特点可由任何合适形式组合。
[0055] 本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在 三种关系，例如，A和/或B，具体的理解为：可以同时包含有A与B，可以单 独存在A，也可以单独存在B，能够具备上述三种任一种情况。
[0056] 本发明提供的基于FPGA的biss-c协议的译码系统包括：
[0057] BISS-C编码器，用于为绝对编码器提供位置请求和时钟信息；以及接收到 时钟信号后，与时钟信号同步的位置采集数据，并提供给数据采集模块；
[0058] 数据采集模块，用于接收转台的slo位置数据和惯性系统的导航数据；
[0059] 编码模块，用于根据数据采集模块接收到的位置数据和导航数据进行编码， 得到编码后的数据；
[0060] 解码模块，用于对从编码模块接收到的编码后的数据进行解码得到解码后 的数据；
[0061] 上位机，用于显示所述解码后的数据。
[0062] 应用本发明提供的基于FPGA的biss-c协议的译码系统是，利用FPGA设 计了数据采集系统。在biss-c协议中，数据采集系统能正确地向编码器提供位置 采集请求和时钟信息ma，从编码器中采集位置数据slo。分频后利用rs232传输 位置数据，并在上位机上正确显示角度位置信息。主从系统之间的最大数据交互 周期为40μs，最大ma时钟频率为10mhz，最大数据延迟为42.5ns。实验证明， 系统运行良好，角度数据显示正确，因此，其对提高惯性导航系统试验质量具有 重要意义。
[0063] 其中，数据采集模块包括FPGA最小系统电路和相应的外围电路，其具体 包括：
[0064] RS422接口：用于发送ma时钟，并接收来自惯性导航系统的slo位置数据 和导航数据；
[0065] RS232接口：用于与转台和上位机通信。
[0066] 其中，基于FPGA的biss-c协议的译码系统还包括：
[0067] 光耦合器，用于隔离实现数据采集系统的数据交互，其中，光耦合器设置 于接口芯片和FPGA核心模块之间。
[0068] 其中，FPGA的每一个电压都配有相应的贴片电容器。
[0069] 其中，时钟的工作方式包括：
[0070] 时钟不工作时，时钟信号和位置信号都设置为高电平；
[0071] 当时钟开始工作时，编码器将信号设置为低，以指示第二上升沿上的“确认”；
[0072] 在等待n1时钟后，将有一个相邻的高电平“开始”和一个低电平“0”用作符 号；
[0073] 随后的29位是位置信息，随后是“错误”和“警告”来检查解码是否正常，“错 误”和“警告”是零，表示解码中有错误；
[0074] 之后，使用六位“循环冗余”校验位；当“超时”时，时钟设置为高，编码器 信号设置为低；
[0075] 在等待n2时钟后，编码器信号再次将其设置为高，并等待下一组数据被释 放；
[0076] 其中，关于n1和n2的时钟数量不是固定的，通常是2-5个时钟。
[0077] 其中，
[0078] 循环冗余校验公式g(x)＝x6+x+1。
[0079] 其中，每次采集需要150个时钟周期，如果n1或n2有50个以上的时钟， 则时钟将被直接中断，采集错误，等待下一次数据采集。
[0080] 其中，解码模块的工作方式包括：
[0081] 在初始通电或复位后，解码模块首先检测编码器发送的数据是否处于高电 平；
[0082] 当检测到空闲状态时，发送时钟ma。此时，根据BISS-C帧依次出现“确认”、 “开始”和“0”状态，如果检测不到，则直接进入“超时”状态，等待下次接收数据；
[0083] 如果检测通过，则在“0”位后接收29位位置信号、2位检测信号和6位校验 码；
[0084] 接收后，主设备停止发送时钟，等待超时结束，然后进入下一个周期；
[0085] 循环冗余模块负责验证数据是否正确，其中，解码模块将接收到的29位位 置信号和2位检测信号中的31位发送到循环冗余模块。
[0086] 其中，循环冗余模块的校验方法包括以下步骤：
[0087] 准备一帧需要校验的数据，29位位置数据+2位状态位+6位循环冗余校验 码；
[0088] 用“000000”替换循环冗余校验码的最后6位，得到替换后的校验码；
[0089] 替换后的校验码除以生成多项式“1000011”；
[0090] 得到37位数据；
[0091] 除以得到余数；
[0092] 然后反向得到循环冗余校验码。
[0093] 实验验证过程如下：
[0094] 实验中，时钟信号ma采用1.25mhz，编码器在这些有效时钟的上升沿应答 位置数据。上信道1是时钟信号ma，下信道2是slo数据信号。可以看出，slo 数据信号符合biss-c协议以及时钟信号。数据段有39个有效数据，所示数据为“1 0 101110110010000011101 1 1 100101”。根据biss协议，错误位“1”表示所传输的 位置信息已通过内置的安全检查
算法进行了检查；警告位“1”表示光栅尺和读取 窗口干净，表示此时编码器工作良好。从上面可以看出，crc为“000111”，计算 出的crc校验位相同，说明所采集的数据是有效的、正确的。主机也可以正确地 读取数据。按以下步骤计算：1)绝对编码器的脉冲数减去转台上的固定机械零 位；2)除以2^29-1再乘以360°。这说明整个基于FPGA的biss-c协议接口电路 达到了通信和解码的目的。
[0095] 本实施例利用FPGA设计了数据采集系统。在biss-c协议中，数据采集系统 能正确地向编码器提供位置采集请求和时钟信息ma，从编码器中采集位置数据 slo。分频后利用rs232传输位置数据，并在上位机上正确显示角度位置信息。主 从系统之间的最大数据交互周期为40μs，最大ma时钟频率为10mhz，最大数 据延迟为42.5ns。实验证明，系统运行良好，角度数据显示正确。
[0096] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基 本创造性概念，则可对这些实施例作出另外的变更和
修改。所以，所附
权利要求 意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0097] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发 明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其 等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
