[0001] 优先权
[0002] 本
申请要求2011年2月16日申请的临时美国
专利申请序号61/443,605的优先权，其内容的全文并入本文中。
[0004] 数字转模拟转换器（DAC）中的失真可
能源自形成DAC的组件的寄生效应。由于DAC中的寄生效应，可能产生在从DAC下游传输的
信号中引起失真的谐波信号和图像信号。由DAC引入的失真可被分类为线性的或非线性的。接收器处的均衡器可以使线性失真效应衰减。但是，更难以解决非线性失真（诸如谐波信号和图像信号）。图像信号可以是在DAC取样
频率之上的信号或可以是源自DAC
缺陷（例如，DAC内的寄生）的信号，这些DAC缺陷引起
输入信号被缩小的或在任意频率下的杂散（“spurious”）频率分量。
[0005] 在数字媒体
电缆通信实施中，存在
互操作性标准（诸如DOCSIS/DRFI标准）以提供关于将传输到接收器的数据形式的指导。对于少数信道，DOCSIS标准更为严格，并且随着信道数量增加，标准变得不那么严格。特定来说，随着信道数上升，关于无杂散动态范围（SFDR）和相邻信道
泄漏比（ACLR）的要求变得不那么严格。因此，输入到DAC的
数字信号可能需要被进一步处理以实质上消除引起信号失真的谐波和图像信号。
[0006] 场可编程
门阵列（FPGA）装置和/或专用集成
电路（ASICS）用于在数字信号由DAC转换以用来下游传输之前将数字处理技术应用于数字信号。图1图示用于将数字数据提供到射频（RF）DAC的常规FPGA或ASIC构造。
[0007] 数字信号被处理为包括具有实表示和虚表示的分量的复域信号。通过
混频器105与将数据频移成通常6MHz或8MHz数据的数据区
块的数字调制信号组合复域数据信号。6MHz或8MHz数据由组合器120组合为若干信道，并且保持为复域数据。组合的数据在混频器107处与来自上变频数字
调制器130的另一数字调制信号混频。来自上变频数字调制器
130的数字调制信号在将传输数字数据的
载波频率下。
[0008] 混频器107的输出仍为复域信号。从混频器107输出的复域信号由实域装置140转变为只包括实信号分量的数据信号。实域装置140将实域数据信号输出到信道组合器150。信道组合器150将实信号组合为将传输到DAC的上变频信道区块。描述的系统100仅仅将数据提供到DAC且并不主动尝试使由DAC引入的谐波或图像信号衰减或消除。
[0009] 发明者已认识到将预失真引入到经由信道传输的信号中以在将信号输入到DAC之前“抵消”非线性信道失真效应（或使其衰减）的优点。发明的系统和方法可以在上文背景中使用，但是也可以在要求解决传输信号中的非线性谐波失真和/或图像信号失真的其它应用中使用。例如，发明的系统和方法可以在满足严格发射规范的无线
基础设施（WIFR）基站中使用。
[0011] 图1图示用于将数字数据提供到射频（RF）DAC的常规FPGA或ASIC构造。
[0012] 图2图示根据本发明的实施方案的用于信号数据的传输的示例性系统方
框图。
[0013] 图3图示根据本发明的实施方案的FPGA或ASIC中的示例性信号链的方框图。
[0014] 图4图示根据本发明的实施方案的预失真电路的示例性简化方框图。
[0015] 图5图示根据本发明的实施方案的用于产生主信号和图像信号的示例性实施。
[0016] 图6图示根据本发明的实施方案的用于将图像信号调制到适当频率
位置以用来抵消的校正电路的示例性实施。
[0017] 图7图示根据本发明的实施方案的用于产生
互调失真（IMD）抵消项的校正电路的示例性实施。
[0018] 图8图示根据本发明的实施方案的用于产生时钟杂波校正项的校正电路的示例性实施。
[0019] 图9图示根据本发明的实施方案的抵消第2和第3阶失真、IMD、时钟杂波以及频率fdac/4-fout、fdac/2-fout和3fdac/4-fout下的图像的方法。
[0020] 图10A至图10C提供根据本发明的实施方案的预失真电路的示例性实施。
具体实施方式
[0021] 公开的实施方案提供可以在通信信道中引入预失真信号的预失真系统。系统可以包括信号产生器、
控制器和校正模块。信号产生器可以产生在输入信号的预定频率下的谐波信号和图像信号。控制器可以响应于指示输入信号类型的
控制信号而选择校正系数。校正模块可以将响应于控制信号而选择的校正系数应用于产生的谐波信号和图像信号以产生预失真信号。
[0022] 替代实施方案提供用于消除失真的系统。示例性系统可以包括
信号处理电路、预失真电路和数字转模拟转换器（DAC）。信号处理电路可以接收输入信号并且产生输入信号的信号失真以用来传输。预失真电路可以响应于由信号处理电路输出的控制码而应用失真校正信号。数字转模拟转换器可以将组合的预失真信号和产生的数字信号转换为失真减少的模拟
输出信号。
[0023] 还公开的是提供预失真装置的实施方案。预失真装置可以包括转换器、查找表、调制器、组合器和传输器。转换器可以由输入信号产生包括实数据分量和虚数据分量的复数据域中的数字信号。查找表可以包括可用于校正谐波失真和图像失真的校正系数。调制器可以将从查找表检索的校正系数应用于实域和复域数字数据，并且产生预失真数字数据来使DAC的特征化失真衰减。组合器可以将预失真谐波校正信号和预失真图像校正信号与实数据域中和复数据域中提供的数字数据组合。传输器可以将组合的
信号传输到DAC。
[0024] 另一实施方案可以提供用于产生预失真信号以使信号预失真的方法。示例性方法可以包括接收数字输入信号。可以基于由DAC引发的估计的谐波失真在输入信号的谐波频率下由输入信号产生一个或多个主信号。可以基于由DAC引发的估计的图像失真而产生输入信号的一个或多个图像校正信号。（若干）主信号和（若干）图像校正信号可以被组合并且组合的信号可以输出到DAC。
[0025] 图2图示根据本发明的实施方案的用于传输信号数据的示例性系统方框图200。示例性系统200还可以包括以
电压或
电流的形式输出信号的不同电路。示例性系统200可以包括：FPGA/ASIC220、RFDAC230、平衡-
不平衡转换器（balun）240、
滤波器250、
可变增益放大器260、
功率放大器270和平衡-不平衡转换器280。
[0026] FPGA/ASIC220可以产生数字信号以用于音频和/或视频媒体或数据内容的传输。FPGA/ASIC220可以包括数字预失真电路（“DPD”）222，其可以产生可并入来自FPGA/ASIC220的数字输出信号（码）中的预失真信号。RF DAC230可以将来自FPGA/ASIC220的数字数据转换为电缆通信兼容的RF频率信号。电缆通信兼容的RF频率信号可能具有大约50MHz到1GHz的频率。RF DAC230可以具有用于可将
时钟信号提供到RF DAC230的时钟产生电路225的输入。RFDAC230可以具有将信号提供到平衡-不平衡转换器240的输出。平衡-不平衡转换器为本技术中所知，并且是用于使信号平衡的一种类型的电
变压器。
[0027] 在替代实施方案中，RF DAC230可以具有被并入的DPD222以在数字转模拟转换电路之前接收输入信号。平衡-不平衡转换器240可以具有到滤波器250的输出。滤波器250可以具有到
可变增益放大器260的输出，所述可变增益放大器260可以具有到功率放大器270的输出。功率放大器270可以具有到平衡-不平衡转换器280的输出，所述平衡-不平衡转换器280可以连接到电缆通信信道，诸如同轴电缆或光纤电缆。
[0028] 在操作中，FPGA/ASIC220可以数字地处理用于传输包含于信号内的数据的信号。特定来说，FPGA/ASIC220可以产生可由DPD222处理的复信号域中的信号。DPD222可以产生被并入来自FPGA/ASIC220的输出信号中的预失真信号。预失真处理可以将伪影增加到输入到RF DAC230的信号，使得因为增加的伪影抵消由RF DAC230产生的信号失真或使其衰减，所以由RF DAC230产生的输出信号实质上无伪影。RF DAC230可以将来自FPGA/ASIC220的经由数字数据信道205接收的数字数据转换为
模拟信号。时钟产生225模块可将时钟信号提供到RF DAC230。RF DAC230可以输出模拟信号以用于（例如）经由电缆通信信道传输。
在电缆通信信道上输出的由RFDAC230输出的模拟信号可以具有大约50MHz至1GHz的频率。模拟信号可以由装置（诸如平衡-不平衡转换器240、滤波器250、可变增益放大器260、功率放大器270和平衡-不平衡转换器280）的组合进行滤波、放大和功率调节。
[0029] 在（例如）根据本发明的实施方案的FPGA中，复域信号可以提供到预失真电路，其可基于数据信号将发送到的DAC的特征化而产生失真信号。将参考图3更详细地解释具有预失真电路的示例性FPGA。
[0030] 图3图示根据本发明的实施方案的FPGA或ASIC中的示例性信号链的方框图。具有预失真的FPGA/ASIC300的结构可以包括输入、第一混频器305、数字调制器310、组合器330、第二混频器307、上变频数字调制器335、组合器340和预失真器350。
[0031] FPGA/ASIC300可以接收数字数据或产生的数字数据表示，其将被处理为复域输入信号。复域输入信号可以应用于第一混频器305。第一混频器305还可以接收从数字调制器310输入的载波信号，例如，6MHz或8MHz信号。第一混频器305可以输出调制复域输入信号的6MHz或8MHz载波信号。复域调制信号可以从混频器305输出并且可以提供到组合器330。组合器330可以将复域调制信号与若干信道组合，此组合信号可以提供到第二混频器307的输入。上变频数字调制器335可以将载波信号提供到第二混频器307的输入。载波信号可以具有适于传输组合信道gk(n)的频率。在电缆通信应用中，例如，载波频率可以是50MHz至1GHz。
[0032] 第二混频器307可以分别输出主信号和图像信号信道的调制区块hk(n)，其中k是信道区块，并且n表示将传输到组合器340的信号的时间指数。在组合器340，可以通过将若干信道区块或个别信道与上变频调制的载波频率下的信道一起求和来进一步组合信道的调制区块。主信道和图像信道的上变频调制区块x(n)和xi(n)可以从组合器340输出到预失真电路350。预失真电路350可以将失真系数应用于信道的上变频调制区块中的相应信号以产生失真信号y(n)。失真信号可以复制DAC（诸如，例如RF DAC230）中产生的已知失真。
[0033] 图3的数学运算可以被示出为：
[0034]
[0035]
[0036]
[0037] （方程1）
[0038] xi(n)=xR(n)-j×xI(n)
[0039] 在方程1中，输出信号y(n)可以是基于应用于形成x(n)和xi(n)的组合信号的校正因数的x(n)和xi(n)的预失真形式。所述项可以意思是：gk(n)是调制信号的信道的区块的复基带信号， 可以是调制组合的若干信道的调制项，hk(n)可以是调制复域信号，x(n)可以是在任何预失真之前从FPGA输出的信号，并且其中n是将传输的信号的时间指数。图3的输出是包含期望由目标DAC（即，将执行数字转模拟转换的DAC）产生的谐波失真和图像失真两者的信号。
[0040] 图4图示根据本发明的实施方案的预失真电路的示例性简化方框图。预失真模块400可以包括主信号产生器410、图像信号产生器415、控制器420、调制校正查找表430、谐波校正440、图像校正450、时钟杂波（“spur”）校正模块455、互调产物模块（IMD）457、加法器460和输出处的第二加法器470。主信号产生器410可以是产生对应于将传输的期望数据的信号的信号处理电路。图像信号产生器415可以是产生包含输入数据信号的特定频率下的图像信号的信号的信号处理电路。控制器420可以基于指示输入信号类型的控制输入而控制预失真模块400。输入信号类型可以是（例如）
音频信号、
视频信号、高清晰度音频信号或高清晰度视频信号。调制校正查找表430可以存储失真校正系数的列表。可以通过将多个不同DAC的性能特征化来产生失真校正系数的列表。谐波校正440可以将失真校正系数应用于从主信号产生器410输出的信号以产生抵消目标DAC的图像失真或使其衰减的图像信号。类似地，图像校正450可以将失真校正系数应用于从图像信号产生器415输出的图像信号以产生抵消将转换输入数字数据的DAC的谐波失真或使其衰减的谐波信号。
[0041] 时钟杂波失真模块455可以校正来源于（例如）由泄漏或数字活动引起的时钟杂波的信号失真。IMD457可以校正可能来源于调制期间信号的不想要的组合的失真。
[0042] 加法器460和第二加法器470可以对信号求和以产生将传输到目标DAC的输出信号。
[0043] 预失真模块400可以接收输入数字数据信号。复输入数字数据信号可能具有实域和虚域分量。接收的数字数据信号可以输入到主信号产生器410和图像信号产生器415两者。主信号产生器410可以用于产生在知道由输出信号将提供到的DAC产生的谐波频率下的谐波信号。图像信号产生器415可以用于产生在知道由输出信号将提供到的DAC产生的频率下的图像信号。谐波和图像信号可以从主信号计算出而不必了解主信号频率并且不必通过预先了解DAC内的失真机制。控制器420可以响应于输入信号而将控制信号输出到调制校正查找表。调制校正查找表430可以具有连接到控制器420的输入以及连接到谐波校正440和图像校正450的输出。调制校正查找表430可以将校正系数存储于查找表中。可以用多个不同常数和校正系数以及因数（诸如，校正谐波失真的校正系数β和补偿DAC中的图像信号失真的图像校正系数γ）填入查找表。可以通过将不同信号应用于DAC并且将β和γ校正系数校准为导致可接受的谐波和图像失真
水平的值来确定校正系数。可以通过运用DAC（和其它DAC）以确定目标DAC的特性来类似地确定其它常数、系数和因数。可由谐波校正440或图像校正450使用或提供到谐波校正440或图像校正450的校正系数可以取决于由控制器420提供的控制信号。
[0044] 谐波校正440可以具有用于从主信号410接收数据的输入和用于从调制校正查找表430接收校正数据的输入。谐波校正440可以校正由于RF DAC的时序失配和其它非线性电路特性而出现于信号中的任何数量的谐波。图像校正450可以具有用于从图像信号产生器415接收数据的输入和用于接收校正数据的输入。图像信号可以是输入信号的缩放和频率镜像（
混叠）形式，其是期望的
频谱中不想要的信号。例如，由于RF DAC中的寄生，可以通过对照时钟信号进行调制来产生图像信号。图像校正450可以校正需要校正的任何数量的图像信号。IMD457可以从主信号产生器410接收主信号并且从（例如）控制器或其它源接收辅信号。时钟杂波455可以提供校正信号以使源自时钟信号尖峰的任何失真都衰减。加法器460可以具有从谐波校正440和图像校正450接收信号的输入。但是，到另一加法器470的输入可以包括主信号产生器410和加法器460的输出。加法器470的输出可以作为预失真信号从预失真模块400输出到RF DAC。预失真模块400可以位于与FPGA、DAC相同的集成电路芯片中或位于单独的集成芯片（诸如ASIC）中。
[0045] 在操作中，预失真模块400可以接收将在输入处传输的数字数据。主信号产生器410和图像信号产生器415可以产生表示接收的数字数据的主信号和图像信号。产生的主信号和图像信号可以具有由每个信号组成的复域表示。主信号产生器410和图像信号产生器415可以将相应产生的信号分别提供到谐波校正440和图像校正450两者。控制器420可以接收指示（例如）正传输到DAC的信号类型的控制信号。基于接收的控制信号，控制器
420可以产生输出到调制校正查找表430的指数值。调制校正查找表430可以响应于接收的指数信号而将校正系数输出到谐波校正440和图像校正450（或使校正系数可由谐波校正440和图像校正450使用）以用来校正失真。
[0046] IMD457可以接收由主信号产生器410产生的信号和（例如）由对应于正传输的不同信道区块的第二主信号产生器（未示出）提供的辅信号。接着辅信号可以通过IMD457与从主信号产生器410输出的信号组合以产生校正目标DAC的已知互调产物的误差信号。当DAC被特征化时，可以确定校正信号。IMD457的输出可以提供到加法器470。
[0047] 时钟杂波校正模块455可以产生使可能在数字转模拟转换期间在目标DAC中导致的时钟杂波衰减的校正信号。当DAC被特征化时，可以确定这些时钟杂波。时钟杂波校正模块455的输出可以提供到加法器470。
[0048] 谐波校正440可以将谐波校正系数（β）应用于数据信号的实域数据信号和复域表示。谐波校正系数（β）可以识别（例如）用于调制处理的实信号和复信号以抵消谐波信号或使其衰减的常数。图像校正450可以将图像校正系数（γ）应用于图像信号的实域和复域表示。图像信号可以是被混叠的信号，并在DAC的输出中出现。图像校正系数（γ）可以识别用于调制处理的实信号和复信号以抵消图像信号或使其衰减的常数。
[0049] 从谐波校正440输出的数据信号的校正的实域数据信号和复域表示可以应用于加法器460。从图像校正450输出的图像数据信号的调制的实域数据信号和复域表示也可以应用于加法器460。加法器460可以对提供的信号求和，并且将信号输出到加法器470。加法器470可以对主信号与加法器460的输出求和，并且输出求和后的信号。
[0050] 现在将参考图5更详细地描述主信号产生器410和图像信号产生器415。图5图示根据本发明的实施方案的用于产生主信号和图像信号的示例性实施。其它方法和实施或构造可以用于产生相应的主信号和图像信号。图5的信号符号类似于上文图3的信号符号。
[0051] 信号gk(n)可以是6MHz或8MHz信号的第k个区块的复基带信号，其中信号是
实部并且信号 是
虚部。符号k可以表示数据信道的数量，并且可以是1个信道到至多与系统能够处理的信道一样多。信号 可以提供到混频器511的第一输入。到混频器511的另一输入可以是
正弦波形式的信号sin(θkn)。混频器511的输出
可以提供到加法器532。信号 还可以提供到混频器513的第一输入。到混频器513的另一输入可以是余弦
波形式的信号cos(θkn)。混频器513的输出 可
以提供到加法器534。信号 可以提供到混频器523的第一输入。到混频器523的另一输入可以是余弦波形式的信号cos(θkn)。混频器523的输出 可以提供
到加法器532。信号 还可以提供到混频器521的第一输入。到混频器521的另一输入可以是正弦波形式的信号sin(θkn)。混频器521的输出可以提供到加法器534。
[0052] 加法器532可以具有从混频器511接收混频信号 并且从混频器523接收混频信号 的输入。混频信号 和
由加法器532相加。加法器532的输出 是相应信道区块k的复信号
hk(n)的虚部。加法器534可以具有从混频器513和混频器521接收信号的输入。加法器534可以具有接收从混频器513输出的混频信号 和从混频器521输出的混频
信号 的输入。加法器534输出 与
之间的差来作为相应信道区块k的信号
[0053] 加法器532和534可以分别输出信号 和 ，可对于每个信道k通过信道求和552而对这两个信号求和。信道求和552可以输出主信号xI(n)（复域）和xR(n)（实域）。信号xiR(n)与xR(n)相同。补数区块554具有输入信号xI(n)并且可以输出信号xiI(n)。补数区块执行符号反转的功能，即，其输出是负的输入信号。输出数据信号xi I(n)、xi R(n)、xI(n)和xR(n)可以提供（例如）到图3的预失真电路350。
[0054] 图6图示根据本发明的实施方案的用于将图像信号调制到适当位置以用来抵消I R I R的校正电路的示例性实施。使用数据信号xi 和xi 以及其补数–xi 和–xi，产生图像校正项yi1(n)。
[0055] 数据信号xiI和xiR以及其补数–xiI和–xiR可以提供到多路复用器610和620。多路复用器610可以接收识别在不同时间点哪些信号可以提供到混频器613的码，例如，码
1。码1可以基于DAC的特征化并且可以（例如）从图4的调制校正查找表提供。调制校正系数γ11可以输入到混频器613以与由多路复用器610提供的数据信号组合。混频器613的输出可以提供到加法器630。类似地，多路复用器620可以接收识别在不同时间点哪些信号被提供到混频器623的码，例如，码2。码2还可以基于DAC的特征化并且可以（例如）从图4的调制校正查找表提供。调制校正系数γ12可以输入到混频器623以与由多路复用器620提供的数据信号组合。混频器623的输出可以提供到加法器630，其可以组合调制的校正信号并且输出图像校正信号yi1(n)。
[0056] 可以对任何数量的图像校正信号重复图6中所示的构造。例如，在示例性实施方案中，可以使用不同多路复用器码产生频率fdac/4-fout、fdac/2-fout和3fdac/4-fout下的图像信号。例如，对于图像信号fdac/4-fout（其中fout可以是正输入到DAC的信号的中心频率），码1可以是重复模式[0、3、2、1]并且码2可以是重复模式[1、0、3、2]。对于图像信号fdac/2-fout，码1可以是重复模式[0、2、0、2]并且码2可以是重复模式[1、3、1、3]。同时，对于图像信号3*fdac/4-fout，码1可以是重复模式[0、1、2、3]并且码2可以是重复模式[1、2、3、0]。使用不同构造、校正系数和多路复用器码，可以产生不同图像校正yi1(n)信号。
[0057] 额外类型的失真还可能由DAC产生，取决于应用可能需要或可能不需要解决这些失真。例如，高清晰度音频系统可能需要额外失真，诸如由DAC产生的将被衰减的互调或杂散噪声失真，但是标准清晰度音频信号可能不需要额外失真。预失真系统的替代实施方案可以供应下文图7和图8中所示的这些其它失真的校正。
[0058] 图7图示根据本发明的实施方案的用于产生互调失真（IMD）抵消项的校正电路的示例性实施。校正电路700产生互调失真（IMD）抵消项。例如，信号 和 是对应于在频率上与正预失真的主信道xR(n)和xI(n)分开的信道区块的辅信号。
[0059] 在示例性实施中，校正电路700可以包括混频器710、715、719、720、725和729以及加法器717、727和730。混频器710可以具有用于将传输的实域信号xR(n)和信道信号的实域区块 的输入。混频器710的输出信号 可以提供到加法器717。混频器715可以具有接收信号x I(n)（主信号的虚部）和 （辅信号的虚部）的输入。
混频器715的输出 可以提供到加法器717。加法器717可以从混频器710
和715接收混频信号，并且执行求和运算。来自加法器717的相加信号可以应用于混频器
719，所述混频器719还具有用于互调失真（IMD）抵消项β5的输入。互调失真（IMD）抵消项β5还可以由图3中所示的调制校正查找表提供。互调失真（IMD）抵消项可以用于抵消由于DAC中的非线性而由主信道和辅信道的混频引起的互调失真。从混频器719输出的混频信号可以提供到加法器730的输入。混频器720可以具有用于将传输的虚域信号xI(n)和信道信号的实域区块 的输入。来自混频器720的输出信号 可以提供
到加法器727。混频器725可以具有从实域xR(n)和信道区块 接收信号的输入。混频器725的输出 可以提供到加法器727。
[0060] 类似地，加法器727可以从混频器720和725接收混频信号，并且执行差运算。来自加法器727的相加信号可以应用于混频器729，所述混频器729还具有用于互调失真（IMD）抵消项β6的输入。互调失真（IMD）抵消项β6还可以由图3中所示的调制校正查找表提供。互调失真（IMD）抵消项可以用于抵消互调失真。
[0061] 从混频器729输出的混频信号可以提供到加法器730的输入。加法器730可以对来自混频器719和729的混频信号求和以提供将转送到DAC的互调失真（IMD）抵消项。
[0062] 图8图示根据本发明的实施方案的用于产生时钟杂波校正项的校正电路的示例性实施。
[0063] 时钟杂波校正电路的结构可以类似于上文图6的电路。0、1和-1项可以表示被硬连接于数字电路中的常数并且组成是频域fdac/4杂波的时域特征（“signature”）的序列。delta项（δ1和δ2）可以是由控制器提供并且在DAC的校准期间确定的常数。信号0、1、-1可以提供到多路复用器810和820。多路复用器810可以接收识别可以在不同时间点提供到混频器815的信号的码，例如，码3。码3可以基于DAC的特征化且可以从图4的调制校正查找表提供，并且可以是多个不同码中的一个。常数δ1可以输入到混频器815以与由多路复用器810提供的数据信号组合。混频器815的输出可以提供到加法器830。
类似地，多路复用器820可以接收识别在不同时间点哪些信号被提供到混频器825的码，例如，码4。码4还可以基于DAC的特征化并且可以从图4的调制校正查找表提供。常数δ2可以输入到混频器825以与由多路复用器820提供的数据信号组合。常数δ1和δ2可以是与不同频域fdac/4杂波相关的多个不同系数中的任一个，并且可以存储于（例如）如图4中所示的调制校正查找表中。混频器825的输出可以提供到加法器830。加法器830可以组合调制的校正信号，并且可以输出时钟杂波校正信号Yspur(n)。上文描述了可以应用于DAC的每个预失真信号的各个产生。
[0064] 图9图示上文参考图7和图8描述的各个电路组合为单个实施以提供具有将传输到DAC的数据信号的预失真信号。图9图示根据本发明的实施方案的抵消第2和第3阶失真、IMD、时钟杂波和fdac/4-fout、fdac/2-fout和3fdac/4-fout下的图像的方法。
[0065] 预失真器900可以接收数据信号（诸如将传输的具有表示实部的xR(n)和表示数据信号x(n)的虚部的xI(n)的数据信号x(n)）和分别表示fdac/4-fout、fdac/2-fout和3*fdac/4-fout图像的图像校正信号yi1(n)、yi2(n)、yi3(n)。预失真器900可以为具有用于从查找表检索或提供的校正系数的输入。
[0066] 当电路提供第二阶笔直/折回式谐波校正时，实数据信号xR(n)可以输入到混频器911的两个输入，所述混频器911使数据信号平方。例如，混频器911的输出可以是[xR(n)]2。虚数据信号xI(n)可以输入到混频器913的两个输入中，并且混频器913的输出可以是[xI(n)]2。混频器911和913的输出可以应用于加法器921。
[0067] 加法器921的输出可以是xR(n)的平方与xI(n)的平方之间的差。加法器921的输出可以应用于混频器931。到混频器931的另一输入可以是从调制校正查找表获得的谐波调制校正系数β1。混频器931的输出可以应用于加法器941的输入。
[0068] 实数据信号xR(n)和虚数据信号xI(n)还可以提供到混频器915。混频器915的输出可以是[xR(n)]·[xI(n)]。混频器915的输出可以应用于按位移位920，其使混频的[xR(n)]·[xI(n)]移位了一个位值，其执行被2相乘。按位移位920的输出可以是（2x[xR(n)]·[xI(n)]）。按位移位920的输出可以输入到混频器933。到混频器933的另一输入可以是从调制校正查找表获得的谐波调制校正系数β2。混频器933的输出可以应用于加法器941的输入。
[0069] 在来自混频器931的混频信号和来自混频器933的混频信号应用于加法器941的情况下，加法器941的输出可以提供笔直/折回式第二阶谐波校正信号。这个校正信号可以用于抵消由DAC内的第二阶失真机制引起的失真。由加法器941对来自混频器931和混频器933的输出相加的和可以应用于输出信号路径中的加法器958。
[0070] 为了提供第三阶笔直/折回式谐波校正，按位移位920的输出可以应用于混频器919，并且混频器919的另一输入可以是实数据信号xR(n)。混频器919的输出可以应用于加法器925，并且加法器921的输出可以应用于混频器917。混频器917可以具有用于复数据信号xI(n)的另一输入。混频器917的输出可以应用于加法器925。加法器925相加的和可以输入到混频器937，并且到混频器937的另一输入可以是调制校正系数β4。混频器
937的输出可以提供到加法器942。
[0071] 混频器912可以具有接收加法器921的输出的输入和用于实数据信号xR(n)的输入。混频器912的输出可以应用于加法器923。
[0072] 混频器914可以具有用于按位移位920的输出的输入和用于复数据信号xI(n)的输入。混频器914的输出可以应用于加法器923。加法器923可以从混频器912的输出中减去混频器914的输出。加法器923的输出可以应用于混频器935。混频器935的另一输入可以是调制校正系数β3。混频器935的输出可以应用于加法器942。
[0073] 加法器942的输出可以提供第三阶笔直/折回式谐波校正信号。这个校正信号可以用于抵消由DAC内的第三阶失真机制引起的失真。加法器942的输出可以应用于输出信号路径中的加法器956。
[0074] 对应于fdac/4-fout图像的图像校正信号yi1(n)可以输入到输出信号路径中的加法器953。对应于fdac/2-fout图像的图像校正yi2(n)可以输入到输出信号路径中的加法器952。对应于3*fdac/4-fout图像的图像校正yi3(n)可以输入到输出信号路径中的加法器951。
[0075] 额外校正信号可以包括互调校正信号。互调校正信号yimd(n)可以应用于输出信号路径中的加法器950。这个校正信号可以用于校正由DAC输出频谱中在频率上分开较远的任何两个信道的产物形成的互调失真产物。DAC
开关中的非线性和信号链中的其它非线性可能引起这些互调产物。同时，杂散噪声校正信号yspur(n)可以应用于输出信号路径中的加法器950。杂散噪声校正信号可以用于移除存在于输出频谱中的fdac/4时钟杂波。这可以是（例如）由于在fdac/4速率下芯片上的数字活动引起的杂波。来自加法器950的yimd(n)与yspur(n)的和可以应用于输出信号路径中的加法器951。
[0076] 实数据信号xR(n)可以应用于输出信号路径中的加法器954。输出信号路径可以包括到加法器950至954的输入信号，其可以被组合并且输入到加法器956。第三阶谐波校正信号可以输入到加法器956的输入以与组合的图像校正和数据信号组合。加法器956的输出可以应用于加法器958的输入，在加法器958处，所述输入与来自第三阶谐波校正的输出相加。加法器958的输出可以作为实信号y(n)从预失真器900输出。
[0077] 预失真输出信号y(n)可以包括图像校正信号yi1(n)、yi2(n)、yi3(n)、谐波校正信号、时钟杂波校正信号和数据信号xR(n)。当然，取决于应用，校正信号的不同组合可以被组合以形成预失真输出信号y(n)。例如，由于过程变化，一些DAC可能不会展现明显的时钟杂波
能量。在这种情况下，可能不需要时钟杂波校正信号。此外，由于各个DAC的不同敏感性，并非所有失真分量都可能存在于所有DAC的输出处。在这种情况下，只应用对应于DAC输出中存在的失真分量的预失真项。
[0078] 图10A至图10C提供预失真电路的示例性实施。随着封装技术改善并且变得不那么昂贵，预想可以（例如）用DAC封装实施预失真。
[0079] 图10A可以表示具有并入FPGA或ASIC中的预失真组件的集成电路芯片。图10B可以表示预失真组件并入具有数字转模拟转换器的IC中的构造。图10C可以表示预失真组件并入单独的IC封装中的构造。
[0080] 已参考特定实施方案，仅通过举例且并非通过限制来详细图示和描述本发明的若干特征和方面。所属领域的技术人员将理解，公开的实施方案的替代实施和不同
修改是在本公开的范围和预期之内。
