一种易于扩展端口数的光串并转换器专利检索-串并转换信号处理专利检索查询-专利查询网

一种易于扩展端口数的光串并转换器

阅读：92发布：2020-05-12

专利汇可以提供一种易于扩展端口数的光串并转换器专利检索，专利查询，专利分析的服务。并且本发明公开了一种易于扩展端口数的光串并转换器，为基于SLALOM(Semiconductor Laser Amplifier in a Loop Mirror，半导体光放大器环路镜)混合结构的光串并转换器。该光串并转换器采用M行、N列SLALOM单元组合的混合结构，根据输入光脉冲信号速率设置行延时和列延时，以及信号与控制脉冲的时序关系，可实现1到M×N路的串并转换。该光串并转换器由于采用并行与串行的混合结构，相比于纯串行(级联)结构减少了级联长度，提高了输出信号质量。此外，同时通过增加并行数目，可以大幅度的扩展并行输出端口数目，可用于光通信领域中的高速解复用、光信息处理和光交换系统中。(56)对比文件王菊等.40Gb/s至8路5Gb/s全光串并转换实验研究《.光学学报》.2011,第0506001-1至0506001-4页.Ryo Takahashi,etal..Ultrafast All-Optical Serial-to-Parallel ConvertersBased on Spin-Polarized Surface-NormalOptical Switches《.IEEE JOURNAL OFSELECTED TOPICS IN QUANTUM ELECTRONICS》.2007,，下面是一种易于扩展端口数的光串并转换器专利的具体信息内容。

权利要求

1.一种易于扩展端口数的光串并转换器，其特征在于，包括：
M行级联的SLALOM光串并转换单元，每i行SLALOM光串并转换单元又包括：N个半导体光放大器环路镜(Semiconductor Laser Amplifier in a Loop Mirror，简称SLALOM)S(i,j)、N个光环形器C(i,j)、N-1个列延时单元DC(i,j)，其中，i表示行，j表示列；其连接关系为：光环形器C(i,1)的端口2连接SLALOM S(i,1)的输入端口A，光环形器C(i,1)的端口1通过列延时单元DC(i,1)连接光环行器C(i,2)的端口3；光环形器C(i,2)的端口2连接SLALOM S(i,2)的输入端口A，光环形器C(i,2)的端口1通过列延时单元DC(i,2)连接光环行器C(i,
3)的端口3；……；光环形器C(i,N-1)的端口2连接SLALOM S(i,N-1)的输入端口A，光环形器C(i,N-1)的端口1通过列延时单元DC(i,N-1)连接光环形器C(i,N)的端口3；光环形器C(i,N)的端口2连接SLALOM S(i,N)的输入端口A；
1×M光分支器和M-1个行延时单元D1～M-1，1×M光分支器将输入的串行光信号分出M路，其中M-1路分别通过行延时单元D1～M-1输入到光环形器C(1,N),C(2,N),……,C(M-1,N)的端口1，剩下的一路直接输入光环路器C(M,N)的端口1；
1×(M×N)光分支器，输入端连接控制光脉冲信号，1×(M×N)光分支器的M×N个输出端分别连接所述的M行SLALOM光串并转换单元中的各个SLALOM的控制端口C；
根据输入串行光信号的速率设置行、列延时单元延时，使得在M×N个比特串行光信号时刻，M×N个比特光信号分别到达M行级联的SLALOM光串并转换单元的M×N个SLALOM；
当控制光脉冲信号没有控制光脉冲时，高速串行光信号的光脉冲从输入端口进入SLALOM后，从输入端口反射输出；而控制光脉冲信号有控制光脉冲时，高速串行光信号的光脉冲从输入端口进入SLALOM后从输出端口透射输出；
通过行、列延时单元延时后，在M×N个比特串行光信号时刻，控制光脉冲信号的控制光脉冲经过1×(M×N)光分支器到达各行SLALOM光串并转换单元中的各个SLALOM的控制端口，并打开各SLALOM的输出窗口，使得各SLALOM透射输出输入端到达的光脉冲，使高速的串行光信号各比特从各SLALOM输出，从而实现到低速并行光信号转换。
2.根据权利要求1所述的光串并转换器，其特征在于，所述的延时单元设置方案一时为：
a)、设置行延时单元D1，D2，……，DM-1的值：D1等于(M-1)×N×Tb，D2等于(M-2)×N×Tb，……，DM-1等于1×N×Tb；设置SLALOM环之间的列时延单元等于Tb；其中Tb为串行输入光脉冲信号比特间隔；
b)、输入的串行光脉冲信号经过1×M光分支器、行/列延时单元、光环形器，串行光脉冲到达各SLALOM具有如下关系：输入第1、2、……N个比特光信号分别到达第一行SLALOM：S(1,
1)、S(1,2)、……S(1,N)；输入第N+1、N+2、……2N个比特光信号分别到达第二行SLALOM：S(2,1)、S(2,2)、……S(2,N)；……；输入第(M-1)×N+1、(M-1)×N+2、……M×N个比特光信号分别到达第M行SLALOM：S(M,1)、S(M,2)、……S(M,N)。
3.根据权利要求1所述的光串并转换器，其特征在于，所述的延时单元设置方案二时为：
a)、设置行延时单元D1，D2，……，DM-1的值：D1等于(M-1)×Tb，D2等于(M-2)×Tb，……，DM-1等于1×Tb；设置SLALOM环之间的列时延单元等于M×Tb；其中Tb为串行输入光脉冲信号比特间隔；
b)、串行输入光脉冲信号经过1×M光分支器、行/列延时单元、光环形器，串行输入光脉冲到达各SLALOM具有如下关系：输入第1、2、……M个比特光信号分别到达第一列SLALOM：S(1,1)、S(2,1)、……S(M,1)；输入第M+1、M+2、……2M个比特光信号分别到达第二列SLALOM：
S(1,2)、S(2,2)、……S(M,2)；……；输入第(N-1)×M+1、(N-1)×M+2、……N×M个比特光信号分别到达第N列SLALOM：S(1,N)、S(2,N)、……S(M,N)。

说明书全文

一种易于扩展端口数的光串并转换器

技术领域

[0001] 本发明属于光纤通信技术领域，更为具体地讲，涉及一种易于扩展端口数的光串并转换器。

背景技术

[0002] 随着光纤通信技术的发展，相干接收、偏振复用、光正交频分复用等新型光传输技术使得光纤传输速率越来越高。同时光信息处理和光交换技术受限于光逻辑器件和光随机存储器，还无法实现全光高速处理，仍主要依赖于光电转换后的电域处理。将高速串行信号转换为低速并行信号进行识别和处理是一种常见的解决方案。由于电串并转换器的速率受
限于电容、电感寄生参数的影响，因此，光串并转换，即直接在光域进行串并转换，成为研究的热点问题。

[0003] 为了实现高速光信号的全光串并转换，目前已有许多相关研究。王菊等提出的AOSPC方案是由波分/时分脉冲光源的产生与顺序多波长变换两个部分构成(参见文献:王
菊，于晋龙等.40Gb/s至8路5Gb/s全光串并转换实验研究[J].光学学报,2011,31(5):6001-
6012)。利用SOA的交叉相位调制(Cross-Phase Modulation,XPM)效应，串行输入光信号(控制光)引起对波分/时分光脉冲(探测光)的红移啁啾与蓝移啁啾的产生，再通过滤波器滤出
探测光的蓝移啁啾部分就实现了将高速串行光信号信息复制到波分/时分光脉冲序列上，
波分/时分光脉冲序列经波分解复用后就得到了多路并行的低速输出光信号，此方案实现
了将40Gb/s的串行输入光信号转换为8路5Gb/s的并行输出信号。文江洪等提出的基于光纤
中四波混频效应的全光串并转换方案(参见文献:文江洪,江阳等.基于光纤中四波混频效
应的全光串-并转换研究[J].应用光学,2011,32(3):535-539)，利用光纤中的群速度色散，把一路分频窄时钟脉冲在时域展宽并与数据信号发生四波混频作用，通过滤出不同频率的
闲频光，实现了高速的全光串-并转换功能，此方案实现了将一路40Gb/s的RZ码信号转换成为4路10Gb/s信号。

[0004] 非线性光学环镜(Nonlinear Optical Loop Mirror,NOLM)是一种实现全光信息处理的常见结构，但因石英光纤中非线性效应较弱，需要数公里长的光纤环和很强的控制光功率才能获得足够大的非线性相移。将行波半导体光放大器(SOA)作为非线性光学元件
代替几公里长的光纤插入环路中构成SLALOM。与光纤相比，半导体光放大器具有体积小、非线性折射率系数大、所需控制光功率低、无需考虑色散影响、结构紧凑、易集成等突出优点，近年来已受到世界各国科学家的广泛重视。迄今，SLALOM已实现多种信号处理功能。如解复用、光时钟提取、脉冲整形及宽带波长变换等。

[0005] 申请人在2014年07月16日提出了“一种基于SLALOM的光串并转换器”的发明专利申请，该申请于2014年10月08日公布，申请公布号为CN104092497A。该申请中的光串并转换器采用级联SLALOM的结构，利用SLALON“光开关”特性可将串行的高速光信号转换为并行的多路低速信号。该技术方案提高了转换效率，并使处理过程简化，但随着级联数目的增加，SOA噪声的积累会变的严重，导致信号质量下降。

发明内容

[0006] 本发明的目的在于克服现有技术的不足，提供一种易于扩展端口数的光串并转换器，在现有SLALOM光串并转换器基础上，对其结构进行进一步的改进，以减小多级SLALOM后串行光信号的劣化程度。

[0007] 为实现上述发明目的，本发明易于扩展端口数的光串并转换器，其特征在于，包括：

[0008] M行级联的SLALOM光串并转换单元，每i行SLALOM光串并转换单元又包括：N个半导体光放大器环路镜(Semiconductor Laser Amplifier in a Loop Mirror，简称SLALOM)S
(i,j)、N个光环形器C(i,j)、N-1个列延时单元DC(i,j)，其中，i表示行，j表示列；其连接关系为：光环形器C(i,1)的端口2连接SLALOM S(i,1)的输入端口A，光环形器C(i,1)的端口1
通过列延时单元DC(i,1)连接光环行器C(i,2)的端口3；光环形器C(i,2)的端口2连接
SLALOM S(i,2)的输入端口A，光环形器C(i,2)的端口1通过列延时单元DC(i,2)连接光环行
器C(i,3)的端口3；……；光环形器C(i,N-1)的端口2连接SLALOM S(i,N-1)的输入端口A，光环形器C(i,N-1)的端口1通过列延时单元DC(i,N-1)连接光环形器C(i,N)的端口3；光环形
器C(i,N)的端口2连接SLALOM S(i,N)的输入端口A；

[0009] 1×M光分支器和M-1个行延时单元D1～M-1，1×M光分支器将输入的串行光信号分出M路，其中M-1路分别通过行延时单元D1～M-1输入到光环形器C(1,N),C(2,N),……,C(M-1,N)的端口1，剩下的一路直接输入光环路器C(M,N)的端口1；

[0010] 1×(M×N)光分支器，输入端连接控制光脉冲信号，1×(M×N)光分支器的M×N个输出端分别连接所述的M行SLALOM光串并转换单元中的各个SLALOM的控制端口C；

[0011] 根据输入串行光信号的速率设置行、列延时单元延时，使得在M×N个比特串行光信号时刻，M×N个比特光信号分别到达M行级联的SLALOM光串并转换单元的M×N个SLALOM；

[0012] 当控制光脉冲信号没有控制光脉冲时，高速串行光信号的光脉冲从输入端口进入SLALOM后，从输入端口反射输出；而控制光脉冲信号有控制光脉冲时，高速串行光信号的光脉冲从输入端口进入SLALOM后从输出端口透射输出；

[0013] 通过行、列延时单元延时后，在M×N个比特串行光信号时刻，控制光脉冲信号的控制光脉冲经过1×(M×N)光分支器到达各行SLALOM光串并转换单元中的各个SLALOM的控制
端口，并打开各SLALOM的输出窗口，使得各SLALOM透射输出输入端到达的光脉冲，使高速的串行光信号各比特从各SLALOM输出，从而实现到低速并行光信号转换。

[0014] 本发明的发明目的是这样实现的：

[0015] 本发明易于扩展端口数的光串并转换器为基于SLALOM(Semiconductor Laser Amplifier in a Loop Mirror，半导体光放大器环路镜)混合结构的光串并转换器，该光串并转换器采用M行、N列SLALOM单元组合的混合结构，根据输入光脉冲信号速率设置行延时
和列延时，以及信号与控制脉冲的时序关系，可实现1到M×N路的串并转换。该光串并转换
器由于采用并行与串行的混合结构，相比于纯串行(级联)结构减少了级联长度，提高了输
出信号质量。此外，同时通过增加并行数目，可以大幅度的扩展并行输出端口数目，可用于光通信领域中的高速解复用、光信息处理和光交换系统中。
附图说明

[0016] 图1是本发明易于扩展端口数的光串并转换器一种具体实施方式的原理图；

[0017] 图2是图1所示SLALOM的结构示意图；

[0018] 图3是图1所示光环形器的结构示意图；

[0019] 图4输入的串行光信号(比特序列)与并行输出端口的示意图，其中，(a)对应延迟单元设置方案一，b)对应延迟单元设置方案二；

[0020] 图5是输入与输出光脉冲信号之间的时序图，其中，(a)对应延迟单元设置方案一，b)对应延迟单元设置方案二；

[0021] 图6是输入的串行光脉冲信号；

[0022] 图7是输入的串行光脉冲信号为80个光脉冲时的4路输出信号，其中，(a)为第(1,1)路光信号，(b)为第(2,2)路光信号，(c)为第(3,3)路光信号，(d)为第(4,4)路光信号；

[0023] 图8是输入的串行光脉冲信号为80个光脉冲时的4路输出信号的眼图，其中，(a)为第(1,1)路光信号眼图，(b)为第(2,2)路光信号眼图，(c)为第(3,3)路光信号眼图，(d)为第(4,4)路光信号眼图。

具体实施方式

[0024] 下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

[0025] 实施例

[0026] 图1是本发明易于扩展端口数的光串并转换器一种具体实施方式的原理图。

[0027] 在本实施例中，如图1所示，本发明易于扩展端口数的光串并转换器包括：

[0028] M×N个SLALOM S(i,j)，i＝1,2,……,M,j＝1,2,……,N；

[0029] M×N个光环形器C(i,j)i＝1,2,……,M,j＝1,2,……,N；

[0030] M×N-1个延时单元DC(i,j)i＝1,2,……,M,j＝1,2,……,N-1；

[0031] 以及一个1×M光分支器、一个1×(M×N)光分支器。

[0032] 采用1×M光分支器将输入串行光信号分为M行，其中M-1路分别通过行延时单元D1～M-1输入到光环形器C(1,N),C(2,N),……,C(M-1,N)的端口1即CI1，剩下的一路直接输入光环路器C(M,N)的端口1即CI1。

[0033] N个光环形器C(i,j)，j＝1,2,……,N、N-1个列延时单元DC(i,j)，j＝1,2,……,N-1串联i行SLALOM S(i,j)，j＝1,2,……,N，1×(M×N)光分支器为各级SLALOM提供同步控
制光脉冲。

[0034] 图1中M×N个SLALOM的三个端口分别对应图2中SLALOM结构的A，B，C端口，

[0035] SLALOM的结构如图2所示，由1个SOA，1个2×2 3dB光分支器，2个2×1波分复用器(WDM1和WDM2，工作波长为λ1和λ2，其中WDM1用于波分复用，WDM2用于波分解复用)组成的环形结构，主要包括信号光输入、控制光输入和信号光输出三个端口。设信号光波长为λ1，控制光波长为λ2。3dB光分支器的输入端口A和B分别为SLALOM的信号光输入和输出端口；3dB光分支器的输出端口分别连接WDM1和WDM2的λ1波长输入端口；控制光脉冲从WDM1的λ2端口C输入，并从WDM2的λ2端口D输出；WDM1和WDM2的复用输出端口分别连接SOA的两个光端口，并确保SOA相对环的中心点偏移Δτ时间传播长度。

[0036] 图2是图1所示SLALOM的结构示意图。

[0037] 如图2所示，SLALOM的工作原理如下：

[0038] 1)、输入的信号光经过3dB光分支器分成顺时钟(CW)和逆时钟(CCW)两个方向传播；

[0039] 2)、在无控制光脉冲时，CW和CCW光在环内传播一圈几乎获得相同的增益和相移；在回到3dB光分支器进行耦合时，在3dB光分支器的A端口将产生干涉相长，而B端口则干涉
相消，因此光信号将从3dB光分支器的A端口输出，即输入的光信号被SLALOM反射回来；

[0040] 3)、在有控制光脉冲时，控制光脉冲经过SOA时的XPM特性引起CW和CCW光产生附加相移；由于SOA相对环中点存在Δτ时间偏移，使得CW和CCW光附加相位的时间偏移为2Δτ；
当CW和CCW光回到3dB光分支器时，在B端口将形成一个打开窗口，使得输入光信号穿过
SLALOM从B端口输出。

[0041] 图3是图1所示光环形器的结构示意图。

[0042] 光环形器的具体结构示意图如3所示，其具有三个端口1～3即CI1，CI2，CI3端口，光环路器的具体工作原理是现有技术，在此不再赘述。

[0043] 本发明易于扩展端口数的光串并转换器的具体实现如下：

[0044] 1)、1×M光分支器的输入端连接输入串行光信号，1×M光分支器的M-1个输出端分别连接行延时单元D1，D2，……，DM-1的输入端口，第M个输出端无需连接行延时单元，直接连接光环形器C(M,N)的输入端口即端口1(CI1端口)；

[0045] 2)、行延时单元D1，D2，……，DM-1输出端口分别连接光环形器C(1,N),C(2,N),……,C(M-1,N)的端口1即CI1端口，光环形器C(1,N),C(2,N),……,C(M-1,N),C(M,N)的端口2即CI2端口分别连接SLALOM S(1,N),S(2,N),……,S(M-1,N),S(M,N)，光环形器C(1,N),C(2,
N),……,C(M-1,N),C(M,N)的端口3即CI3端口分别连接列延时单元DC(1,N-1),DC(2,N-
1),……,DC(M-1,N-1),DC(M,N-1)输入端口，列延时单元DC(1,N-1),DC(2,N-1),……,DC(M-
1,N-1),DC(M,N-1)输出端口连分别接下一个光环形器的端口1即CI1端口，依次顺序，利用列延时单元和光环形器将SLALOM结构级联起来；

[0046] 3)、1×(M×N)光分支器的输入端连接控制光脉冲信号，1×(M×N)光分支器的M×N个输出端分别连接S(1,1)，……，S(M,N)的C端口即控制端口。

[0047] 4)、延时单元设置方案一：

[0048] a)、设置行延时单元D1，D2，……，DM-1的值：D1等于(M-1)×N×Tb，D2等于(M-2)×N×Tb，……，DM-1等于1×N×Tb；设置SLALOM环之间的列时延单元等于Tb；其中Tb为串行输入光脉冲信号比特间隔；

[0049] b)、输入的串行光脉冲信号经过1×M光分支器、行/列延时单元、光环形器，串行光脉冲到达各SLALOM具有如下关系：输入第1、2、……N个比特光信号分别到达第一行SLALOM：S(1,1)、S(1,2)、……S(1,N)；输入第N+1、N+2、……2N个比特光信号分别到达第二行
SLALOM：S(2,1)、S(2,2)、……S(2,N)；……；输入第(M-1)×N+1、(M-1)×N+2、……M×N个比特光信号分别到达第M行SLALOM：S (M,1)、S (M,2)、……S (M,N)。

[0050] 5)、延时单元设置方案二：

[0051] a)、设置行延时单元D1，D2，……，DM-1的值：D1等于(M-1)×Tb，D2等于(M-2)×Tb，……，DM-1等于1×Tb；设置SLALOM环之间的列时延单元等于M×Tb；其中Tb为串行输入光脉冲信号比特间隔；

[0052] b)、串行输入光脉冲信号经过1×M光分支器、行/列延时单元、光环形器，串行输入光脉冲到达各SLALOM具有如下关系：输入第1、2、……M个比特光信号分别到达第一列SLALOM：S(1,1)、S(2,1)、……S(M,1)；输入第 M+1、M+2、……2M个比特光信号分别到达第二列SLALOM：S(1,2)、S(2,2)、……S(M,2)；……；输入第(N-1)×M+1、(N-1)×M+2、……N×M个比特光信号分别到达第N列SLALOM：S(1,N)、S(2,N)、……S(M,N)。

[0053] 6)、设置控制光脉冲信号在时域上与每一个周期(N×M个比特光信号)序列中的最后一个比特光信号对齐；使得在以上延时设置方案一或二的时刻，控制脉冲同时到达各个
SLALOM；从而实现N×M个比特光信号从各SLALOM同时输出。

[0054] 本发明的工作原理如下：

[0055] 1)、当没有控制光脉冲时，光脉冲信号进入SLALOM后，从输入端口反射输出；而有控制光脉冲时，光脉冲信号从SLALOM的输出端口透射输出；

[0056] 2)、延时单元设置方案一：

[0057] a)、输入的一个周期(N×M个比特光信号)内的串行光信号序列为b1，b2，……，bMN(对应的时序位置为：T1，T2，……，TMN)，串行输入光信号经过1×M光分支器分为M行，由于行延时单元D1，D2，……，DM-1以N个比特光信号延迟为公差递减，使得相邻行光信号错位N个比特光信号，形成了第1行序列b1，b2，……，bN与第2行序列bN+1，bN+2，……，b2N与第M行序列b(M-1)N+1，b(M-1)N+2，……，bMN同步；

[0058] b)、在每一行中，当无控制脉冲时各SLALOM呈反射状态，使得串行输入光信号被逐级反射到下一个SLALOM；且由于列延时大小为串行输入光信号比特周期，使得串行输入光信号沿着每行传输过程中，各比特信号同步到达各SLALOM，并结合a)中各行的错位同步特
性，可实现第1行序列b1，b2，……，bN同步到达SLALOM：S(1,1)，S(1,2)，……，S(1,N)，与此同时第2行序列bN+1，bN+2，……，b2N可同步到达SLALOM：S(2,1)，S(2,2)，……，S(2,N)，与此同时第M行序列b(M-1)N+1，b(M-1)N+2，……，bMN可同步到达SLALOM：S(M,1)，S(M,2)，……，S(M,N)。

[0059] c)、此时，控制光脉冲经过1×(M×N)光分支器同步到达各SLALOM，并打开各SLALOM的输出窗口，使得各SLALOM输出到达的光信号，从而实现M×N路并行输出。

[0060] 3)、延时单元设置方案二：

[0061] a)、输入的一个周期(N×M个比特光信号)内的串行光信号序列为b1，b2，……，bMN(对应的时序位置为：T1，T2，……，TMN)，串行光信号经过1×M光分支器分为M行，由于行延时单元D1，D2，……，DM-1以1个比特光信号延迟为公差递减，使得相邻行光信号错位1个比特光信号，使得列序列b1，b2，……，bM同步，列序列bM+1，bM+2，……，b2M同步，……，列序列b(N-1)M+1，b(N-1)M+2，……，bMN同步；

[0062] b)、在每一行中，当无控制脉冲时各SLALOM呈反射状态，使得串行输入光信号被逐级反射到下一个SLALOM；且由于列延时大小为M个串行输入光信号比特周期，使得串行输入光信号沿着每行传输过程中，各比特信号同步到达各SLALOM，并结合a)中各行的错位同步特性，可实现第1列序列b1，b2，……，bM同步到达SLALOM：S(1,1)，S(2,1)，……，S(M,1)，与此同时第2列序列bM+1，bM+2，……，b2M可同步到达SLALOM：S(1,2)，S(2,2)，……，S(M,2)，与此同时第N行序列b(N-1)M+1，b(N-1)M+2，……，bMN可同步到达SLALOM：S(1,N)，S(2,N)，……，S(M,N)。

[0063] c)、此时，控制光脉冲经过1×(M×N)光分支器同步到达各SLALOM，并打开各SLALOM的输出窗口，使得各SLALOM输出到达的光信号，从而实现M×N路并行输出。

[0064] 根据以上原理，输入串行光信号的比特序列与并行输出端口的对应关系如表1所示，表1(a)为延时单元设置方案一对应关系，表1(b)为延时单元设置方案二对应关系。

[0065]串行比特序列 b1 b2 … bN bN+1 bN+2 … bN*2 …… b(M-1)N+1 b(M-1)N+2 … bMN并行输出端口 (1,1) (1,2) … (1,N) (2,1) (2,2) … (2,N) …… (M,1) (M,2) … (M,N) [0066] (a)

[0067]串行比特序列 b1 b2 … bM bM+1 bM+2 … bM*2 …… bM(N-1)+1 bM(N-1)+2 … bMN并行输出端口 (1,1) (2,1) … (M,1) (1,2) (2,2) … (M,2) …… (1,N) (2,N) … (M,N) [0068] (b)

[0069] 表1

[0070] 图4输入的串行光信号(比特序列)与并行输出端口的示意图。

[0071] 输入的串行光信号(比特序列)与并行输出端口的示意图如图4所示，图4(a)为延时单元设置方案一输出关系，图4(b)为延时单元设置方案二输出关系。

[0072] 图5是输入与输出光脉冲信号之间的时序图。

[0073] 输入的串行光脉冲信号(比特序列)，控制光脉冲与输出并行光信号之间的时序图如图5所示，控制光脉冲与输入串行光信号中一个周期中需要提取的M×N个光脉冲中的最
后一个光脉冲同步。图5(a)为在延时单元设置方案一的情况下的时序图：M×N个光脉冲T1，T2，……，TN；TN+1，TN+2，……，T2N；……；T(M-1)N+1，T(M-1)N+2，……，TMN将分别输出到相应的S(1,
1)，S(1,2)，……，S(1,N)；S(2,1)，S(2,2)，……，S(2,N)；……；S(M,1)，S(M,2)，……，S(M,N))的B端口，形成M×N路并行输出端口；图4(b)为在延时单元设置方案二的情况下的时序
图：M×N个光脉冲T1，T2，……，TM；TM+1，TM+2，……，TM*2；……；TM*(N-1)+1，TM*(N-1)+2，……，TMN将分别输出到相应的S(1,1)，S(2,1)，……，S(M,1)；S(1,2)，S(2,2)，……，S(M,2)；……；S(1,N)，S(2,N)，……，S(M,N))的B端口，形成M×N路并行输出端口。

[0074] 实例

[0075] 采用延时单元设置方案一，以80Gb/s串行光信号经过4行、4列的光串并转换器得到16路5Gb/s并行光信号方案为例。

[0076] 根据本发明的设计流程：

[0077] (1)根据输入串行光信号速率80Gb/s，计算比特间隔Tb为12.5ps；

[0078] (2)选择延时单元：行延时单元D1，D2，D3的值分别为12Tb，8Tb，4Tb；列延时单元为Tb；

[0079] (3)SLALOM选型：

[0080] a)、SOA的选择：SOA的中心工作波长为1605nm、增益谱宽度为122.5nm；

[0081] b)、WDM的选择：λ1为1545nm，λ2为1579nm；

[0082] c)、其他SLALOM参数如表2所示。

[0083]

[0084]

[0085] 表2

[0086] (4)光环形器的选择：插入损耗小于1dB，回波损耗大于35dB；

[0087] (5)根据图1，搭建光串并转换器。

[0088] (6)控制脉冲时序设置：如图5(a)所示，控制脉冲与输入串行光信息最后一个比特同步，使得控制脉冲与周期内的最后一个光脉冲到达S(4,4)的时间同步，使得一个周期内
的各个光脉冲信号到达每一个SLALOM时，控制光脉冲信号同时作用于各SLALOM，使得各个
光脉冲信号从SLALOM的输出窗口透射输出。

[0089] 在专业仿真软件OptiSystem上进行系统仿真：

[0090] 1)在光串并转换器中，输入的80个串行光脉冲信号如图6所示，其二进制码为：

[0091] “0110010100010010,0110100010110110,1100011100000110,0000000001010001,1000001100010101”；根据表1(a)比特序列与并行端口输出的对应关系可知：各输出端口的信号如表3所示：

[0092]

[0093]

[0094] 表3

[0095] 其中(1,1)，(2,2)，(3,3)，(4,4)输出端口的并行光信号输出如图7所示；

[0096] 2)(1,1)，(2,2)，(3,3)，(4,4)输出端口的眼图，如图8所示，眼图张开度较好。

[0097] 该实施例验证了本发明光串并转换器功能的正确性，串并转换后信号质量佳，说明了方案的可行性。

[0098] 尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些
变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

标题	发布/更新时间	阅读量
一种易于扩展端口数的光串并转换器	2020-05-12	92
多协议串并转换物理层单元装置	2020-05-12	189
高速光信号的串并转换方法及转换装置	2020-05-13	657
一种带有散热功能的抗辐照的串并转换装置	2020-05-13	995
一种含串并转换功能的光收发器	2020-05-11	844
风力发电变桨系统串并转换电路	2020-05-11	791
基于过采样的时钟数据恢复和串并转换电路	2020-05-12	793
一种多级串并转换电路	2020-05-11	140
一种基于SLALOM的光串并转换器	2020-05-12	443
一种易于扩展端口数的光串并转换器	2020-05-11	702

一种易于扩展端口数的光串并转换器

一种易于扩展端口数的光串并转换器

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：