串并转换接口数据采集方法和装置
阅读：684发布：2020-05-11
专利汇可以提供串并转换接口数据采集方法和装置专利检索，专利查询，专利分析的服务。并且本 发明 实施例 涉及一种 串并转换 接口 数据采集 方法和装置。所述方法包括：根据数据采集启动 信号 的指示，采集预设数量的串并转换接口数据；在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。所述装置包括：第一采集模 块 ，用于根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；停止采集模块，用于在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。本发明实施例提供的串并转换接口数据采集方法和装置，通过根据数据采集启动信号的指示，采集预设数量的Serdes接口数据，从而可以通过分析采集的Serdes接口数据，快速 定位 Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。，下面是串并转换接口数据采集方法和装置专利的具体信息内容。
1.一种串并转换接口数据采集方法，其特征在于，包括：
根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；
在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据；
保存所述预设数量的串并转换接口数据之后，输出数据采集结束信号；
其中，所述数据采集结束信号具体为数据采集结束中断信号；所述输出数据采集结束信号具体为：向内部处理器发送数据采集结束中断信号，以便内部处理器将保存的所述预设数量的串并转换接口数据发送给外部处理器；或者，
所述数据采集结束信号具体为数据采集结束标识；所述输出数据采集结束信号具体为：将数据采集状态寄存器中的数据采集状态标识设置为数据采集结束标识，以便外部处理器查询到所述数据采集结束标识后，获取保存的所述预设数量的串并转换接口数据。
2.根据权利要求1所述的方法，其特征在于，所述数据采集启动信号具体为串并转换接口逻辑电路发送的异常指示信号；
所述根据数据采集启动信号的指示，采集预设数量的串并转换接口数据具体为：
在接收到所述串并转换接口逻辑电路发送的异常指示信号后的下一个10毫秒帧号计数器帧的帧头开始，采集预设数量的串并转换接口数据。
3.根据权利要求1所述的方法，其特征在于，所述数据采集启动信号具体为由外部处理器发送的数据采集触发信号；
所述根据数据采集启动信号的指示，采集预设数量的串并转换接口数据具体为：
从接收到所述外部处理器发送的数据采集触发信号后的下一个10毫秒帧号计数器帧的帧头开始，采集预设数量的串并转换接口数据。
4.一种串并转换接口数据采集装置，其特征在于，包括：
第一采集模块，用于根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；
停止采集模块，用于在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据；
存储模块，用于保存所述预设数量的串并转换接口数据；
输出模块，用于输出数据采集结束信号；
其中，所述数据采集结束信号具体为数据采集结束中断信号；所述输出模块包括：发送单元，用于向内部处理器发送所述数据采集结束中断信号，以便所述内部处理器将所述存储模块保存的所述预设数量的串并转换接口数据发送给外部处理器；或者，所述数据采集结束信号具体为寄存器中的数据采集结束标识；所述输出模块包括：设置单元，用于将所述寄存器中的数据采集状态标识设置为所述数据采集结束标识，以便外部处理器查询到所述数据采集结束标识后，获取所述存储模块保存的所述预设数量的串并转换接口数据。
5.根据权利要求4所述的装置，其特征在于，
所述寄存器，用于将所述数据采集启动信号配置为串并转换接口逻辑电路发送的异常指示信号；
所述第一采集模块包括：
第一接收单元，用于接收所述串并转换接口逻辑电路发送的异常指示信号；
第一计数器，用于设置所述预设数量；
第一采集单元，用于在所述第一接收单元接收到所述异常指示信号后的下一个10毫秒帧号计数器帧的帧头开始，采集所述预设数量的串并转换接口数据。
6.根据权利要求4所述的装置，其特征在于，
所述寄存器，用于将所述数据采集启动信号配置为由外部处理器发送的数据采集触发信号；
所述第一采集模块包括：
第二接收单元，用于接收所述外部处理器发送的数据采集触发信号；
第二计数器，用于设置所述预设数量；
第二采集单元，用于从所述第二接收单元接收到数据采集触发信号后的下一个10毫秒帧号计数器帧的帧头开始，采集所述预设数量的串并转换接口数据。
串并转换接口数据采集方法和装置
技术领域
[0001] 本发明涉及通信技术，尤其涉及一种串并转换接口数据采集方法和装置。
背景技术
[0002] 随着科学技术的迅速发展，单板上的芯片数目越来越多，芯片之间进行通信。一般情况下，多块专用集成电路(Application Specific IntegratedCircuits，以下简称：ASIC)通过接口交换芯片或接口现场可编程门矩阵(Field Programmable Gate Array)连接。若多块ASIC之间进行高速通信时，需要在高速接口中加入串并转换器(Serializer/deserializer，以下简称：Serdes)，该加入了Serdes的高速接口称为Serdes接口。
[0003] 在单板启动或复位时，Serdes接口容易出现异常情况。然而，由于Serdes接口位于ASIC内部，当Serdes接口发生异常时，外界无法定位Serdes接口的问题所在。
发明内容
[0004] 本发明实施例提供了一种串并转换接口数据采集方法和装置，用以实现采集Serdes接口数据，从而快速定位Serdes接口的问题所在。
[0005] 本发明实施例提供了一种串并转换接口数据采集方法，包括：
[0007] 在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。
[0008] 本发明实施例还提供了一种串并转换接口数据采集装置，包括：
[0009] 第一采集模块，用于根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；
[0010] 停止采集模块，用于在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。
[0011] 本发明实施例提供的串并转换接口数据采集方法和装置，根据数据采集启动信号的指示，采集预设数量的Serdes接口数据，从而可以通过分析采集的Serdes接口数据快速定位Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。附图说明
[0012] 图1为本发明Serdes接口数据采集方法第一实施例的流程图；
[0013] 图2为本发明Serdes接口数据采集方法第二实施例的流程图；
[0014] 图3为本发明Serdes接口数据采集方法第二实施例的流程图；
[0015] 图4为本发明Serdes接口数据采集装置第一实施例的结构示意图；
[0016] 图5为本发明Serdes接口数据采集装置第二实施例的结构示意图；
[0017] 图6为本发明Serdes接口数据采集装置第三实施例的结构示意图。
具体实施方式
[0018] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0019] 如图1所示，为本发明Serdes接口数据采集方法第一实施例的流程图，具体可以包括如下步骤：
[0020] 步骤11、采集电路根据数据采集启动信号的指示，采集预设数量的Serdes接口数据；
[0021] 具体地，采集电路为设置在Serdes接口并且独立于Serdes接口逻辑电路之外的一个硬件逻辑电路，其可以采集Serdes接口数据。数据采集启动信号的指示可以由外部处理器发送，也可以在Serdes接口逻辑电路发现Serdes接口发生异常等情况时，例如，信号丢失(Loss of signal，以下简称：LOS)、编码错误、锁相环(Phase-locked Loop，以下简称：PLL)失锁、10毫秒BFN帧异常、异步先进先出(First In First Out，以下简称：FIFO)等，由Serdes接口逻辑电路发送，具体采用哪种触发方式，由外部处理器选择。此外，预设数量可以根据不同应用场景灵活设定。
[0022] 步骤12、在预设数量的Serdes接口数据采集结束后，采集电路停止采集Serdes接口数据；
[0023] 具体地，在Serdes接口电路停止采集Serdes接口数据后，可以输出采集结束标识，直到外部处理器再次启动回到待采集状态。然后技术人员可以分析采集的Serdes接口数据，定位Serdes接口的问题所在。
[0024] 本实施例通过采样电路在数据采集启动信号的指示下，采集预设数量的的Serdes接口数据，从而可以通过分析采集Serdes接口数据快速定位Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。
[0025] 如图2所示，为本发明Serdes接口数据采集方法第二实施例的流程图，在本实施例中，在采集电路中提供一寄存器，例如，数据采集状态寄存器。该数据采集状态寄存器中可以包括触发条件标识位，外部处理器可以配置该触发条件标识位以确定输出采集启动信号由外部处理器发送还是由Serdes接口逻辑电路发送。此外，该数据采集状态寄存器还可以包括数据采集方向位，外部处理器通过配置该数据采集方向位来配置数据采集的方向是接收方向还是发送方向，例如：当数据采集方向位配置为1时，表示数据采集的方向是接收方向，当数据采集方向位配置为0时，表示数据采集的方向是发送方向，采集接收方向的Serdes接口数据时，采用发送端的10毫秒BFN帧，采集发送方向的Serdes接口数据时，采用本地10毫秒BFN帧。需要说明的是，具体实现时，不同的标识位也可以由不同的寄存器实现。
[0026] 在本实施例中，外部处理器将该触发条件标识位配置为异常触发，数据采集启动信号具体为Serdes接口逻辑电路发送的异常指示信号，以便采集Serdes接口传输的业务数据(例如：语音业务数据)。具体实现时，数据采集状态寄存器中还可以包括异常触发原因位，采集电路可以将异常触发的原因位设置为与异常情况对应的预设值，例如：当异常情况可能为Serdes接口编码错误时，采集电路将该异常触发原因位设置为00，当异常情况可能为Serdes接口发生LOS，采集电路将该异常触发原因位设置为01。在上一实施例的基础上，步骤11具体可以为：
[0027] 步骤21、采集电路从接收到Serdes接口逻辑电路发送的异常指示信号后的下一个10毫秒帧号计数器(NodeB Frame Number Counter，以下简称：BFN)帧的帧头开始，采集预设数量的Serdes接口数据；
[0028] 具体地，Serdes接口逻辑电路检测到Serdes接口异常后，向采集电路发送异常指示信号。可选地，Serdes接口逻辑电路还可以在检测到Serdes接口发生异常后，经过若干个BFN帧周期后，若在该若干个BFN帧周期后，Serdes接口仍然存在异常，向采集电路发送异常指示信号，以确保采集电路可以采集到Serdes接口发生异常后的Serdes接口数据，防止由于Serdes接口短暂的异常造成的误采集。此外，该预设数量可以根据实际需要自由设置，例如：该预设数量为N，N为大于或等于1的正整数。
[0029] 在上一实施例的基础上，步骤12之后还可以包括如下步骤：
[0030] 步骤23、采集电路保存预设数量的Serdes接口数据；
[0031] 具体地，可以在采集电路内部设置一个随机存取存储器(Random-accessMemory，以下简称：RAM)，该RAM不影响正常数据，在该RAM的控制读写开关打开的情况下，将采集的Serdes接口数据以循环覆盖式存储在该RAM中。
[0032] 在本实施例中，步骤23之后还可以包括如下步骤：
[0033] 步骤24、采集电路输出数据采集结束信号。
[0034] 在本实施例中，该数据采集信号具体可以为数据采集结束中断信号，步骤24具体可以包括如下步骤：
[0035] 步骤241、采集电路向内部处理器发送数据采集结束中断信号，以便内部处理器将采集电路保存的所述预设数量的串并转换接口数据发送给外部处理器；
[0036] 内部处理器根据该数据采集结束中断信号获知采集电路已经完成数据采集，将RAM中存储的Serdes接口数据发送给外部处理器，外部处理器就可以获取Serdes接口发生异常后的N帧数据。可选地，采集电路也可以将该数据采集结束中断信号直接发送给外部处理器，外部处理器根据该数据采集结束中断信号获知采集电路已经完成数据采集，直接从RAM中获取采集的Serdes接口数据。技术人员可以将该Serdes接口数据与数据采集状态寄存器中的异常原因位所标识的异常原因对应，如果该数据的特点符合相应的异常原因，则可以确定Serdes接口逻辑电路发生了相应的异常情况，否则继续分析这些数据找到问题所在，从而快速定位Serdes接口的问题所在。
[0037] 本实施例通过采集电路接收到Serdes接口逻辑电路在检测到Serdes接口发生后发送的异常指示信号时，采集Serdes接口发生异常后的预设数量的Serdes接口数据，然后采集电路保存该预设数量的Serdes接口数据，采集结束后，采集电路向内部处理器发送数据采集结束中断信号，内部处理器将采集电路采集的预设数量的Serdes接口数据发送给外部处理器，从而可以根据该采集的Serdes接口数据快速定位Serdes接口的问题所在。
[0038] 如图3所示，为本发明Serdes接口数据采集方法第二实施例的流程图，与图1所示技术方案的不同之处在于，采集电路提供一寄存器，例如：数据采集状态寄存器。该数据采集状态寄存器中包括触发条件标识，外部处理器可以配置该触发条件标识位以确定数据采集启动信号由外部处理器发送还是由Serdes接口逻辑电路发送。在本实施例中，外部处理器将数据采集状态寄存器中的触发条件标识配置为数据采集启动信号由外部处理器发送，以便外部处理器根据需要采集Serdes接口数据，为Serdes接口提供调试手段。在图1所示技术方案的基础上，数据采集启动信号具体可以为由外部处理器发送的数据采集触发信号，步骤11具体可以为：
[0039] 步骤31、采集电路从接收到外部处理器发送的数据采集触发信号后的下一个10毫秒BFN帧的帧头开始，采集预设数量的Serdes接口数据。
[0040] 具体地，外部处理器在需要对Serdes接口进行调试时，向采集电路发送数据采集触发信号，然后采集电路开始采集预设数量的Serdes接口数据，并将采集的Serdes接口数据存储到RAM中。此外，该预设数量可以根据实际情况自由设置，例如：设置为M，M为大于或等于1的正整数，则采集电路接收到外部处理器发送的数据采集触发信号后，从下一个10毫秒BFN帧的帧头开始，采集M帧Serdes接口数据，然后停止采集数据。
[0041] 在上一实施例的基础上，步骤12之后之后还可以包括如下步骤：
[0042] 步骤33、采集电路保存预设数量的Serdes接口数据；
[0043] 具体地，可以在采集电路内部设置一个RAM，该RAM不影响正常数据，在该RAM的控制读写开关打开的情况下，将采集的Serdes接口数据以循环覆盖式存储在该RAM中。
[0044] 在本实施例中，步骤33之后还可以包括如下步骤：
[0045] 步骤34、采集电路输出数据采集结束信号。
[0046] 在本实施例中，该采集结束信号具体可以为数据采集状态寄存器中的数据采集结束标识。
[0047] 具体地，数据采集状态寄存器中可以包括数据采集状态标识，采集电路在采集Serdes接口数据过程中，将该数据采集状态标识设置为数据采集中标识，采集结束后，采集电路将该数据采集状态标识设置为数据采集结束标识。步骤34具体可以包括如下步骤：
[0048] 步骤341、采集电路将数据采集状态寄存器中的数据采集状态标识设置为数据采集结束标识，以便外部处理器查询到数据采集结束标识后，获取采集电路保存的预设数量的串并转换接口数据；
[0049] 然后，外部处理器定时查询数据采集状态寄存器中的数据采集状态标识，当查询到该数据采集状态标识为数据采集结束标识时，外部处理器根据该数据采集结束标识获知采集电路已经停止采集数据，于是外部处理器从RAM中读取采集电路采集的预设数量的数据。技术人员可以将采集的Serdes接口数据与测试数据进行比较，若比较后判断Serdes接口异常，可以根据该采集的Serdes接口数据快速定位Serdes接口的问题所在。
[0050] 在本实施例中，外部处理器根据需要指示采集电路采集预设数量的Serdes接口数据，若Serdes接口发生异常，可以根据该Serdes接口数据快速定位Serdes接口的问题所在。
[0051] 如图4所示，为本发明Serdes接口数据采集装置第一实施例的结构示意图，具体可以包括第一采集模块41和停止采集模块42。
[0052] 其中，第一采集模块41用于根据数据采集启动信号的指示，采集预设数量的Serdes接口数据；
[0053] 该Serdes接口数据采集装置为设置在Serdes接口并且独立于Serdes接口逻辑电路之外的一个硬件逻辑电路。数据采集启动信号的指示可以由外部处理器发送，也可以在Serdes接口逻辑电路发现Serdes接口发生异常等情况时，例如，LOS、编码错误、PLL失锁、10毫秒BFN帧异常、异步FIFO等，由Serdes接口逻辑电路发送，具体采用哪种触发方式，由外部处理器选择。此外，预设数量可以根据不同应用场景灵活设定。
[0054] 停止采集模块42用于在所述预设数量的Serdes接口数据采集结束后，停止采集Serdes接口数据；
[0055] 具体地，在Serdes接口电路停止采集Serdes接口数据后，可以输出采集结束标识，直到外部处理器再次启动回到待采集状态。
[0056] 本实施例通过第一采集模块41在数据采集启动信号的指示下，采集预设数量的Serdes接口数据，技术人员可以通过分析采集Serdes接口数据可以快速定位Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。
[0057] 如图5所示，为本发明Serdes接口数据采集装置第二实施例的结构示意图，与图4所示结构示意图的不同之处在于，本实施例还可以包括一寄存器50，寄存器50具体可以为，例如：数据采集状态寄存器。该数据采集状态寄存器中可以包括触发条件标识位，外部处理器可以配置该触发条件标识位以确定输出采集启动信号由外部处理器发送还是由Serdes接口逻辑电路发送。此外，该数据采集状态寄存器还可以包括数据采集方向位，外部处理器通过配置该数据采集方向位来配置数据采集的方向是接收方向还是发送方向，例如：当数据采集方向位配置为1时，表示数据采集的方向是接收方向，当数据采集方向位配置为0时，表示数据采集的方向是发送方向，采集接收方向的Serdes接口数据时，采用发送端的10毫秒BFN帧，采集发送方向的Serdes接口数据时，采用本地10毫秒BFN帧。需要说明的是，具体实现时，不同的标识位也可以由不同的寄存器实现。
[0058] 在本实施例中，寄存器50将数据采集启动信号配置为Serdes接口逻辑电路发送的异常指示信号，以便采集Serdes接口传输的业务数据(例如：语音业务数据)。在图4所示结构示意图的基础上，第一采集模块41具体可以包括第一接收单元52、第一计数器53和第一采集单元54。
[0059] 其中，第一接收单元52用于接收Serdes接口逻辑电路发送的异常指示信号。
[0060] 具体地，Serdes接口逻辑电路检测到Serdes接口异常后，向Serdes接口数据采集装置发送异常指示信号。可选地，Serdes接口逻辑电路还可以在检测到Serdes接口发生异常后，经过若干个BFN帧周期后，若在该若干个BFN帧周期后，Serdes接口仍然存在异常，向Serdes接口数据采集装置发送异常指示信号，以确保Serdes接口数据采集装置可以采集到Serdes接口发生异常后的Serdes接口数据，防止由于Serdes接口短暂的异常造成的误采集。
[0061] 第一计数器53用于设置预设数量。
[0062] 该预设数量可以根据实际需要自由设置，例如：该预设数量为N，N为大于或等于1的正整数；
[0063] 第一采集单元54用于在第一接收单元52接收到异常指示信号后，从下一个10毫秒BFN帧的帧头开始，采集预设数量的Serdes接口数据。
[0064] 本实施例还可以包括存储模块51，用于存储第一采集单元54采集的预设数量的Serdes接口数据。
[0065] 具体地，存储模块51为一个RAM，该RAM不影响正常数据，在该RAM的控制读写开关打开的情况下，将第一采集单元54采集的Serdes接口数据以循环覆盖式存储在该RAM中。
[0066] 在图4所示结构示意图的基础上，本实施例还可以包括输出模块55，用于输出数据采集结束信号。在本实施例中，该数据采集结束信号具体可以为数据采集结束中断信号，输出模块55具体可以包括发送单元56，用于向内部处理器发送数据采集结束中断信号，以便内部处理器将存储模块51保存的预设数量的串并转换接口数据发送给外部处理器。
[0067] 具体地，内部处理器根据该数据采集结束中断信号获知Serdes接口数据采集装置已经完成数据采集，将RAM中存储的Serdes接口发生异常后的N帧数据发送给外部处理器，就可以获取Serdes接口发生异常后的N帧数据。
[0068] 可选地，发送单元56也可以将该数据采集结束中断信号直接发送给外部处理器，外部处理器根据该数据采集结束中断信号获知Serdes接口数据采集装置已经完成数据采集，直接从存储模块51中获取采集的Serdes接口数据。
[0069] 将Serdes接口发生异常后的N帧数据与数据采集状态寄存器中的异常原因位所标识的异常原因对应，如果这些数据的特点符合相应的异常原因，则可以确定Serdes接口逻辑电路发生了相应的异常情况，否则继续分析这些数据找到问题所在，从而快速定位Serdes接口的问题所在。
[0070] 此外，当本次数据采集结束后，第一采集单元54不再采集Serdes接口数据，直到外部处理器重新启动Serdes接口数据采集装置回到待采集状态，第一采集单元54再继续采集Serdes接口数据。
[0071] 本实施例通过第一接收单元52接收到Serdes接口逻辑电路在检测到Serdes接口发生后发送的异常指示信号时，第一采集单元54采集Serdes接口发生异常后的预设数量的Serdes接口数据，然后存储模块51保存该预设数量的Serdes接口数据，采集结束后，发送单元56向内部处理器发送数据采集结束中断信号，内部处理器将第一采集单元54采集的预设数量的Serdes接口数据发送给外部处理器，从而可以根据该采集的Serdes接口数据快速定位Serdes接口的问题所在。
[0072] 如图6所示，为本发明Serdes接口数据采集装置第三实施例的结构示意图，与图4所示结构示意图的不同之处在于，本实施例还可以包括一寄存器50，例如：数据采集状态寄存器。该数据采集状态寄存器中包括触发条件标识，外部处理器可以配置该触发条件标识位以确定数据采集启动信号由外部处理器发送还是由Serdes接口逻辑电路发送。在本实施例中，寄存器50将数据采集启动信号配置为由外部处理器发送的数据采集触发信号，以便外部处理器根据需要采集Serdes接口数据，为Serdes接口提供调试手段。
[0073] 在图4所示结构示意图的基础上，第一采集模块41具体可以包括第二接收单元61、第二计数器62和第二采集单元63。
[0074] 其中，第二接收单元61用于接收外部处理器发送的数据采集触发信号。具体地，外部处理器在需要对Serdes接口进行调试时，向Serdes接口数据采集装置发送数据采集触发信号，
[0075] 第二计数器62用于设置预设数量。
[0076] 第二采集单元63用于从第二接收单元61接收到数据采集触发信号后的下一个10毫秒BFN帧的帧头开始，采集第二计数器62所设置的预设数量的Serdes接口数据。
[0077] 该预设数量可以根据实际情况自由设置，例如：设置为M，则第二接收单元61接收到外部处理器发送的数据采集触发信号后，第二采集单元63从下一个10毫秒BFN帧的帧头开始，采集M帧Serdes接口数据，然后停止采集模块42停止采集数据。
[0078] 与图4所示结构示意图的不同之处在于，本实施例还可以包括存储模块51，用于保存预设数量的Serdes接口数据。
[0079] 具体地，存储模块51可以为一个RAM，该RAM不影响正常数据，在该RAM的控制读写开关打开的情况下，将采集的Serdes接口数据以循环覆盖式存储在该RAM中。
[0080] 在图4所示结构示意图的基础上，本实施例还可以包括输出模块55，用于输出数据采集结束信号。在本实施例中，该采集结束信号具体可以为寄存器50中的数据采集结束标识，输出模块55具体可以包括设置单元64，用于将寄存器50中的数据采集状态标识设置为数据采集结束标识。
[0081] 具体地，寄存器50中可以包括数据采集状态标识，在第二采集单元63采集Serdes接口数据过程中，设置单元64将该数据采集状态标识设置为数据采集中标识，采集结束后，设置单元64将该数据采集状态标识设置为数据采集结束标识。
[0082] 然后，外部处理器定时查询寄存器50中的数据采集状态标识，当查询到该数据采集状态标识为数据采集结束标识时，外部处理器获知Serdes接口数据采集装置已经停止采集数据，于是从RAM中读取Serdes接口数据采集装置采集的预设数量的数据。然后，将采集的Serdes接口数据与测试数据进行比较，若比较后判断Serdes接口异常，可以根据该采集的Serdes接口数据快速定位Serdes接口的问题所在。
[0083] 本实施例通过第二接收单元61接收外部处理器根据需要发送的数据采集触发信号，第二采集单元63采集预设数量的Serdes接口数据，从而若Serdes接口发生异常，可以根据该Serdes接口数据快速定位Serdes接口的问题所在。
[0084] 最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种易于扩展端口数的光串并转换器 | 2020-05-12 | 92 |
| 多协议串并转换物理层单元装置 | 2020-05-12 | 189 |
| 高速光信号的串并转换方法及转换装置 | 2020-05-13 | 657 |
| 一种带有散热功能的抗辐照的串并转换装置 | 2020-05-13 | 995 |
| 一种含串并转换功能的光收发器 | 2020-05-11 | 844 |
| 风力发电变桨系统串并转换电路 | 2020-05-11 | 791 |
| 基于过采样的时钟数据恢复和串并转换电路 | 2020-05-12 | 793 |
| 一种多级串并转换电路 | 2020-05-11 | 140 |
| 一种基于SLALOM的光串并转换器 | 2020-05-12 | 443 |
| 一种易于扩展端口数的光串并转换器 | 2020-05-11 | 702 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈