专利汇可以提供一种USB接口的ATA类存储设备中数据的加密方法及装置专利检索,专利查询,专利分析的服务。并且本 发明 涉及一种USB 接口 的ATA类存储设备中数据的加密方法及装置,在常规ATA类存储设备的 基础 上,通过用户卡和 硬件 加密板卡组成的数据加密装置,对存储设备和USB主机之间传输的数据进行加密,从而达到对存储设备中数据硬加密的目的。装置由用户密钥卡和硬件加密板卡组成;所述的硬件加密板卡由USB收发器、USB设备 控制器 、控制端点缓冲区、批量端点缓冲区、 主控制器 、加解密模 块 、ATA控制器、密钥获取模块和安全 访问 模块组成。有益效果:密钥直接由加密装置读取,不经过存储设备所连接的计算机,安全性高。而且加解密速度快,独立于 操作系统 ,并且密钥保存于专 门 的硬件密钥存储卡,密钥与被保护数据独立存放,确保数据的安全。,下面是一种USB接口的ATA类存储设备中数据的加密方法及装置专利的具体信息内容。
1.一种USB接口的ATA类存储设备中数据的加密方法,其特征在于包括以下步骤:
(1)USB协议处理步骤:按照USB协议标准接收并解析计算机发来的数据包,当前事务为控制传输时,对请求设备信息的命令则按照要求返回数据,对配置设备的命令则按要求配置设备,并返回状态信息;当前事务为批量传输时,如果是输出事务则将USB包中的有效数据放入批量端点输出缓冲区,如果是输入事务则从批量端点输入缓冲区中读取有效数据并返回给计算机;
(2)MASS STORAGE协议处理步骤:解析批量端点输出缓冲区中的包类型,将命令包转换成相应的ATA命令块并传给ATA协议处理步骤,将数据包交由加解密步骤进行加密;对用于读取设备型号、固件版本、存储容量、设备状态信息的命令,将ATA协议处理步骤返回的参数和状态信息封装成MASS STORAGE数据包写入批量端点输入缓冲区;对于向存储设备中写数据的命令,控制加解密步骤对随后批量端点输出缓冲区中的MASS STORAGE数据包进行加密;对于从存储设备中读数据的命令,控制加解密步骤解密来自ATA协议处理步骤的数据,并将解密后的明文数据封装成MASS STORAGE数据包写入批量端点输入缓冲区;
(3)加解密步骤:使用密钥获取步骤生成的工作密钥Kw,当MASS STORAGE协议处理步骤解析的命令包是向存储设备中写数据的命令时,调用密码算法加密批量端点输出缓冲区中的MASS STORAGE数据包,将加密结果传给ATA协议处理步骤;当MASS STORAGE协议处理步骤解析的命令包是从存储设备中读数据的命令时,则调用密码算法解密ATA协议处理步骤传来的数据,将解密结果传给MASSSTORAGE协议处理步骤;
所述的密钥获取步骤是:使用鉴别用户身份的认证密钥Kua、代表自己身份的认证密钥Kea和随机生成数进行内部认证和外部认证,在内部认证和外部认证失败次数超过设定值后,中止本方法所有步骤的处理;否则,对读取的密钥素材Dk进行加密计算生成工作密钥Kw后,将Kw提供给加解密步骤;
(4)ATA协议处理步骤:接收MASS STORAGE协议处理步骤生成的ATA命令块,当接收到获取存储设备参数的命令块时,将从存储设备中读取的数据直接交由MASSSTORAGE协议处理步骤使用;当接收到向存储设备中写数据的命令块时,将加解密步骤加密好的密文数据写入存储设备;当接收到从存储设备中读数据的命令块时,将从存储设备中读出的数据交给加解密步骤进行解密。
2.根据权利要求1所述的USB接口的ATA类存储设备中数据的加密方法,其特征在于:所述的加解密步骤可以执行任意的密码计算或简单的数据变换。
3.一种使用权利要求1所述的USB接口的ATA类存储设备中数据的加密方法的装置,其特征在于:所述的装置由用户密钥卡和硬件加密板卡组成;用户密钥卡为具有安全计算功能的智能卡;所述的硬件加密板卡由USB收发器、USB设备控制器、控制端点缓冲区、批量端点缓冲区、主控制器、加解密模块、ATA控制器、密钥获取模块和安全访问模块组成:USB收发器接收USB接口的串行数据,经串并转换后将数据包发送到USB设备控制器,同时将USB总线状态发送到USB设备控制器;将USB设备控制器的并行数据经串行化后驱动到USB接口;USB设备控制器从USB收发器接收并行数据和总线状态;按照USB协议解析并行数据,将控制传输数据包写入控制端点缓冲区,向主控制器发送控制输出中断请求;将批量传输数据包写入批量端点缓冲区,向主控制器发送批量输出中断请求;接收主控制器的控制输入中断请求,从控制端点缓冲区读取数据,将其转发给USB收发器;接收主控制器的批量输入中断请求,从批量端点缓冲区读取数据,将其转发到USB收发器;控制端点缓冲区接收USB设备控制器的控制传输数据包,对数据进行暂存,由主控制器读取;接收主控制器的控制传输命令响应数据,对数据进行暂存,由USB设备控制器读取;批量端点缓冲区接收USB设备控制器输出的批量传输数据包,对数据包进行暂存,供主控制器读取;主控制器接收USB设备控制器的控制输出中断请求,从控制端点缓冲区读取控制传输数据包,解析包中的USB命令类型,将控制传输命令响应数据写入控制端点缓冲区,向USB设备控制器发送控制输入中断请求;
接收USB设备控制器的批量输出中断请求,从批量端点缓冲区中读取批量传输数据包,将解析出的ATA命令参数块写入ATA控制器,将解析出的ATA数据写入加解密模块;向加解密模块发送加密控制信号或解密控制信号,写入需要加解密的数据长度;接收加解密模块的状态信息,使能或者禁止对加解密模块的读写操作;接收ATA控制器返回的数据,并写入批量端点缓冲区;从加解密模块读取数据,写入批量端点缓冲区;在向批量端点缓冲区写入数据时,向USB设备控制器发送批量输入中断请求;加解密模块接收密钥获取模块的工作密钥Kw;接收主控制器发送的加解密控制信号和需要加解密的数据长度;接收主控制器写入的数据,对其进行加密,将加密结果输出给ATA控制器;或接收ATA控制器写入的数据,对其进行解密,将解密结果输出给主控制器;向主控制器返回加解密模块的状态信息;ATA控制器接收主控制器写入的ATA命令参数块,通过IDE接口将其写入ATA类存储设备;从加解密模块读取加密结果,按照ATA协议规定的时序将加密结果通过IDE接口输出给ATA类存储设备;通过IDE接口接收ATA类存储设备返回的数据、设备参数和设备状态,将数据写入加解密模块,将设备参数和设备状态输出到主控制器;密钥获取模块通过串行通信接口向用户密钥卡和安全访问模块发送用于双向身份认证的智能卡命令;接收从用户密钥卡中获取密钥素材Dk;将密钥素材Dk发送给安全访问模块;接收安全访问模块返回的工作密钥Kw;安全访问模块接收并执行密钥获取模块发送的智能卡命令,向密钥获取模块返回命令执行结果和工作密钥Kw。
4.根据权利要求3所述的装置,其特征在于:所述的USB设备控制器由UTMI接口、协议引擎、包封装单元、包解封装单元以及CRC计算单元1和CRC计算单元2组成;UTMI接口接收USB收发器传来的并行数据和USB总线的状态信息,给USB收发器发送速度协调信息,给协议引擎发送设备工作模式信息,将并行数据发送给包解封单元;UTMI接口接收包封装单元发来的USB数据包,并转发给USB收发器;包解封装单元接收UTMI接口发来的USB数据包,按照USB协议进行解析,发送有效数据传给CRC计算单元2,从CRC计算单元2读取计算结果,进行CRC校验,将解析信息及校验结果传给协议引擎;CRC计算单元2接收包解封装单元的有效数据,并将计算结果返回给包解封装单元;协议引擎接收包解封装单元发送的解析信息和校验结果;当为控制传输时,将数据写入控制数据缓冲区模块中,当校验结果正确时,发送控制输出中断请求信号给主控制器,校验结果错误时则清除所写内容;当为批量传输时,将数据写入批量数据缓冲区模块中,当校验结果正确时,发送批量输出中断请求信号给主控制器,校验结果错误时则清除所写内容;协议引擎接收来自UTMI接口的设备工作模式信息,接收来自主控制器的控制输入中断请求信号和批量输入中断请求信号,从控制数据缓冲区或者批量数据缓冲区中读取数据,并将设备工作模式信息、USB包PID信息和数据域信息传给包封装单元;包封装单元接收协议引擎发送的设备工作模式信息、USB包PID信息和数据域信息,将数据域信息发送给CRC计算单元1,从CRC计算单元1读回计算结果,按照USB协议进行组装,将组装好的数据包传给UTMI接口;CRC计算单元1接收包封装单元发送的数据域信息,并将计算结果返回给包封装单元。
5.根据权利要求3所述的装置,其特征在于:所述的控制端点缓冲区包括一个控制输入缓冲区和一个控制输出缓冲区;当为控制输出事务时,控制输出缓冲区接收USB设备控制器发送的有效数据,并将数据传给主控制器;当为控制输入事务时,控制输入缓冲区接收主控制器发送的有效数据,并将数据传给USB设备控制器。
6.根据权利要求3所述的装置,其特征在于:所述的批量端点缓冲区包括一个批量输入缓冲区和一个批量输出缓冲区;当为批量输出事务时,批量输出缓冲区接收USB设备控制器发送的有效数据,并将数据传给主控制器;当为批量输入事务时,批量输入缓冲区接收主控制器发送的有效数据,并将数据传给USB设备控制器。
7.根据权利要求3所述的装置,其特征在于:所述的主控制器由命令解码器1、命令解码器2、命令响应器1、命令响应器2构成;命令解码器1接收USB设备控制器发送的控制输出中断请求,从控制端点缓冲区读取标准USB请求包,对命令包进行解码,以获取当前传输命令及参数,将命令及参数写入到命令响应器1,并启动命令响应器1;命令解码器2接收USB设备控制器发送的批量输出中断请求,从批量端点缓冲区读取MASS STORAGE命令包,对命令包进行解码,以获取当前传输命令及参数,将命令及参数写入到命令响应器2,并启动命令响应器2;命令响应器1将控制传输响应数据写入控制端点缓冲区,并向USB设备控制器发送控制输入中断请求;命令响应器2根据来自命令解码器2的命令及参数将ATA传输命令参数块写入ATA控制器,加解密工作参数写入加解密模块,将来自ATA控制器的响应数据写入批量端点缓冲区,并向USB设备控制器发送批量输入中断请求,或者将输出数据包直接转发到加解密模块;命令响应器2接收加解密模块的状态信息,使能或者禁止主控制器和ATA控制器对加解密模块的读写操作。
8.根据权利要求3所述的装置,其特征在于:所述的加解密模块由控制单元、选择器1、数据组装单元、加解密器、数据拆分单元和选择器2组成;控制单元接收主控制器输入的当前加密或解密工作模式信号、待加密数据长度,接收密钥获取模块输入的工作密钥Kw和密钥准备好信号;向主控制器返回加解密模块的当前状态,向选择器1、数据组装单元、数据拆分单元和选择器2写入当前工作模式:加密或解密,向加解密器写入当前工作模式:加密或解密、待加密数据长度、工作密钥Kw、使能加解密启动信号;
选择器1接收控制单元设置的当前工作模式:加密或解密,加密时从批量端点缓冲区或者解密时从ATA控制器读取数据,提供给数据组装单元;数据组装单元接收控制单元设置的当前工作模式:加密或解密,加密时将选择器1输入的8位数据或者解密时16位数据组装成加解密器要求的长度,组装好的数据写入加解密器;加解密器为实现所选取加解密算法的IP核,接收控制单元设置的当前工作模式:加密或解密,使用工作密钥Kw对数据组装单元输入的数据进行加密或者解密计算,将计算结果输出到数据拆分单元,向控制单元返回加解密器的工作状态;数据拆分单元接收控制单元设置的当前加密或解密工作模式,加密时将加解密器的加密结果转化为多个16位数据或者解密时将结果转化为多个8位数据,拆分后的数据通过选择器2输出;选择器2接收控制单元设置的当前工作模式:加密或解密,加密时将数据拆分单元的数据输出到ATA控制器或者解密时将数据输出到批量端点缓冲区。
9.根据权利要求3所述的装置,其特征在于:所述的ATA控制器由传输控制单元、寄存器组、PIO状态机、DMA状态机、CRC16计算单元组成;传输控制单元接收主控制器写入的ATA命令块、无需加密的数据,向主控制器返回ATA类存储设备的状态、错误信息、无需加密的数据;从加解密模块读取已经加密好的数据,向加解密模块写入需要解密的数据;将ATA命令块、数据写入寄存器组,从寄存器组中读取数据和ATA存储设备的状态信息、错误信息和参数信息;向PIO状态机和DMA状态机发送使能信号,选择当前数据传输由PIO状态机执行还是由DMA状态机执行;寄存器组由数据寄存器、数据/特征寄存器、扇区数寄存器、扇区号寄存器、低柱面寄存器、高柱面寄存器、驱动器/磁头寄存器、状态/命令寄存器、可选状态/控制寄存器组成;暂存传输控制单元写入的命令块和数据,暂存PIO状态机和DMA状态机写入的数据和ATA类存储设备状态、错误、参数信息;供传输控制单元读取ATA类存储设备的状态、错误和参数信息,供PIO状态机和DMA状态机读取ATA命令块;PIO状态机接收传输控制单元的使能信号,在被使能的情况下从寄存器组中读取ATA命令块和数据,按照ATA协议规范将ATA命令块和数据通过IDE接口发送给ATA类存储设备;在被使能的情况下按照ATA协议规范从ATA类存储设备接收数据和ATA类存储设备的状态、错误和参数信息,将数据和ATA类存储设备的状态、错误和参数信息写入寄存器组;DMA状态机接收传输控制单元的使能信号,在被使能的情况下从寄存器组中读取数据,接收ATA类存储设备的DMA请求并按照ATA协议规范发送DMA应答信号,从ATA类存储设备读取数据,向ATA类存储设备写入数据和数据的CRC校验结果;向CRC16计算单元写入数据,从CRC16计算单元读取数据校验结果;CRC16计算单元接收DMA状态机写入的数据,按照ATA协议规定的多项式计算数据的CRC校验结果并返回给DMA状态机。
10.根据权利要求3所述的装置,其特征在于:所述的密钥获取模块由密钥获取状态机、应用协议数据单元APDU、包处理单元、串行通信接口1、串行通信接口2和安全访问单元组成;密钥获取状态机将工作密钥Kw输出到加解密模块,并向加解密模块发出工作密钥准备好信号;向应用协议数据单元APDU发送内部认证、外部认证、读密钥素材、计算工作密钥过程中需要执行的智能卡命令;从应用协议数据单元接收命令执行结果,得到密钥素材Dk和工作密钥Kw;应用协议数据单元接收密钥获取状态机发送的智能卡命令,按照应用协议数据单元APDU协议定义的格式进行数据封装,将需要用户密钥卡执行的命令写入串行通信接口1,将需要安全访问单元执行的命令写入串行通信接口
2;对串行通信接口1和串行通信接口2返回的数据包按照应用协议数据单元APDU协议进行解封装,将数据返回给密钥获取状态机;串行通信接口1将应用协议数据单元写入的数据逐位串行输出到用户密钥卡将用户密钥卡输入的串行数据转换成并行数据后输出给包处理单元;串行通信接口2将应用协议数据单元写入的数据逐位串行输出到安全访问单元,将安全访问单元输入的串行数据转换成并行数据后输出给包处理单元。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
具备帧对齐功能的高速串并转换电路 | 2020-05-11 | 365 |
一种分布式串并转换控制结构 | 2020-05-12 | 868 |
基于FPGA的高速串并转换电路 | 2020-05-12 | 293 |
高速光信号的串并转换技术及转换装置 | 2020-05-13 | 422 |
用于数据串行传输的并串、串并转换装置 | 2020-05-13 | 974 |
一种相干光通信免数据重组高速串并转换缓冲存储器 | 2020-05-14 | 729 |
一种多级串并转换电路 | 2020-05-11 | 140 |
一种基于SLALOM的光串并转换器 | 2020-05-12 | 443 |
铅酸蓄电池组串并转换和智能充电系统 | 2020-05-13 | 251 |
一种干燥散热的抗辐照的串并转换装置 | 2020-05-12 | 607 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。