使用低压时钟信号的连续脉冲串发生器
专利汇可以提供使用低压时钟信号的连续脉冲串发生器专利检索，专利查询，专利分析的服务。并且本 发明 提供一种使用低压时钟 信号 的连续脉冲串发生器，在每一级 电路 中包含一动态移位寄存器、电平移位器及一由 反相器 组成的 缓冲器 ，由于动态移位寄存器的使用，使得本发明的连续脉冲串发生器可以在一低压 时钟信号 下正常操作，减少因时钟信号 电压 传输所造成的功率消耗。，下面是使用低压时钟信号的连续脉冲串发生器专利的具体信息内容。
1.一种使用低压时钟信号的连续脉冲串发生器，包括：
一第一及第二动态移位寄存器，每一动态移位寄存器具有一第一、第二、 第三及第四输入端、一第一、第二及第三输出端，该第一动态移位寄存器的 该第一、第二、第三及第四输入端分别接收一初始脉冲串、该初始脉冲串的 一反相信号、一时钟信号及该时钟信号的一反相信号，该第一动态移位寄存 器的该第一输出端连接到该第二动态移位寄存器的该第一输入端，该第二动 态移位寄存器的该第三及第四输入端分别接收该时钟信号的反相信号及该时 钟信号；
一第一及第二电平移位器，每一电平移位器具有一第一、第二输入端及 一输出端，该第一电平移位器的第一及第二输入端分别连接到该第一动态移 位寄存器的第二及第三输出端，该第一电平移位器的输出端连接到该第一动 态移位寄存器的第一输出端，该第二电平移位器的第一及第二输入端分别连 接到该第二动态移位寄存器的第二及第三输出端，该第二电平移位器的输出 端连接到该第二动态移位寄存器的第一输出端；以及
一第一及第二反相器，其输入端分别连接到该第一及第二电平移位器的 输出端，而其输出端分别输出一第一及第二脉冲串，且该第一反相器的输出 端连接到该第二动态移位寄存器的第二输入端。
2.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 每一动态移位寄存器包括：
一第一第一型晶体管，其栅极连接到该第一输入端，漏极连接到该第二 输入端；
一第二第二型晶体管，其栅极连接到该第二输入端，源极连接一第一电 位；
一第三第二型晶体管，其栅极连接到该第一输入端，漏极连接到该第一 输出端，源极连接到该第二第二型晶体管的漏极；
一第四第二型晶体管，其栅极连接到该第三第二型晶体管的源极，漏极 连接到该第一第一型晶体管的源极，源极连接该第一电位；
一第五第二型晶体管，其栅极连接到该第一第一型晶体管的源极，漏极 连接到该第三输入端，源极连接到该第二输出端；
一第六第二型晶体管，其栅极连接到该第二输入端，漏极连接到该第五 第二型晶体管的源极，源极连接该第一电位；以及
一第七第二型晶体管，其栅极连接到该第五第二型晶体管的栅极，漏极 连接到该第四输入端，源极连接到该第三输出端。
3.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 每一电平移位器包括：
一第八第一型晶体管，其栅极连接该第一电位，源极连接一第二电位；
一第九第一型晶体管，其栅极与漏极连接，源极连接到该第八第一型晶 体管的漏极；
一第十第一型晶体管，其栅极连接到该第九第一型晶体管的栅极，源极 连接该第二电位，漏极连接到该输出端；
一第十一第二型晶体管，其栅极连接到该第八第一型晶体管的漏极，源 极连接到该第九第一型晶体管的漏极，漏极连接到该第一输入端；以及
一第十二第二型晶体管，其栅极连接到该第十一第二型晶体管的栅极， 源极连接到该第十第一型晶体管的漏极，源极连接到该第二输入端。
4.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 每一动态移位寄存器更包括一电容，连接于该第五第二型晶体管的栅极与源 极间。
5.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 该第一型是P型，该第二型是N型。
6.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 该第一电位是一接地电位，该第二电位是一高供应电位VDD。
7.如权利要求1所述的使用低压时钟信号的连续脉冲串发生器，其中 该时钟信号的幅值小于该第二电位。
8.一种使用低压时钟信号的连续脉冲串发生器，包括：
一第一、第二及第三动态移位寄存器，每一动态移位寄存器具有一第一、 第二及第三输入端、一第一、第二及第三输出端，该第一动态移位寄存器的 该第一、第二及第三输入端分别接收一初始脉冲串、该初始脉冲串的一反相 信号、一时钟信号，该第一动态移位寄存器的该第一输出端连接到该第三动 态移位寄存器的该第二输入端，该第二动态移位寄存器的该第三输入端接收 该时钟信号的反相信号，该第三动态移位寄存器的该第三输入端接收该时钟 信号；
一第一、第二及第三电平移位器，每一电平移位器具有一第一、第二输 入端及一输出端，该第一电平移位器的第一及第二输入端分别连接到该第一 动态移位寄存器的第二及第三输出端，该第二电平移位器的第一及第二输入 端分别连接到该第二动态移位寄存器的第二及第三输出端，该第三电平移位 器的第一及第二输入端分别连接到该第三动态移位寄存器的第二及第三输出 端；以及
一第二、第三、第四、第五、第六及第七反相器，该第二、第三及第四 反相器的输入端分别连接到该第一、第二及第三电平移位器的输出端，该第 二及第三反相器的输出端分别连接到该第二及第三动态移位寄存器的第一输 入端，该第五、第六及第七反相器的输入端分别连接到该第二、第三及第四 反相器的输出端，该第五反相器的输出端连接到该第二动态移位寄存器的该 第二输入端，且该第五、第六及第七反相器的输出端输出一第一、第二及第 三脉冲串。
9.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 每一动态移位寄存器包括：
一第一第一型晶体管，其栅极连接到该第一输入端，漏极连接到该第二 输入端，源极连接到该第三输出端；
一第二第二型晶体管，其栅极连接到该第一输出端，源极连接一第一电 位，漏极连接到该第三输出端；
一第三第二型晶体管，其栅极连接到该第三输出端，漏极连接到该第三 输入端，源极连接到该第二输出端；以及
一第四第二型晶体管，其栅极连接到该第二输入端，漏极连接到该第二 输出端，源极连接该第一电位。
10.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 每一电平移位器包括：
一第五第一型晶体管，其栅极连接该第一电位，源极连接一第二电位；
一第六第一型晶体管，其源极连接到该第五第一型晶体管的漏极，漏极 连接到该输出端；
一第七第二型晶体管，其栅极连接该第二电位，源极连接到该第一输入 端，漏极连接到该输出端；以及
一第一反相器，输入端连接到该第二输入端，输出端连接到该第六第一 型晶体管的栅极。
11.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 每一动态移位寄存器更包括一电容，连接于该第三第二型晶体管的栅极与源 极间。
12.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 该第一型是P型，该第二型是N型。
13.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 该第一电位是一接地电位，该第二电位是一高供应电位VDD。
14.如权利要求8所述的使用低压时钟信号的连续脉冲串发生器，其中 该时钟信号的幅值小于该第二电位。
技术领域
本发明有关于一种液晶显示器用的连续脉冲串(sequential pulse train) 发生器，特别有关于一种使用低压时钟信号的连续脉冲串发生器。
背景技术
图1表示传统用于液晶显示器的连续脉冲串发生器电路。由于一连续脉 冲发生器由多级组成，每一级可具有不同时序的脉冲串，为了说明的简洁， 图1中仅以三级为例。每一级中包括有一移位寄存器(shift register)111、 112或113，以及一电平移位器(level shifter)121、122或123。每一级的 移位寄存器111、112、113均接收时钟信号CK及其反相信号CK’，而在第 一级的移位寄存器111接收一初始脉冲串IN的后，随着每一级在时序上的延 迟并经过电平移位器121、122、123的电位调节，可以分别产生具有连续不 同时序及足够电压幅值的脉冲串。
用以传输时钟信号CK及其反相信号CK’的传输线存在有一定大小的电 阻131、132及电容151、152，同时在脉冲串输出的传输线亦存在有一定大 小的电阻141、142、143及电容161、162、163。这些电阻及电容值将增加 整个液晶显示器所需的功率消耗。
然而在上述传统的连续脉冲串发生器中，由于所需的时钟信号电压幅值 不低，在传输线的功率消耗会随所传输的信号幅值而加大，因此传统使用较 大时钟信号电压的连续脉冲串发生器将有较大的功率消耗。
发明内容
本发明的一目的在于提供一种使用低压时钟信号的连续脉冲串发生器， 包括一第一、第二动态移位寄存器、一第一、第二电平移位器及一第一、第 二反相器。其中，每一动态移位寄存器具有一第一、第二、第三及第四输入 端、一第一、第二及第三输出端，该第一动态移位寄存器的该第一、第二、 第三及第四输入端分别接收一初始脉冲串、该初始脉冲串的一反相信号、一 时钟信号及该时钟信号的一反相信号，该第一动态移位寄存器的该第一输出 端连接到该第二动态移位寄存器的该第一输入端，该第二动态移位寄存器的 该第三及第四输入端分别接收该时钟信号的反相信号及该时钟信号，且每一 动态移位寄存器包括：一第一第一型晶体管，其栅极连接到该第一输入端， 漏极连接到该第二输入端；一第二第二型晶体管，其栅极连接到该第二输入 端，源极连接接收一第一电位；一第三第二型晶体管，其栅极连接到该第一 输入端，漏极连接到该第一输出端，源极连接到该第二第二型晶体管的漏极； 一第四第二型晶体管，其栅极连接到该第三第二型晶体管的源极，漏极连接 到该第一第一型晶体管的源极，源极连接该第一电位；一第五第二型晶体管， 其栅极连接到该第一第一型晶体管的源极，漏极连接到该第三输入端，源极 连接列该第二输出端；一第六第二型晶体管，其栅极连接到该第二输入端， 漏极连接到该第五第二型晶体管的源极，源极连接该第一电位；一第七第二 型晶体管，其栅极连接到该第五第二型晶体管的栅极，漏极连接到该第四输 入端，源极连接到该第三输出端。每一电平移位器具有一第一、第二输入端 及一输出端，该第一电平移位器的第一及第二输入端分别连接到该第一动态 移位寄存器的第二及第三输出端，该第一电平移位器的输出端连接到该第一 动态移位寄存器的第一输出端，该第二电平移位器的第一及第二输入端分别 连接到该第二动态移位寄存器的第二及第三输出端，该第二电平移位器的输 出端连接到该第二动态移位寄存器的第一输出端，每一电平移位器包括：一 第八第一型晶体管，其栅极连接该第一电位，源极连接一第二电位；一第九 第一型晶体管，其栅极与漏极连接，源极连接到该第八第一型晶体管的漏极； 一第十第一型晶体管，其栅极连接到该第九第一型晶体管的栅极，源极连接 该第二电位，漏极连接到该输出端；一第十一第二型晶体管，其栅极连接到 该第八第一型晶体管的漏极，源极连接到该第九第一型晶体管的漏极，漏极 连接到该第一输入端；一第十二第二型晶体管，其栅极连接到该第十一第二 型晶体管的栅极，源极连接到该第十第一型晶体管的漏极，源极连接到该第 二输入端。第一及第二反相器的其输入端分别连接到该第一及第二电平移位 器的输出端，而其输出端分别输出一第一及第二脉冲串，且该第一反相器的 输出端连接到该第二动态移位寄存器的第二输入端。
本发明的另一目的在于提供一种使用低压时钟信号的连续脉冲串发生 器，包括：一第一、第二、第三动态移位寄存器、一第一、第二、第三电平 移位器、一第二、第三、第四、第五、第六及第七反相器。其中，每一动态 移位寄存器具有一第一、第二及第三输入端、一第一、第二及第三输出端， 该第一动态移位寄存器的该第一、第二及第三输入端分别接收一初始脉冲串、 该初始脉冲串的一反相信号、一时钟信号，该第一动态移位寄存器的该第一 输出端连接到该第三动态移位寄存器的该第二输入端，该第二动态移位寄存 器的该第三输入端接收该时钟信号的反相信号，该第三动态移位寄存器的该 第三输入端接收该时钟信号，且每一动态移位寄存器包括：一第一第一型晶 体管，其栅极连接到该第一输入端，漏极连接到该第二输入端，源极连接到 该第三输出端；一第二第二型晶体管，其栅极连接到该第一输出端，源极连 接一第一电位，漏极连接到该第一输出端；一第三第二型晶体管，其栅极连 接到该第一输出端，漏极连接到该第三输入端，源极连接到该第二输出端； 一第四第二型晶体管，其栅极连接到该第二输入端，漏极连接到该第二输出 端，源极连接该第一电位。每一电平移位器具有一第一、第二输入端及一输 出端，该第一电平移位器的第一及第二输入端分别连接到该第一移位寄存器 的第二及第三输出端，该第二电平移位器的第一及第二输入端分别连接到该 第二移位寄存器的第二及第三输出端，该第三电平移位器的第一及第二输入 端分别连接到该第三移位寄存器的第二及第三输出端，每一电平移位器包括： 一第五第一型晶体管，其栅极连接该第一电位，源极连接一第二电位；一第 六第一型晶体管，其源极连接到该第五第一型晶体管的漏极，漏极连接到该 输出端；一第七第二型晶体管，其栅极连接该第二电位，源极连接到该第一 输入端，漏极连接到该输出端；一第一反相器，输入端连接到该第二输入端， 输出端连接到该第六第一型晶体管的栅极。该第二、第三及第四反相器的输 入端分别连接到该第一、第二及第三电平移位器的输出端，该第二及第三反 相器的输出端分别连接到该第二及第三动态移位寄存器的第一输入端，该第 五、第六及第七反相器的输入端分别连接到该第二、第三及第四反相器的输 出端，该第五反相器的输出端连接到该第二动态移位寄存器的该第二输入端， 且该第五、第六及第七反相器的输出端输出一第一、第二及第三脉冲串。
以下，就附图说明本发明的一种使用低压时钟信号的连续脉冲串发生器 的实施例。
附图说明
图2是本发明一第一实施例中的使用低压时钟信号的连续脉冲串发生 器；
图3是本发明第一实施例中的动态移位寄存器电路；
图4是本发明第一实施例中的电平移位器电路；
图5a及图5b是本发明一第二实施例中的使用低压时钟信号的连续脉冲 串发生器；
图6是本发明第二实施例中的动态移位寄存器电路；
图7是本发明第二实施例中的电平移位器电路；
图8是本发明第一及第二实施例中所产生的连续脉冲串时序图。
符号说明
111、112、113：移位寄存器；
121、122、123、221、222、223、521、522、523：电平移位器；
131、132、141、142、143：电阻；
151、152、161、162、163、38、65：电容；
211、212、213、511、512、513：动态移位寄存器；
231、232、233、531、532、533、541、542、543、74：反相器；
32-37、44、45、62-64、73：N型晶体管；
31、41-43、61、71、72：P型晶体管。
具体实施方式
每一电平移位器221、222、223具有输入端L1、L2及输出端L3。电平 移位器221的输入端L1、L2分别连接到动态移位寄存器211的输出端S5、 S6。电平移位器222的输入端L1、L2分别连接到动态移位寄存器212的输出 端S5、S6。电平移位器223的输入端L1、L2分别连接到动态移位寄存器213 的输出端S5、S6。电平移位器221的输出端L3连接到动态移位寄存器211 的输出端S7，电平移位器222的输出端L3连接到动态移位寄存器212的输 出端S7。电平移位器223的输出端L3连接到动态移位寄存器213的输出端 S7。
反相器231、232、233的输入端分别连接到电平移位器221、222、223 的输出端L3，而其输出端分别输出脉冲串OUT1、OUT2、OUT3。反相器231的 输出端连接到动态移位寄存器212的输入端S4，反相器232的输出端连接到 动态移位寄存器213的输入端S4。
图3表示上述连续脉冲串发生器中的动态移位寄存器电路。其中包括P 型晶体管31、N型晶体管32-37及一电容38。P型晶体管31的栅极连接到输 入端S3，漏极连接到输入端S4。N型晶体管32的栅极连接到输入端S4，源 极连接一接地电位。N型晶体管33的栅极连接到输入端S3，漏极连接到输出 端S7，源极连接到该N型晶体管32的漏极。N型晶体管34的栅极连接到N 型晶体管33的源极，漏极连接到P型晶体管31的源极，源极连接接地电位。 N型晶体管35的栅极连接到P型晶体管31的源极，漏极连接到输入端S1， 源极连接到输出端S5。N型晶体管36的栅极连接到输入端S4，漏极连接到N 型晶体管35的源极，源极连接接地电位。N型晶体管37的栅极连接到N型 晶体管35的栅极，漏极连接到输入端S2，源极连接到输出端S6。
电容38则连接于N型晶体管35的栅极与源极间。电容38亦可以为N 型晶体管35的栅-源极寄生电容。
图4表示上述连续脉冲串发生器中的电平移位器电路。其中包括P型晶 体管41、42、43及N型晶体管44、45。P型晶体管41的栅极连接接地电位， 源极连接一高供电电压VDD。P型晶体管42的栅极与漏极连接，源极连接到 P型晶体管41的漏极。P型晶体管43的栅极连接到该P型晶体管42的栅极， 源极连接高供电电压VDD，漏极连接到输出端L3。N型晶体管44的栅极连接 到P型晶体管41的漏极，源极连接到P型晶体管42的漏极，漏极连接到输 入端L1。N型晶体管45的栅极连接到N型晶体管44的栅极，源极连接到P 型晶体管43的漏极，源极连接到输入端L2。
图5a及图5b是本发明一第二实施例中的使用低压时钟信号的连续脉冲 串发生器。为了说明的简洁，图5中仅以三级为例，其中包括动态移位寄存 器511、512、513、电压移位寄存器521、522、523、做为缓冲器用的反相器 531-533、541-543。每一动态移位寄存器511、512、513具有输入端S1、S3、 S4、输出端S2、S5、S6。动态移位寄存器511的输入端S3、S4、S1分别接 收一初始脉冲串IN、初始脉冲串IN的一反相信号IN’、时钟信号CK。动态 移位寄存器511的输出端S2连接到动态移位寄存器513的输入端S4。动态 移位寄存器512的输入端S1接收时钟信号CK的反相信号CK’。动态移位寄 存器513的输入端S1接收时钟信号CK。
每一电平移位器521、522、523具有输入端L1、L2及输出端L3。电平 移位器521的输入端L1、L2分别连接到动态移位寄存器511的输出端S5、 S6。电平移位器522输入端L1、L2分别连接到动态移位寄存器512的输出端 S5、S6。电平移位器523的输入端L1、L2分别连接到动态移位寄存器513的 输出端S5、S6。
反相器531、532、533的输入端分别连接到电平移位器521、522、523 的输出端L3。反相器531、532的输出端分别连接到动态移位寄存器512、513 的输入端S3。反相器541、542、543的输入端分别连接到反相器531、532、 533的输出端。反相器541的输出端连接到动态移位寄存器512的输入端S4。 反相器541、542、543的输出端输出脉冲串OUT1、OUT2、OUT3。
图6表示上述连续脉冲串发生器中的动态移位寄存器电路。其中包括P 型晶体管61、N型晶体管62-64及一电容65。P型晶体管61的栅极连接到输 入端S3，漏极连接到输入端S4，源极连接到输出端S6。N型晶体管62的栅 极连接到输出端S2，源极连接一接地电位，漏极连接到输出端S6。N型晶体 管63的栅极连接到输出端S6，漏极连接到输入端S1，源极连接到输出端S5。 N型晶体管64的栅极连接到输入端S4，漏极连接到输出端S5，源极连接接 地电位。
电容65则连接于N型晶体管63的栅极与源极间。电容65亦可以为N 型晶体管63的栅-源极寄生电容。
图7表示上述连续脉冲串发生器中的电平移位器电路。其中包括P型晶 体管71、72、N型晶体管73及反相器74。P型晶体管71的栅极连接接地电 位，源极连接一高供电电压VDD。P型晶体管72的源极连接到P型晶体管71 的漏极，漏极连接到输出端L3。N型晶体管73的栅极连接高供电电压VDD， 源极连接到输入端L1，漏极连接到输出端L3。反相器74的输入端连接到输 入端L2，输出端连接到P型晶体管72的栅极。
图8表示上述第一及第二实施例中使用低压时钟信号的连续脉冲串发生 器所产生的脉冲串OUT1、OUT2、OUT3。脉冲串OUT1、OUT2、OUT3中的脉冲 均相差半个时钟信号周期。时钟信号CK的电压幅值为3.3V，VDD为9V。
综合上述，本发明提供一种可以在一低压时钟信号下正常操作的连续脉 冲串发生器，每一级使用了一动态移位寄存器及电平移位器，可接收低压的 时钟信号，减少因时钟信号电压传输所造成的功率消耗。
虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与 修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于控制时钟信号发生器的方法和装置 | 2020-05-14 | 167 |
| 一种用于数字电路的时钟信号发生器 | 2020-05-12 | 900 |
| 时钟信号发生器 | 2020-05-11 | 44 |
| 差分时钟信号发生器 | 2020-05-11 | 558 |
| 通用串行总线装置的时钟信号发生器 | 2020-05-12 | 797 |
| 时钟信号发生器 | 2020-05-11 | 385 |
| 时钟信号发生器 | 2020-05-11 | 109 |
| 时钟信号发生器 | 2020-05-11 | 187 |
| 扩频时钟信号发生器 | 2020-05-12 | 643 |
| 低温度系数时钟信号发生器 | 2020-05-13 | 748 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
