本发明涉及一种数字信号磁记录和重放设备，该设备能够记录和重放在数字视频磁带记录器和类似的设备中在频带限制（bandrestricted）磁道上高密度的数字信号。

因为通过当前和未来相关技术的开发将模拟信号变为数字信号，已经提供了各种类型的数字记录和重放的方法。

虽然记录和重放数字图象信号的数字信号磁记录和重放设备在图象质量和转录性能方面与记录和重放模拟图象信号的模拟磁记录和重放设备相比较是很好的，但是在磁带中被记录的数据的数量比记录同样图象信号的模拟磁记录和重放设备中的数据数量可能超过十倍那样大。换句话说，通过模/数变换，在数字磁记录和重放设备中信号数据的数量大量地增加。因此，当记录数字信号时，磁带的消耗量增加，难于记录大量信号。因此，为了获得与模拟信号记录相同效率的目的，需要通过压缩数据和调制二进制数据为多值电平数据和记录已调数据来增加记录效率，并通过增加信号/噪声比来改进比特差错率（BER）。

因为使用可应用于常规的数字磁记录和重放设备的记录和调制的方法难于记录和重放直流成分，基带调制法例如非旧零反调制（NRZI）部分响应（PR）调制，8至14调制（EFM）等已被利用。这种基带调制法变换二进制码中表示数据行的零行程并记录集中的信号频率，以便获得高密度的记录。但是，该基带调制法的被记录的信号电平仅有两个可能的值，由于记录频带利用的低系数，该方法使得高密度记录困难。因为消耗磁带的增加，长时间记录是困难的。

因而，需要一种适于高密度记录的磁道编码技术，改变已在通信领域使用的调制方法，并以适应的方式用于记录和重放，因而无需增加记录磁道的数目，来增加频率利用效率并达到对记录比特率的改进。

因此，已经提出了一种编码调制法，该方法是通过多值调制来实现的，并通过可用于数字数据传输的差错控制编码显示出高的频率利用系数。这种编码调制法已大大地用于通信领域，该方法无需增加频带宽度而降低比特差错率。

而且，为了实现高密度记录，已经引入了在通信领域使用的如像正交幅度调制（QAM）和相移键控调制（PSK）等多值数字调制方法，而且因此，增加频带利用效率决定了高密度记录的优点。

在美国专利No.5，095，392中公开了数字信号磁记录和重放设备，该设备使用了多值QAM调制和最大似然解码。

数字信号磁记录和重放设备实现从开始数/模变换，处理变换的 信号，在编码时变换已处理信号为多值信号，并且在解调以模拟形式记录的信号之后，由最大似然解码，解码该信号，并且最后实现模/数变换。

本发明的目的是提供一种数字信号磁记录和重放设备，该设备通过利用可用于通信领域的多值数字调制方法可改进记录效率。

本发明的另一个目的是提供一种数字信号磁记录和重放设备，在磁记录和重放数字信号时，该设备能够使用正交幅度调制和相移键控调制以高密度记录信号。

本发明的还有另一个目的是提供一种数字信号磁记录和重放设备，该设备通过采用多值调制方法数字化地处理整个信号，该方法具有低的差错率和高的记录效率。

本发明的进一步的目的是提供一种数字信号磁记录和重放设备，该设备通过插入同步信号到输入数字信号和有效地重建同步信号来降低比特差错率。

本发明还有一个进一步的目的是提供一种数字信号磁记录和重放设备，该设备在调制时通过与使用系统时钟产生的载波的数据相同步的载波调制数据，而在解调时使用用于检测同步载波的产生的导频信号调制数据。

为了解决上述的目的，根据本发明的数字信号磁记录和重放设备包括：

编码装置，用于变换输入的数字信号为多值数字信号;

调制装置，用于根据载波信号正交幅度调制和相移键控调制多值数字信号;

导频信号混合装置，用于产生导频信号并把导频信号加到已调信号;

记录控制装置，用于形成与导频信号混合的已调制信号，作为适于磁记录媒体的磁化信号;

重放控制装置，用于输出由磁记录媒体重放的磁化信号，作为数字信号的形式，并校正在传输系统中产生的信号失真和恶化;

载波恢复装置，用于在检测来自重放磁化信号的导频信号之后产生具有载波信号频率的时钟信号;

解调装置，用于根据来自载波恢复装置的恢复的载波信号解调从重放控制装置输出的已调信号;和

解码装置，用于通过维特比（Viterbi）解码来自解调装置输出的卷积编码数据，输出最初数字数据。

根据本发明的另一个实施例的数字信号磁记录和重放设备包括：

同步信号插入装置，用于插入同步信号至输入数字数据和输出同步标记信号;

编码装置，用于变换从同步信号插入装置输出的数字信号为多值数字信号;

同步信号控制装置，用于通过接收同步标记信号控制编码装置 的编码;

调制装置，用于根据载波信号正交幅度调制和相移键控调制多值数字信号;

导频信号混合装置，用于产生导频信号和加导频信号加到已调信号;

记录控制装置，用于形成与导频信号混合的已调信号，作为适于磁记录媒体的磁化信号;

重放控制装置，用于输出来自磁记录媒体重放的磁化信号，作为其数字信号，并校正在传输系统中产生的信号失真和恶化;

载波恢复装置，用于在检测来自重放磁化信号的导频信号之后产生具有载波信号频率的时钟信号;

解调装置，用于根据来自载波恢复装置的恢复的载波信号解调从重放控制装置输出的已调信号;

同步标记检测装置，用于从解调的信号恢复同步标记信号;和

解码装置，用于根据同步标记信号通过维特比解码来自解调装置输出的卷积编码数据，输出原始数字数据。

本发明实施例中所描述的这种结构期望有如下效果。

通过使用多值电平调制方法，可使用在磁记录和重放磁道中具有好的载波/噪声比（CNR）的频带。而且，一个系统通过由与系统时钟同步的产生的载波信号（也称为载频信号）执行调制可容易地实现。并且执行数字的调制。通过扩展频带达到重放信号的CNR和 BER允许的范围，记录的效率可被增加。

进一步地，在本发明的另一个实施例中，通过插入同步信号和变换在信号构象图上原点处同步信号的值，在解调之后，能容易地检测检测的同步数据，而在解码时通过使用检测同步数据能够改进差错率。

下面通过参照附图对最佳实施例的详细描述，本发明的上述目的和其他优点将变得更为明显，其中：

图1是根据本发明数字信号磁记录和重放设备的实施例的方框图。

图2是解释图1中所示调制器概念的图。

图3A至3D是图2所示调制器的工作时间图。

图4是图2所示调制器的详细方框图。

图5是图4所示调制器详细电路图。

图6A至6C是解释在图5中所示第一ROM存储的正弦成分的载波信号的图。

图7A至7C是解释在图5中所示第二ROM存储的余弦成分的载波信号的图。

图8是解释图1中所示解调器的概念的图。

图9是图8中所示解调器的详细方框图。

图10是根据本发明数字信号磁记录和重放设备的另一个实施例的方框图。

图11A至图11F是图1所示数字信号磁记录和重放设备的工作时间图。

图12是根据图10所示设备解释在磁记录媒体中存储信号的频率特性的图。

图13是图10所示同步信号控制装置的详细电路图。

图14A至14E是图13所示同步信号控制装置的工作时间图。

图15是图10所示卷积编码器的详细电路图。

图16是图10所示映象器（mapper）的信号构象图。

图17是图10中映象器的状态图。

图18是在ROM实施例时图10所示非线性映象器的配置图。

图19是图10所示同步标记检测装置的详细电路图。

下面参照附图，将描述根据本发明的数字信号磁记录和重放设备最佳实施例。

图1是根据本发明的数字信号磁记录和重放设备的实施例的方框图。

根据本发明的一个实施例，数字信号磁记录和重放设备包括：

编码部分10具有一个卷积编码器11，卷积编码器11用于卷积地编码数字输入数据比特，和一个信号映象器（mapper）12，该映象器12用于根据需要比特数目同时地并行处理卷积编码器11的输出;

调制部分20具有用于信号映象带12输出频带限制的第一和第 二脉冲整形滤波器21和22和用于调制第一和第二脉冲整形滤波器21和22输出的调制器23;

导频信号混合器30具有用于产生导频信号的导频信号发生器31和用于加导频信号到来自调制器23的调制数据的第二加法器32;

记录控制器40具有用于变换第二加法器32的输出为模拟信号的数/模（D/A）变换器41，用于放大D/A变换器41的输出的记录放大器42，用于产生偏置信号的偏置信号发生器43和用于加偏置信号至记录放大器42的输出的第三加法器44;

磁记录和重放部分50具有一个记录头51，用于在磁记录媒体52内记录第三加法器44的输出，作为磁化信号;和重放头53，用于重放在磁记录媒体52内记录的磁化信号;

重放控制器60有一个重放放大器61，用于放大由重放头53重放的信号;一个相移器62，用于偏移重放放大器61输出的相位;一个低通滤波器63，用于检测重放信号，该信号是来自相移器62输出的正交幅度调制信号;一个模/数（A/D）变换器64，用于变换低通滤波器63的输出为数字信号形式，和一个带通均衡器65，用于均衡A/D变换器64的输出;

载波恢复装置70有一个带通滤波器71，用于检测来自相移器62输出的导频信号，和一个锁相环（PLL）72，用于检测时钟信号，该时钟信号具有与来自带通滤波器71输出的载频信号相同的频率;

解调部分80有一个解调器81，用于解调带通均衡器65的输出;和第一和第二匹配滤波器82和83，用于限制解调器81的输出频带;

为了改进信号/噪声（S/N）比噪声消除器90有用于抽取第一和第二匹配滤波器82和83的输出的第一和第二抽取器91和92，第一和第二基带均衡器93和94，用于均衡第一和第二抽取器91和92的输出;和第三和第四抽取器95和96，用于再抽取第一和第二基带均衡器93和94的输出;和

解码部分100有一个同步信号检测器101，用于检测来自第三和第四抽取器95和96输出的同步信号;和一个解码器102，用于根据检测的同步信号解码第三和第四抽取器95和96的输出。

现在将描述图1所示数字信号磁记录和重放设备的工作。

根据图1，输入的数据比特是以通过卷积编码器11的K比特输出，由于m比特没有编码而n比特以n/k的比率被编码。

卷积编码是一种非信息组信号，该信号使得前面的数据影响其后的数据而且具有很好的校正突发差错的能力。

然而，卷积编码器11与信号映象器12一起使用就像一种信息组编码。

这里，常规地，编码部分和调制部分分别处理，但是，本发明使用串行链接卷积编码器和类似于Ungerboeck的格码调制（TCM）的调制器。

在编码时通过降低维特比解码器的检测差错和加大信号之间的欧几里得（Euclidean）距离，翁格布克（Ungerboeck）的信道编码方法提高了编码增益。

换句话说，为了避免分别实现编码和调制的常规方法，该方法是翁格布克的信道编码，是一种卷积编码，这样通过安置编码和调制之间相互有机关系，使得在已调信号的相位图上有最大的欧几里得距离。因此，从卷积编码器11输出的k比特以码间最大欧几里得距被编码，从而在解码时使检测差错减至最小。

如果编码的k比特和末编码的m比特被输入到信号映象器12，它们被变为适于调制的m+k比特，被分离为（m+k）/2，并且最后分别输入到第一和第二脉冲整形滤波器21和22的同相位（I）和正交相位（Q）信道。这里比m+k比特多得多的比特可由附加比特给出。

由低通滤波器构成第一和第二脉冲整形滤波器21，22，实现频带限制和波形整形，以便消除码间干扰（ISI）。

换句话说，在通过第一和第二脉冲整形滤波器21和22之后，该滤波器是为了避免内调制在基带内限制频带，由调制器23正交幅度调制和相移键控调制信号被输出为r比特。

导频信号发生器31产生具有2fc频率的导频信号，2fc频率为两倍于载波（fc）的频率，频率fc用于载波的恢复，并把该导频信号输出到第二加法器32的第一输入端。

第二加法器32把该导频信号与r-比特调制信号相加并输出一个s-比特信号。

D/A变换器41变换第二加法器32的输出为模拟信号并在记录放大器42中把它放大。

在偏置信号发生器43内产生的偏置信号fB在记录信号频带内被记录，以便与最大频率fH具有如下关系，如在方程（1）中描述。

fB≥3fH（1）

第三加法器44把记录放大器42的输出信号与该偏置信号相加，通过记录头51，在磁记录媒体52上作为磁化信号记录相加的信号。该偏置信号是用于校正磁化信号的磁带特性的信号。

解调过程是与上述调制过程相反顺序的过程。

在由重放头53重放在磁记录媒体52上记录的调制信号之后，该重放信号在重放放大器61中被放大。

相移器62偏移来自重放放大器61的重放信号的相移90°，以便补偿由于在记录时磁道的不同特性产生的90°相移。

低通滤波器63检测来自相移器62输出并被加载的调制信号内的基带。

A/D变换器64变换低通滤波器63的输出为c-比特数字信号形式并通过均衡器65把它输入到解调器81。

带通均衡器65校正在传输系统中产生的信号失真和信号恶化。

同时，带通滤波器71检测在来自重放放大器61被放大的信号 中加载导频信号的频带。

锁相环（PLL）72从带通滤波器71的输出检测r  MHz的调制时钟信号（载波）并把它输入到解调器81。

解调器81作为其输入接收带通均衡器65的输出和PLL72的输出时钟，通过平衡调制载波信号产生第一和第二载波信号和输出I和Q信道数据。

因此，解调器81输出两个信道的解调信号，该信号具有d比特构成卷积编码数据。

第一和第二匹配滤波器82和83限制解调器81的输出频带。该匹配滤波器是用于根据在调制时第一和第二脉冲整形滤波器21和22的特性禁止包含在码间干扰中的调制的部件。该码间干扰是通过磁记录和重放部分50的频率特性从重放信号产生的。

因此，通过第一和第二匹配滤波器82和83，解调器81的卷积编码数据被限制了频带，因而消除了噪声并改进了S/N比。

第一和第二抽取器91和92抽取第一和第二匹配滤波器82和83的输出。分别通过第一和第二匹配滤波器82以及83和第一和第二抽取器91和92产生频带限制和时钟频率的降低。

第一和第二基带均衡器93和94均衡第一和第二抽取器91和92的I和Q信道的两种信号。

第三和第四抽取器95和96再抽取第一和第二基带均衡器93和94的输出，并把它们输出到同步信号检测器101和解码器102。

分别通过第一和第二基带均衡器93和94和第三和第四抽取器95和96产生信号相加和时钟频率降低。

这里，这就是为什么实行抽取两次，通过降低时钟频率来寻找系统稳定性的理由。

同步信号检测器101从第三和第四抽取器95和96的输出检测同步信号并把它输出到解码器102。

解码器102根据同步信号解码I和Q信道的解调信号。这里利用维特比解码器作为解码器。

换句话说，解码器102通过选择汉明（Hamming）距离的行程实现解码，通过最大似然解码（MLD），使具有接收数据串的汉明距离为最短。

图2是用于解释图1所示调制器概念的图。

参见图2，如果数据单独地输入到I和Q信道，第一和第二载波信号（各个信号具有90°相位差）用数据相乘，并且两个信号相加，然后输出正交幅度调制和相移键控调制信号。

一般地，如上所述的信号处理是模拟地处理，但是在本发明中，信号处理是实行数字地处理，因此改进了由于噪声和环境条件产生的信号失真。

换句话说，图1中所示的调制器23是一种正交幅度调制器（QAM）。

调制器23根据如图2所示的系统时钟频率在第一载频发生器 24中产生载波信号。

可用如下方程（2）表示的第一载频信号C1（t）产生一个i比特（i-bit）信号并把它输出到第一平衡调制器25。

C1（t）＝A·Sinωc·t （2）

第一平衡调制器25平衡调制从第一脉冲整形滤波器21来输出到I信道的（m+k）/2比特信号和第一载频信号并输出P-比特信号到第一加法器27的第一输入端。

同时，第二载频信号C2（t）具有与第一载频信号C1（t）＝A·sinωc·t成90°的相位差，第一载频信号产生于载频发生器24，第二载频信号C2（t）可用如下方程（3）表示，而且第二平衡调制器26平衡调制第二载频信号和从第二脉冲整形滤波器22输出到Q信道的（m+k）/2比特信号，并且输出q-比特信号至第一加法器27的第二输入端。

C2（t）＝A·cosωc·t （3）

假定第一加法器27的输出是S（t），S（t）可用如下方程（4）表示，而且作为r-比特信号被输出到第二加法器32的第二输入端。

S（t）＝（m+k）/2·A·cosωc·t+（m+k）/2·A·sinωc·t    （4）

图3A表示用于调制的调制时钟，图3B表示I信道的（m+k）/2比特的并行输入，图3C表示并行输入i比特的第一载频信号，图3D表示第一加法器27输出的正交幅度调制数据。

虽然作为例子在图3A至3D中仅说明了I信道的调制信号，但是应当注意到，在I和Q信道中同时进行这种调制。

图4是使用图2所示调制器的概念在本发明中包括的调制器的方框图。根据本发明的调制器的特征是处理已调信号的步骤是从输入到输出都是以数字信号形式进行处理。

图4所示的调制器包括：

第一载频信号发生器有一个第一ROM241，在这里存储第一载频信号，该信号可以用如方程（2）这样的正弦成分来表示;和一个第二ROM242，在这里存储在第二载频信号，该信号可以用如方程（3）这样的余弦成分来表示;

第一平衡调制器25有一个第一“与”门组合电路251，用于组合从第一脉冲整形滤波器22输出的I信道数据和从第一ROM241输出的第一载频信号;一个第一加法器组合电路252，用于相加第一“与”门组合电路251和第一锁存器253的输出，锁存器253用于临时存储第一加法器组合电路252的输出;

第二平衡调制器26有一个第二“与”门组合电路261，用于组合从第二脉冲整形滤波器23输出的Q信道数据和从第二ROM242输出的第二载频信号，一个第二加法器组合电路262，用于相加第二“与”门组合电路261和第二锁存器263的输出，锁存顺263用于临时存储第二加法器组合电路262的输出;和

第一加法器27有一个第三加法器组合电路271，用于相加第一 和第二锁存器253和263的输出，即相加I信道的P-比特调制信号和Q信道的q-比特调制信号，和一个第三锁存器272，用于临时存储第三加法器组合电路271的输出，即r-比特正交幅度调制信号。

图5是图4所示调制器的详细电路图。

参见图5，第一乘法器250相应于图4所示的第一“与”门组合电路251和第一加法器组合电路252;和第二乘法器260相应于第二“与”门组合电路261和第二加法器组合电路262，第一至第三锁存器253，263和272由D触发器构成，和第三加法器组合电路271相应于加法器。

现在根据图5至7C来解释图4的工作。

参见图4，如果输入的数字数据被分离为I和Q信道，并分别地输入到第一和第二“与”门组合电路251和261，来自第一ROM241的正弦成分的数字数据（第一载频信号）和I信道数据在第一“与”门组合电路251和第一加法器组合电路252中相乘，然后被锁存在第一锁存器253。

来自第二ROM242的余弦成分的数字数据（第二载频信号）和Q信道数据在第二“与”门组合电路261和第二加法器电路262中相乘，然后被锁存到第二锁存器263中。

第三加法器组合电路271组合I和Q信号，并通过第三锁存器272产生正交幅度调制信号。输入数据Di和载频Ci相乘产生输出 Mi。这里参考字母i标示为从1至n的整数。

这里，在图6A至7C中表示了指示数字组合方法的载频的组合例子。

例如，图6A表示具有数字的5.332MHz波形的载频。在图6A中说明具有KMHz频率的第一载频信号C1（t）的波长，横坐标表示地址号0至2n-1，和纵坐标表示相对于幅度的量化电平。

如果地址和幅度分别被量化为10比特和4比特，可得到图6B所示的一个表。图6B说明了地址和幅度之间的关系，其关系用方程y＝sin（2n-2/90）·m。这里y表示幅度的等距离。

这里，如果由26MHz的时钟读取该表，仅被读取约4.876个数据值。

其关系表示如下：26MHz/5.332MH＝4.876

该结果如下：

1024/4.876＝210。即在210个地址的间隔连续读取1024个地址。如果重复这样的操作，则在第513次操作时就又读取了与开始读取地址相同的值。其余的512个值被废弃，而且仅仅得到重复的512个值，使用ROM构成该表，该ROM是第一ROM241。

图6C表示由上述关系形成的一个表。如表所指示的，随时接收时钟信号，从实际地址0至511顺序地读取重复信号。

图7A表示具有KMHz频率的第二载频信号C2（t），这里横坐标表示地址号0至2n-1，纵坐标表示相对于幅度的量化电平。

图7B表示地址和幅度之间的关系，y表示给定的幅度偏差，每个地址增加1。

如像图7C所表示的表中所示的那样，根据这样的关系，总是接收时钟信号，从实际的地址0至511以及在地址中存储的数据顺序地读取重复信号，因为余弦成分的第二载频信号存储在第二ROM242中。

图8是表示在图1中说明解调器的概念的图，以与调制相反次序进行工作。

参见图8，输入的调制信号输入到第三和第四平衡调制器85和86的第一输入端。

第一和第二载频信号分别被输入到第三和第四平衡调制器85和86的第二输入端，第一和第二载频信号通过具有输入频率fc的时钟频率，从第二载频发生器84产生。

以余弦成分表示输入到第四平衡调制器86的第二载频信号与用正弦表示的第一载频信号相比较，它是一个相移90°的信号。调制的输入信号在第三和第四平衡调制器85和86中分别由两个载频信号被平衡调制。

图9是图1所示本发明的另一个实施例中使用的解调器的详细方框图。

参见图9，相应于第三ROM841的第二载频发生器在那里存储了以正弦成分表示的第一载频信号，和第四ROM842，在那里存储 了以余弦成分表示的第二载频信号。正如根据图6A至7C上面所述，在这两个ROM中存储的信号与在第一和第二ROM241和242中存储的信号是相同的。

第三平衡调制器85相应一个第四“与”门组合电路851，用于组合从带通均衡器65输出的调制信号和从第三ROM841输出的第一载波信号;一个第四加法器组合电路852，用于相加第四“与”门组合电路851的输出;和一个用于临时存储第四加法器组合电路852的输出的第四锁存器853。第四“与”门组合电路851和第四加法器组合电路852都是用乘法器构成。

第四平衡调制器85相应一个第五“与”门组合电路861，用于组合从带通均衡器65输出的调制信号和从第四ROM842输出的第二载波信号;一个第五加法器组合电路862，用于相加第五“与”门组合电路861的输出;和一个用于临时存储第五加法器组合电路862的输出的第五锁存器863。第五“与”门组合电路861和第五加法器组合电路862都是用乘法器构成。

图10是根据本发明的另一个实施例的数字信号磁记录和重放设备的方框图。

根据本发明的另一个实施例的数字信号磁记录和重放设备包括：

同步信号插入器110，用于插入同步信号到输入的数字数据中;

同步信号控制器120，用于同步整个系统;

复用器130，用于根据从同步信号控制器120输出的同步标记信号，有选择地输出同步信号插入器110的输出;

编码部分140，有一个缓冲器141，用于临时存储从复用器130输出的数据中间并行转移的部分比特;一个卷积编码器142，用于考虑到编码增益和比特差错率时，编码从复用器130输出数据中间其余比特的数据;和一个映象器143，用于通过卷积编码器142设置信号点之间的关系，以便在解码时，编码增益变大。

调制部分150，有第一和第二脉冲整形滤波器151和152，用于限制从映象器143输出的I和Q信道数据的基带宽度并除去码间干扰;和一个调制器153，用于使用ROM表产生载波和使用载波用于正交幅度调制和相移键控调制映象器143的两个信道的输出;

导频信号混合器160，有一个导频信号发生器161，便于与载频同步解调;和一个第一加法器162，用于相加导频信号和调制器153的调制数据;

记录控制器170，有一个数/模（D/A）变换器171，有于变换第一加法器162的输出为模拟信号;一个偏置信号发生器172，这是为了考虑到磁道的非线性特性利用磁化特性曲线的线性部分;和一个第二加法器173，用于把偏置信号发生器172的偏置信号与D/A变换器171的输出相加。

磁记录和重放部分180，该部分有记录头181，用于在磁记录媒体182上作为磁化信号记录第二加法器173的输出;和重放头183， 用于重放在磁记录媒体182上记录的磁化信号;

重放控制器190，有一个模/数（A/D）变换器191，用于A/D变换由重放头183重放的信号;和一个重放均衡器192，用于校正对于重放信号来说由于磁道不同特性产生的相位和信号幅度衰耗;

载波恢复部分200，该部分有一个带通滤波器201，用于检测载有导频信号的频带，该信号来自重放头183重放的信号;和一个载波再生器202，该再生器由PLL构成，用于检测时钟信号，该时钟信号具有与来自带通滤波器201的输出的载波信号相同的频率;

解调部分210，有一个解调器211，用于使用重放载波解调调制信号为I和Q信道数据;和第一和第二低通均衡器212和213，用于幅度和相位校正解调器211的输出;

同步标记检测器220，用于从来自第一和第二低通均衡器212和213的解调信号恢复同步标记信号;和

维特比解码器230，有一个分支评价值计算电路231，用于计算评价来自第一和第二低通均衡器212和213解调的I和Q信道数据的各个分支的量值;加法器/比较器/选择器电路232，用于根据在时间标度指示的格图的各自状态比较评价的分支数值并选择评价值的最小值;一个状态存储器233，用于存储加法器/比较器/选择器电路232的输出;和一个非跟踪传送存储器234，用于根据各个状态在继续存在的支路上解码信息。

现在参照图11A至11F来说明图10所示数字信号磁记录和重 放设备的工作。

如果把图11A所示的这种m比特数字数据输入到同步信号插入器110，根据图11B所示的系统时钟，把同步信号插入到数字数据中，然后以图11C所示的信号形式输出被输入到复用器130。

利用同步信号插入器110把同步信号加到信号（图11C）中通过复用器130作为n比特被输出，在输出的比特中，（n-2）比特被并行移到输入至缓冲器141，而其余的两比特被输入到卷积编码器142。

如图11D所示，从同步信号插入器110输出的同步标记信号同步到图11B所示的系统时钟，并把它输入到同步信号控制器120，该控制器是一种系统同步电路。

在载有同步信号的间隔期间同步信号控制器120输出时钟信号是“低的”，而在有效数据间隔期间是“正常的”，如图11E所示，该时钟信号输出到卷积编码器142。

通过复用器130输出的数据经过卷积编码器142输入到映象器143，而如图11F所示的同步标记信号是“低（0）”，而且当同步标记信号是“高（1）”时，卷积编码器142不工作。如果“高（1）”状态的同步标记信号输入到映象器143的端子S，在信号构象图的原点，该同步信号被映象。

通过映象器143分离为I和Q信道的信号经过第一和第二脉冲整形滤波器151和152输入到调制器153，它们没有码间干扰（ISI） 并限制频带，能够适合于磁道的频带宽度。

这里，调制器153的结构和工作与在图2至7已经说明的那些调制器相同。

输入到调制器153的信号用具有系统时钟（图11B）同步的载波信号平衡调制，而且调制器153的输出在第一加法器162中被加到导频信号，其频率是载波频率的两倍，导频信号在导频信号发生器161中产生。

当一个信号被解调时，导频信号发生器161是为解调该信号而需要的一种电路，通过同步载波发生器202，由再生的导频信号和同步再生信号解调该信号。载波发生器202由锁相环（PLL）构成。

加入导频信号的已调信号通过D/A变换器171变换为模拟信号，在偏置信号发生器172中产生一个偏置信号，该偏置信号具有三倍于已调信号的频率，并把它加入到变换为模拟信号的已调信号中，以便输入使用在磁道的磁化特性曲线的线性部分在记录磁道中记录该信号。

在记录磁道上记录的信号的频谱示于图12。

在通过磁记录媒体182重放的信号中间，由带通滤波器201检测导频信号。载波发生器202再生与再生信号同步的载波，并且被输入到解调器211。

而且，通过磁道（磁记录媒体）重放的信号通过A/D变换器191变换为数字数据而且由于信道引起的信号失真通过重放均衡器192 被补偿，并输入到解调器211。该重放均衡器192由磁道的不同特性确定的90°相位校正电路和为了校正信号幅度衰减的幅度校正电路构成。

重放均衡器192的输出乘以由载波再生器202再生的载波，在解调器211中被解调。该信号的频率和相位通过第一和第二低通均衡器212和213被补偿，然后再通过维特比解码器230解码。

同步标记检测器220根据检测来自第一和第二低通均衡器212和213输出的解调信号的同步标记信号控制维特比解码器230，根据设定非跟踪传送存储器234的值解码原始数据，当同步标记信号是“高（1）”时不被输出。

通过分支评价值计算电路231，计算输入到维特比解码器230的I和Q数据，作为各个分支的评价值，并被传送到加法器/比较器/选择器电路232和状态存储器233。

分支评价值计算电路231用输入数据和编码数据计算评价值，计算I和Q信道各自的所有值，平方各自的值，相加在信号构象图上具有信号点的I和Q值，并求出它们的平方根。这样计算所有的32个信号点。

加法器/比较器/选择器电路232相加分支评价值计算电路231和状态存储器233二者的评价值，根据在格（Trellis）图上各自的状态比较分支评价值，格图表示以时间标度的示于图16中的状态图，选择最小的评价值把它再次存储在状态存储器233中，在各自状态 的继续存在的支路上传送信息到非跟踪传送存储器234，输出解码的最后信号。

换句话说，加法器/比较器/选择器电路232加当前的评价值至支路现存的评价值，选择最小评价值提取支路选择信号并更新评价值。

图13是图10所示同步信号控制器的详细电路图。

在图13中，参考标号121表示分频器，122、125和126是D触发器，123和124是倒相器，127是“与”门。

参照图14A至14E说明图13所示的同步信号控制器的工作。

假定系统的时钟是Q  MHz，通过分频器以分频比率Q/n系统时钟被分频，分频的时钟信号（图14B所示）被输入到图10所示的映象器143，作为时钟信号并同时输入到D触发器122的时钟端子CLK，被2分频，最后输入作为图10所示复用器130的时钟信号。

倒相器123的输出还输入到具有锁存功能的D触发器125的输入端D和D触发器126的时钟端子CLK。

图14A所示的同步标记信号通过倒相器124输入到D触发器125的启动端子/G并还输入到D触发器126的输入端D。

D触发器125的输出（图14C所示）被输入作为图10所示卷积编码器142的时钟信号，图14D所示的D触发器126的倒相输出/Q通过“与”门与图14A所示同步标记信号逻辑地相乘，并且图14E所示的输出信号输入到图10所示映象器143的启动端S。

系统时钟还输入作为调制器153和图10所示导频信号发生器161的地址时钟。

同时，当图14A所示的同步标记信号是“1”时，卷积编码器152不工作。当同步标记信号是“0”时，输入到卷积编码器142的2比特数据被编码为3比特输出。图15示出了卷积编码器142的详细电路图。

在图15中，标号241至245是D触发器，246至248是“异或”门。

参照图16至18将说明图15的工作。

从D触发器125输出的时钟信号（图14C所示）被输入到D触发器241至245的时钟端CLK。

从复用器130输出的2比特数据输入到D触发器241和245的输入端。

D触发器241的输出输入到D触发器242的输入端D和XOR247的第一输入端，并且D触发器242的输出输入到XOR246的第一输入端和XOR248的第一输入端。

D触发器243的输出输入到D触发器244的输入端D，XOR246的第二输入端和XOR248的第四输入端，并且D触发器244的输出输入到D触发器245的输入端D和XOR247的第三输入端。D触发器245的输出输入到XOR247的第二输入端和XOR248的第三输入端。XOR246的输出变为最低编码比特，XOR247的输出变 为高比特和XOR248的输出变为最高比特。

根据图15所示卷积编码器的现在状态和下一个状态，输入和输出的逻辑状态如下：

卷积编码器142被设计成那种没有差错无限的扩展的失败现象，而且在解码时降低差错率。

通过卷积编码器142输出的n+1比特在图16所示的信号构象中被映象，通过I和Q信道输出。

在图16中的原点同步数据被映象。当由同步信号控制器120不通过卷积编码器142输入的同步标记信号是“1”时，在原点同步数据被映象，这里同步信号受差错较小的影响，便于检测来自同步标记信号检测器220的同步标记信号。

在图16所示的信号构象中，信号被映象，以便以这样的方法增加编码增益，即根据图17的状态图，在编码的信号中间，并行移位部分被设置隔开得最远而相同状态的移位信号被设置隔开得远。

隔开为8种设置的各个设置如下：

C0= [00000(0), 01101(13), 10111(23), 11011(27)],

C1= [00001(1), 01010(10), 10110(14), 11000(24)],

C2= [00101(5), 01001(9), 10011(19), 11100(28)],

C3= [00100(4), 01000(8), 10010(18), 11111(31)],

C4= [00011(3), 01100(12), 10110(22), 11010(26)],

C5= [00110(6), 10000(16), 10100(20), 11101(29)],

C6= [00010(2), 01011(11), 10000(15), 11001(25)],

C7= [00111(7), 10001(17), 10101(21), 11110(30)]

图18表示当映象器是用ROM构成时ROM表的结构。

图19是图10所示同步标记检测器的详细电路图。

在图19中，数字221和222是第一和第二比较器，223是移位寄存器，224是计数器，225是D触发器，A1至A5是“与”门，N1是“或非”门，OR1和OR2是“或”门。

其次，将说明图19所示的同步标记检测器的工作。

参见图19，通过图10所示的第一和第二低通均衡器212和213输出的I和Q信道数据由比较器221和222与特定同步格式数据比较，比较的数据在第一“与”门A1中逻辑地相乘，被输入到移位寄存器223。具有预定同步标记参考值的同步格式数据是“0000”，因为在原点它们被映象。

在第二和第三“与”门A2的A3中检测移位寄存器的“1111”，“1101”或“1011”的值，并通过“或”门OR1和“或非”门NOR1输入到计数器的负载端口/LOAD。

如果信号输入到计数器224的负载端口/LOAD，计数器224对时钟脉冲数计数，重复同步标记信号。如果计数的值是相应于在同步标记信号开始和结束的“高”间隔的那一点的数据，则它们通过第四和第五“与”门A4和A5和第二“或”门OR2输入到D触发器225的时钟，并从D触发器225输出同步标记信号。与同步标记信号频率那样多的计数信号与由比较器221和222通过“或非”门NOR的 比较信号进行负的逻辑相加，并加载到负载端口/LOAD。该同步标记信号输入到维特比解码器400。

如上所述，根据本发明的数字磁记录和重放设备，通过采用多值数字调制方法，增加频率利用效率（该方法在通信领域已使用），重放数据的低差错率，便具有高的记录效率，无需增加记录磁道，改进记录的比特带率，因此能够以高密度记录。