电话会议板
专利汇可以提供电话会议板专利检索，专利查询，专利分析的服务。并且一种电话会议板，所述的电话会议板包括 PCI总线 接口 芯片7、 可编程逻辑器件 6、H.110总线接口芯片1，主要特点在于：所述的电话会议板设有会议桥芯片。所述的会议桥芯片数≥2。一个最佳 实施例 的会议桥芯片数为4个，其包括：第四会议桥芯片(2)、第三会议桥芯片(3)、第二会议桥芯片(4)和第一会议桥芯片(5)。交换功能通过H.110总线接口控 制模 块 和PCM码流互连模块实现，支持板内256×256个时隙交换功能，同时支持板内512个时隙与 背板 4096个时隙交换功能。单板的单场会议最大方数为 250方，系统中单场会议最大方数为：N×250-2×(N-1)，N为系统中插入的会议板数，且可以实现全交互。，下面是电话会议板专利的具体信息内容。
1.一种电话会议板，所述的电话会议板包括PCI总线接口芯片(7)、可编程逻辑器件(6)、H.110总线接口芯片(1)，其特征在于：所述的电话会议板设有会议桥芯片；所述的PCI总线接口芯片(7)通过片选信号线(1-1)、等待信号线(1-2)、读写信号线(1-3)、复位信号线(1-4)和11位地址信号线(1-5)、3位地址信号线(1-6)接向所述的可编程逻辑器件(6)；所述的PCI总线接口芯片(7)通过11位地址信号线(1-5)和10位地址信号线(1-9)接向所述的H.110总线接口芯片(1)；所述的PCI总线接口芯片(7)通过11位地址信号线(1-5)、数据和控制选择信号线(1-8)接向所述的会议桥芯片；所述的PCI总线接口芯片(7)通过8位数据信号线(1-7)接向所述的H.110总线接口芯片(1)；所述的PCI总线接口芯片(7)通过8位数据信号线(1-7)、片选信号线(1-15)接向所述的会议桥芯片；所述的可编程逻辑器件(6)通过复位信号线(1-10)接向所述的H.110总线接口芯片(1)；所述的可编程逻辑器件(6)通过读信号线(1-11)接向所述的H.110总线接口芯片(1)；所述的可编程逻辑器件(6)通过读信号线(1-11)接向所述的会议桥芯片；所述的可编程逻辑器件(6)通过写信号线(1-12)接向所述的H.110总线接口芯片(1)；所述的可编程逻辑器件(6)通过写信号线(1-12)接向所述的会议桥芯片；所述的可编程逻辑器件(6)通过5路片选信号线(1-13)接向所述的H.110总线接口芯片(1)；所述的可编程逻辑器件(6)通过5路片选信号线(1-13)接向所述的会议桥芯片；所述的可编程逻辑器件(6)通过3位地址信号线(1-6)和10位地址信号线(1-9)接向所述的H.110总线接口芯片(1)；所述的会议桥芯片通过8K帧同步信号线(1-16)连接所述的H.110总线接口芯片(1)；所述的会议桥芯片通过8M时钟信号线(1-17)连接所述的H.110总线接口芯片(1)；所述的会议桥芯片通过PCM码流输出信号线(1-18)连接所述的H.110总线接口芯片(1)；所述的会议桥芯片通过PCM码流输入信号线(1-19)连接所述的H.110总线接口芯片(1)。
2.根据权利要求1所述的电话会议板，其特征在于：所述的会议桥芯片数≥2。
3.根据权利要求1、2所述的电话会议板，其特征在于：所述的会议桥芯片数为4个，其包括：第四会议桥芯片(2)、第三会议桥芯片(3)、第二会议桥芯片(4)和第一会议桥芯片(5)。
4.根据权利要求1所述的电话会议板，其特征在于：所述的PCM码流输出信号线(1-18)为四个会议桥芯片PCM码流输出信号线，所述的PCM码流输入信号线(1-19)为四个会议桥芯片PCM码流输入信号线。
5.根据权利要求1所述的电话会议板，其特征在于：所述的H.110总线接口芯片(1)的型号为L53812-2，所述的第四会议桥芯片(2)的型号为M34116，所述的第三会议桥芯片(3)的型号为M34116，所述的第二会议桥芯片(4)的型号为M3 4116，所述的第一会议桥芯片(5)的型号为M34116，所述的可编程逻辑器件(6)的型号为GAL16V8D，所述的PCI总线接口芯片(7)的型号为PCI9030。
电话会议板
技术领域
背景技术
发明内容
本发明的目的是通过下述技术方案实现的：所述的电话会议板包括PCI总线接口芯片7、可编程逻辑器件6、H.110总线接口芯片1，主要特点在于：所述的电话会议板设有会议桥芯片。
所述的PCI总线接口芯片7通过片选信号线1-1、等待信号线1-2、读写信号线1-3、复位信号线1-4和11位地址信号线1-5、3位地址信号线1-6接向所述的可编程逻辑器件6。
所述的PCI总线接口芯片7通过11位地址信号线1-5和10位地址信号线1-9接向所述的H.110总线接口芯片1。
所述的PCI总线接口芯片7通过11位地址信号线1-5、数据和控制选择信号线1-8接向所述的会议桥芯片。
所述的PCI总线接口芯片7通过8位数据信号线1-7接向所述的H.110总线接口芯片1。
所述的PCI总线接口芯片7通过8位数据信号线1-7、片选信号线1-15接向所述的会议桥芯片。
所述的可编程逻辑器件6通过复位信号线1-10接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过读信号线1-11接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过读信号线1-11接向所述的会议桥芯片。
所述的可编程逻辑器件6通过写信号线1-12接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过写信号线1-12接向所述的会议桥芯片。
所述的可编程逻辑器件6通过5路片选信号线1-13接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过5路片选信号线1-13接向所述的会议桥芯片。
所述的可编程逻辑器件6通过3位地址信号线1-6和10位地址信号线1-9接向所述的H.110总线接口芯片1。
所述的会议桥芯片通过8K帧同步信号线1-16连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过8M时钟信号线1-17连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过PCM码流输出信号线1-18连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过PCM码流输入信号线1-19连接所述的H.110总线接口芯片1。
在具体实施例中：所述的会议桥芯片数≥2。
所述的会议桥芯片数可以为4个，其包括：第四会议桥芯片2、第三会议桥芯片3、第二会议桥芯片4和第一会议桥芯片5。
所述的PCM码流输出信号线1-18为四个会议桥芯片PCM码流输出信号线，所述的PCM码流输入信号线1-19为四个会议桥芯片PCM码流输入信号线。
所述的H.110总线接口芯片1的型号L53812-2，所述的第四会议桥芯片2的型号为M34116，所述的第三会议桥芯片3的型号为M34116，所述的第二会议桥芯片4的型号为M34116，所述的第一会议桥芯片5的型号为M34116，所述的可编程逻辑器件6的型号为GAL16V8D，所述的PCI总线接口芯片7的型号为PCI9030。
由于本发明采用了上述的技术方案，因为可以采用多块专业的会议桥芯片进行互连，单场会议最大方数原则上不受性能的限制，并且可以实现全交互。单板的单场会议最大方数只受限于板卡上会议桥的芯片数，单板安装的会议桥芯片数越多单板支持的单场会议方数就越多。且会议板上支持H.110总线(一种背板交换总线)，会议板之间可以通过H.110总线实现互连，整个系统的单场会议最大方数只受限于系统中安装的板卡数和板卡上会议桥芯片数。
附图说明
附图1是本发明的一个最佳实施例的电路连接图。
附图2是本发明的使用状态下的工作原理图。
从附图1中可以清楚地看到本发明包括：1H.110总线接口芯片、2会议桥芯片、3会议桥芯片、4会议桥芯片、5会议桥芯片、6可编程逻辑器件、7 PCI总线接口芯片。
附图2是本发明使用状态下的工作原理图，在后面将进行叙述。
具体实施方式
在该实施例中，其各部件的具体连接关系如下：所述的PCI总线接口芯片7通过片选信号线1-1、等待信号线1-2、读写信号线1-3、复位信号线1-4和11位地址信号线1-5、3位地址信号线1-6接向所述的可编程逻辑器件6。
所述的PCI总线接口芯片7通过11位地址信号线1-5和10位地址信号线1-9接向所述的H.110总线接口芯片1。
所述的PCI总线接口芯片7通过11位地址信号线1-5、数据和控制选择信号线上8接向所述的会议桥芯片。
所述的PCI总线接口芯片7通过8位数据信号线1-7接向所述的H.110总线接口芯片1。
所述的所述的PCI总线接口芯片7通过8位数据信号线1-7、片选信号线1-15接向所述的会议桥芯片。
所述的可编程逻辑器件6通过复位信号线1-10接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过读信号线1-11接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过读信号线1-11接向所述的会议桥芯片。
所述的可编程逻辑器件6通过写信号线1-12接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过写信号线1-12接向所述的会议桥芯片。
所述的可编程逻辑器件6通过5路片选信号线1-13接向所述的H.110总线接口芯片1。
所述的可编程逻辑器件6通过5路片选信号线1-13接向所述的会议桥芯片。
所述的可编程逻辑器件6通过3位地址信号线1-6和10位地址信号线1-9接向所述的H.110总线接口芯片1。
所述的会议桥芯片通过8K帧同步信号线1-16连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过8M时钟信号线1-17连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过PCM码流输出信号线1-18连接所述的H.110总线接口芯片1。
所述的会议桥芯片通过PCM码流输入信号线1-19连接所述的H.110总线接口芯片1。
所述的H.110总线接口芯片1的型号为L53812-2，所述的第四会议桥芯片2的型号为M34116，所述的第三会议桥芯片3的型号为M34116，所述的第二会议桥芯片4的型号为M34116，所述的第一会议桥芯片5的型号为M34116，所述的可编程逻辑器件6的型号为GAL16V8D，所述的PCI总线接口芯片7的型号为PCI9030。在此需要指出：上述有关各器件的型号仅是本发明实施例当中的典型代表。当然，只要在本发明的技术方案内，也可以选择类似的、功能相当的其它型号的器件。
本发明总体上可以分为三个模块：1)PCM(pulse code modulation脉冲编码调制)码流互连模块：该模块包括H.110总线接口芯片1、第四会议桥芯片2、第三会议桥芯片3、第二会议桥芯片4、第一会议桥芯片5。工作原理是：PCM码流从背板H.110总线传输至H.110总线接口芯片1，H.110总线接口芯片1与四块会议桥芯片互连线符合ST-BUS总线规范。2)会议桥控制模块：该模块包括第四会议桥芯片2、第三会议桥芯片3、第二会议桥芯片4、第一会议桥芯片5、可编程逻辑器件6和PCI总线接口芯片7。工作原理是：首先初始化设置PCI总线接口芯片7，使其正常工作；然后，PCI总线接口芯片7输出控制信号，并经过可编程逻辑器件6将部分地址信号和读写信号转换成会议桥芯片的片选信号、读写信号；会议桥芯片2-4实现对所需PCM码流信号的会议功能。3)H.110总线接口控制模块：该模块包括H.110总线接口芯片1、可编程逻辑器件6、PCI总线接口芯片7。其工作原理是：首先初始化设置PCI总线接口芯片7，使其正常工作；然后，PCI总线接口芯片7输出控制信号，并经过可编程逻辑器件6将部分地址信号和读写信号转换成H.110总线接口芯片2的片选信号、读写信号；H.110总线接口芯片1实现PCM码流信号交换功能。H.110总线接口芯片1支持256×256个时隙本地交换和512×4096个时隙背板交换功能。
附图2是本发明的使用状态下的工作原理图。其工作原理如下：本地交换机数字中继线E1线接入中继板的E1接口芯片，中继板转换成PCM信号，经背板H.110总线交换送入会议板的会议桥芯片的PCMin，会议板芯片对输入的PCMin组成会场，会场混音后输出至会议桥芯片的PCMout，经背板H.110总线交换到中继板的E1接口芯片，E1接口芯片经E1数字中继线输出给本地交换机。
本发明具有下述技术特点：1.支持交换功能，该功能通过H.110总线接口控制模块和PCM码流互连模块实现。支持板内256×256个时隙交换功能，同时支持板内512个时隙与背板4096个时隙交换功能。
2.单板的单场会议最大方数为250方，系统中单场会议最大方数为：N×250-2×(N-1)，N为系统中插入的会议板数，且可以实现全交互。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示面板的控制电路及控制方法、显示装置 | 2020-05-08 | 298 |
| 加速器时序及快速机器保护一体化系统的主逻辑插件 | 2020-05-08 | 885 |
| 一种模块化大功率逆变器光纤载波同步的装置 | 2020-05-08 | 512 |
| 可插拔式存储装置和具有该装置的硬件平台 | 2020-05-08 | 719 |
| 基于身份信息的加密密钥管理 | 2020-05-08 | 281 |
| 一种紧凑型外设互联总线控制系统 | 2020-05-11 | 354 |
| PON系统保护倒换信息传递方法及系统 | 2020-05-08 | 465 |
| 基于无线电能传输技术的电池组均衡装置 | 2020-05-11 | 113 |
| 一种FPGA高速收发器及其动态控制方法 | 2020-05-11 | 813 |
| 导控组件及导控系统 | 2020-05-11 | 574 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
